JP2019016847A - 電源バウンス補償回路および多段増幅器 - Google Patents
電源バウンス補償回路および多段増幅器 Download PDFInfo
- Publication number
- JP2019016847A JP2019016847A JP2017130948A JP2017130948A JP2019016847A JP 2019016847 A JP2019016847 A JP 2019016847A JP 2017130948 A JP2017130948 A JP 2017130948A JP 2017130948 A JP2017130948 A JP 2017130948A JP 2019016847 A JP2019016847 A JP 2019016847A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- amplifier
- power
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
図1(a)に、本願発明の電源バウンス補償回路の基本的な構成例を示す。図1(a)の電源バウンス補償回路1では、増幅器4から電源端子2、3に流れる電流の変動による電源端子に流れる電流の変動を抑制するような電流を生成する電流生成回路7を増幅器4の前段に備える。電流生成回路7は、後段の増幅器4の第1、第2の電源端子(VDD電源端子2、VSS電源端子3)の間に配置されており、入力端子の電位(または電流)が変動した際に発生する増幅器4とVDD電源端子2またはVSS電源端子3の間に流れる電流の変動による電源端子に流れる電流の変動を抑制するような電流を生成することによって、電源端子2、3に流れる電流を安定化する回路である。
図1(b)は、電流生成回路7として電圧制御電流源8を用いた電源バウンス補償回路1の構成例である。電圧制御電流源8は、制御端子に入力される制御信号の変動に応じた値の電流を生成する回路である。図1(b)では、電圧制御電流源8の制御端子が増幅器4の入力端子に接続されており、入力端子の電位(または電流)が変動した際に生じるVDD電源端子2から増幅器4に流れる電流、または増幅器4からVSS電源端子3に流れる電流のいずれかの電流の変動を打ち消す、または、電源端子に流れる電流の変動を抑制するような電流を電圧制御電流源8で生成することにより、増幅器4とVDD電源端子2またはVSS電源端子3の間に流れる電流の変動を抑制し、電源端子2、3に流れる電流を安定化させる。
図2−5を用いて電源バウンス補償回路の具体的な構成について説明する。図2−5は、電源バウンス補償回路1の電流生成回路7をトランジスタ素子を用いて実現したものである。
本実施の形態の電源バウンス補償回路によれば、電源端子の電位を安定化させる事ができるため、複数チャネルを集積した際に電源端子を介してあるチャネルから他のチャネルに伝わるノイズ、いわゆるクロストークノイズを低減する効果を得る事もできる。
図9、図10を用いて、本願発明の第4の実施の形態を説明する。第4の実施形態は、電源バウンス補償回路1を複数用いて多段増幅器を構成したものである。図9は、多段増幅器を構成する各電源バウンス補償回路1が全て同じ電源端子を基準として動作するものであり、図10は、多段増幅器を構成する各電源バウンス補償回路1において、正側電源端子2を基準として動作するものと負側電源端子3を基準として動作するものが混在する場合である。
図11に、第5の実施の形態における多段増幅回路を示す。第5の実施の形態は、電源バウンス補償回路を単相入力−差動出力型の増幅器に適応したものである。
Claims (8)
- 第1の電源端子および第2の電源端子を備え、入力される単相の入力信号を増幅して、出力する単相入力増幅器と、
前記単相入力増幅器の前段であって、前記第1の電源端子と前記第2の電源端子の間に配置された電流生成回路を備え、
前記電流生成回路は、前記入力信号の変動によって発生する前記単相入力増幅器と前記第1の電源端子または前記第2の電源端子の間に流れる電流の変動による、前記第1の電源端子あるいは前記第2の電源端子に流れる電流の変動を抑制するような電流を生成する、
電源バウンス補償回路。 - 前記電流生成回路は、前記第1の電源端子あるいは前記第2の電源端子に流れる電流が概略一定となるような電流を生成すること、
を特徴とする請求項1記載の電源バウンス補償回路。 - 前記単相入力増幅器および前記電流生成回路のそれぞれにおける、前記第1の電源端子あるいは前記第2の電源端子に対するトランスコンダクタンス値の合計値が概略ゼロとなること、
を特徴とする請求項1または2記載の電源バウンス補償回路。 - 前記単相入力増幅器がソース接地型増幅器であり、前記ソース接地された前記第1の電源端子あるいは前記第2の電源端子に対し、前記単相入力増幅器および前記電流生成回路のそれぞれにおけるトランスコンダクタンス値の合計値が概略ゼロとなること、
を特徴とする請求項1乃至3のいずれか1項に記載の電源バウンス補償回路。 - 前記単相入力増幅器は、インバータ回路と帰還抵抗を備えたトランスインピーダンスアンプであり、前記インバータ回路を構成するNMOSトランジスタ、PMOSトランジスタの内、ゲート幅/ゲート長×移動度の値がより大きいNMOSトランジスタまたはPMOSトランジスタがソース接地された前記第1の電源端子あるいは前記第2の電源端子に対する前記単相入力増幅器および前記電流生成回路のトランスコンダクタンス値の合計値が概略ゼロであること、
を特徴とする請求項1乃至3のいずれか1項に記載の電源バウンス補償回路。 - 請求項1乃至5のいずれか1項に記載の電源バウンス補償回路を複数備えた多段増幅器であって、
複数の前記電源バウンス補償回路の全てが前記第1の電源端子または前記第2の電源端子を基準として動作する、
多段増幅器。 - 請求項1乃至5のいずれか1項に記載の電源バウンス補償回路を複数備えた多段増幅器であって、
複数の前記電源バウンス補償回路の一部が前記第1の電源端子を基準として動作し、他の前記電源バウンス補償回路が前記第2の電源端子を基準として動作し、前記第1の電源端子および前記第2の電源端子を基準とする各電源バウンス補償回路はもう一端の電源端子として、前記第1の電源端子および前記第2の電源端子とは独立した電源端子を備える、
多段増幅器。 - 請求項1乃至5のいずれか1項に記載の電源バウンス補償回路であって、前記単相入力増幅器が単相入力−差動出力増幅器である電源バウンス補償回路と、前記電源バウンス補償回路の後段に配置される全差動型増幅器とを備えた多段増幅器であって、
前記全差動型増幅器は、前段の前記電源バウンス補償回路の前記第1の電源端子および前記第2の電源端子とは独立した電源端子を備える、
多段増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017130948A JP2019016847A (ja) | 2017-07-04 | 2017-07-04 | 電源バウンス補償回路および多段増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017130948A JP2019016847A (ja) | 2017-07-04 | 2017-07-04 | 電源バウンス補償回路および多段増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019016847A true JP2019016847A (ja) | 2019-01-31 |
Family
ID=65356988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017130948A Pending JP2019016847A (ja) | 2017-07-04 | 2017-07-04 | 電源バウンス補償回路および多段増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019016847A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4870536U (ja) * | 1971-12-07 | 1973-09-05 | ||
JPS5723006U (ja) * | 1980-07-14 | 1982-02-05 | ||
JPH03117012A (ja) * | 1989-09-28 | 1991-05-17 | Anritsu Corp | 増幅回路 |
JP2009105858A (ja) * | 2007-10-25 | 2009-05-14 | Ricoh Co Ltd | 出力装置及び半導体集積装置 |
JP2011155428A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi Ltd | 光信号受信回路 |
JP2013021543A (ja) * | 2011-07-12 | 2013-01-31 | Hitachi Ltd | トランスインピーダンスアンプ、半導体デバイス、および光通信モジュール |
-
2017
- 2017-07-04 JP JP2017130948A patent/JP2019016847A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4870536U (ja) * | 1971-12-07 | 1973-09-05 | ||
JPS5723006U (ja) * | 1980-07-14 | 1982-02-05 | ||
JPH03117012A (ja) * | 1989-09-28 | 1991-05-17 | Anritsu Corp | 増幅回路 |
JP2009105858A (ja) * | 2007-10-25 | 2009-05-14 | Ricoh Co Ltd | 出力装置及び半導体集積装置 |
JP2011155428A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi Ltd | 光信号受信回路 |
JP2013021543A (ja) * | 2011-07-12 | 2013-01-31 | Hitachi Ltd | トランスインピーダンスアンプ、半導体デバイス、および光通信モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
JP4991785B2 (ja) | 半導体集積回路装置 | |
US8445832B2 (en) | Optical communication device | |
US9628035B2 (en) | Operational amplifier circuits | |
US7948294B2 (en) | Mixer with high linearity | |
CN110601663A (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
KR20180111577A (ko) | 트랜스컨덕턴스 증폭기 | |
US20060119431A1 (en) | Differential operational amplifier | |
JP2019016847A (ja) | 電源バウンス補償回路および多段増幅器 | |
US20170019074A1 (en) | Low noise amplifier | |
CN210380777U (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
KR101496004B1 (ko) | 피드백 신호를 이용한 전력 증폭기 | |
US8816770B2 (en) | Low-voltage constant-gm rail-to-rail CMOS input stage with improved gain | |
JP4867066B2 (ja) | 増幅回路 | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
WO2016084719A1 (ja) | 増幅器 | |
JP2015019328A (ja) | 増幅回路 | |
US7852157B2 (en) | Differential amplifier | |
CN107852138B (zh) | 无削减信号包络地提升放大器增益 | |
Tavernier et al. | From current to voltage—The transimpedance amplifier | |
Veldandi et al. | A 0.5 V, 80-nW pseudo-differential two-stage OTA in 0.18 µm CMOS technology | |
KR100888923B1 (ko) | 선형성이 향상된 증폭회로 | |
KR20020002556A (ko) | 고주파에서 고속으로 동작하는 버퍼 증폭기 | |
US20150295546A1 (en) | Amplifier bandwidth extension | |
KR20140139276A (ko) | 피드포워드 신호를 이용한 전력 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170704 |
|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20170714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210309 |