JP2003318664A - 光電流・電圧変換回路 - Google Patents
光電流・電圧変換回路Info
- Publication number
- JP2003318664A JP2003318664A JP2002125720A JP2002125720A JP2003318664A JP 2003318664 A JP2003318664 A JP 2003318664A JP 2002125720 A JP2002125720 A JP 2002125720A JP 2002125720 A JP2002125720 A JP 2002125720A JP 2003318664 A JP2003318664 A JP 2003318664A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- photodiode
- amplifier
- photocurrent
- voltage conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 光入力範囲を改善した光電流・電圧変換回路
を提供する。 【解決手段】 フォトダイオード１２への光入力が増加
し、光電流が増大しても、差動増幅器２４により制御さ
れた電流制御素子２３により、光電流が補償され、負帰
還増幅器１１初段の増幅素子１もカットオフ状態への移
行が阻止されることにより、強度の光入力に対応した光
電流・電圧変換動作が得られる。また、光入力が皆無あ
るいは微小時においても、差動増幅器２４の比較素子１
９に接続された増幅素子２２と負帰還増幅器１１初段の
増幅素子１とは差動増幅器２４を介して接続されている
ため、両者の増幅素子の特性ばらつきに起因するような
光入力とは無関係な電流の一方から他方への流入が回避
され、製造ばらつきの許容範囲を改善すると同時に、光
電流・電圧変換回路の光入力に対する動作範囲を改善す
る。
を提供する。 【解決手段】 フォトダイオード１２への光入力が増加
し、光電流が増大しても、差動増幅器２４により制御さ
れた電流制御素子２３により、光電流が補償され、負帰
還増幅器１１初段の増幅素子１もカットオフ状態への移
行が阻止されることにより、強度の光入力に対応した光
電流・電圧変換動作が得られる。また、光入力が皆無あ
るいは微小時においても、差動増幅器２４の比較素子１
９に接続された増幅素子２２と負帰還増幅器１１初段の
増幅素子１とは差動増幅器２４を介して接続されている
ため、両者の増幅素子の特性ばらつきに起因するような
光入力とは無関係な電流の一方から他方への流入が回避
され、製造ばらつきの許容範囲を改善すると同時に、光
電流・電圧変換回路の光入力に対する動作範囲を改善す
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、受光素子により発
生する光電流を電圧に変換する光電流・電圧変換回路に
関する。 【０００２】 【従来の技術】光電流・電圧変換回路は、ＦＡ関連装置
に使用されるＩＣカプラやパソコン間通信等に用いられ
る赤外線通信（ＩｒＤＡ）の受信側回路等、光信号をＬ
ｏｗ、Ｈｉｇｈのデジタル信号に変換する回路に広く用
いられている。この光電流を電圧変換する回路の一例を
図３に示す。図において、１、２、３は第１、第２、第
３のＭＯＳＦＥＴで、それぞれのソース電極は接地ライ
ンＧＮＤに接続され、各ドレイン電極は定電流源素子
４、５、６を介して電源ラインＶＤＤに接続され、前段
のＭＯＳＦＥＴのドレイン電極と後段のＭＯＳＦＥＴの
ゲート電極はそれぞれ電気的に直結され、初段のＭＯＳ
ＦＥＴ１のゲート電極を入力端子７とし、終段のＭＯＳ
ＦＥＴ３のドレイン電極を出力端子８とする増幅器９の
入出力端子７、８間を帰還抵抗１０で接続して負帰還増
幅器１１を構成している。１２はフォトダイオードで、
一端（図示例ではカソード電極）が増幅器９の入力端子
７に接続され、他端（アノード電極）が接地ラインＧＮ
Ｄに接続されて逆バイアス状態に設定され、外来光が照
射されると光電流Ｉpdを発生する。この光電流・電圧変
換回路は、フォトダイオード１２に外来光が照射されな
い場合には、光電流Ｉpdは発生せず、帰還抵抗１０に電
流が流れないため両端の電位は同電位となり増幅器９の
入力電圧と出力電圧は電源電圧の中間の電圧Ｖｏとな
る。 【０００３】次にフォトダイオード１２に光が照射され
ると、その光量に応じた光電流Ｉpdが流れ、この電流に
応じて増幅器９の出力端子８から帰還抵抗１０を経由し
て入力端子７に流れる。そのため帰還抵抗１０の抵抗値
をＲｆとすると、帰還抵抗１０の両端にＶｒ＝Ｉpd×Ｒ
ｆの電圧が発生し、出力端子８の電位Ｖａは（Ｖｏ＋Ｖ
ｒ）となる。フォトダイオード１２に照射される光量が
増大すると光電流Ｉpdも増大し、帰還抵抗１０を介して
電流が補充されるが、入力端子７にかかる電位は降下す
るのに対し、電源電圧ＶＤＤが一定であるため出力端子
８の電位Ｖａは飽和し、増大する光電流Ｉpdに追随せ
ず、初段のＭＯＳＦＥＴ１はカットオフし、増幅器とし
て正常動作せず、光電流・電圧変換回路の機能が失われ
る。 【０００４】このような問題を解決するものとして本出
願人は特願２００１−３３３６５１号（先行技術）にて
図４に示す光電流・電圧変換回路を提案している。図
中、図３と同一要素には同一の符号を付し、重複する説
明を省略する。この回路は、ゲート・ドレイン間を接続
した第４のＭＯＳＦＥＴ１３のドレイン電極を定電流源
素子１４の一端に接続した直列回路１５を図３回路に付
加したもので、具体的には、定電流源素子１４の他端を
電源ラインＶＤＤに接続し、ＭＯＳＦＥＴ１３のソース
を接地ラインＧＮＤに接続し、中間の接続部１６を増幅
器９の入力端子７に接続している。ＭＯＳＦＥＴ１３お
よび定電流源素子１４は他のＭＯＳＦＥＴ１，２，３お
よび定電流源素子４，５，６とそれぞれ同一形状、同一
サイズの素子となっている。 【０００５】この光電流・電圧変換回路は、直列回路１
５からフォトダイオード１２に供給される電流によって
出力端子８の電圧が決定されるが、第４のＭＯＳＦＥＴ
１３及び定電流源素子１４をそれぞれ増幅器９の初段増
幅器を構成する第１のＭＯＳＦＥＴ１と定電流源素子４
とほぼ同じに形成し、第４のＭＯＳＦＥＴ１３のゲート
・ドレイン間を直結することにより、直列回路１５の接
続部１６の電位と増幅器９の入力端子７の電位を同電位
に設定でき、フォトダイオード１２に光入力がない状態
の出力端子８の電圧を図３回路の出力電圧Ｖｏと同じに
設定できる。この回路ではフォトダイオード１２の光入
力が増加し、光電流Ｉpdが増大して帰還抵抗１０に流れ
る電流が増大して、出力電圧Ｖａが増大し電源電圧Ｖ
ＤＤに近接し、帰還抵抗１０からフォトダイオード１２
への電流供給が制限されはじめると、直列回路１５の定
電流源素子１４からフォトダイオード１２に電流が補充
され、このようにして定電流源素子１４から電流が補充
されると、帰還抵抗１０に流れる電流は減少し、出力端
子８の電位は飽和せず、増幅器９の第１のＭＯＳＦＥＴ
１もカットオフ状態への移行が阻止され、フォトダイオ
ード１２は光入力に応じた光電流Ｉpdを出力でき、強度
の光入力に対応した光電流・電圧変換回路を提供でき
る。 【０００６】 【発明が解決しようとする課題】ところで図４回路は、
第４のＭＯＳＦＥＴ１３を第１のＭＯＳＦＥＴ１とほぼ
同じ特性とすることにより特性の改善を図ることができ
るが、第４のＭＯＳＦＥＴ１３の閾値電圧がばらついて
第１のＭＯＳＦＥＴ１の閾値電圧より低いと第４のＭＯ
ＳＦＥＴ１３に電流が流れ、帰還抵抗１０に電圧降下を
生じ第１のＭＯＳＦＥＴ１のゲート入力電圧を引き下
げ、フォトダイオード１２に光入力が無く光電流Ｉpdが
発生しない状態でも、第１のＭＯＳＦＥＴ１の動作点を
カットオフ方向に移動させ、出力端子８の電圧をずら
し、フォトダイオード１２に光電流Ｉpdが発生していな
いにも拘わらず発生したかのような状態にするため、光
電流・電圧変換回路の出力によって制御される回路を誤
動作させる虞があった。また逆に、第４のＭＯＳＦＥＴ
１３の閾値電圧が第１のＭＯＳＦＥＴ１の閾値電圧より
高いと、直列回路１５の定電流源素子１４からフォトダ
イオード１２に電流が供給され、フォトダイオード１２
に微弱な光入力があっても、帰還抵抗１０には電流が流
れず光電流・電圧変換回路の出力電位が光入力に応じて
変化しないという問題があった。そのため第４のＭＯＳ
ＦＥＴ１３は第１のＭＯＳＦＥＴ１と特性を揃える必要
があり、増幅器９と直列回路１５を集積回路化する場合
でも、両者の特性のばらつきを抑える必要があって製造
管理が煩雑であった。 【０００７】 【課題を解決するための手段】本発明の光電流・電圧変
換回路は、フォトダイオードの一端を、出力電圧を抵抗
を介して入力端子に帰還させた負帰還増幅器の入力端子
に逆バイアス接続し、フォトダイオードの光電流出力を
電圧変換する回路において、上記負帰還増幅器の初段増
幅部を構成する定電流源素子及び増幅素子とほぼ同一の
素子を直列的に接続して構成された比較素子と、差動接
続された一対の増幅素子の一方の入力端子をフォトダイ
オードの一端に、他の入力端子を比較素子の中間接続部
にそれぞれ接続し、各入力端子の電圧を比較する差動増
幅器と、差動増幅器の比較素子に接続された増幅素子の
出力により制御され、フォトダイオードに供給される電
流を制御する電流制御素子とを含むことを特徴とする。 【０００８】 【発明の実施の形態】以下、本発明の第１実施例を図１
より説明する。図中、図３と同一要素には同一の符号を
付し、重複する説明を省略する。この回路は負帰還増幅
器１１の入力端子７にフォトダイオード１２を逆バイア
ス接続した点では図３と同じであるが、負帰還増幅器１
１の入力端子７に電流制御回路３０を接続している点で
相異する。前記電流制御回路３０は、比較素子１９と差
動増幅器２４と電流制御素子としての増幅素子であるＭ
ＯＳＦＥＴ２３とからなる。比較素子１９は、負帰還増
幅器１１の初段増幅部を構成する定電流源素子４及び増
幅素子であるＭＯＳＦＥＴ１とほぼ同一の素子の定電流
源素子１８及びＭＯＳＦＥＴ１７からなり、ゲート・ド
レイン間を接続したＭＯＳＦＥＴ１７のドレイン電極が
定電流源素子１８の一端である中間接続部２０に接続さ
れ、定電流源素子１８の他端が電源ラインＶＤＤに接続
され、ＭＯＳＦＥＴ１７のソースが接地ラインＧＮＤに
接続されている。差動増幅器２４は、差動接続された一
対のＭＯＳＦＥＴ２１，２２と定電流源素子２９と負荷
とで構成され、図示例ではＭＯＳＦＥＴ２１，２２のド
レインにゲート・ドレイン間を接続したＭＯＳＦＥＴ２
８およびＭＯＳＦＥＴ２６の各ドレインを接続し、ゲー
ト・ドレイン間を接続したＭＯＳＦＥＴ２７のソースを
電源ラインＶＤＤに、ドレインをＭＯＳＦＥＴ２６，２
８の各ゲートに接続し、所定電位を与えている。また、
ＭＯＳＦＥＴ２１，２２のソースはともに定電流源素子
２９の一端に接続され、定電流源素子２９の他端は接地
ラインＧＮＤに接続されている。ＭＯＳＦＥＴ２１のゲ
ートは負帰還増幅器１１の入力端子７に、ＭＯＳＦＥＴ
２２のゲートは比較素子１９の中間接続部２０にそれぞ
れ接続されている。ＭＯＳＦＥＴ２３は、ソースが電源
ラインＶＤＤに、ドレインが負帰還増幅器１１の入力端
子７に、ゲートがＭＯＳＦＥＴ２２のドレイン２５にそ
れぞれ接続されている。ＭＯＳＦＥＴ２３は、負帰還増
幅器１１の入力端子７に接続されたフォトダイオード１
２に所定以上の光入力があった場合にオン状態となるよ
うに設定され、フォトダイオード１２に流れる電流を制
御する。なお図示例では、ＭＯＳＦＥＴ１，２，３，１
７，２１，２２はＮｃｈ型であり、ＭＯＳＦＥＴ２３，
２６，２７，２８はＰｃｈ型である。 【０００９】上記構成の光電流・電圧変換回路の動作を
説明する。フォトダイオード１２の光入力が、負帰還増
幅器１１が飽和あるいはカットオフしないレベル範囲で
あると、光電流・電圧変換回路からの光入力に応じた出
力を得る。フォトダイオード１２への光入力がさらに増
加し、これに見合う光電流Ｉpdが定電流源素子６から帰
還抵抗１０を経て流れることで、ＭＯＳＦＥＴ１のゲー
ト電位とＭＯＳＦＥＴ２１のゲート電位が同時に低下す
る。一方、ＭＯＳＦＥＴ２２のゲート電位は比較素子１
９により保持されているため、差動対は不平衡状態とな
る。その結果、ＭＯＳＦＥＴ２２のドレイン電流がＭＯ
ＳＦＥＴ２１のそれより相対的に増加し、ＭＯＳＦＥＴ
２２のドレイン２５、つまり電流制御素子としてのＭＯ
ＳＦＥＴ２３のゲート電位が低下する。これにより、Ｐ
ｃｈ型ＭＯＳＦＥＴ２３がオン状態となり、電源ライン
ＶＤＤよりフォトダイオード１２へ電流が補充され光入
力に応じた光電流Ｉpdを流すことができる。従って、帰
還抵抗１０に流れる電流を減少させ、電源電圧ＶＤＤに
近接していた出力端子８の電位は飽和せず、増幅器９の
第１のＭＯＳＦＥＴ１もカットオフ状態への移行が阻止
され、強度の光入力に対応することができる。 【００１０】一方、ＭＯＳＦＥＴ１７の閾値電圧がＭＯ
ＳＦＥＴ１の閾値電圧より低く設定されたとしても、Ｍ
ＯＳＦＥＴ１７とＭＯＳＦＥＴ１とは差動増幅器２４を
介して接続されているため、ＭＯＳＦＥＴ１７に帰還抵
抗１０を通る電流が流入することがなく、フォトダイオ
ード１２に光入力が無く、光電流Ｉpdが発生しない場合
においても、光電流・電圧変換回路に誤った出力を発生
させる虞はない。また、ＭＯＳＦＥＴ１７の閾値電圧が
ＭＯＳＦＥＴ１の閾値電圧よりも高く設定された場合、
フォトダイオード１２に対する光入力が微小で、光電流
Ｉpdが少ない場合においても、比較素子１９の定電流源
素子１８からフォトダイオード１２に電流が流れてしま
うことがなく、帰還抵抗１０に流れる電流を光入力に応
じた光電流Ｉpdに出来るため、微小光入力に追従した出
力を発生させうる。よって、ＭＯＳＦＥＴ１７の閾値電
圧を、ＭＯＳＦＥＴ１の閾値電圧に対して同一かそれよ
り少しだけ高く設定する必要があるという前記の課題を
解決できる。 【００１１】次に、本発明の第２実施例を図２より説明
する。この回路は、図１回路と基本的に同じであるが、
ＭＯＳＦＥＴの極性および電源に対する配置を図１回路
とは反転させている。図において、３１、３２、３３は
ＭＯＳＦＥＴで、それぞれのソース電極は電源ラインＶ
ＤＤに接続され、各ドレイン電極は定電流源素子３４，
３５，３６を介して接地ラインＧＮＤに接続され、前段
のＭＯＳＦＥＴのドレイン電極と後段のＭＯＳＦＥＴの
ゲート電極はそれぞれ電気的に直結され、初段のＭＯＳ
ＦＥＴ３１のゲート電極を入力端子３７とし、終段のＭ
ＯＳＦＥＴ３３のドレイン電極を出力端子３８とする増
幅器３９の入出力端子３７、３８間を帰還抵抗４０で接
続して負帰還増幅器４１を構成している。４２はフォト
ダイオードで、一端（図示例ではアノード電極）が増幅
器３９の入力端子３７に接続され、他端（カソード電
極）が電源ラインＶＤＤに接続されて逆バイアス状態に
設定され、外来光が照射されると光電流Ｉpdを発生す
る。この回路は、負帰還増幅器４１の入力端子３７に電
流制御回路６０を接続している。前記電流制御回路６０
は、比較素子４９と差動増幅器５４と電流制御素子とし
てのＭＯＳＦＥＴ５３とからなる。比較素子４９は、負
帰還増幅器４１の初段増幅部を構成する定電流源素子３
４及び増幅素子であるＭＯＳＦＥＴ３１とほぼ同一の素
子の定電流源素子４８及びＭＯＳＦＥＴ４７からなり、
ゲート・ドレイン間を接続したＭＯＳＦＥＴ４７のドレ
イン電極が定電流源素子４８の一端である中間接続部５
０に接続され、定電流源素子４８の他端が接地ラインＧ
ＮＤに接続され、ＭＯＳＦＥＴ４７のソースが電源ライ
ンＶＤＤに接続されている。また、ＭＯＳＦＥＴ４７お
よび定電流源素子４８は他のＭＯＳＦＥＴ３１，３２，
３３および定電流源素子３４，３５，３６とそれぞれ同
一形状、同一サイズの素子となっている。差動増幅器５
４は、差動接続された一対のＭＯＳＦＥＴ５１，５２と
定電流源素子５９と負荷とで構成され、図示例でＭＯＳ
ＦＥＴ５１，５２のドレインにゲート・ドレイン間を接
続したＭＯＳＦＥＴ５８およびＭＯＳＦＥＴ５６の各ド
レインを接続し、ゲート・ドレイン間を接続したＭＯＳ
ＦＥＴ５７のソースを接地ラインＧＮＤに、ドレインを
ＭＯＳＦＥＴ５６，５８の各ゲートに接続し、所定電位
を与えている。また、ＭＯＳＦＥＴ５１，５２のソース
はともに定電流源素子５９の一端に接続され、定電流源
素子５９の他端は電源ラインＶＤＤに接続されている。
ＭＯＳＦＥＴ５１のゲートは負帰還増幅器４１の入力端
子３７に、ＭＯＳＦＥＴ５２のゲートは比較素子４９の
中間接続部５０にそれぞれ接続されている。ＭＯＳＦＥ
Ｔ５３は、ソースが接地ラインＧＮＤに、ドレインが負
帰還増幅器４１の入力端子３７に、ゲートがＭＯＳＦＥ
Ｔ５２のドレイン５５にそれぞれ接続されている。ＭＯ
ＳＦＥＴ５３は、負帰還増幅器４１の入力端子３７に接
続されたフォトダイオード４２に所定以上の光入力があ
った場合にオン状態となるように設定され、フォトダイ
オード４２に流れる電流を制御する。なお図示例では、
ＭＯＳＦＥＴ３１，３２，３３，４７，５１，５２はＰ
ｃｈ型であり、ＭＯＳＦＥＴ５３，５６，５７，５８は
Ｎｃｈ型である。 【００１２】上記構成の光電流・電圧変換回路の動作を
説明する。フォトダイオード４２の光入力が、負帰還増
幅器４１が飽和あるいはカットオフしないレベル範囲で
あると、光電流・電圧変換回路からの光入力に応じた出
力を得る。フォトダイオード４２への光入力がさらに増
加し、これに見合う光電流Ｉpdが帰還抵抗１０を経て定
電流源素子３６へ流れることで、ＭＯＳＦＥＴ３１のゲ
ート電位とＭＯＳＦＥＴ５１のゲート電位が同時に上昇
する。一方、ＭＯＳＦＥＴ５２のゲート電位は比較素子
４９により保持されているため、差動対は不平衡状態と
なる。その結果、ＭＯＳＦＥＴ５２のドレイン電流がＭ
ＯＳＦＥＴ５１のそれより相対的に増加し、ＭＯＳＦＥ
Ｔ５２のドレイン５５，つまり電流制御素子としてのＭ
ＯＳＦＥＴ５３のゲート電位が上昇する。これにより、
Ｎｃｈ型ＭＯＳＦＥＴ５３がオン状態となり、フォトダ
イオード４２より接地ラインＧＮＤへ電流が流れ込み光
入力に応じた光電流Ｉpdを流すことができる。従って、
帰還抵抗４０に流れる電流を減少させ、接地ラインＧＮ
Ｄに近接していた出力端子３８の電位は飽和せず、増幅
器３９の第１のＭＯＳＦＥＴ３１もカットオフ状態への
移行が阻止され、強度の光入力に対応することができ
る。 【００１３】一方、ＭＯＳＦＥＴ４７の閾値電圧がＭＯ
ＳＦＥＴ３１の閾値電圧より低く設定されたとしても、
ＭＯＳＦＥＴ４７とＭＯＳＦＥＴ３１とは差動増幅器５
４を介して接続されているため、ＭＯＳＦＥＴ４７から
帰還抵抗４０に流出する電流がなく、フォトダイオード
４２に光入力が無く、光電流Ｉpdが発生しない場合にお
いても、光電流・電圧変換回路に誤った出力を発生させ
る虞はない。また、ＭＯＳＦＥＴ４７の閾値電圧がＭＯ
ＳＦＥＴ３１の閾値電圧よりも高く設定された場合、フ
ォトダイオード４２に対する光入力が微小で、光電流Ｉ
pdが少ない場合においても、フォトダイオード４２から
比較素子４９の定電流源素子４８に電流が流れてしまう
ことがなく、帰還抵抗４０に流れる電流を光入力に応じ
た光電流Ｉpdに出来るため、微小光入力に追従した出力
を発生させうる。よって、ＭＯＳＦＥＴ４７の閾値電圧
を、ＭＯＳＦＥＴ３１の閾値電圧に対して同一かそれよ
り少しだけ高く設定する必要があるという前記の課題を
解決できる。 【００１４】 【発明の効果】以上、説明したように本発明によれば、
過大な光入力においても負帰還増幅器内のＭＯＳＦＥＴ
がカットオフせず、増幅器が動作できる光入力レベル範
囲を改善することができるとともに、回路内ＭＯＳＦＥ
Ｔの閾値電圧の差に起因する誤動作が回避され、光入力
に追従した所望の光電流・電圧変換動作が得られる。よ
って、製造ばらつきの許容範囲を改善すると同時に、光
電流・電圧変換回路の光入力に対する動作範囲を改善す
るという優れた効果を奏し得る。
生する光電流を電圧に変換する光電流・電圧変換回路に
関する。 【０００２】 【従来の技術】光電流・電圧変換回路は、ＦＡ関連装置
に使用されるＩＣカプラやパソコン間通信等に用いられ
る赤外線通信（ＩｒＤＡ）の受信側回路等、光信号をＬ
ｏｗ、Ｈｉｇｈのデジタル信号に変換する回路に広く用
いられている。この光電流を電圧変換する回路の一例を
図３に示す。図において、１、２、３は第１、第２、第
３のＭＯＳＦＥＴで、それぞれのソース電極は接地ライ
ンＧＮＤに接続され、各ドレイン電極は定電流源素子
４、５、６を介して電源ラインＶＤＤに接続され、前段
のＭＯＳＦＥＴのドレイン電極と後段のＭＯＳＦＥＴの
ゲート電極はそれぞれ電気的に直結され、初段のＭＯＳ
ＦＥＴ１のゲート電極を入力端子７とし、終段のＭＯＳ
ＦＥＴ３のドレイン電極を出力端子８とする増幅器９の
入出力端子７、８間を帰還抵抗１０で接続して負帰還増
幅器１１を構成している。１２はフォトダイオードで、
一端（図示例ではカソード電極）が増幅器９の入力端子
７に接続され、他端（アノード電極）が接地ラインＧＮ
Ｄに接続されて逆バイアス状態に設定され、外来光が照
射されると光電流Ｉpdを発生する。この光電流・電圧変
換回路は、フォトダイオード１２に外来光が照射されな
い場合には、光電流Ｉpdは発生せず、帰還抵抗１０に電
流が流れないため両端の電位は同電位となり増幅器９の
入力電圧と出力電圧は電源電圧の中間の電圧Ｖｏとな
る。 【０００３】次にフォトダイオード１２に光が照射され
ると、その光量に応じた光電流Ｉpdが流れ、この電流に
応じて増幅器９の出力端子８から帰還抵抗１０を経由し
て入力端子７に流れる。そのため帰還抵抗１０の抵抗値
をＲｆとすると、帰還抵抗１０の両端にＶｒ＝Ｉpd×Ｒ
ｆの電圧が発生し、出力端子８の電位Ｖａは（Ｖｏ＋Ｖ
ｒ）となる。フォトダイオード１２に照射される光量が
増大すると光電流Ｉpdも増大し、帰還抵抗１０を介して
電流が補充されるが、入力端子７にかかる電位は降下す
るのに対し、電源電圧ＶＤＤが一定であるため出力端子
８の電位Ｖａは飽和し、増大する光電流Ｉpdに追随せ
ず、初段のＭＯＳＦＥＴ１はカットオフし、増幅器とし
て正常動作せず、光電流・電圧変換回路の機能が失われ
る。 【０００４】このような問題を解決するものとして本出
願人は特願２００１−３３３６５１号（先行技術）にて
図４に示す光電流・電圧変換回路を提案している。図
中、図３と同一要素には同一の符号を付し、重複する説
明を省略する。この回路は、ゲート・ドレイン間を接続
した第４のＭＯＳＦＥＴ１３のドレイン電極を定電流源
素子１４の一端に接続した直列回路１５を図３回路に付
加したもので、具体的には、定電流源素子１４の他端を
電源ラインＶＤＤに接続し、ＭＯＳＦＥＴ１３のソース
を接地ラインＧＮＤに接続し、中間の接続部１６を増幅
器９の入力端子７に接続している。ＭＯＳＦＥＴ１３お
よび定電流源素子１４は他のＭＯＳＦＥＴ１，２，３お
よび定電流源素子４，５，６とそれぞれ同一形状、同一
サイズの素子となっている。 【０００５】この光電流・電圧変換回路は、直列回路１
５からフォトダイオード１２に供給される電流によって
出力端子８の電圧が決定されるが、第４のＭＯＳＦＥＴ
１３及び定電流源素子１４をそれぞれ増幅器９の初段増
幅器を構成する第１のＭＯＳＦＥＴ１と定電流源素子４
とほぼ同じに形成し、第４のＭＯＳＦＥＴ１３のゲート
・ドレイン間を直結することにより、直列回路１５の接
続部１６の電位と増幅器９の入力端子７の電位を同電位
に設定でき、フォトダイオード１２に光入力がない状態
の出力端子８の電圧を図３回路の出力電圧Ｖｏと同じに
設定できる。この回路ではフォトダイオード１２の光入
力が増加し、光電流Ｉpdが増大して帰還抵抗１０に流れ
る電流が増大して、出力電圧Ｖａが増大し電源電圧Ｖ
ＤＤに近接し、帰還抵抗１０からフォトダイオード１２
への電流供給が制限されはじめると、直列回路１５の定
電流源素子１４からフォトダイオード１２に電流が補充
され、このようにして定電流源素子１４から電流が補充
されると、帰還抵抗１０に流れる電流は減少し、出力端
子８の電位は飽和せず、増幅器９の第１のＭＯＳＦＥＴ
１もカットオフ状態への移行が阻止され、フォトダイオ
ード１２は光入力に応じた光電流Ｉpdを出力でき、強度
の光入力に対応した光電流・電圧変換回路を提供でき
る。 【０００６】 【発明が解決しようとする課題】ところで図４回路は、
第４のＭＯＳＦＥＴ１３を第１のＭＯＳＦＥＴ１とほぼ
同じ特性とすることにより特性の改善を図ることができ
るが、第４のＭＯＳＦＥＴ１３の閾値電圧がばらついて
第１のＭＯＳＦＥＴ１の閾値電圧より低いと第４のＭＯ
ＳＦＥＴ１３に電流が流れ、帰還抵抗１０に電圧降下を
生じ第１のＭＯＳＦＥＴ１のゲート入力電圧を引き下
げ、フォトダイオード１２に光入力が無く光電流Ｉpdが
発生しない状態でも、第１のＭＯＳＦＥＴ１の動作点を
カットオフ方向に移動させ、出力端子８の電圧をずら
し、フォトダイオード１２に光電流Ｉpdが発生していな
いにも拘わらず発生したかのような状態にするため、光
電流・電圧変換回路の出力によって制御される回路を誤
動作させる虞があった。また逆に、第４のＭＯＳＦＥＴ
１３の閾値電圧が第１のＭＯＳＦＥＴ１の閾値電圧より
高いと、直列回路１５の定電流源素子１４からフォトダ
イオード１２に電流が供給され、フォトダイオード１２
に微弱な光入力があっても、帰還抵抗１０には電流が流
れず光電流・電圧変換回路の出力電位が光入力に応じて
変化しないという問題があった。そのため第４のＭＯＳ
ＦＥＴ１３は第１のＭＯＳＦＥＴ１と特性を揃える必要
があり、増幅器９と直列回路１５を集積回路化する場合
でも、両者の特性のばらつきを抑える必要があって製造
管理が煩雑であった。 【０００７】 【課題を解決するための手段】本発明の光電流・電圧変
換回路は、フォトダイオードの一端を、出力電圧を抵抗
を介して入力端子に帰還させた負帰還増幅器の入力端子
に逆バイアス接続し、フォトダイオードの光電流出力を
電圧変換する回路において、上記負帰還増幅器の初段増
幅部を構成する定電流源素子及び増幅素子とほぼ同一の
素子を直列的に接続して構成された比較素子と、差動接
続された一対の増幅素子の一方の入力端子をフォトダイ
オードの一端に、他の入力端子を比較素子の中間接続部
にそれぞれ接続し、各入力端子の電圧を比較する差動増
幅器と、差動増幅器の比較素子に接続された増幅素子の
出力により制御され、フォトダイオードに供給される電
流を制御する電流制御素子とを含むことを特徴とする。 【０００８】 【発明の実施の形態】以下、本発明の第１実施例を図１
より説明する。図中、図３と同一要素には同一の符号を
付し、重複する説明を省略する。この回路は負帰還増幅
器１１の入力端子７にフォトダイオード１２を逆バイア
ス接続した点では図３と同じであるが、負帰還増幅器１
１の入力端子７に電流制御回路３０を接続している点で
相異する。前記電流制御回路３０は、比較素子１９と差
動増幅器２４と電流制御素子としての増幅素子であるＭ
ＯＳＦＥＴ２３とからなる。比較素子１９は、負帰還増
幅器１１の初段増幅部を構成する定電流源素子４及び増
幅素子であるＭＯＳＦＥＴ１とほぼ同一の素子の定電流
源素子１８及びＭＯＳＦＥＴ１７からなり、ゲート・ド
レイン間を接続したＭＯＳＦＥＴ１７のドレイン電極が
定電流源素子１８の一端である中間接続部２０に接続さ
れ、定電流源素子１８の他端が電源ラインＶＤＤに接続
され、ＭＯＳＦＥＴ１７のソースが接地ラインＧＮＤに
接続されている。差動増幅器２４は、差動接続された一
対のＭＯＳＦＥＴ２１，２２と定電流源素子２９と負荷
とで構成され、図示例ではＭＯＳＦＥＴ２１，２２のド
レインにゲート・ドレイン間を接続したＭＯＳＦＥＴ２
８およびＭＯＳＦＥＴ２６の各ドレインを接続し、ゲー
ト・ドレイン間を接続したＭＯＳＦＥＴ２７のソースを
電源ラインＶＤＤに、ドレインをＭＯＳＦＥＴ２６，２
８の各ゲートに接続し、所定電位を与えている。また、
ＭＯＳＦＥＴ２１，２２のソースはともに定電流源素子
２９の一端に接続され、定電流源素子２９の他端は接地
ラインＧＮＤに接続されている。ＭＯＳＦＥＴ２１のゲ
ートは負帰還増幅器１１の入力端子７に、ＭＯＳＦＥＴ
２２のゲートは比較素子１９の中間接続部２０にそれぞ
れ接続されている。ＭＯＳＦＥＴ２３は、ソースが電源
ラインＶＤＤに、ドレインが負帰還増幅器１１の入力端
子７に、ゲートがＭＯＳＦＥＴ２２のドレイン２５にそ
れぞれ接続されている。ＭＯＳＦＥＴ２３は、負帰還増
幅器１１の入力端子７に接続されたフォトダイオード１
２に所定以上の光入力があった場合にオン状態となるよ
うに設定され、フォトダイオード１２に流れる電流を制
御する。なお図示例では、ＭＯＳＦＥＴ１，２，３，１
７，２１，２２はＮｃｈ型であり、ＭＯＳＦＥＴ２３，
２６，２７，２８はＰｃｈ型である。 【０００９】上記構成の光電流・電圧変換回路の動作を
説明する。フォトダイオード１２の光入力が、負帰還増
幅器１１が飽和あるいはカットオフしないレベル範囲で
あると、光電流・電圧変換回路からの光入力に応じた出
力を得る。フォトダイオード１２への光入力がさらに増
加し、これに見合う光電流Ｉpdが定電流源素子６から帰
還抵抗１０を経て流れることで、ＭＯＳＦＥＴ１のゲー
ト電位とＭＯＳＦＥＴ２１のゲート電位が同時に低下す
る。一方、ＭＯＳＦＥＴ２２のゲート電位は比較素子１
９により保持されているため、差動対は不平衡状態とな
る。その結果、ＭＯＳＦＥＴ２２のドレイン電流がＭＯ
ＳＦＥＴ２１のそれより相対的に増加し、ＭＯＳＦＥＴ
２２のドレイン２５、つまり電流制御素子としてのＭＯ
ＳＦＥＴ２３のゲート電位が低下する。これにより、Ｐ
ｃｈ型ＭＯＳＦＥＴ２３がオン状態となり、電源ライン
ＶＤＤよりフォトダイオード１２へ電流が補充され光入
力に応じた光電流Ｉpdを流すことができる。従って、帰
還抵抗１０に流れる電流を減少させ、電源電圧ＶＤＤに
近接していた出力端子８の電位は飽和せず、増幅器９の
第１のＭＯＳＦＥＴ１もカットオフ状態への移行が阻止
され、強度の光入力に対応することができる。 【００１０】一方、ＭＯＳＦＥＴ１７の閾値電圧がＭＯ
ＳＦＥＴ１の閾値電圧より低く設定されたとしても、Ｍ
ＯＳＦＥＴ１７とＭＯＳＦＥＴ１とは差動増幅器２４を
介して接続されているため、ＭＯＳＦＥＴ１７に帰還抵
抗１０を通る電流が流入することがなく、フォトダイオ
ード１２に光入力が無く、光電流Ｉpdが発生しない場合
においても、光電流・電圧変換回路に誤った出力を発生
させる虞はない。また、ＭＯＳＦＥＴ１７の閾値電圧が
ＭＯＳＦＥＴ１の閾値電圧よりも高く設定された場合、
フォトダイオード１２に対する光入力が微小で、光電流
Ｉpdが少ない場合においても、比較素子１９の定電流源
素子１８からフォトダイオード１２に電流が流れてしま
うことがなく、帰還抵抗１０に流れる電流を光入力に応
じた光電流Ｉpdに出来るため、微小光入力に追従した出
力を発生させうる。よって、ＭＯＳＦＥＴ１７の閾値電
圧を、ＭＯＳＦＥＴ１の閾値電圧に対して同一かそれよ
り少しだけ高く設定する必要があるという前記の課題を
解決できる。 【００１１】次に、本発明の第２実施例を図２より説明
する。この回路は、図１回路と基本的に同じであるが、
ＭＯＳＦＥＴの極性および電源に対する配置を図１回路
とは反転させている。図において、３１、３２、３３は
ＭＯＳＦＥＴで、それぞれのソース電極は電源ラインＶ
ＤＤに接続され、各ドレイン電極は定電流源素子３４，
３５，３６を介して接地ラインＧＮＤに接続され、前段
のＭＯＳＦＥＴのドレイン電極と後段のＭＯＳＦＥＴの
ゲート電極はそれぞれ電気的に直結され、初段のＭＯＳ
ＦＥＴ３１のゲート電極を入力端子３７とし、終段のＭ
ＯＳＦＥＴ３３のドレイン電極を出力端子３８とする増
幅器３９の入出力端子３７、３８間を帰還抵抗４０で接
続して負帰還増幅器４１を構成している。４２はフォト
ダイオードで、一端（図示例ではアノード電極）が増幅
器３９の入力端子３７に接続され、他端（カソード電
極）が電源ラインＶＤＤに接続されて逆バイアス状態に
設定され、外来光が照射されると光電流Ｉpdを発生す
る。この回路は、負帰還増幅器４１の入力端子３７に電
流制御回路６０を接続している。前記電流制御回路６０
は、比較素子４９と差動増幅器５４と電流制御素子とし
てのＭＯＳＦＥＴ５３とからなる。比較素子４９は、負
帰還増幅器４１の初段増幅部を構成する定電流源素子３
４及び増幅素子であるＭＯＳＦＥＴ３１とほぼ同一の素
子の定電流源素子４８及びＭＯＳＦＥＴ４７からなり、
ゲート・ドレイン間を接続したＭＯＳＦＥＴ４７のドレ
イン電極が定電流源素子４８の一端である中間接続部５
０に接続され、定電流源素子４８の他端が接地ラインＧ
ＮＤに接続され、ＭＯＳＦＥＴ４７のソースが電源ライ
ンＶＤＤに接続されている。また、ＭＯＳＦＥＴ４７お
よび定電流源素子４８は他のＭＯＳＦＥＴ３１，３２，
３３および定電流源素子３４，３５，３６とそれぞれ同
一形状、同一サイズの素子となっている。差動増幅器５
４は、差動接続された一対のＭＯＳＦＥＴ５１，５２と
定電流源素子５９と負荷とで構成され、図示例でＭＯＳ
ＦＥＴ５１，５２のドレインにゲート・ドレイン間を接
続したＭＯＳＦＥＴ５８およびＭＯＳＦＥＴ５６の各ド
レインを接続し、ゲート・ドレイン間を接続したＭＯＳ
ＦＥＴ５７のソースを接地ラインＧＮＤに、ドレインを
ＭＯＳＦＥＴ５６，５８の各ゲートに接続し、所定電位
を与えている。また、ＭＯＳＦＥＴ５１，５２のソース
はともに定電流源素子５９の一端に接続され、定電流源
素子５９の他端は電源ラインＶＤＤに接続されている。
ＭＯＳＦＥＴ５１のゲートは負帰還増幅器４１の入力端
子３７に、ＭＯＳＦＥＴ５２のゲートは比較素子４９の
中間接続部５０にそれぞれ接続されている。ＭＯＳＦＥ
Ｔ５３は、ソースが接地ラインＧＮＤに、ドレインが負
帰還増幅器４１の入力端子３７に、ゲートがＭＯＳＦＥ
Ｔ５２のドレイン５５にそれぞれ接続されている。ＭＯ
ＳＦＥＴ５３は、負帰還増幅器４１の入力端子３７に接
続されたフォトダイオード４２に所定以上の光入力があ
った場合にオン状態となるように設定され、フォトダイ
オード４２に流れる電流を制御する。なお図示例では、
ＭＯＳＦＥＴ３１，３２，３３，４７，５１，５２はＰ
ｃｈ型であり、ＭＯＳＦＥＴ５３，５６，５７，５８は
Ｎｃｈ型である。 【００１２】上記構成の光電流・電圧変換回路の動作を
説明する。フォトダイオード４２の光入力が、負帰還増
幅器４１が飽和あるいはカットオフしないレベル範囲で
あると、光電流・電圧変換回路からの光入力に応じた出
力を得る。フォトダイオード４２への光入力がさらに増
加し、これに見合う光電流Ｉpdが帰還抵抗１０を経て定
電流源素子３６へ流れることで、ＭＯＳＦＥＴ３１のゲ
ート電位とＭＯＳＦＥＴ５１のゲート電位が同時に上昇
する。一方、ＭＯＳＦＥＴ５２のゲート電位は比較素子
４９により保持されているため、差動対は不平衡状態と
なる。その結果、ＭＯＳＦＥＴ５２のドレイン電流がＭ
ＯＳＦＥＴ５１のそれより相対的に増加し、ＭＯＳＦＥ
Ｔ５２のドレイン５５，つまり電流制御素子としてのＭ
ＯＳＦＥＴ５３のゲート電位が上昇する。これにより、
Ｎｃｈ型ＭＯＳＦＥＴ５３がオン状態となり、フォトダ
イオード４２より接地ラインＧＮＤへ電流が流れ込み光
入力に応じた光電流Ｉpdを流すことができる。従って、
帰還抵抗４０に流れる電流を減少させ、接地ラインＧＮ
Ｄに近接していた出力端子３８の電位は飽和せず、増幅
器３９の第１のＭＯＳＦＥＴ３１もカットオフ状態への
移行が阻止され、強度の光入力に対応することができ
る。 【００１３】一方、ＭＯＳＦＥＴ４７の閾値電圧がＭＯ
ＳＦＥＴ３１の閾値電圧より低く設定されたとしても、
ＭＯＳＦＥＴ４７とＭＯＳＦＥＴ３１とは差動増幅器５
４を介して接続されているため、ＭＯＳＦＥＴ４７から
帰還抵抗４０に流出する電流がなく、フォトダイオード
４２に光入力が無く、光電流Ｉpdが発生しない場合にお
いても、光電流・電圧変換回路に誤った出力を発生させ
る虞はない。また、ＭＯＳＦＥＴ４７の閾値電圧がＭＯ
ＳＦＥＴ３１の閾値電圧よりも高く設定された場合、フ
ォトダイオード４２に対する光入力が微小で、光電流Ｉ
pdが少ない場合においても、フォトダイオード４２から
比較素子４９の定電流源素子４８に電流が流れてしまう
ことがなく、帰還抵抗４０に流れる電流を光入力に応じ
た光電流Ｉpdに出来るため、微小光入力に追従した出力
を発生させうる。よって、ＭＯＳＦＥＴ４７の閾値電圧
を、ＭＯＳＦＥＴ３１の閾値電圧に対して同一かそれよ
り少しだけ高く設定する必要があるという前記の課題を
解決できる。 【００１４】 【発明の効果】以上、説明したように本発明によれば、
過大な光入力においても負帰還増幅器内のＭＯＳＦＥＴ
がカットオフせず、増幅器が動作できる光入力レベル範
囲を改善することができるとともに、回路内ＭＯＳＦＥ
Ｔの閾値電圧の差に起因する誤動作が回避され、光入力
に追従した所望の光電流・電圧変換動作が得られる。よ
って、製造ばらつきの許容範囲を改善すると同時に、光
電流・電圧変換回路の光入力に対する動作範囲を改善す
るという優れた効果を奏し得る。
【図面の簡単な説明】
【図１】 本発明の第１実施例の光電流・電圧変換回路
図。 【図２】 本発明の第２実施例の光電流・電圧変換回路
図。 【図３】 従来の光電流・電圧変換回路図。 【図４】 特願２００１−３３３６５１号 第１実施例
の光電流・電圧変換回路図。 【符号の説明】 １，２，３，１７ 増幅素子(Ｎｃｈ型ＭＯＳＦＥＴ) ４，５，６，１８ 定電流源素子 ９ 増幅器 １０ 帰還抵抗 １１ 負帰還増幅器 １２ フォトダイオード １９ 比較素子 ２３ 電流制御素子（ＭＯＳＦＥＴ） ２４ 差動増幅器 ３０ 電流制御回路
図。 【図２】 本発明の第２実施例の光電流・電圧変換回路
図。 【図３】 従来の光電流・電圧変換回路図。 【図４】 特願２００１−３３３６５１号 第１実施例
の光電流・電圧変換回路図。 【符号の説明】 １，２，３，１７ 増幅素子(Ｎｃｈ型ＭＯＳＦＥＴ) ４，５，６，１８ 定電流源素子 ９ 増幅器 １０ 帰還抵抗 １１ 負帰還増幅器 １２ フォトダイオード １９ 比較素子 ２３ 電流制御素子（ＭＯＳＦＥＴ） ２４ 差動増幅器 ３０ 電流制御回路
Claims (1)
- 【特許請求の範囲】 【請求項１】フォトダイオードの一端を、出力電圧を抵
抗を介して入力端子に帰還させた負帰還増幅器の入力端
子に逆バイアス接続し、フォトダイオードの光電流出力
を電圧変換する回路において、上記負帰還増幅器の初段
増幅部を構成する定電流源素子及び増幅素子とほぼ同一
の素子を直列的に接続して構成された比較素子と、差動
接続された一対の増幅素子の一方の入力端子をフォトダ
イオードの一端に、他方の入力端子を比較素子の中間接
続部にそれぞれ接続し、各入力端子の電圧を比較する差
動増幅器と、差動増幅器の比較素子に接続された増幅素
子の出力により制御され、フォトダイオードに供給され
る電流を制御する電流制御素子とを含むことを特徴とす
る光電流・電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125720A JP2003318664A (ja) | 2002-04-26 | 2002-04-26 | 光電流・電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125720A JP2003318664A (ja) | 2002-04-26 | 2002-04-26 | 光電流・電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318664A true JP2003318664A (ja) | 2003-11-07 |
Family
ID=29540357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002125720A Pending JP2003318664A (ja) | 2002-04-26 | 2002-04-26 | 光電流・電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065941A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 受光回路 |
-
2002
- 2002-04-26 JP JP2002125720A patent/JP2003318664A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065941A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 受光回路 |
| US8884208B2 (en) | 2011-09-15 | 2014-11-11 | Kabushiki Kaisha Toshiba | Light receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221190B2 (en) | Differential comparator with extended common mode voltage range | |
| US6208208B1 (en) | Operationally amplifying method and operational amplifier | |
| US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
| US5361040A (en) | Self limiting and self biasing operational transconductance amplifier | |
| JPH1140840A (ja) | 光受信器 | |
| US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| JP2005244276A (ja) | 差動増幅回路 | |
| US6924702B2 (en) | Low supply voltage and self-biased high speed receiver | |
| US7301399B2 (en) | Class AB CMOS output circuit equipped with CMOS circuit operating by predetermined operating current | |
| US7045762B2 (en) | Photocurrent-to-voltage conversion apparatus including non-diode-connected clamping MOS transistor | |
| US7843236B2 (en) | Low voltage differential signal receiver | |
| TWI410047B (zh) | 應用於接收器之前置放大器及其方法 | |
| US6822513B1 (en) | Symmetric and complementary differential amplifier | |
| US5583425A (en) | Voltage comparator with controlled output current proportional to difference voltage | |
| US6777984B2 (en) | Differential amplifying method and apparatus capable of responding to a wide input voltage range | |
| US8008972B2 (en) | Differential signal generator circuit | |
| JP2003318664A (ja) | 光電流・電圧変換回路 | |
| ITVA20010048A1 (it) | Circuito analogico d'ingresso con compatibilita' di modo comune versoentrambi i nodi di alimentazione | |
| US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
| US6686794B1 (en) | Differential charge pump | |
| CN113644884A (zh) | 跨阻放大电路及光敏芯片 | |
| JP4079621B2 (ja) | 光電流・電圧変換回路 | |
| JP2002314399A (ja) | 半導体集積回路 | |
| KR100669074B1 (ko) | 클램핑 회로를 이용한 차동증폭기 | |
| US6583670B2 (en) | CMOS current amplifier |