TWI410047B - 應用於接收器之前置放大器及其方法 - Google Patents

應用於接收器之前置放大器及其方法 Download PDF

Info

Publication number
TWI410047B
TWI410047B TW097112602A TW97112602A TWI410047B TW I410047 B TWI410047 B TW I410047B TW 097112602 A TW097112602 A TW 097112602A TW 97112602 A TW97112602 A TW 97112602A TW I410047 B TWI410047 B TW I410047B
Authority
TW
Taiwan
Prior art keywords
voltage
pair
input
differential voltage
input differential
Prior art date
Application number
TW097112602A
Other languages
English (en)
Other versions
TW200937850A (en
Inventor
Chih Haur Huang
Chung Ming Huang
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Publication of TW200937850A publication Critical patent/TW200937850A/zh
Application granted granted Critical
Publication of TWI410047B publication Critical patent/TWI410047B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45704—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

應用於接收器之前置放大器及其方法
本發明是有關於一種前置放大器及其方法，且特別是有關於一種應用於接收器之前置放大器及其方法。
第1圖繪示為應用於接收器之傳統之軌對軌(rail-to-rail)前置放大器的電路圖。請參照第1圖，傳統之軌對軌前置放大器100包括放大器110、120及一反相器130。放大器110及120各用以放大差動電壓對VN及VP，以分別產生放大後之差動電壓對之其中之一電壓，並將其傳送反相器130。反相器130係基於此些輸入電壓，以拉高或拉低其輸出電壓Vo。由於放大器110及120的電晶體之架構係為互補，故前置放大器100能夠放大具有高共同電壓範圍之差動電壓VN及VP。
於放大器110及120係由用於類比電源之一高供應電壓HVDD所供電，而反相器130係由用於數位電源之一低供應電壓LVDD所供電。高供應電壓HVDD係約為3.3伏特，而低供應電壓LVDD約為1.8伏特。高供應電壓HVDD即使減去放大器120之電晶體121的門檻(threshold)電壓，仍係高於低供應電壓LVDD。如此，反相器130之電晶體131會被截止，導致此軌對軌前置放大器無法正常動作。
本發明係有關於一種應用於接收器之前置放大器及其方法，能前置放大具有高共同電壓範圍之輸入差動電壓對。
根據本發明之一技術態樣，提出一種前置放大器，應用於一接收器中，前置放大器包括一輸入電路及一輸出電路。輸入電路接收一輸入差動電壓對。當輸入差動電壓對之共同電壓高於一參考電壓時，輸入電路拉低輸入差動電壓對。輸出電路接收從輸入電路而來之輸入差動電壓對，以對應地拉高或拉低一輸出電壓。
根據本發明之另一技術態樣，提出一種前置放大器，應用於一接收器，前置放大器包括一輸入電路及一放大電路。輸入電路用以接收一輸入差動電壓對，當輸入差動電壓對之共同電壓高於一參考電壓時，輸入電路拉低輸入差動電壓對。當輸入差動電壓對之共同電壓不高於參考電壓時，輸入電路保持輸入差動電壓對不變。放大電路包括一第一級放大器及一第二級放大器。第一級放大器係由一高供應電壓所供電，用以接收從輸入電路而來的輸入差動電壓對，並放大輸入差動電壓對，以輸出一內部差動電壓對。第二級放大器係由一低供應電壓所供電，用以放大內部差動電壓對，以拉高或拉低一輸出電壓。
根據本發明之再一技術態樣，提出一種用以前置放大一輸入差動電壓對之方法，應用於一接收器。此方法包括下列步驟。當輸入差動電壓對之共同電壓高於一參考電壓 時，拉低輸入差動電壓對；放大輸入差動電壓對，以輸出一內部差動電壓對；放大內部差動電壓對，以拉高或拉低一輸出電壓。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
 第一實施例
請參照第2圖，其繪示依照本發明之一第一實施例之前置放大器之電路圖。前置放大器200用以前置放大一輸入差動電壓對VIN及VIP，以拉高或拉低用於接收器之一輸出電壓Vo1。
前置放大器200包括一輸入電路210及一輸出電路220。輸入電路210接收輸入差動電壓對VIN及VIP。於第一實施例中，當輸入差動電壓對VIN及VIP之共同電壓Vcom高於一參考電壓Vr時，輸入電路210拉低輸入差動電壓對VIN及VIP，以產生一差動電壓對VIN’及VIP’，並傳送此差動電壓對VIN’及VIP’至輸出電路220。
當輸入差動電壓對VIN及VIP之共同電壓Vcom不高於參考電壓Vr時，輸入電路210係不拉低輸入差動電壓對VIN及VIP，而是將輸入差動電壓對VIN及VIP作為差動電壓對VIN’及VIP’，並直接傳送至輸出電路220。輸出電路220接收差動電壓對VIN’及VIP’，並拉高或拉低輸出電壓Vo1。
茲將輸入電路210說明如下。輸入電路210包括一比較器230、一位準調整器240及多個開關261、262、263及264。比較器230比較輸入差動電壓對VIN及VIP之共同電壓Vcom與參考電壓Vr。開關261至264基於比較器230之比較結果，予以對應地導通或關閉。
當共同電壓Vcom高於參考電壓Vr時，開關263及264係被導通，以傳送輸入差動電壓對VIN及VIP至位準調整器240。此時，開關261及262係被關閉，故輸入差動電壓對VIN及VIP係不直接傳送至輸出電路220。位準調整電路240拉低輸入差動電壓對VIN及VIP。拉低後之輸入差動電壓對VIN及VIP接著傳送至輸出電路220之第一級放大器270。
於本實施例中，位準調整器240包括源極隨耦器241及242。當共同電壓Vcom高於參考電壓Vr時，源極隨稱器241及242係分別用以拉低輸入差動電壓對VIN及VIP之其中之一電壓。源極隨耦器241包括電晶體243及244。當共同電壓Vcom高於參考電壓Vr時，電晶體243之閘極用以接收電壓VIP。電晶體243之汲極接收高供應電壓HVDD，且其源極係連接至電晶體244之汲極。電晶體244之源極係耦接至地。
當電晶體243接收電壓VIP時，電晶體243係根據等同於其閘極與源極間之跨壓值，來拉低電壓VIP，以於其源極產生電壓VIP’，此源極係連接至輸出電路220。
相仿地，當共同電壓Vcom高於參考電壓Vr時，電 晶體245之閘極接收電壓VIN。接著，電晶體245根據等同於其閘極與源極間之跨壓值，來拉低電壓VIN，以於其源極產生電壓VIN’，此源極係連接至輸出電路220。
當共同電壓Vcom不高於參考電壓Vr時，開關261及262係被導通，以分別將輸入差動電壓對VIN及VIP係作為差動電壓對VIN’及VIP’，並傳送至輸出電路220。此時，開關263及264係被關閉，故位準調整器240係不接收輸入差動電壓對VIN及VIP。因此，當共同電壓Vcom不高於參考電壓Vr時，輸入差動電壓對VIN及VIP係不被拉低，而是直接傳送至輸出電路220。
於本實施例中，輸入電路210更包括一電壓分壓器250，用以產生用於比較器230之輸入差動電壓對VIN及VIP之共同電壓Vcom。在第一實施例中，電壓分壓器250係為一電阻串(resistor string)，此電阻串包括串聯連接之電阻251及252。電壓分壓器250係耦接於電壓VIN及電壓VIP之間，以分壓其間之電壓。在第一實施例中，電阻251及252之電阻值係為相同。因此，輸入差動電壓對VIN及VIP之共同電壓Vcom係位於串聯連接之電阻251及252之共同節點上。
茲於此詳細說明輸出電路220。在第一實施例中，輸出電路220係為一放大電路。輸出電路220包括一第一級放大器270及一第二級放大器280。在第一實施例中，第一級放大器270係由用於類比電源之高供應電壓HVDD所供電，而第二級放大器係由用於數位電源之低供應電壓 LVDD所供電。第一級放大器270接收且放大輸入電路210所產生之差動電壓對VIN’及VIP’，並產生一內部差動電壓對Vin及Vip。第二級放大器280接收且放大內部差動電壓對Vin及Vip，以拉高或拉低輸出電壓Vo1。
第一級放大器270包括電晶體271、271及273。電晶體271用以接收高供應電壓HVDD，並提供一偏壓電流至第一級放大器270。電晶體272及273分別用以接收差動電壓對VIN’及VIP’。電晶體271之源極與汲極間之跨壓值係為Vsd。各電晶體272及273之源極與閘極間之跨壓值係為Vsg。
第二級放大器280包括電晶體281、282、283及284。電晶體281及282係形成一電流鏡。電晶體283及284分別接收內部差動電壓對之一電壓Vip及Vin。
在第一實施例中，輸出電路220更包括一反相器290，用以使輸出電壓Vo1轉為反相，以產生一反相輸出電壓Vo2。
當電壓VIP高於電壓VIN時，意即電壓VIP’高於VIN’時，放大器280拉低輸出電壓Vo1，而反相器290拉高輸出電壓Vo1而產生反相輸出電壓Vo2。當電壓VIP低於電壓VIN時，意即電壓VIP’低於VIN’時，放大器280拉高輸出電壓Vo1，而反相器290拉低輸出電壓Vo1而產生反相輸出電壓Vo2。
因此，前置放大器200接收輸入差動電壓對VIN及VIP，並根據輸入差動電壓對VIN及VIP來拉高或拉低輸 出電壓Vo1。
然而，當差動電壓對VIN及VIP之共同電壓Vcom高於電壓值HVDD-Vsd-Vsg時，電晶體272及273將會被截止，使得輸出電路220無法正常動作。因此，當共同電壓的輸入差動電壓對VIN及VIP過高時，藉由輸入電路210拉低輸入差動電壓對VIN及VIP，係可使電晶體272及273保持導通而能正常地動作，以接收拉低後之差動電壓對VIP’及VIN’。
在第一實施例中，參考電壓Vr係設定成約為HVDD/2，以確保電晶體272及273不會被差動電壓對VIN及VIP所截止。
反而言之，當輸入差動電壓對VIN及VIP之共同電壓Vcom不高於參考電壓Vr時，輸入電路210係直接重生電壓VIN及VIP，並將電壓VIN及VIP作為輸入電路210所輸出之差動電壓對VIN’及VIP’。此情況下，電晶體272及273係不會被關閉。
因此，即使輸入差動電壓對VIN及VIP之共同電壓Vcom很高，輸入電路210產生之差動電壓對VIN’及VIP’之共同電壓係不會高於電壓值HVDD-Vsd-Vsg，所以輸出電路220能正常地動作。如此一來，即使輸入差動電壓對具有高範圍之共同電壓，第一實施例之前置放大器200亦能正確地前置放大此輸入差動電壓對。
第二實施例
請參照第3圖，其繪示依照本發明之一第二實施例的前置放大器電路圖。在第二實施例中，當輸入差動電壓對DIN及DIP之共同電壓Vcom’低於參考電壓Vr’時，輸入電路310拉高輸入差動電壓對DIN及DIP，以產生一差動電壓對DIN’及DIP’，且傳送此差動電壓對DIN’及DIP’至輸出電路320。
當輸入差動電壓對DIN及DIP之共同電壓Vcom’不低於參考電壓Vr’時，輸入電路310係不拉高輸入差動電壓對DIN及DIP，而是將輸入差動電壓對DIN及DIP作為差動電壓對DIN’及DIP’，並直接傳送至輸出電路320。輸出電路320接收差動電壓對DIN’及DIP’，並拉高或拉低輸出電壓Vo1’。
茲將輸入電路310詳細說明如下。在輸入電路310中，當共同電壓Vcom’低於參考電壓Vr’時，開關363及364係被導通，以分別傳送輸入差動電壓對DIN及DIP至位準調整器340之共源極反向放大器342及341。此時，開關361及362係被關閉。共源極反向放大器342及341之電晶體346及344係根據等同於其閘極與汲級間之跨壓值，以分別拉高電壓DIN及DIP。拉高後之差動電壓對DIN’及DIP’係被傳送至輸出電路320之第一級放大器370。
在輸入電路310中，當共同電壓Vcom’不低於參考電壓Vr’時，開關361及362係被導通，以將輸入差動電壓對DIN及DIP作為差動電壓對DIN’及DIP’，並直接傳送 至輸出電路320。此時，開關363及364係被關閉，故位準調整器340將不會接收輸入差動電壓對DIN及DIP。
在輸出電路320中，第一級放大器370與第二級放大器380係皆由相同的供應電壓所供電，例如是高供應電壓HVDD及低供應電壓LVDD之其中之一。於第3圖中，第一級放大器370之電晶體371至373之功能，係分別相仿於第2圖中之第一級放大器270之電晶體271至273。而電晶體381至384之功能係分別相仿於電晶體281至284之功能。輸出電路320與220之對應的電晶體之架構係為互補。舉例來說，電晶體371係為N型金氧半導體(NMOS)，而其對應的電晶體271係為P型金氧半導體(PMOS)。反相器390之功能亦相仿於反相器290。
在輸出電路320中，電晶體371之汲極與源極之跨壓係值為Vds，而各電晶體372及373之閘極與源極之跨壓值為Vgs。當差動電壓對DIN’及DIP’低於電壓值Vds+Vgs時，電晶體372及373將會被截止，使得輸出電路320無法正常工作。因此，當共同電壓的輸入差動電壓對DIN及DIP過低時，藉由輸入電路310拉高輸入差動電壓對DIN及DIP，係可使電晶體372及373保持導通，以接收拉高後之差動電壓對DIN’及DIP’。
因此，即使輸入差動電壓對DIN及DIP之共同電壓Vcom’過低時，輸入電路310產生之差動電壓對DIN’及DIP’之共同電壓係不低於電壓值Vds+Vgs，所以輸出電路320能正常地動作。如此一來，即使輸入差動電壓對具 有高範圍之共同電壓，第二實施例之前置放大器300亦能正確地前置放大此輸入差動電壓對。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧軌對軌前置放大器
110、120‧‧‧放大器
121、131‧‧‧電晶體
130‧‧‧反相器
200‧‧‧前置放大器
210、310‧‧‧輸入電路
220、320‧‧‧輸出電路
230、330‧‧‧比較器
240、340‧‧‧位準調整器
241、242‧‧‧源極隨耦器
243、244、245、246、271、272、273、281、282、283、284、343、344、345、346、371、372、373、381、382、383、384‧‧‧電晶體
250、350‧‧‧電壓分壓器
251、252、351、352‧‧‧電阻
261、262、263、264、361、362、363、364‧‧‧開關
270、370‧‧‧第一級放大器
280、380‧‧‧第二級放大器
290、390‧‧‧反相器
341、342‧‧‧共源極反向放大器
HVDD‧‧‧高供應電壓
LVDD‧‧‧低供應電壓
Vcom、Vcom’‧‧‧共同電壓
Vin、Vip、Din、Dip‧‧‧內部差動電壓對
VIN、VIP、DIN、DIP‧‧‧輸入差動電壓對
VIN’、VIP’、DIN’、DIP’‧‧‧差動電壓對
VN、VP‧‧‧電壓
Vo、Vo1、Vo1’‧‧‧輸出電壓
Vo2、Vo2’‧‧‧反相輸出電壓
Vr‧‧‧參考電壓
第1圖繪示為應用於接收器之傳統之軌對軌前置放大器的電路圖。
第2圖繪示依照本發明之一第一實施例的前置放大器的電路圖。
第3圖繪示依照本發明之一第二實施例的前置放大器的電路圖。
200‧‧‧前置放大器
210‧‧‧輸入電路
220‧‧‧輸出電路
230‧‧‧比較器
240‧‧‧位準調整器
241、242‧‧‧源極隨耦器
243、244、245、246、271、272、273、281、282、283、284‧‧‧電晶體
250‧‧‧電壓分壓器
251、252‧‧‧電阻
261、262、263、264‧‧‧開關
270‧‧‧第一級放大器
280‧‧‧第二級放大器
290‧‧‧反相器
HVDD‧‧‧高供應電壓
LVDD‧‧‧低供應電壓
Vcom‧‧‧共同電壓
Vin、Vip‧‧‧內部差動電壓對
VIN、VIP‧‧‧輸入差動電壓對
VIN’、VIP’‧‧‧差動電壓對
VN、VP‧‧‧電壓
Vo1‧‧‧輸出電壓
Vo2‧‧‧反相輸出電壓
Vr‧‧‧參考電壓

Claims (29)

  1. 一種前置放大器，應用於一接收器中，該前置放大器包括：一輸入電路，用以接收一輸入差動電壓對，當該輸入差動電壓對之共同電壓高於一參考電壓時，該輸入電路拉低該輸入差動電壓對，其中該輸入電路包括：一比較器，用以比較該輸入差動電壓對之共同電壓與該參考電壓；以及一位準調整器，用以當該輸入差動電壓對之共同電壓高於該參考電壓時，拉低該輸入差動電壓對；以及一輸出電路，用以接收從該輸入電路傳送而來之該輸入差動電壓對，以對應地拉高或拉低一輸出電壓。
  2. 如申請專利範圍第1項所述之前置放大器，其中當該輸入差動電壓對之共同電壓不高於該參考電壓時，該輸入電路保持該輸入差動電壓對不變。
  3. 如申請專利範圍第1項所述之前置放大器，其中該位準調整器包括二源極隨耦器，各用以當該共用電壓高於該參考電壓時，拉低該輸入差動電壓對之其中之一之電壓。
  4. 如申請專利範圍第1項所述之前置放大器，其中該輸入電路包括一電壓分壓器，用以產生用於該比較器之該輸入差動電壓對之共同電壓。
  5. 如申請專利範圍第1項所述之前置放大器，其中該輸入電路包括一第一開關、一第二開關、一第三開關及 一第四開關，當該輸入差動電壓對之共同電壓高於該參考電壓時，該第一開關及該第二開關傳送該輸入差動電壓對至該位準調整器，當該輸入差動電壓對之共同電壓不高於該參考電壓時，該第三開關及該第四開關直接傳送該輸入差動電壓對至該輸出電路。
  6. 如申請專利範圍第1項所述之前置放大器，其中該輸出電路包括：一第一級放大器，係由一高供應電壓所供電，用以接收從該輸入電路傳遞而來的該輸入差動電壓對，並放大該輸入差動電壓對，以輸出一內部差動電壓對；以及一第二級放大器，係由一低供應電壓所供電，用以放大該內部差動電壓對，以拉高或拉低一第一輸出電壓。
  7. 如申請專利範圍第1項所述之前置放大器，其中該輸出電路更包括：一反相器，用以基於該第一輸出電壓，拉高或拉低一第二輸出電壓。
  8. 一種前置放大器，應用於一接收器，該前置放大器包括：一輸入電路，用以接收一輸入差動電壓對，當該輸入差動電壓對之共同電壓高於一參考電壓時，該輸入電路拉低該輸入差動電壓對，當該輸入差動電壓對之共同電壓不高於該參考電壓時，該輸入電路保持該輸入差動電壓對不變，其中該輸入電路包括：一比較器，用以比較該輸入差動電壓對之共同 電壓與該參考電壓；以及一位準調整器，用以當該輸入差動電壓對之共同電壓高於該參考電壓時，拉低該輸入差動電壓對；以及一放大電路，包括：一第一級放大器，係由一高供應電壓所供電，用以接收並放大從該輸入電路傳送而來的該輸入差動電壓對，以輸出一內部差動電壓對；及一第二級放大器，係由一低供應電壓所供電，用以接收並放大該內部差動電壓對，以拉高或拉低一輸出電壓。
  9. 如申請專利範圍第8項所述之前置放大器，其中該位準調整器包括二源極隨耦器，各用以當該輸入差動電壓對之共用電壓高於該參考電壓時，拉低該輸入差動電壓對之其中之一電壓。
  10. 如申請專利範圍第8項所述之前置放大器，其中該輸入電路包括一電壓分壓器，用以產生用於該比較器之該輸入差動電壓對之該共同電壓。
  11. 如申請專利範圍第8項所述之前置放大器，其中該輸入電路包括一第一開關、一第二開關、一第三開關及一第四開關，當該輸入差動電壓對之共同電壓高於該參考電壓時，該第一開關及該第二開關傳送該輸入差動電壓對至該位準調整器，當該輸入差動電壓對之共同電壓不高於該參考電壓時，該第三開關及該第四開關直接傳送該輸入差動電壓對至該輸出電路。
  12. 如申請專利範圍第8項所述之前置放大器，其中該放大電路更包括：一反相器，用以基於該第一輸出電壓，拉高或拉低一第二輸出電壓。
  13. 一種用以前置放大一輸入差動電壓對之方法，應用於一接收器，該方法包括：用一比較器比較該輸入差動電壓對之共同電壓與一參考電壓；當該輸入差動電壓對之共同電壓高於該參考電壓時，一位準調整器拉低該輸入差動電壓對；放大該輸入差動電壓對，以輸出一內部差動電壓對；以及放大該內部差動電壓對，以拉高或拉低一第一輸出電壓。
  14. 如申請專利範圍第13項所述之方法，其中放大該輸入差動電壓對之步驟前，該方法更包括：當該輸入差動電壓對之共同電壓不高於該參考電壓時，保持該輸入差動電壓對不變。
  15. 如申請專利範圍第13項所述之方法，其中放大該輸入差動電壓對之步驟中，係由一第一級放大器放大該輸入差動電壓對，以輸出一內部差動電壓對，該第一級放大器係由一高供應電壓供電。
  16. 如申請專利範圍第13項所述之方法，其中放大該內部差動電壓對之步驟中，係由一第二級放大器放大該 內部差動電壓對，該第二級放大器係由一低供應電壓供電。
  17. 如申請專利範圍第13項所述之方法，更包括：放大該第一輸出電壓，以拉高或拉低一第二輸出電壓。
  18. 一種前置放大器，應用於一接收器中，該前置放大器包括：一輸入電路，用以接收一輸入差動電壓對，當該輸入差動電壓對之共同電壓低於一參考電壓時，該輸入電路拉高該輸入差動電壓對，其中該輸入電路包括：一比較器，用以比較該輸入差動電壓對之共同電壓與該參考電壓；以及一位準調整器，用以當該輸入差動電壓對之共同電壓低於該參考電壓時，拉高該輸入差動電壓對；以及一輸出電路，用以接收從該輸入電路傳送而來之該輸入差動電壓對，以對應地拉高或拉低一輸出電壓。
  19. 如申請專利範圍第18項所述之前置放大器，其中當該輸入差動電壓對之共同電壓不低於該參考電壓時，該輸入電路保持該輸入差動電壓對不變。
  20. 如申請專利範圍第18項所述之前置放大器，其中該位準調整器包括二源極隨耦器，各用以當該共用電壓低於該參考電壓時，拉高該輸入差動電壓對之其中之一之電壓。
  21. 如申請專利範圍第18項所述之前置放大器，其 中該輸入電路包括一電壓分壓器，用以產生用於該比較器之該輸入差動電壓對之共同電壓。
  22. 如申請專利範圍第18項所述之前置放大器，其中該輸入電路包括一第一開關、一第二開關、一第三開關及一第四開關，當該輸入差動電壓對之共同電壓低於該參考電壓時，該第一開關及該第二開關傳送該輸入差動電壓對至該位準調整器，當該輸入差動電壓對之共同電壓不低於該參考電壓時，該第三開關及該第四開關直接傳送該輸入差動電壓對至該輸出電路。
  23. 如申請專利範圍第18項所述之前置放大器，其中該輸出電路包括：一第一級放大器，用以接收從該輸入電路傳遞而來的該輸入差動電壓對，並放大該輸入差動電壓對，以輸出一內部差動電壓對；以及一第二級放大器，用以放大該內部差動電壓對，以拉高或拉低一第一輸出電壓。
  24. 如申請專利範圍第18項所述之前置放大器，其中該輸出電路更包括：一反相器，用以基於該第一輸出電壓，拉高或拉低一第二輸出電壓。
  25. 一種用以前置放大一輸入差動電壓對之方法，應用於一接收器，該方法包括：用一比較器比較該輸入差動電壓對之共同電壓與一參考電壓； 當該輸入差動電壓對之共同電壓低於該參考電壓時，一位準調整器拉高該輸入差動電壓對；放大該輸入差動電壓對，以輸出一內部差動電壓對；以及放大該內部差動電壓對，以拉高或拉低一第一輸出電壓。
  26. 如申請專利範圍第25項所述之方法，其中放大該輸入差動電壓對之步驟前，該方法更包括：當該輸入差動電壓對之共同電壓不低於該參考電壓時，保持該輸入差動電壓對不變。
  27. 如申請專利範圍第25項所述之方法，其中放大該輸入差動電壓對之步驟中，係由一第一級放大器放大該輸入差動電壓對，以輸出一內部差動電壓對。
  28. 如申請專利範圍第25項所述之方法，其中放大該內部差動電壓對之步驟中，係由一第二級放大器放大該內部差動電壓對。
  29. 如申請專利範圍第25項所述之方法，更包括：放大該第一輸出電壓，以拉高或拉低一第二輸出電壓。
TW097112602A 2008-02-21 2008-04-08 應用於接收器之前置放大器及其方法 TWI410047B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/071,485 US7576609B1 (en) 2008-02-21 2008-02-21 Preamplifier for receiver and method thereof

Publications (2)

Publication Number Publication Date
TW200937850A TW200937850A (en) 2009-09-01
TWI410047B true TWI410047B (zh) 2013-09-21

Family

ID=40942663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112602A TWI410047B (zh) 2008-02-21 2008-04-08 應用於接收器之前置放大器及其方法

Country Status (3)

Country Link
US (1) US7576609B1 (zh)
CN (1) CN101515789B (zh)
TW (1) TWI410047B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110025442A (ko) * 2009-09-04 2011-03-10 삼성전자주식회사 클럭 정보 및 데이터 정보를 포함하는 신호를 수신하는 수신기 및 클럭 임베디드 인터페이스 방법
CN101741332A (zh) * 2009-12-10 2010-06-16 四川和芯微电子股份有限公司 低阻传输线接收前置放大器
US9496012B2 (en) * 2013-09-27 2016-11-15 Cavium, Inc. Method and apparatus for reference voltage calibration in a single-ended receiver
US9413568B2 (en) 2013-09-27 2016-08-09 Cavium, Inc. Method and apparatus for calibrating an input interface
US9087567B2 (en) 2013-09-27 2015-07-21 Cavium, Inc. Method and apparatus for amplifier offset calibration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340995B (en) * 1996-11-08 1998-09-21 Sharp Kk Differential amplifier and voltage follower circuit
EP1564884A1 (en) * 2002-10-31 2005-08-17 Thine Electronics, Inc. Differential circuit and receiver with same
US7053712B2 (en) * 2004-07-30 2006-05-30 International Business Machines Corporation Method and apparatus for controlling common-mode output voltage in fully differential amplifiers
US20060202721A1 (en) * 2005-03-14 2006-09-14 Texas Instruments Incorporated Differential comparator with extended common mode voltage range
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616189A (en) * 1985-04-26 1986-10-07 Triquint Semiconductor, Inc. Gallium arsenide differential amplifier with closed loop bias stabilization
US4904953A (en) * 1988-04-22 1990-02-27 Triquint Semiconductor, Inc. Differential amplifier with common-mode bias feedback
US5517134A (en) * 1994-09-16 1996-05-14 Texas Instruments Incorporated Offset comparator with common mode voltage stability
US6281699B1 (en) * 2000-03-15 2001-08-28 Teradyne, Inc. Detector with common mode comparator for automatic test equipment
CN100466033C (zh) * 2005-12-14 2009-03-04 奇景光电股份有限公司 源极驱动器输出级电路、缓冲器电路及其电压调制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340995B (en) * 1996-11-08 1998-09-21 Sharp Kk Differential amplifier and voltage follower circuit
EP1564884A1 (en) * 2002-10-31 2005-08-17 Thine Electronics, Inc. Differential circuit and receiver with same
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US7053712B2 (en) * 2004-07-30 2006-05-30 International Business Machines Corporation Method and apparatus for controlling common-mode output voltage in fully differential amplifiers
US20060202721A1 (en) * 2005-03-14 2006-09-14 Texas Instruments Incorporated Differential comparator with extended common mode voltage range

Also Published As

Publication number Publication date
TW200937850A (en) 2009-09-01
CN101515789A (zh) 2009-08-26
CN101515789B (zh) 2011-03-16
US20090212864A1 (en) 2009-08-27
US7576609B1 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
US7816992B2 (en) Offset voltage correction circuit and class D amplifier
EP2498398B1 (en) Amplifier circuit and method
US7639043B2 (en) LVDS receiver circuit
TWI410047B (zh) 應用於接收器之前置放大器及其方法
JP2010239481A (ja) 半導体集積回路装置
US7893768B2 (en) Automatic gain control
US20090079499A1 (en) Differential Low Noise Amplifier (LNA) With Common Mode Feedback And Gain Control
US9214942B2 (en) Low output impedance, low power buffer
WO2006126436A1 (ja) 信号変換回路
JP2007067656A (ja) 演算増幅器
US7728669B2 (en) Output stage circuit and operational amplifier thereof
US7786800B2 (en) Class AB amplifier
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
US7274216B2 (en) Duty cycle controlled CML-CMOS converter
US8482317B2 (en) Comparator and method with adjustable speed and power consumption
US10270392B1 (en) Low-power differential amplifier with improved unity gain frequency
JP6949463B2 (ja) シングル差動変換回路
JP2008301083A (ja) 差動信号生成回路
JP2008289066A (ja) 低電圧ボルテージフォロワ回路
US6445250B1 (en) Circuit topology for better supply immunity in a cascaded Gm/Gm amplifier
US7595691B2 (en) Pre-amplifier for a receiver and a method therefor
JP2010206578A (ja) 入力レールツーレール差動増幅回路
US9337789B2 (en) Differential receiver
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法
JP2012156826A (ja) コンパレータ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees