CN101515789A - 应用于接收器的前置放大器及其方法 - Google Patents

应用于接收器的前置放大器及其方法 Download PDF

Info

Publication number
CN101515789A
CN101515789A CNA2008101377387A CN200810137738A CN101515789A CN 101515789 A CN101515789 A CN 101515789A CN A2008101377387 A CNA2008101377387 A CN A2008101377387A CN 200810137738 A CN200810137738 A CN 200810137738A CN 101515789 A CN101515789 A CN 101515789A
Authority
CN
China
Prior art keywords
voltage
differential voltage
input
input differential
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101377387A
Other languages
English (en)
Other versions
CN101515789B (zh
Inventor
黄志豪
黄崇铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101515789A publication Critical patent/CN101515789A/zh
Application granted granted Critical
Publication of CN101515789B publication Critical patent/CN101515789B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45704—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明关于应用于接收器的前置放大器及其方法。其中该前置放大器，应用于一接收器中，前置放大器包括一输入电路及一输出电路。输入电路用以接收一输入差动电压对，当输入差动电压对的共同电压高于一参考电压时，输入电路拉低输入差动电压对。输出电路用以接收从输入电路而来的输入差动电压对，以对应地拉高或拉低一输出电压。

Description

应用于接收器的前置放大器及其方法
技术领域
本发明涉及一种前置放大器及其方法，且特别是涉及一种应用于接收器的前置放大器及其方法。
背景技术
图1示出了应用于接收器的传统的轨对轨(rail-to-rail)前置放大器的电路图。请参考图1，传统的轨对轨前置放大器100包括放大器110、120及一反相器130。放大器110及120各用以放大差动电压对VN及VP，以分别产生的放大后的差动电压对的其中之一电压，并将其传送至反相器130。反相器130基于此些输入电压，以拉高或拉低其输出电压Vo。由于放大器110及120的晶体管的架构为互补，故前置放大器100能够放大具有高共同电压范围的差动电压VN及VP。
放大器110及120由用于模拟电源的一高供应电压HVDD所供电，而反相器130由用于数字电源的一低供应电压LVDD所供电。高供应电压HVDD约为3.3伏特，而低供应电压LVDD约为1.8伏特。高供应电压HVDD即使减去放大器120的晶体管121的阈值(threshold)电压，仍高于低供应电压LVDD。如此，反相器130的晶体管131会被截止，导致此轨对轨前置放大器无法正常动作。
发明内容
本发明有关于一种应用于接收器的前置放大器及其方法，能前置放大具有高共同电压范围的输入差动电压对。
根据本发明的一技术态样，提出一种前置放大器，应用于一接收器中，前置放大器包括一输入电路及一输出电路。输入电路接收一输入差动电压对。当输入差动电压对的共同电压高于一参考电压时，输入电路拉低输入差动电压对。输出电路接收从输入电路而来的输入差动电压对，以对应地拉高或拉低一输出电压。
根据本发明的另一技术态样，提出一种前置放大器，应用于一接收器，前置放大器包括一输入电路及一放大电路。输入电路用以接收一输入差动电压对，当输入差动电压对的共同电压高于一参考电压时，输入电路拉低输入差动电压对。当输入差动电压对的共同电压不高于参考电压时，输入电路保持输入差动电压对不变。放大电路包括一第一级放大器及一第二级放大器。第一级放大器由一高供应电压所供电，用以接收从输入电路而来的输入差动电压对，并放大输入差动电压对，以输出一内部差动电压对。第二级放大器由一低供应电压所供电，用以放大内部差动电压对，以拉高或拉低一第一输出电压。
根据本发明的再一技术态样，提出一种用以前置放大一输入差动电压对的方法，应用于一接收器。此方法包括下列步骤。当输入差动电压对的共同电压高于一参考电压时，拉低输入差动电压对；放大输入差动电压对，以输出一内部差动电压对；放大内部差动电压对，以拉高或拉低一第一输出电压。
为使本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1示出了应用于接收器的传统的轨对轨前置放大器的电路图。
图2示出了依照本发明的一第一实施例的前置放大器的电路图。
图3示出了依照本发明的一第二实施例的前置放大器的电路图。
附图符号说明
100：轨对轨前置放大器
110、120：放大器
121、131：晶体管
130：反相器
200：前置放大器
210、310：输入电路
220、320：输出电路
230、330：比较器
240、340：电平调整器
241、242、341、342：源极跟随器
243、244、245、246、271、272、273、281、282、283、284、343、344、345、346、371、372、373、381、382、383、384：晶体管
250、350：电压分压器
251、252、351、352：电阻
261、262、263、264、361、362、363、364：开关
270、370：第一级放大器
280、380：第二级放大器
290、390：反相器
HVDD：高供应电压
LVDD：低供应电压
Vcom、Vcom’：共同电压
Vin、Vip、Din、Dip：内部差动电压对
VIN、VIP、DIN、DIP：输入差动电压对
VIN’、VIP’、DIN’、DIP’：差动电压对
VN、VP：电压
Vo、Vo1、Vo1’：输出电压
Vo2、Vo2’：反相输出电压
Vr：参考电压
具体实施方式
第一实施例
请参考图2，其示出了依照本发明的一第一实施例的前置放大器的电路图。前置放大器200用以前置放大一输入差动电压对VIN及VIP，以拉高或拉低用于接收器的一输出电压Vo1。
前置放大器200包括一输入电路210及一输出电路220。输入电路210接收输入差动电压对VIN及VIP。在第一实施例中，当输入差动电压对VIN及VIP的共同电压Vcom高于一参考电压Vr时，输入电路210拉低输入差动电压对VIN及VIP，以产生一差动电压对VIN’及VIP’，并传送此差动电压对VIN’及VIP’至输出电路220。
当输入差动电压对VIN及VIP的共同电压Vcom不高于参考电压Vr时，输入电路210不拉低输入差动电压对VIN及VIP，而是将输入差动电压对VIN及VIP作为差动电压对VIN’及VIP’，并直接传送至输出电路220。输出电路220接收差动电压对VIN’及VIP’，并拉高或拉低输出电压Vo1。
现将输入电路210说明如下。输入电路210包括一比较器230、一电平调整器240及多个开关261、262、263及264。比较器230比较输入差动电压对VIN及VIP的共同电压Vcom与参考电压Vr。开关261至264基于比较器230的比较结果，予以对应地导通或关闭。
当共同电压Vcom高于参考电压Vr时，开关263及264被导通，以传送输入差动电压对VIN及VIP至电平调整器240。此时，开关261及262被关闭，故输入差动电压对VIN及VIP不直接传送至输出电路220。电平调整电路240拉低输入差动电压对VIN及VIP。拉低后的输入差动电压对VIN及VIP接着传送至输出电路220的第一级放大器270。
在本实施例中，电平调整器240包括源极跟随器241及242。当共同电压Vcom高于参考电压Vr时，源极跟随器241及242分别用以拉低输入差动电压对VIN及VIP的其中之一电压。源极跟随器241包括晶体管243及244。当共同电压Vcom高于参考电压Vr时，晶体管243的栅极用以接收电压VIP。晶体管243的漏极接收高供应电压HVDD，且其源极连接至晶体管244的漏极。晶体管244的源极耦接至地。
当晶体管243接收电压VIP时，晶体管243根据等同于其栅极与源极间的跨压值，来拉低电压VIP，以于其源极产生电压VIP’，此源极连接至输出电路220。
相似地，当共同电压Vcom高于参考电压Vr时，晶体管245的栅极接收电压VIN。接着，晶体管245根据等同于其栅极与源极间的跨压值，来拉低电压VIN，以于其源极产生电压VIN’，此源极连接至输出电路220。
当共同电压Vcom不高于参考电压Vr时，开关261及262被导通，以分别将输入差动电压对VIN及VIP作为差动电压对VIN’及VIP’，并传送至输出电路220。此时，开关263及264被关闭，故电平调整器240不接收输入差动电压对VIN及VIP。因此，当共同电压Vcom不高于参考电压Vr时，输入差动电压对VIN及VIP不被拉低，而是直接传送至输出电路220。
在本实施例中，输入电路210还包括一电压分压器250，用以产生用于比较器230的输入差动电压对VIN及VIP的共同电压Vcom。在第一实施例中，电压分压器250为一电阻串(resistor string)，此电阻串包括串联连接的电阻251及252。电压分压器250耦接于电压VIN及电压VIP之间，以分压其间的电压。在第一实施例中，电阻251及252的电阻值为相同。因此，输入差动电压对VIN及VIP的共同电压Vcom位于串联连接的电阻251及252的共同节点上。
在此详细说明输出电路220。在第一实施例中，输出电路220为一放大电路。输出电路220包括一第一级放大器270及一第二级放大器280。在第一实施例中，第一级放大器270由用于模拟电源的高供应电压HVDD所供电，而第二级放大器由用于数字电源的低供应电压LVDD所供电。第一级放大器270接收且放大输入电路210所产生的差动电压对VIN’及VIP’，并产生一内部差动电压对Vin及Vip。第二级放大器280接收且放大内部差动电压对Vin及Vip，以拉高或拉低第一输出电压Vo1。
第一级放大器270包括晶体管271、271及273。晶体管271用以接收高供应电压HVDD，并提供一偏压电流至第一级放大器270。晶体管272及273分别用以接收差动电压对VIN’及VIP’。晶体管271的源极与漏极间的跨压值为Vsd。各晶体管272及273的源极与栅极间的跨压值为Vsg。
第二级放大器280包括晶体管281、282、283及284。晶体管281及282形成一电流镜。晶体管283及284分别接收内部差动电压对的一电压Vip及Vin。
在第一实施例中，输出电路220还包括一反相器290，用以放大输出电压Vo1，以产生一反相输出电压Vo2。
当电压VIP高于电压VIN时，意即电压VIP’高于VIN’时，放大器280拉低输出电压Vo1，而反相器290拉高输出电压Vo2。当电压VIP低于电压VIN时，意即电压VIP’低于VIN’时，放大器280拉高输出电压Vo1，而反相器290拉低输出电压Vo2。
因此，前置放大器200接收输入差动电压对VIN及VIP，并根据输入差动电压对VIN及VIP来拉高或拉低输出电压Vo1及Vo2。
然而，当差动电压对VIN’及VIP’的共同电压Vcom高于电压值HVDD-Vsd-Vsg时，晶体管272及273将会被截止，使得输出电路220无法正常动作。因此，当共同电压的输入差动电压对VIN及VIP过高时，通过输入电路210拉低输入差动电压对VIN及VIP，可使晶体管272及273保持导通而能正常地动作，以接收拉低后的差动电压对VIN’及VIN’。
在第一实施例中，参考电压Vr设定成约为HVDD/2，以确保晶体管272及273不会被拉低后的差动电压对VIN’及VIP’所截止。
反而言之，当输入差动电压对VIN及VIP的共同电压Vcom不高于参考电压Vr时，输入电路210直接重生电压VIN及VIP，并将电压VIN及VIP作为输入电路210所输出的差动电压对VIN’及VIP’。此情况下，晶体管272及273不会被关闭。
因此，即使输入差动电压对VIN及VIP的共同电压Vcom很高，输入电路210产生的差动电压对VIN’及VIP’的共同电压不会高于电压值HVDD-Vsd-Vsg，所以输出电路220能正常地动作。如此一来，即使输入差动电压对具有高范围的共同电压，第一实施例的前置放大器200也能正确地前置放大此输入差动电压对。
第二实施例
请参考图3，其示出了依照本发明的一第二实施例的前置放大器电路图。在第二实施例中，当输入差动电压对DIN及DIP的共同电压Vcom’低于参考电压Vr’时，输入电路310拉高输入差动电压对DIN及DIP，以产生一差动电压对DIN’及DIP’，且传送此差动电压对DIN’及DIP’至输出电路320。
当输入差动电压对DIN及DIP的共同电压Vcom’不低于参考电压Vr’时，输入电路310不拉高输入差动电压对VIN及VIP，而是将输入差动电压对DIN及DIP作为差动电压对DIN’及DIP’，并直接传送至输出电路320。输出电路320接收差动电压对DIN’及DIP’，并拉高或拉低输出电压Vo1’。
现将输入电路310详细说明如下。在输入电路310中，当共同电压Vcom’低于参考电压Vr’时，开关363及364被导通，以分别传送输入差动电压对DIN及DIP至电平调整器340的源极跟随器342及341。此时，开关361及362被关闭。源极跟随器342及341的晶体管346及344根据等同于其栅极与漏极间的跨压值，以分别拉高电压DIN及DIP。拉高后的差动电压对DIN’及DIP’被传送至输出电路320的第一级放大器370。
在输入电路310中，当共同电压Vcom’不低于参考电压Vr’时，开关361及362被导通，以将输入差动电压对DIN及DIP作为差动电压对DIN’及DIP’，并直接传送至输出电路320。此时，开关363及364被关闭，故电平调整器340将不会接收输入差动电压对DIN及DIP。
在输出电路320中，第一级放大器370与第二级放大器380都由相同的供应电压所供电，例如是高供应电压HVDD及低供应电压LVDD的其中之一。在图3中，第一级放大器370的晶体管371至373的功能，分别相似于图2中的第一级放大器270的晶体管271至273。而晶体管381至384的功能分别相似于晶体管281至284的功能。输出电路320与220的对应的晶体管的架构为互补。举例来说，晶体管371为N型金属氧化物半导体(NMOS)，而其对应的晶体管271为P型金属氧化物半导体(PMOS)。反相器390的功能也相似于反相器290。
在输出电路320中，晶体管371的漏极与源极的跨压值为Vds，而各晶体管372及373的栅极与源极的跨压值为Vgs。当差动电压对DIN’及DIP’低于电压值Vds+Vgs时，晶体管372及373将会被截止，使得输出电路320无法正常工作。因此，当共同电压的输入差动电压对DIN及DIP过低时，通过输入电路310拉高输入差动电压对DIN及DIP，可使晶体管372及373保持导通，以接收拉高后的差动电压对DIN’及DIP’。
因此，即使输入差动电压对DIN及DIP的共同电压Vcom’过低时，输入电路310产生的差动电压对DIN’及DIP’的共同电压不低于电压值Vds+Vgs，所以输出电路320能正常地动作。如此一来，即使输入差动电压对具有高范围的共同电压，第二实施例的前置放大器300也能正确地前置放大此输入差动电压对。
综上所述，虽然本发明已以一较佳实施例披露如上，但其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与修饰。因此，本发明的保护范围应以本发明的权利要求为准。

Claims (32)

1.一种前置放大器，应用于一接收器中，该前置放大器包括：
一输入电路，用以接收一输入差动电压对，当该输入差动电压对的共同电压高于一参考电压时，该输入电路拉低该输入差动电压对；以及
一输出电路，用以接收从该输入电路传送而来的该输入差动电压对，以对应地拉高或拉低一输出电压。
2.如权利要求1所述的前置放大器，其中当该输入差动电压对的共同电压不高于该参考电压时，该输入电路保持该输入差动电压对不变。
3.如权利要求1所述的前置放大器，其中该输入电路包括：
一比较器，用以比较该输入差动电压对的共同电压与该参考电压；以及
一电平调整器，用以当该输入差动电压对的共同电压高于该参考电压时，拉低该输入差动电压对。
4.如权利要求3所述的前置放大器，其中该电平调整器包括两个源极跟随器，各用以当该共享电压高于该参考电压时，拉低该输入差动电压对的其中之一的电压。
5.如权利要求3所述的前置放大器，其中该输入电路包括一电压分压器，用以产生用于该比较器的该输入差动电压对的共同电压。
6.如权利要求3所述的前置放大器，其中该输入电路包括一第一开关、一第二开关、一第三开关及一第四开关，当该输入差动电压对的共同电压高于该参考电压时，该第一开关及该第二开关传送该输入差动电压对至该电平调整器，当该输入差动电压对的共同电压不高于该参考电压时，该第三开关及该第四开关直接传送该输入差动电压对至该输出电路。
7.如权利要求1所述的前置放大器，其中该输出电路包括：
一第一级放大器，由一高供应电压所供电，用以接收从该输入电路传递而来的该输入差动电压对，并放大该输入差动电压对，以输出一内部差动电压对；以及
一第二级放大器，由一低供应电压所供电，用以放大该内部差动电压对，以拉高或拉低一第一输出电压。
8.如权利要求1所述的前置放大器，其中该输出电路还包括：
一反相器，用以基于该第一输出电压，拉高或拉低一第二输出电压。
9.一种前置放大器，应用于一接收器，该前置放大器包括：
一输入电路，用以接收一输入差动电压对，当该输入差动电压对的共同电压高于一参考电压时，该输入电路拉低该输入差动电压对，当该输入差动电压对的共同电压不高于该参考电压时，该输入电路保持该输入差动电压对不变；以及
一放大电路，包括：
一第一级放大器，由一高供应电压所供电，用以接收并放大从该输入电路传送而来的该输入差动电压对，以输出一内部差动电压对；及
一第二级放大器，由一低供应电压所供电，用以接收并放大该内部差动电压对，以拉高或拉低一输出电压。
10.如权利要求9所述的前置放大器，其中该输入电路包括：
一比较器，用以比较该输入差动电压对的共同电压与该参考电压；以及
一电平调整器，用以当该输入差动电压对的共同电压高于该参考电压时，拉低该输入差动电压对。
11.如权利要求10所述的前置放大器，其中该电平调整器包括两个源极跟随器，各用以当该输入差动电压对的共享电压高于该参考电压时，拉低该输入差动电压对的其中之一的电压。
12.如权利要求10所述的前置放大器，其中该输入电路包括一电压分压器，用以产生用于该比较器的该输入差动电压对的该共同电压。
13.如权利要求10所述的前置放大器，其中该输入电路包括一第一开关、一第二开关、一第三开关及一第四开关，当该输入差动电压对的共同电压高于该参考电压时，该第一开关及该第二开关传送该输入差动电压对至该电平调整器，当该输入差动电压对的共同电压不高于该参考电压时，该第三开关及该第四开关直接传送该输入差动电压对至该输出电路。
14.如权利要求9所述的前置放大器，其中该放大电路还包括：
一反相器，用以基于该第一输出电压，拉高或拉低一第二输出电压。
15.一种用以前置放大一输入差动电压对的方法，应用于一接收器，该方法包括：
当该输入差动电压对的共同电压高于一参考电压时，拉低该输入差动电压对；
放大该输入差动电压对，以输出一内部差动电压对；以及
放大该内部差动电压对，以拉高或拉低一第一输出电压。
16.如权利要求15所述的方法，其中放大该输入差动电压对的步骤前，该方法还包括：
当该输入差动电压对的共同电压不高于该参考电压时，保持该输入差动电压对不变。
17.如权利要求15所述的方法，其中放大该输入差动电压对的步骤中，由一第一级放大器放大该输入差动电压对，以输出一内部差动电压对，该第一级放大器由一高供应电压供电。
18.如权利要求15所述的方法，其中放大该内部差动电压对的步骤中，由一第二级放大器放大该内部差动电压对，该第二级放大器由一低供应电压供电。
19.如权利要求15所述的方法，还包括：
放大该第一输出电压，以拉高或拉低一第二输出电压。
20.一种前置放大器，应用于一接收器中，该前置放大器包括：
一输入电路，用以接收一输入差动电压对，当该输入差动电压对的共同电压低于一参考电压时，该输入电路拉高该输入差动电压对；以及
一输出电路，用以接收从该输入电路传送而来的该输入差动电压对，以对应地拉高或拉低一输出电压。
21.如权利要求20所述的前置放大器，其中当该输入差动电压对的共同电压不低于该参考电压时，该输入电路保持该输入差动电压对不变。
22.如权利要求20所述的前置放大器，其中该输入电路包括：
一比较器，用以比较该输入差动电压对的共同电压与该参考电压；以及
一电平调整器，用以当该输入差动电压对的共同电压低于该参考电压时，拉高该输入差动电压对。
23.如权利要求22所述的前置放大器，其中该电平调整器包括两个源极跟随器，各用以当该共享电压低于该参考电压时，拉高该输入差动电压对的其中之一的电压。
24.如权利要求22所述的前置放大器，其中该输入电路包括一电压分压器，用以产生用于该比较器的该输入差动电压对的共同电压。
25.如权利要求22所述的前置放大器，其中该输入电路包括一第一开关、一第二开关、一第三开关及一第四开关，当该输入差动电压对的共同电压低于该参考电压时，该第一开关及该第二开关传送该输入差动电压对至该电平调整器，当该输入差动电压对的共同电压不低于该参考电压时，该第三开关及该第四开关直接传送该输入差动电压对至该输出电路。
26.如权利要求20所述的前置放大器，其中该输出电路包括：
一第一级放大器，用以接收从该输入电路传递而来的该输入差动电压对，并放大该输入差动电压对，以输出一内部差动电压对；以及
一第二级放大器，用以放大该内部差动电压对，以拉高或拉低一第一输出电压。
27.如权利要求20所述的前置放大器，其中该输出电路还包括：
一反相器，用以基于该第一输出电压，拉高或拉低一第二输出电压。
28.一种用以前置放大一输入差动电压对的方法，应用于一接收器，该方法包括：
当该输入差动电压对的共同电压低于一参考电压时，拉高该输入差动电压对；
放大该输入差动电压对，以输出一内部差动电压对；以及
放大该内部差动电压对，以拉高或拉低一第一输出电压。
29.如权利要求28所述的方法，其中放大该输入差动电压对的步骤前，该方法还包括：
当该输入差动电压对的共同电压不低于该参考电压时，保持该输入差动电压对不变。
30.如权利要求28所述的方法，其中放大该输入差动电压对的步骤中，由一第一级放大器放大该输入差动电压对，以输出一内部差动电压对。
31.如权利要求28所述的方法，其中放大该内部差动电压对的步骤中，由一第二级放大器放大该内部差动电压对。
32.如权利要求28所述的方法，还包括：
放大该第一输出电压，以拉高或拉低一第二输出电压。
CN2008101377387A 2008-02-21 2008-07-18 应用于接收器的前置放大器及其方法 Expired - Fee Related CN101515789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/071,485 2008-02-21
US12/071,485 US7576609B1 (en) 2008-02-21 2008-02-21 Preamplifier for receiver and method thereof

Publications (2)

Publication Number Publication Date
CN101515789A true CN101515789A (zh) 2009-08-26
CN101515789B CN101515789B (zh) 2011-03-16

Family

ID=40942663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101377387A Expired - Fee Related CN101515789B (zh) 2008-02-21 2008-07-18 应用于接收器的前置放大器及其方法

Country Status (3)

Country Link
US (1) US7576609B1 (zh)
CN (1) CN101515789B (zh)
TW (1) TWI410047B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110025442A (ko) * 2009-09-04 2011-03-10 삼성전자주식회사 클럭 정보 및 데이터 정보를 포함하는 신호를 수신하는 수신기 및 클럭 임베디드 인터페이스 방법
CN101741332A (zh) * 2009-12-10 2010-06-16 四川和芯微电子股份有限公司 低阻传输线接收前置放大器
US9087567B2 (en) 2013-09-27 2015-07-21 Cavium, Inc. Method and apparatus for amplifier offset calibration
US9413568B2 (en) 2013-09-27 2016-08-09 Cavium, Inc. Method and apparatus for calibrating an input interface
US9496012B2 (en) * 2013-09-27 2016-11-15 Cavium, Inc. Method and apparatus for reference voltage calibration in a single-ended receiver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616189A (en) * 1985-04-26 1986-10-07 Triquint Semiconductor, Inc. Gallium arsenide differential amplifier with closed loop bias stabilization
US4904953A (en) * 1988-04-22 1990-02-27 Triquint Semiconductor, Inc. Differential amplifier with common-mode bias feedback
US5517134A (en) * 1994-09-16 1996-05-14 Texas Instruments Incorporated Offset comparator with common mode voltage stability
JP3476645B2 (ja) * 1996-11-08 2003-12-10 シャープ株式会社 差動増幅器、および、ボルテージフォロワ回路
US6281699B1 (en) * 2000-03-15 2001-08-28 Teradyne, Inc. Detector with common mode comparator for automatic test equipment
JP4235433B2 (ja) * 2002-10-31 2009-03-11 ザインエレクトロニクス株式会社 受信回路及びそれを備えた差動回路
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US7053712B2 (en) * 2004-07-30 2006-05-30 International Business Machines Corporation Method and apparatus for controlling common-mode output voltage in fully differential amplifiers
US7221190B2 (en) * 2005-03-14 2007-05-22 Texas Instruments Incorporated Differential comparator with extended common mode voltage range
CN100466033C (zh) * 2005-12-14 2009-03-04 奇景光电股份有限公司 源极驱动器输出级电路、缓冲器电路及其电压调制方法

Also Published As

Publication number Publication date
US20090212864A1 (en) 2009-08-27
CN101515789B (zh) 2011-03-16
TWI410047B (zh) 2013-09-21
US7576609B1 (en) 2009-08-18
TW200937850A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN104467700B (zh) 用于光纤链路的差分cmos tia
CN101515789B (zh) 应用于接收器的前置放大器及其方法
US7639043B2 (en) LVDS receiver circuit
CN102025352B (zh) 一种迟滞电压比较器
CN105680834A (zh) 一种高速低功耗的动态比较器
CN104467804A (zh) 缓冲电路和包括缓冲电路的源极驱动电路
CN103546127A (zh) 一种失调存储的低功耗高速比较器
CN105099379B (zh) 放大器输入级和放大器
JP6038165B2 (ja) 受信器および受信方法
CN102638317B (zh) 一种信号丢失的检测电路、方法及放大器
JP2011166659A (ja) 光信号断検出回路および光受信器
CN110729995B (zh) 一种电平转换电路及电平转换方法
CN103023444A (zh) 跨阻放大器及其电流转换电压方法
CN103036516B (zh) 低电源电压高共模抑制比运算放大器
US20090079499A1 (en) Differential Low Noise Amplifier (LNA) With Common Mode Feedback And Gain Control
CN116488596A (zh) 宽输入共模范围的lvds接收电路及芯片
CN102571044A (zh) 电压比较器
CN209150484U (zh) 一种低电压cmos工艺下的vcsel激光器驱动电路
CN102088284B (zh) 一种pecl电平接口电路
CN105429599A (zh) 具有有源电感结构的前馈共栅跨阻放大器电路
CN111555739B (zh) 一种信号隔离系统的解调方法及电路
CN101807892A (zh) 具有自动调整输出阻抗功能的线驱动器
CN105048973A (zh) 带有offset和动态直流恢复的跨阻放大器
CN105427575B (zh) 接收器
KR101070118B1 (ko) 응답속도를 개선한 아날로그 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20200718

CF01 Termination of patent right due to non-payment of annual fee