JP2005175690A

JP2005175690A - トランスインピーダンス増幅器

Info

Publication number: JP2005175690A
Application number: JP2003410412A
Authority: JP
Inventors: Masayuki Kawakami; 雅之川上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-12-09
Filing date: 2003-12-09
Publication date: 2005-06-30

Abstract

【課題】負荷に抵抗を使用することなく電流−電圧変換を行うようにし、これにより寄生容量の影響を抑え、かつ、出力信号の歪みを低減できるようにしたトランスインピーダンス増幅器の提供。
【解決手段】この発明は、入力電流を受け取り、この受け取った入力電流の大きさに応じた電圧に変換するＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１の負荷として接続されるＭＯＳトランジスタＱ２とを備え、ＭＯＳトランジスタＱ１を飽和領域で動作させるようにした。ＭＯＳトランジスタＱ２の飽和領域は、電源電圧ＶＤＤ１とそのＭＯＳトランジスタＱ２のゲートに印加される電圧の各値により設定するようにした。
【選択図】図１

Description

本発明は、入力電流を電圧に変換するトランスインピーダンス増幅器に関し、例えば、光信号を変換した電流信号を入力電流とし、この入力電流を電圧に変換するトランスインピーダンス増幅器に関するものである。

この種のトランスインピーダンス増幅器としては、例えば図３に示すように、ＭＯＳトランジスタＮ１とＭＯＳトランジスタＮ２とを備え、光信号を電流信号に変換するフォトダイオードＰＤのアノード側がＭＯＳトランジスタＮ１のゲートに接続されるとともに、ＭＯＳトランジスタＮ２のソースとＭＯＳトランジスタＮ１のゲートとの間に帰還抵抗Ｒｆが接続されたものが知られている（例えば、非特許文献１参照）。

なお、ＭＯＳトランジスタＮ１のドレインには負荷抵抗ＲＬ１が接続され、ＭＯＳトランジスタＮ２のソースには負荷抵抗ＲＬ２が接続されている。
このように、従来のトランスインピーダンス増幅器では、フォトダイオードＰＤの出力電流を所望の電圧に変換するために、帰還抵抗Ｒｆを使用していた。この場合には、電流−電圧利得は帰還抵抗Ｒｆの値にほぼ比例するため、帰還抵抗Ｒｆの値を調整することで大きな変換利得と出力電圧が得られるという長所がある。
「 A Fully Integrated CMOS Receiver Front-End for Optic Gigabit Ethernet」(IEEE JOURNAL OF SOLID-STATE CIRCUIT,VOL.37,NO.7,JULY 2002)、Ｐ８７５

しかし、現実の回路では、入力用のＭＯＳトランジスタＮ１やフォトダイオードＰＤ、および後段のＭＯＳトランジスタＮ２に、に寄生容量や接合容量が存在する。このため、ＭＯＳトランジスタＮ１の負荷に抵抗ＲＬ１を使用すると、入力信号の伝送速度が速い場合には、電流−電圧変換、および増幅をする過程で歪みが発生し、出力信号に歪みが生じてしまうという不具合がある。

そこで、本発明の目的は、負荷に抵抗を使用することなく電流−電圧変換を行うようにし、これにより寄生容量の影響を抑え、かつ、出力信号の歪みを低減できるようにしたトランスインピーダンス増幅器を提供することにある。

上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、入力電流を受け取り、この受け取った入力電流の大きさに応じた電圧に変換する第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタの負荷として接続される第２ＭＯＳトランジスタと、を備え、前記第２ＭＯＳトランジスタは飽和領域で動作させるようにした。

第２の発明は、第１の発明において、前記第１ＭＯＳトランジスタは、自己のドレインと自己のゲートとの間に帰還抵抗を接続するようにした。
第３の発明は、第１または第２の発明において、前記第２ＭＯＳトランジスタの飽和領域は、電源電圧とその第２ＭＯＳトランジスタのゲートの印加電圧との各値により設定するようにした。

第４の発明は、第３の発明において、前記第２ＭＯＳトランジスタのゲートの印加電圧は、可変電圧電源から印加されるようにした。
第５の発明は、第１乃至第４のうちのいずれかの発明において、前記第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタは、第１ＭＯＳトランジスタがＮ型の場合には第２ＭＯＳトランジスタがＰ型であり、第１ＭＯＳトランジスタがＰ型の場合には第２ＭＯＳトランジスタがＮ型である。

このように、本発明は、電流−電圧の変換を行う第１ＭＯＳトランジスタの負荷として第２ＭＯＳトランジスタを使用し、その第２ＭＯＳトランジスタを飽和領域で使用するようにした。
このため、本発明では、負荷として抵抗を使用する場合に比べて負荷が高インピーダンスとなり、かつ、負荷の純抵抗の値を小さくできる。

この結果、本発明によれば、入力信号の伝送速度が速い場合でも、出力信号の歪みの低減化を図ることができる。換言すると、周波数特性の改善を図ることができる。

以下、本発明のトランスインピーダンス増幅器の実施形態の構成について、図１を参照して説明する。
この実施形態に係るトランスインピーダンス増幅器は、光通信において使用される前置増幅器に適用したものであり、光信号を変換した電流信号を入力とし、この電流信号を電圧信号に変換して出力するものである。

このために、このトランスインピーダンス増幅器は、図１に示すように、電流−電圧変換を行うＮ型のＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１の負荷として飽和領域で動作させるようにしたＰ型のＭＯＳトランジスタＱ２と、光−電流変換回路であるフォトダイオードＰＤからの出力電流を入力電流Ｉｉｎとして入力するための入力端子１と、出力電圧ＶＯＵＴを取り出すための出力端子２と、を備えている。

さらに詳述すると、ＭＯＳトランジスタＱ１は、そのゲートが入力端子１に接続され、そのソースが接地されている。また、ＭＯＳトランジスタＱ１は、自己のドレインとゲートとの間に帰還抵抗Ｒ１が接続され、負帰還回路を形成している。さらに、ＭＯＳトランジスタＱ１のドレインは、ＭＯＳトランジスタＱ２のドレインに接続されるとともに、出力端子２に接続されている。

ＭＯＳトランジスタＱ２は、そのゲートにバイアス電圧発生源４からのバイアス電圧ＶＧ１が印加され、そのソースに電源電圧発生源３から電源電圧ＶＤＤ１が印加されるようになっている。そのバイアス電圧ＶＧ１と電源電圧ＶＤＤ１の各値は、ＭＯＳトランジスタＱ２が飽和領域で動作できるように設定されている。
フォトダイオードＰＤは、そのカソード側に電源電圧発生源３から電源電圧ＶＤＤ１が印加されるようになっており、そのアノード側が入力端子１を介してＭＯＳトランジスタＱ１のゲートに接続されている。

次に、このように構成される実施形態の動作例について、図１を参照して説明する。
フォトダイオードＰＤでは、光信号が電流信号に変換され、この変換された電流信号が入力電流Ｉｉｎとして入力端子１に入力される。この入力端子１に入力された入力電流Ｉｉｎは、ＭＯＳトランジスタＱ１のゲートに入力され、ＭＯＳトランジスタＱ１で電流−電圧変換される。このＭＯＳトランジスタＱ１で変換された電圧は、ＭＯＳトランジスタＱ１のドレインとＭＯＳトランジスタＱ２のドレインとが接続された接続部、すなわち出力端子２から出力される。

次に、図１の実施形態に係る回路について、コンピュータによる以下のようなシミュレーションを行なった。すなわち、入力端子１に所定のレベルのパルス電流を供給するとともに、そのパルス電流の周波数を所定値まで徐々に増加させて出力電圧を測定した。
一方、図３に示す従来回路について、図１に示す実施形態に係る回路と同じ条件の下で、コンピュータによるシミュレーションを行なった。すなわち、入力端子ＩＮに所定のレベルのパルス電流を供給するとともに、そのパルス電流の周波数を所定値まで徐々に増加させて出力電圧を測定した。

この両測定結果から、図２に示すような周波数−利得特性が得られた。図２において、曲線ａは実施形態に係る回路の特性結果であり、曲線ｂは従来回路の特性結果である。図２によれば、実施形態に係る回路の周波数特性が従来回路に比べて、大幅に改善されることがわかる。
以上説明したように、この実施形態では、電流−電圧の変換を行うＭＯＳトランジスタＱ１の負荷としてＭＯＳトランジスタＱ２を使用し、そのＭＯＳトランジスタＱ２を飽和領域で使用するようにした。

このため、この実施形態では、従来回路のように、負荷に抵抗を使用する場合に比べて負荷が高インピーダンスとなり、かつ、負荷が順抵抗として値を小さくできる。
この結果、この実施形態によれば、入力信号の伝送速度が速い場合でも、出力信号の歪みの低減化を図ることができる。換言すると、周波数−利得特性の改善を大幅に図ることができる。

なお、上記の実施形態では、電流−電圧変換用のＭＯＳトランジスタＱ１をＮ型とし、負荷に使用するＭＯＳトランジスタＱ２をＰ型とした場合について説明した。しかし、ＭＯＳトランジスタＱ１をＰ型に置き換え、ＭＯＳトランジスタＱ２をＮ型に置き換えるようにしても良い。
この置き換えた場合の回路構成は、図１の回路構成と基本的には同じであるが、その置き換えにより、両ＭＯＳトランジスタのバイアス電圧の供給状態が図１の場合と異なることになる。この点は、公知技術であるので、その詳細の説明は省略する。

また、上記の実施形態では、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）を使用した場合について説明した。しかし、ＭＯＳトランジスタの他に、ＭＥＳＦＥＴ（metal-semiconductor field-effect transistor)、ＪＦＥＴ（junction field effect transistor ：接合型ＦＥＴ）、ＨＥＭＴ（high electron mobility transistor ）などの電界効果トランジスタを使用するようにしても良い。

本発明の実施形態の構成例を示す回路図である。コンピュータによるシミュレーションの周波数−利得特性の一例を示す図であり、ａは図１の実施形態に係る回路の場合、ｂは図３の従来回路の場合である。従来回路の構成を示す回路図である。

符号の説明

１・・・入力端子、２・・・出力端子、ＰＤ・・・フォトダイオード、Ｑ１、Ｑ２・・・ＭＯＳトランジスタ、Ｒ１・・・帰還抵抗、ＶＤＤ１・・・電源電圧、ＶＧ１・・・バイアス電圧。

Claims

入力電流を受け取り、この受け取った入力電流の大きさに応じた電圧に変換する第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタの負荷として接続される第２ＭＯＳトランジスタと、を備え、
前記第２ＭＯＳトランジスタは飽和領域で動作させるようにしたことを特徴とするトランスインピーダンス増幅器。
前記第１ＭＯＳトランジスタは、自己のドレインと自己のゲートとの間に帰還抵抗を接続したことを特徴とする請求項１に記載のトランスインピーダンス増幅器。
前記第２ＭＯＳトランジスタの飽和領域は、電源電圧とその第２ＭＯＳトランジスタのゲートの印加電圧との各値により設定するようにしたことを特徴とする請求項１または請求項２に記載のトランスインピーダンス増幅器。
前記第２ＭＯＳトランジスタのゲートの印加電圧は、可変電圧電源から印加されるようにしたことを特徴とする請求項３に記載のトランスインピーダンス増幅器。
前記第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタは、第１ＭＯＳトランジスタがＮ型の場合には第２ＭＯＳトランジスタがＰ型であり、第１ＭＯＳトランジスタがＰ型の場合には第２ＭＯＳトランジスタがＮ型であることを特徴とする請求項１乃至請求項４のうちのいずれかに記載のトランスインピーダンス増幅器。