JP3460830B2 - 光ディジタル通信用の光受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受光素子を有する光デ
ィジタル通信用の光受信装置に関する。

【０００２】特に光入力電力に対し、常に最適増倍率
（Ｍ_OPT ）に制御可能のバイアス回路を有し、更に光入
力断検出の安定動作を実現する光受信装置に関する。

【０００３】

【従来の技術】近年の通信の高速化、広帯域化に伴い、
光ディジタル通信が広く行き渡りつつある。この光ディ
ジタル通信に用いられる光受信装置の一般的構成は、図
２７に示される機能ブロック図の如くである。

【０００４】ここで、光受信装置には、受光素子として
アバランシェフォトダイオードが用いられることが一般
的である。図２７において、１０は、アバランシェフォ
トダイオード（以下適宜ＡＰＤと略記する）である。

【０００５】ＡＰＤ１０は、バイアス制御回路１１によ
り、バイアス電流が制御される。ＡＰＤ１０に受信光が
入力すると、対応する電流が電気信号として流れ、これ
を電圧に変換して、前置増幅器１２に導く。

【０００６】前置増幅器１２で増幅された電気信号は、
等化増幅器１３を通して、識別再生及びクロック抽出回
路１４に導かれる。識別再生及びクロック抽出回路１４
から識別再生されたデータＤＡＴＡと抽出されたクロッ
ク信号ＣＬＫが出力される。

【０００７】一方、等化増幅器１３の出力は、ピーク検
出部１５にも入力され、ここで検出された等化増幅器１
３の出力のピーク値と所定の参照値とが比較器１６にお
いて比較される。所定の参照値に対し、ピーク値が小さ
い場合は、光入力が断であると判定される。

【０００８】このような、光受信装置において、特に光
入力に対する広いダイナミックレンジ及び光入力断検出
の安定な動作が更に望まれている。

【０００９】この内、前者の光入力に対する広いダイナ
ミックレンジに対する問題は、上記前置増幅器１２の飽
和と、ＡＰＤの帯域劣化、特に最小光入力レベル及び最
大光入力レベル時における像倍率Ｍに対する影響に起因
する。

【００１０】更に、後者に関しては、装置の小型化の要
求から高利得の増幅器を実装するために発振により光入
力断の検出が不可となる問題が生じる。これらの問題を
以下に詳細に検討する。

【００１１】図２８は、前置増幅器１２として用いるト
ランスインピーダンス型前置増幅器の回路例である。図
２８において、トランジスタＴＲ1 とＴＲ2 が縦続に接
続され、トランジスタＴＲ2 のエミッタ回路にダイオー
ドＤ1 と抵抗Ｒ2 が直列接続され、トランジスタＴＲ2
のエミッタから出力電圧Ｖ_OUTが出力される。

【００１２】更に、ダイオードＤ1 のカソードからトラ
ンジスタＴＲ1 のベース側に帰還抵抗Ｒfが接続されて
いる。

【００１３】図２９は、前置増幅器１２のＡＰＤ１０の
出力である入力電流ＩINと出力電圧ＶOUT の関係を示す
入力電流−出力電圧特性である。更に、入力電流ＩINと
出力電圧ＶOUTの関係を図２８を参照して、考察する
と、次のような式で表される。

【００１４】 Ｖ1 ＝Ｖ_BE(TR1) ・・・・ （１） Ｖ2 ＝Ｖ1 −Ｉ_IN×Ｒf ・・・・ （２） ＶOUT ＝Ｖ2 ＋Ｖ_D1 ・・・・ （３） （１）〜（３）により Ｖ_OUT ＝Ｖ1 −Ｉ_IN×Ｒf ＋Ｖ_D1 ・・・ （４） 尚、上記式において、簡単のために、Ｖee＝０Ｖとして
いる。

【００１５】ここで、Ｉ_INが大きく、したがって入力光
レベルが大きくなると、ダイオードＤ1 及び抵抗Ｒ2 に
電流が流れなくなり、Ｖ_OUT ＝Ｖ_D1となる。

【００１６】したがって、Ｖ_OUT ＝Ｖ_D1となる時の入力
電流Ｉ_IN(MAX) を入力飽和電流と呼び、 Ｉ
_IN(MAX) ＝Ｖ1 ／Ｒf ・・・・ （５） で表
される。

【００１７】更に、Ｉ_IN ＞ Ｉ_IN(MAX) においてＶ2
＝０となり、トランジスタＴＲ2 、ダイオードＤ1の電
流源が無くなる為に、トランジスタＴＲ1 のコレクタ電
位がベース電位と逆転し、トランジスタＴＲ1 が飽和す
る。

【００１８】この時、入出力特性は、図２９の如くな
り、同図において点Ｐがこの飽和点を示している。

【００１９】トランジスタＴＲ1 が飽和すると、Ｉ_IN
＜ Ｉ_IN(MAX)となってもそのベース・コレクタ間の寄
生容量に蓄積した電荷が放電し終わるまで帰還状態に戻
らない。

【００２０】したがって、図３０に示す入出力波形の如
く波形応答が劣化して符号誤りの原因となる。即ち、図
３０において、（１）は、入力電流Ｉ_INの波形であり、
（２）及び（３）は、出力電圧Ｖ_OUT の波形である。

【００２１】（１）及び（２）の入出力関係では、入力
電流Ｉ_IN（１）が小さく、したがって、入力光レベルが
小さいので、出力電圧Ｖ_OUT （２）が波形劣化せず、正
しくその符号を判定することが出来る。

【００２２】一方、図３０の（３）の場合は、入力光レ
ベルが大きく、入力電流Ｉ_INが入力飽和電流Ｉ_IN(MAX)
に近い場合の出力電圧Ｖ_OUT の波形である。この場合、
先に説明したようにトランジスタＴＲ1 の飽和により、
そのベース・コレクタ間の寄生容量に蓄積した電荷が放
電し終わるまで波形は０に戻らず、波形が劣化する。

【００２３】したがって、この場合、図３０の点線時点
で識別すると、符号判定誤りを生じることになる。この
ために、飽和電流Ｉ_IN(MAX) は、式（５）よりＶ1 を大
きくするかＲf を小さくすれば向上するが、市販の回路
素子（ＩＣ）を使用する場合は、その内部回路を変更す
ることは困難である。

【００２４】上記は、前置増幅器１２の入力電流Ｉ_INが
最大、即ち光ダイナミックレンジの最大受光レベルの時
に生じる問題である。一方、光ダイナミックレンジの最
小受光レベルの時にも次のように問題が生じる。

【００２５】即ち、図３１、図３２は、図２８の光受信
装置のＡＰＤバイアス制御回路の従来例としての構成例
である。図３１は、従来のバイアス方式の一例である固
定バイアス方式を説明する図である。

【００２６】図３１において、１０は、アバランシェフ
ォトダイオード（ＡＰＤ）であり、１１は、バイアス制
御回路として固定のバイアス電圧を発生する回路であ
る。更に１２は、前置増幅器であり、この出力は図２８
において説明したように、次段の等化増幅器１３等に導
かれる。

【００２７】この回路は、基本的なバイアス回路である
が、温度・電源変動及びアバランシェフォトダイオード
のばらつきによる最小受光電力時の特性劣化が大きい。
また固定バイアス方式であるためＡＰＤの利得即ち、増
倍率Ｍの制御が無いので光入力ダイナミックレンジが狭
い。

【００２８】このため図３２に示すようなＡＧＣループ
を有するバイアス方式が使用されるのが一般的である。
即ち、図３２は、先に図２７により説明した一般的な光
受信装置の構成例に対し、更にFULL-AGCループを備えた
従来のバイアス方式を採用した光受信装置の一構成例で
ある。

【００２９】図３２において、ＡＰＤ１０により光入力
信号が電気信号に変換され出力される。この出力は、前
置増幅器１２を通して、等化増幅器１３に導かれる。こ
こで波形等化され、ピーク電圧検出回路７に導かれる。

【００３０】ピーク電圧検出回路７で信号のピークが検
出され、増幅器８を通して、ＤＣ−ＤＣコンバータで構
成されるバイアス回路１１に入力される。バイアス回路
１１において、入力されるピーク検出信号に対応してバ
イアスの大きさを可変制御する。これにより、等化増幅
器１３の出力のピーク値が一定となるように制御され
る。

【００３１】更に等化増幅器１３の出力は、識別再生回
路１４に入力され、ここでデータ及びクロックが再生さ
れる。またタイミング抽出回路１４１に導かれ、タイミ
ング信号が抽出され、タイミング信号は、識別再生回路
１４及び光入力断検出回路に導かれる。

【００３２】光入力断検出回路は、ピーク電圧検出部１
５及び比較増幅器１６を有し、タイミング信号が所定時
間断となることを検出することにより光入力断の状態を
検出する。

【００３３】上記のような従来のバイアス回路・方式に
おいては、次のような問題がある。これを更に図３３、
図３４を参照して説明する。図３３は、従来のバイアス
制御方式即ち、増倍率制御方式と最適増倍率の関係を示
す図である。

【００３４】図３３において、横軸は光入力電力であ
り、縦軸は増倍率Ｍである。Ｐ_MINは、最小光入力電力
である。更に最適増倍率の特性はＭ_OPT で示されてい
る。

【００３５】この図から理解できるように、図３１に示
す固定バイアス方式（図３３においてＭ固定方式で示さ
れる。）においては、増倍率Ｍが固定であり、最適増倍
率の特性Ｍ_OPTに対し、常に増倍率Ｍが大きく、したが
って最大受光電力においてアバランシェフォトダイオー
ドの飽和によりその出力は劣化してしまう。

【００３６】一方、図３２に示すFULL-AGCループを有す
るバイアス方式の場合は、固定バイアス方式とは異な
り、光入力電力が大きくなると増倍率Ｍは、小さくな
る。これは、ＡＧＣ帰還ループにより等化増幅器１３の
出力振幅を一定にするように制御しているからである。

【００３７】ここで従来のＡＰＤ出力信号電流及び雑音
と増倍率の関係を示す図３４を観察する。図３４におい
て、横軸は増倍率Ｍの値であり、縦軸はＡＰＤ出力信号
電流ｉ及び雑音Ｎを示す。

【００３８】通常最適増倍率の特性Ｍ_OPT は、ショット
雑音が最小で信号が最大の時、即ち図３４において、
のようにＳ／Ｎが一番最良の位置に定められる。

【００３９】FULL-AGCループを有するバイアス方式の場
合は、のように光入力が増大してもアバランシェフォ
トダイオードＡＰＤの出力信号電流が一定となるように
制御されるので光入力の増大に対応して増倍率Ｍが小さ
くなる（図３４）。

【００４０】この時、ショット雑音ものように大きく
なるが信号に比べて増加が少なく、雑音は入力換算雑音
が支配的となる。即ち、最適増倍率Ｍ_OPT の状態から光
入力信号を大きくした場合、アバランシェフォトダイオ
ードＡＰＤの出力電流Ｓと雑音Ｎが一定であり、Ｓ／Ｎ
が一定となり、エラー率は、改善されず固定（フロア
ー）する。

【００４１】一方、固定バイアス方式の場合は、光入力
を大きくするとアバランシェフォトダイオードＡＰＤの
出力電流Ｓも雑音Ｎも大きくなるが、雑音Ｎは平方根で
増加するため、Ｓ／Ｎは、改善されるのでフロアーは生
じない。

【００４２】かかる点からFULL-AGCループを有するバイ
アス方式の場合は、アバランシェフォトダイオードＡＰ
Ｄの出力電流から光入力断検出を行うことが難しい。即
ち、アバランシェフォトダイオードＡＰＤのバイアス電
流Ｉ_APDは数μＡオーダであるので、この時Ｉ_APD −Ｖ
_APD 特性の傾斜が急峻であるためＶ_APD バイアスの変化
が小さくこの変化により光入力断検出を行うことが難し
い。

【００４３】このため、タイミング信号の断を検出して
行う光入力断検出回路が必要となるが、この回路は複雑
である。

【００４４】また、FULL-AGCループの応答特性が非常に
遅く、また回路が複雑となるので時定数を決定すること
が容易ではないと言う問題が存在する。

【００４５】したがって、自己バイアス方式が好まし
い。図３５に自己バイアス方式の構成を示す。図３５に
おいて、示されるようにＡＰＤ１０に直列に自己バイア
ス制御抵抗Ｒ1 、Ｒ2 を接続し、自己バイアス方式で増
倍率Ｍを制御している。この場合の光入力パワーＰ_INと
ＡＰＤ１０のバイアス電圧Ｖ_APDの関係は、以下のよう
になる。

【００４６】 Ｉ_APD ＝（ｅ・λ・η）÷（ｈ・ｃ）×Ｍ×Ｐ_IN ・・・・（６） Ｍ＝１／〔１−（Ｖ_APD ／Ｖ_B ）ⁿ 〕 ・・・・（７） Ｖ_APD ＝Ｖ₀ −（Ｒ1 ＋Ｒ2 ）×Ｉ_APD ・・・・（８） 但し、Ｉ_APD ：ＡＰＤ１０の平均電流、ｅ：電子電荷、
λ：入力波長、ｈ：プランク定数、ｃ：光速、η：ＡＰ
Ｄ１０の量子効率、Ｍ：ＡＰＤ１０の量子効率、Ｐ_IN：
平均光入力パワー、Ｖ_APD ：ＡＰＤ１０のバイアス電
圧、Ｖ_B ：ＡＰＤ１０の降伏電圧、Ｖ₀ ：自己バイアス
制御電圧、Ｒ1 、Ｒ2 ：自己バイアス制御抵抗、及び
ｎ：素子により決定されるＡＰＤ増倍率指数である。

【００４７】上記式（８）により、最大光受光レベル時
のＩ_APD が増加することにより、図３６のようにバイア
ス電圧Ｖ_APD が減少する。このＶ_APD が素子で決定され
る帯域劣化電圧より小さくなると周波数帯域が図３７に
示すように減少し、最大光受光レベル時は、数１０ＭＨ
_Zとなる。

【００４８】このために入力信号に符号間干渉による誤
りが発生する。Ｖ_APD の値を大としてＡＰＤ１０の帯域
を確保するために抵抗Ｒ1 、Ｒ2の抵抗値を小さくする
と、増倍率Ｍが上記式（７）に従い大きくなり、Ｉ_APD
が増加する。この為に後段の前置増幅器１２を飽和する
光入力レベルが下がり、ダイナミックレンジが狭くなる
と言う問題がある。

【００４９】ここで更に、上記のピーク検出部１５及び
比較増幅器１６で構成される上記光入力断検出回路を検
討する。ピーク検出部１５は、等化増幅器１３の出力を
ピーク検出することにより光入力断の検出を実現してい
る。

【００５０】ＰINに対する等化器出力波形特性を示す図
３８において、Ｖ_P1、Ｖ_P2は、前置増幅器１２の入力、
即ちＡＰＤ１０の受光レベルに対応した大きさを有す
る。Ｖ_P1は最小受光レベル（１）、Ｖ_P2は光入力断時の
レベルである。

【００５１】これらＶP1、ＶP2の入力信号差は、微小で
あり後段の増幅器或いは等化増幅器１３の利得を十分に
大きくしなければ、比較器１６において光入力断を検出
可能なピーク電圧差が得られない。

【００５２】一方、光受信装置は、小型化が要求されて
おり、上記の問題を解決するために高利得の増幅器を実
装しようとする場合、以下のような問題が生じる。

【００５３】第一に、光受信装置内の漏話による発振が
生じる。即ち、電源パターン（Ｖ_CC、Ｖee）と接地点
（ケース接地）との間でインピーダンスを持ち、高利得
増幅器の入出力間で漏話による発振が生じ、光入力断検
出が出来ないという問題が生じる。

【００５４】第二に、光受信装置のマザーボード実装時
における発振が生じる。即ち、光受信装置のケースが金
属等の導電性筐体で基準接地として使用している場合、
光受信装置底部とその隣接するマザーボード信号・電源
パターンの間隔による容量と、光受信装置インタフェイ
ス接地ピンのインダクタ成分が共振回路を形成し、高利
得増幅器がその共振周波数で発振するという問題が生じ
る。

【００５５】

【発明が解決しようとする課題】したがって、本発明の
目的は、光入力信号断を正しく検出することを可能とす
るＡＰＤのバイアス回路を有する光受信装置を提供する
ことにある。

【００５６】更に本発明の目的は、ディジタル通信にお
ける広ダイナミックレンジ化及び光入力断検出の安定動
作を実現する光受信装置を提供することにある。

【００５７】更に具体的に本発明の目的は、光ダイナミ
ックレンジの最大受光レベル時において、前置増幅器が
飽和するという問題を解決する光受信装置を提供するこ
とにある。

【００５８】また本発明の目的は、光ダイナミックレン
ジの最大受光レベル時において、ＡＰＤの帯域が劣化
し、入力信号に符号間干渉による符号誤りを生じる問題
を解決する光受信装置を提供することにある。

【００５９】更に本発明は、ＡＰＤの自己バイアス方式
におけるＡＰＤ周波数帯域劣化に伴う前置増幅器を飽和
する光入力レベルの低下したがって、ダイナミックレン
ジが狭くなると言う問題を解消す光受信装置を提供する
ことにある。

【００６０】更にまた本発明の目的は、光入力信号の断
を正しく検出するために高利得の増幅器を採用する場合
の光受信装置内部の漏話による発振、及び光受信装置の
マザーボード実装時における発振を防止する光受信装置
を提供することにある。

【００６１】

【課題を解決するための手段及び作用】本発明に従う光
受信装置は、基本的構成としてバイアス抵抗と受光素子
との直列回路と、この直列回路に接続され、受光素子が
検知した光入力レベルに対応する電流を電圧変換する前
置増幅器と、この前置増幅器の出力を等化増幅する等化
増幅器と、等化増幅器の出力を識別してデータ出力とす
る識別再生回路と、前記等化増幅器の出力のピーク値を
検知し、検知したピーク値から光入力断を検出する光入
力断検出回路を有する。

【００６２】そして、前記前置増幅器の入力と接地電位
間に前置増幅器の入力インピーダンスより大きい抵抗を
備え、この抵抗にバイアス電流を流し、前記前置増幅器
の入力飽和電流を増加させるように構成される。

【００６３】更に、前記受光素子毎の自己バイアス制御
電圧のバラツキ特性から最高光入力レベル時の受光素子
バイアス電圧が制御されるべき範囲を定め、この設定範
囲になるべくバイアス抵抗が調整される。

【００６４】更に、本発明は、電源に接続された第一の
抵抗と第二の抵抗と受光素子からなる直列回路と、この
第一の抵抗と該第二の抵抗の接続点の電位が所定値とな
るように前記直列回路に流れる電流を制御するバイパス
電流の電流路を有して構成される。

【００６５】したがって、光入力電力に応じて変化する
アバランシェフォトダイオードＡＰＤのバイアス電流に
より第一乃至第二の抵抗で電圧降下を生じ、これを利用
してアバランシェフォトダイオードＡＰＤの増倍率Ｍを
制御可能である。

【００６６】また、バイパス電流路に流れるバイパス電
流を制御することにより、第一の抵抗による電圧降下が
生じ、第一及び第二の抵抗の接続点電位が可変となる。
これによりアバランシェフォトダイオードＡＰＤのバイ
アス電圧Ｖ_APD の自己バイアス制御が可能である。

【００６７】更に又、本発明は、基準接地電位となる導
電性の光受信装置ケースと、少なくとも前記前置増幅器
及び等化増幅器を多段縦続して搭載するプリント基板を
有し、光受信装置ケースは、底面から立ち上がる複数の
導電性ピンを備え、前記プリント基板は、更に多段縦続
された前置増幅器及び等化増幅器の入出力間に接地パタ
ーンが形成され、且つ前記光受信装置ケースに収容され
る際に、接地パターンが、前記複数の導電性ピンと並列
接続されるように構成される。

【００６８】これにより、接地パターンを通して、帰還
される漏洩電流、又接地パターンと基準接地パターン間
に形成されるインダクタ、容量の形成を防止又は、小さ
くでき、増幅器の発振を素子することが可能である。

【００６９】

【実施例】以下、本発明の実施例を図面にしたがって説
明するが、全図を通じて同一または、類似のものは、同
一の参照番号及び記号を付して説明する。〔光ダイナミ
ックレンジの最大光入力レベルの向上〕図１は、最大光
入力レベルにおける前置増幅器１２の飽和による特性劣
化を改善するための本発明に従う一実施例である。図２
は、図２９に示す従来例の特性と対比される、図１の実
施例における前置増幅器１２の入力電流−出力電圧特性
を示す図である。

【００７０】図１において、前置増幅器１２は、図２７
及び図３２において説明した前置増幅器である。その入
力と接地間に前置増幅器１２の入力インピーダンスより
充分大きい抵抗Ｒを備え、入力電流Ｉ_INを減ずる方向に
電流バイアスＩ_DCを流すようにしている。これにより、
図２に示すように、実線の入力電流−出力電圧特性が破
線の特性にシフトし、飽和点Ｐ₀ がＰ₁ に移動される。

【００７１】この結果、前置増幅器１２の飽和電流値を
＋Ｉ_DC分だけ向上させることが可能である。

【００７２】しかし、本実施例においては、次の点に留
意することが必要である。そうでなければ、前置増幅器
１２の入力部雑音電流が増加し、最小光入力レベル特性
が劣化することになる。

【００７３】即ち、電流源回路の寄生容量（前置増幅器
の入力−接地間の容量）、電流源回路で発生する雑音成
分及び電流源回路のインピーダンス（≧前置増幅器の入
力インピーダンス）に留意することが必要である。

【００７４】図３は、図１と同様の目的を実現する一実
施例である。図３の実施例は、図１の実施例に対し、抵
抗Ｒに更にダイオードＤを順方向に直列に接続し、前置
増幅器１２の入力と接地電源間に挿入したものである。

【００７５】この構成により、前置増幅器１２の入力部
直流電圧Ｖ1 の温度変動に対し、ダイオードＤの温度変
動特性がこれを打ち消し、電流バイアスＩ_DCを図４に示
すように周囲温度Ｔaの変化に対しても一定に保つよう
にしている。

【００７６】即ち、図４において、点線の特性Ａは図１
の実施例における周囲温度Ｔa に対する電流バイアスＩ
_DCの特性であり、周囲温度Ｔaの上昇とともに電流バイ
アスＩ_DCが減少している。

【００７７】一方、図４の実線Ｂは図３の実施例に基づ
く電流バイアスＩ_DCの特性であり、周囲温度Ｔa の変化
に対しても電流バイアスＩ_DCは一定である。これによ
り、前置増幅器１２の飽和による特性劣化が周囲温度Ｔ
a の変化にかかわらず改善可能である。

【００７８】図５は、上記図３の実施例に従い、前置増
幅器１２、抵抗Ｒ及びダイオードＤを実装する場合の寄
生容量の問題を説明する図である。即ち、図５におい
て、プリント板の両面に回路素子が実装されている。図
において、Ｄはダイオード、Ｒは抵抗、１２は前置増幅
器であり、これらがプリント板の一面に実装され、接続
されている。

【００７９】更に、５０はプリント板の裏面に実装され
る回路部品である。このような実装の実際において、寄
生容量としてダイオードＤに隣接するパターンとの間で
生じるダイオード寄生容量Ｃ_D 、抵抗Ｒの両端に生じる
抵抗寄生容量Ｃ_R あるいは裏面の実装部品と間で生じる
プリントパターン寄生容量Ｃ_PT等がある。

【００８０】図６は、これら寄生容量と回路構成との関
係を検討する図である。図において、（１），（２）及
び（３）は、それぞれ回路構成 (ａ)と (ｂ)に対応する
等価接続回路、容量等価回路及び合成容量値オーダーを
示している。

【００８１】即ち、回路構成 (ａ）は、前置増幅器１２
の入力端に抵抗Ｒが接続され、これにダイオードＤが接
地との間に接続される構成である。この構成は、図３に
示す構成に対応する接続である。

【００８２】この回路構成 (ａ)の場合は、図６の (Ｉ)
に示すように図５におけるプリント板裏面に実装され
る回路素子との間のプリントパターン寄生容量Ｃ_PTを考
慮すると、等価接続回路として(II) に示すようにダイ
オード容量Ｃ_D とプリントパターン寄生容量Ｃ_PTとが並
列接続され、これに直列に抵抗容量Ｃ_Rが接続される。
この場合の合成容量値は、 (III)に示すように１０^-14
のオーダーである。

【００８３】一方、回路構成 (ｂ）の場合は、前置増幅
器１２の入力端にダイオードＤが接続され、これに抵抗
Ｒが接地との間に接続される構成である。

【００８４】この場合、 (Ｉ) に示すように図５におけ
るプリント板裏面に実装される回路素子との間のプリン
トパターン寄生容量ＣPTを考慮すると、等価接続回路と
して(II) に示すように抵抗容量Ｃ_R と寄生容量Ｃ_PTと
が並列接続され、これに直列にダイオード容量Ｃ_Dが接
続される。この場合の合成容量値は、 (III)に示すよう
に１０^-13 のオーダーである。

【００８５】したがって、回路構成 (ａ）の場合、回路
構成 (ｂ）に較べ、約１０分の１寄生容量とすることが
出来て有利である。〔ＡＰＤ帯域劣化の改善〕次に、図
７は、光入力レベル即ち、光入力パワーＰ_INとＡＰＤ１
０の自己バイアス制御電圧Ｖ_O のバラツキに対するＡＰ
Ｄ帯域を保証するための最適化を説明する図である。

【００８６】最大光入力レベルＰ_MAX 時のＡＰＤのバイ
アス電圧Ｖ_APD が制御されるべき範囲を設定し、Ｖ_O の
バラツキ（受光素子の降伏電圧Ｖ_B：温度傾斜）をパラ
メータにして、先に説明した図３４に示すＡＰＤバイア
ス制御回路の抵抗Ｒ1 、Ｒ2の値を調整して最適化を図
るようにしている。

【００８７】即ち、図７では、最大自己バイアス制御電
圧Ｖ_OMAXに対し、抵抗Ｒ1 、Ｒ2 の値を大きくし、最小
自己バイアス制御電圧Ｖ_OMINに対し、抵抗Ｒ1 、Ｒ2 の
値を大きくしてＡＰＤのバイアス電圧Ｖ_APDの範囲内に
入るようにしている。

【００８８】ここで、図７の最適化のための調整の実際
は、図８のフローに示す手順で行われる。図８におい
て、先ず最小入力光パワーを保証する自己バイアス制御
電圧Ｖ _O を設定する（ステップＳ１）。

【００８９】ついで、最大光入力パワーを保証する抵抗
Ｒ1 、Ｒ2 を調整する（ステップＳ２）。この抵抗Ｒ
1、Ｒ2 は、図８の右側に示すように可変抵抗による調
整、または固定抵抗を置き換えることにより行う。調整
する抵抗値は、Ｖ_O から最大光入力光パワー時、Ｖ_APD
を保証する抵抗値を計算し、その抵抗値に調整する。

【００９０】また、図９の方法は、製造工程時にバイア
ス抵抗を実装する場合の調整方法の手順を説明するフロ
ーである。

【００９１】ＡＰＤ１０の降伏電圧Ｖ_B 及びその温度傾
斜Γの特性データを求める（ステップＳ１１）。つい
で、実装時に求めた降伏電圧Ｖ_B 及びΓからＡＰＤバイ
アス電圧Ｖ_APD を保証する抵抗値を計算する（ステップ
Ｓ１２）。計算で求めた抵抗値Ｒ1をプリント基板に実
装し、次製造工程に進む（ステップＳ１３）。

【００９２】これにより、光受信装置組み立て後の試験
調整工程を省略することが出来る。

【００９３】更に、図１０は、ＡＰＤ１０の温度による
バイアス電圧Ｖ_APD のバラツキに対するＡＰＤ帯域を保
証するためにクランプ回路を用いる方法を説明する図で
ある。

【００９４】図１０の例では、図の右側に示されるよう
にクランプ回路ＣＬを設け、最大光入力時のバイアス電
圧Ｖ_APD を帯域保証する電圧Ｖ_CLでクランプするように
している。

【００９５】したがって、ＡＰＤ１０の自己バイアス制
御電圧Ｖ_O 特性は、クランプ電圧Ｖ _CLより大きい（入力
光レベルＰ_INがＰ_MAX 以下）範囲においては、抵抗Ｒ1
＋Ｒ2で決まる傾斜を有し、クランプ電圧Ｖ_CLで一定と
なる範囲は、抵抗Ｒ1 で傾斜が決まる( 但し、Ｒ1 ≫Ｒ
2 ）。

【００９６】この図１１は、図１０におけるクランプ回
路ＣＬの一例であり、順方向に直列接続された複数のダ
イオードが抵抗Ｒ1 に並列に接続されている。図１２に
示すように、抵抗Ｒ1 に電流が流れている状態において
は、抵抗Ｒ1 及びＲ2 で決まる傾斜に沿って、入力光レ
ベルＰ_INに対しＶ_APDが得られる。

【００９７】更に、図１２に示されるように入力光レベ
ルＰ_INが大きくなり、複数のダイオードが導通状態にな
ると、この時の直列のダイオード電圧降下Ｖ_CLにより抵
抗Ｒ1間の電圧降下が固定される。したがって、この後
更に入力光レベルＰ_INが大きくなる時、抵抗Ｒ2 で決ま
る傾斜に沿ってＶ_APDが得られる。

【００９８】これにより、最大光入力レベル時のＡＰＤ
１０のバイアス電圧Ｖ_APD をクランプし、Ｖ_APD が小さ
くなる事による帯域劣化を防止することが出来る。

【００９９】図１３は、クランプ回路ＣＬの他の例であ
り、所定の設定電圧で動作するトランジスタＴＲ1 によ
りＡＰＤ１０のカソード部をクランプし、バイアス電圧
Ｖ_{AP D}が小さくなることによる帯域劣化を防止する。

【０１００】図１３において、更にトランジスタＴＲ1
のベースと接地間にダイオードＤ1が接続されている。
このダイオードＤ1の温度特性により、トランジスタＴ
Ｒ1のベース・エミッタ間電圧Ｖ_BE特性を補償してい
る。これにより、温度変動に対し、クランプ電圧Ｖ
_CLAMPを一定にすることが可能である。

【０１０１】図１４は図１３のＰ_IN−Ｖ_APD の特性を示
し、所定の光入力パワーＰ_IN以下ではＶ_APDがクランプ
電圧Ｖ_CLAMP より大きく抵抗Ｒ1 ＋Ｒ2 で決まる傾斜を
有し、所定の光入力パワーＰIN以上で、Ｖ_APDがクラン
プ電圧ＶCLAMP に固定される。

【０１０２】更に、このクランプ電圧Ｖ_CLAMP は、温度
変動が生じている場合であっても、トランジスタＴＲ1
のベース・エミッタ間電圧ＶBE特性をダイオードＤ1の
温度特性により打ち消すように補償しているので、抵抗
Ｒ2 で決まる一定の傾斜特性を得ることが出来る。〔最
小受光電力時の増倍率Ｍの最適値化〕図１５は、本発明
の他の実施例回路であり、特に最小受光電力の時、増倍
率Ｍの最適値（Ｍ_OPT ）調整ができるようにし、これに
より、増倍率Ｍの最大値を、Ｍ_OPTとし、光入力断時の
増倍率Ｍの増大による雑音を防ぐようにした実施例であ
る。

【０１０３】図１６は、図１５の本発明実施例に対応す
る動作説明図であり、図１７は、本発明の増倍率制御方
式と最適増倍率の関係を示す図である。

【０１０４】図１５において、１は、自己バイアス部で
あり、光入力電力に応じてアバランシェフォトダイオー
ドＡＰＤのバイアス電流が変化するので、第一の抵抗Ｒ
1 、第二の抵抗Ｒ2 及び第三の抵抗Ｒ3 の電圧降下を利
用して、アバランシェフォトダイオードＡＰＤ１０自体
がバイアス電圧を制御する自己バイアス方式を構成す
る。図示されるように、ＡＰＤ１０のカソード側に直列
に第一の抵抗Ｒ1と第二の抵抗Ｒ2 が接続され、ＡＰＤ
１０のアノード側に第三の抵抗Ｒ3 が、負荷抵抗として
接続される。

【０１０５】負荷抵抗である第三の抵抗Ｒ3 に生じる電
位が受光出力としてコンデンサＣ1を通して前置増幅器
５に導かれる。前置増幅器５において増幅された出力
は、図３２において説明したと同様に等化増幅器１３に
入力される。

【０１０６】但し、図１５の本発明の実施例構成におい
ては、自己バイアス方式であるので、図３２との比較に
おいて、受光出力の振幅が一定とするようなＤＣ／ＤＣ
コンバータ４に制御信号を帰還する構成を有しない。

【０１０７】更に、図１５において、第三の抵抗Ｒ3 に
生じる電位が受光出力としてコンデンサＣ1を通して前
置増幅器５に導かれるように構成されているが、本発明
は、かかる構成に限定されない。

【０１０８】即ち、第三の抵抗Ｒ3 を設けずアバランシ
ェフォトダイオードＡＰＤ１０のアノード側を直接前置
増幅器１２に導くように接続して、ＡＰＤ１０に流れる
電流を受光出力として、これを増幅、識別再生するよう
に構成することが可能である。

【０１０９】第一の抵抗Ｒ1 と第二の抵抗Ｒ2 の接続点
の電位はＶ_DD2 であり、これにバイパス電流路として後
に説明するバイアス制御ループ部２が接続される。

【０１１０】Ｖ_DDは、アバランシェフォトダイオードＡ
ＰＤ１０の降伏電圧Ｖ_B を考慮して十分大きくし、第一
の抵抗Ｒ1 、第二の抵抗Ｒ2 及び第三の抵抗Ｒ3の抵抗
値は、ＡＰＤ１０の最大定格電流により決定される。

【０１１１】実施例として、第一の抵抗Ｒ1 、第二の抵
抗Ｒ2 及び第三の抵抗Ｒ3 は、８：４：１の値比に選ば
れている。そして、具体的抵抗値は、第一の要件として
最大定格電流が流れた時、ＡＰＤ１０が破壊されないよ
うなバイアス電圧Ｖ_APDとなるように第一の抵抗Ｒ1 、
第二の抵抗Ｒ2 及び第三の抵抗Ｒ3 の値が決められる。

【０１１２】更に、第二の要件として最小受光電力の
時、第一の抵抗Ｒ1 と第二の抵抗Ｒ2の接続点の電位Ｖ
_DD2により、増倍率Ｍの最適値（Ｍ_OPT ）調整ができる
ように、バイアス制御ループ部２の電流Ｉ1 及び第一の
抵抗Ｒ1 の大きさが決められる。これにより、増倍率Ｍ
の最大値は、Ｍ_OPTとなり、光入力断時の増倍率Ｍの増
大による雑音を防ぐことができる。

【０１１３】バイアス制御ループ部２は、簡単な構成で
第一の抵抗Ｒ1 と第二の抵抗Ｒ2 の接続点の電位Ｖ_DD2
を一定に保つように制御するものである。FULL-AGCルー
プのように出力振幅を一定に保つ（最小受光付近でＡＰ
Ｄ１０のバイアス電流を一定に保つ）構成と相違する。

【０１１４】第一の抵抗Ｒ1 と第二の抵抗Ｒ2 の接続点
と、ＡＰＤ１０とは反対側の第三の抵抗Ｒ3の端子との
間に制御用トランジスタＴＲ1 と第四の抵抗Ｒ4 の直列
接続が並列に挿入される。

【０１１５】更に、この直列接続に並列に第五の抵抗Ｒ
5 と第六の抵抗Ｒ6 の直列接続が並列に接続される。そ
してこの第五の抵抗Ｒ5と第六の抵抗Ｒ6 の接続点に＋
入力端が接続される第一の演算増幅器２０が備えられ
る。第一の演算増幅器２０の−入力端子には、第七の抵
抗Ｒ7 を通して温度制御部３の出力が入力される。

【０１１６】第一の演算増幅器２０の−入力端子と出力
端との間に容量Ｃ2 が接続される。更に第一の演算増幅
器２０の出力は、制御用トランジスタＴＲ1のベースに
導かれ、制御用トランジスタＴＲ1 の導通インピーダン
スを可変して電流Ｉ1 を制御する。

【０１１７】かかる構成により、第一の抵抗Ｒ1 と第二
の抵抗Ｒ2 の接続点の電位Ｖ_DD2が変化しようとする場
合、第五の抵抗Ｒ5 及び第六の抵抗Ｒ6 に流れる電流が
変化する。

【０１１８】したがって第五の抵抗Ｒ5 及び第六の抵抗
Ｒ6 の接続点の電位Ｖref も同様に変化する。これによ
り第一の演算増幅器２０の出力が、電流Ｉ₀を一定に
し、したがって電位Ｖ_DD2 が一定となるように制御用ト
ランジスタＴＲ1 を制御して電流Ｉ₁ の大きさを制御す
る。

【０１１９】更に、電位Ｖ_DD2 を一定とする制御範囲を
越える時（電流Ｉ₁ ＝０となる時点）、光入力電力の大
きさに比例して、その値が小さくなる〔図１６(i)参
照〕。

【０１２０】ここで、電流Ｉ₁ の制御は、図１６に示さ
れるようにある光入力電力Ｐ₀ の時にＩ₁ ＝０となり、
光入力電力が大きくなるに従い第一の抵抗Ｒ1、第二の
抵抗Ｒ2 及び第三の抵抗Ｒ3 での電圧降下が大きくな
り、アバランシェフォトダイオードＡＰＤのバイアス電
圧Ｖ_APD が下がる〔図１６（ii）〕。

【０１２１】したがって、ＡＰＤ１０のバイアス電圧Ｖ
_APD の低下に対応して、その増倍率Ｍが下がる（図１
７）。

【０１２２】更に、図１６を参照して上記を纏めると、
任意の光入力電力Ｐ₀ を切り変え点として光入力電力が
減少する側ではＶ_DD2を一定に保ち、アバランシェフォ
トダイオードＡＰＤ１０のアノード及びカソード側に直
列に接続した第二の抵抗Ｒ2及び第三の抵抗Ｒ3 による
電圧降下を利用して制御する。

【０１２３】また光入力電力が増大する側では、バイア
ス制御ループ２の制御用トランジスタＴＲ1がＯＦＦと
なり、第二の抵抗Ｒ2 及び第三の抵抗Ｒ3 に加え第一の
抵抗Ｒ1 の電圧降下も利用して、ＡＰＤ１０の増倍率Ｍ
を任意の光入力電力Ｐ₀を切り変え点として自己バイア
ス制御する。

【０１２４】図１５に戻り説明すると、バイアス制御ル
ープ２において、ループ時定数は、容量Ｃ2と第七の抵
抗Ｒ7 とで決定され、カットオフ周波数は、ｆC ＝１／
２πＣ2 Ｒ7 となる。

【０１２５】図１５において、更に温度補償部３には、
第二の演算増幅器３０が備えられる。第二の演算増幅器
３０の＋入力端子には、第十の抵抗Ｒ10、第十一の抵抗
Ｒ11、及び可変抵抗Ｒv1の直列接続により得られる電圧
Ｖ2 が入力され、更にその−入力端子には、第十二の抵
抗Ｒ12、第十三の抵抗Ｒ13及びダイオードＤ1の直列接
続により得られる電圧Ｖ1 が第九の抵抗Ｒ9 を通して入
力される。

【０１２６】ここで、ダイオードＤ1 は、ＡＰＤ１０の
降伏電圧Ｖ_B の温度補償として機能するものであり、こ
れに代わりポジスター抵抗、サーミスタ、トランジスタ
等の温度傾斜特性を有する素子も使用可能である。

【０１２７】更に温度補償部３は、最適増倍率Ｍ_OPT の
調整の機能を有する。この最適増倍率Ｍ_OPT の調整は、
可変抵抗Ｒv1により行われる。

【０１２８】図１７において、図１７(i) は、最適増倍
率Ｍ_OPT の特性であり、図１７(iii)は、従来のFULL-AG
C方式による増倍率Ｍの特性である。

【０１２９】本発明は、これを改善して図１７(ii)の特
性のように可変抵抗Ｒv1の調整により、最適増倍率Ｍ
_OPTに近似調整する。

【０１３０】降伏電圧Ｖ_B の温度補償は、ダイオードＤ
1 の温度特性を利用し、この温度特性の傾斜を第八の抵
抗Ｒ8 と第九の抵抗Ｒ9 により利得を調整し、更に第一
の演算増幅器２０の利得分増倍することによりＶ_DD2に
温度傾斜を持たせる。

【０１３１】この時のＶ_DD2 の温度傾斜は、次の関係か
ら求められる。

【０１３２】ダイオードＤ1 の温度特性×Ｒ8 ／Ｒ9 ×
（１＋Ｒ5 ／Ｒ6 ） 以上のごとくして図３１乃至図３４に示す従来の回路・
方式の問題が解決される。尚、図１５において、電源電
圧Ｖ_EEとして安定化回路の出力を接続することにより、
電源変動に強い、アバランシェフォトダイオードＡＰＤ
１０のバイアス回路を得ることが可能である。 〔光入力断検出の安定動作化〕ここで、前置増幅器１２
に入力する信号レベルは、微小であり前置増幅器１２及
び後段の等化増幅器１３の利得を大きくしなければ、比
較器１６における光入力断の検出が可能なピーク電圧差
を得ることが困難である。

【０１３３】したがって、先に説明したように光受信装
置に対して小型化が要求されており、上記のような高利
得の増幅器を実装する場合に種々の原因による発振の問
題が生じる。

【０１３４】図１８は、光受信装置内部の漏話による発
振の問題を説明する図である。図では、前置増幅器１２
と二段の等化増幅器１３１、１３２が縦続接続されてい
る。

【０１３５】これらの増幅器は、共通の広面積の電源パ
ターン１８０（Ｖ_CC）、接地パターン１８１（Ｖee）及
び基準接地点（光受信装置ケース基準接地ＧＮＤ）間で
インピーダンスを持つ。図において、Ｌcc、Ｌeeは、後
に説明するインタフェイスピン及びパターンによるイン
ダクタ成分である。

【０１３６】点線１８２で示される如く、高利得増幅器
１２の入力及び等化増幅器１３２の出力間に上記広面積
の接地パターン１８１を通じて漏話経路が形成され発振
が生じる。この場合は、光入力断の検出が出来なくな
る。

【０１３７】図１９及び２０は、光受信装置のマザーボ
ードに高利得増幅器を実装する場合の発振の問題を説明
する図である。光受信装置のケースが導電性筐体（金属
等）である場合、基準電位を接地として使用すると、光
受信装置底部とそれに隣接するマザーボード信号・電源
パターンの間隙による容量と、光受信装置インタフェイ
スピンのインダクタ成分により共振回路を形成する。

【０１３８】このため、高利得増幅器部が共振回路の共
振周波数で発振することになる。

【０１３９】即ち、図１９において、高利得増幅器とし
て前置増幅器１２を代表として示し、光受信装置１９の
プリント板１９１に実装されている。また１８１は、プ
リント板１９１に形成された接地パターンである。

【０１４０】更に、１９２は、光受信装置１９の導電性
筐体である。一方、２０は、マザーボードであり、２１
は、マザーボード２０に形成された基準接地パターンで
ある。

【０１４１】このマザーボード２０に形成された基準接
地パターン２１と光受信装置１９の接地パターン１８１
とは、インタフェイスピン１９０により接続されてい
る。

【０１４２】したがって、先に図１８の例で説明したよ
うにインタフェイスピン１９０がインダクタ成分Ｌee
を示し、同時に導電性筐体１９２の底部とマザーボード
２０に形成された基準接地パターン２１との間の隙間が
容量成分Ｃを示している。

【０１４３】このために、図１９に対する等化回路であ
る図２０に示されるように、図示されるインダクタ成分
Ｌeeと容量成分Ｃにより共振回路１８２を形成すること
になる。これにより増幅器が発振する。

【０１４４】したがって、本発明は、更に光受信装置に
おいて、上記の如き増幅器における発振を防止して、光
入力断を安定に検出可能とするものである。

【０１４５】図２１は、上記の増幅器の発振を防止する
ための一実施例であり、光受信装置筐体に立てた複数の
導電ピンにより、接地パターンと基準接地パターン間に
形成されるインダクタによるインピーダンスを下げるよ
うに構成するものである。

【０１４６】これにより接地パターン上の漏話を防止す
る実装を実現している。

【０１４７】図２１において、１９２は、光受信装置の
導電性筐体であり、底面から立ち上がる複数の導電ピン
１９３を有している。１９１は、プリント基板であり、
前置増幅器１２、等化増幅器１３１、１３２のチップが
搭載され、且つ接地パターン１８１が形成されている。

【０１４８】接地パターン１８１は、上記の複数の導電
ピン１９３に並列に接続されている。したがって、接地
パターン１８１と基準接地パターン２１間に形成される
インダクタンスによるインピーダンスが下げられ、発振
が防止される。

【０１４９】図２２は、更に接地パターン１８１上の漏
話を防止する実装を実現する別の実施例である。先に図
１８において説明したように、接地パターン１８１に漏
話経路１８２が形成され、これにより信号が帰還され発
振が生じる。したがって、接地パターン１８１を複数に
分割して漏話経路１８２を分断するようにしている。

【０１５０】即ち、図２２において、図２１の実施例と
同様にプリント板１９１に前置増幅器１２、等化増幅器
１３１、１３２が搭載されている。図２１の実施例と異
なる点は、接地パターン１８１が複数のパターン１８１
ａ〜１８１ｆに分割されている点にある。

【０１５１】更に、１９２は、光受信装置の導電性筐体
であり、複数の導電ピン１９３が分割された複数のＧＮ
Ｄパターン１８１ａ〜１８１ｆに対応して接続されるべ
く、設けられている。

【０１５２】図２３は、図２２の実装に対応する等価回
路の一部を示している。分割接地パターン１８１ｃ〜１
８１ｅがそれぞれ対応する導電ピン１９３により筐体基
準接地電位に接続されている。尚、図において１３３
は、等価フィルタであり、１３４は、終端抵抗である。
これら等価フィルタ１３３、終端抵抗１３４及び増幅器
により等化増幅器１３が構成される。

【０１５３】図２２、２３に示すように接地パターン１
８１が分割され、漏話経路１８２の形成を阻止し、結果
として発振を防止することが出来る。

【０１５４】図２４は、更に実装により接地パターンと
基準接地パターンとの間のインタフェイスピンによりイ
ンダクタが形成されこれにより発振回路が形成されるの
を防止するための具体的実装例である。

【０１５５】図１９の実施例の実装においては、光受信
装置１９のプリント板１９１上に形成される接地パター
ン１８１とマザーボード２０の基準接地パターン２１と
は、インタフェイスピン１９０を通して接続されてい
る。

【０１５６】したがって、この例では、インタフェイス
ピン１９０の長さに基づくインダクタ成分Ｌeeが生じ、
図２０に示す共振回路が形成され、発振の原因となる可
能性がある。そこで図２４に示す実施例では、光受信装
置１９の導電性筐体１９２の一部を切り欠き、切り欠き
部１９２ａとして折り曲げ、インタフェイスピン１９０
と接続することにより、インタフェイスピン１９０の長
さを実質短くしている。

【０１５７】図２５は、さらに導電性筐体１９２の切り
欠きを説明する図である。図２５では、導電性筐体１９
２に二つの切り欠き部１９２ａ、１９２ｂが形成され、
導電性筐体１９２の底面と平行するように折り曲げられ
ている。１９５は、導電性筐体１９２の底面に形成され
た透し穴である。

【０１５８】この透し穴１９５を通して、切り欠き部１
９２ａ、１９２ｂとインタフェイスピン１９０とがハン
ダ付け等により電気的に接続が可能である。したがっ
て、インタフェイスピン１９０がマザーボード２０（図
１９参照）の基準接地パターン２１と接続される点まで
の長さが、等価的に短縮される。これにより、インタフ
ェイスピン１９０によるインダクタの大きさが減少可能
である。

【０１５９】図２６は、更に光受信装置の実装における
発振の問題を解決する別の実施例である。図において、
１９２は、光受信装置の導電性筐体である。２０は、マ
ザーボード、２１は、その上に形成される基準接地パタ
ーンである。

【０１６０】本実施例においては、さらに導電性筐体１
９２の少なくとも底面部１９２ａを非導電体で形成し、
他の部分を導電性により形成する２部分構成とすること
に特徴を有する。これにより、図１９に示されるよう
に、導電性筐体１９２の底面とマザーボード２上の基準
接地パターン２１間の空隙により生じる容量Ｃの形成が
防止される。したがって、図２０に示す共振回路１８２
の形成が回避できる。

【０１６１】

【発明の効果】以上実施例にしたがって説明したよう
に、本発明により以下のような効果が得られる。

【０１６２】第一に固定バイアス方式、FULL-AGC方式に
比べ光入力電力に対し、常に最適増倍率Ｍ_OPTとするこ
とが可能であり、更にＳ／Ｎを改善することができる。

【０１６３】第二に増倍率Ｍの最大値を最小受光電力時
のＭ_OPT とすることにより、光入力断時の増倍率の増大
による雑音（ブレークダウン電圧Ｖ_B 付近による暗電流
の増加）は無く、後段増幅器の出力でのピーク検出等に
より容易に断検出を行うことが可能である。

【０１６４】第三に制御ループの時定数の設定が主信号
に無関係に独立して容易に設定できる。第四にアバラン
シェフォトダイオードＡＰＤの温度補償が簡易な構成で
可能である。

【０１６５】以上の点から効率的なアバランシェフォト
ダイオードＡＰＤのバイアス回路が提供され、本発明に
よるシステムにおける寄与は大きい。

【図面の簡単な説明】

【図１】本発明に従う前置増幅器の飽和電流を向上する
一実施例ブロック図である。

【図２】図１の動作を説明する入力電流−出力電圧特性
を示す図である。

【図３】本発明に従う前置増幅器の飽和電流向上する他
の実施例ブロック図である。

【図４】図３の動作を説明する電流バイアスＩ_DC特性を
示す図である。

【図５】寄生容量発生原因を説明する図である。

【図６】寄生容量を説明する図である。

【図７】ＶO バラツキに対応する最適Ｒ1 、Ｒ2 の関係
を示す図である。

【図８】図７に対応する最適Ｒ1 、Ｒ2 を設定する手順
フローである。

【図９】ＡＰＤ実装時の抵抗Ｒ1 の設定手順フローであ
る。

【図１０】本発明に従うＶ_APD クランプ回路動作を説明
する図である。

【図１１】クランプ回路の具体例を示す図である。

【図１２】図１１の回路に対応するＰ_IN−Ｖ_APD 特性を
示す図である。

【図１３】クランプ回路の他の具体例を示す図である。

【図１４】図１３の回路に対応するＰ_IN−Ｖ_APD 特性を
示す図である。

【図１５】本発明の一実施例回路を示す図である。

【図１６】図１５の実施例の動作説明図である。

【図１７】本発明の増倍率制御方式と最適増倍率の関係
を説明する図である。

【図１８】高利得増幅器接続時の漏話経路を説明する図
である。

【図１９】マザーボード実装時の共振回路の説明図であ
る。

【図２０】図１９の等価回路を示す図である。

【図２１】筐体−Ｐt ＧＮＤパターン間のピン接続を説
明する図である。

【図２２】増幅器入出力間ＧＮＤパターン分離を説明す
る図である。

【図２３】図２２の等価回路を示す図である。

【図２４】インタフェイスピン接続の一例を示す図であ
る。

【図２５】図２４の筐体の切り欠きを説明する図であ
る。

【図２６】筐体とマザーボードの取り付けの一例を説明
する図である。

【図２７】一般的光受信装置の構成例ブロック図であ
る。

【図２８】トランスインピーダンス型前置増幅器の構成
例を示す図である。

【図２９】図２８の入力−出力電圧特性を示す図であ
る。

【図３０】図２８の入出力波形を示す図である。

【図３１】従来のバイアス方式の一例を示す図である。

【図３２】ＦＵＬＬ−ＡＧＣループを有する従来の光受
信装置の構成例ブロックである。

【図３３】従来の増倍率制御方式と最適増倍率の関係を
説明する図である。

【図３４】従来のＡＰＤ出力信号電流及び雑音と増倍率
の関係を説明する図である。

【図３５】自己バイアス方式によるＡＰＤバイアス制御
を説明する図である。

【図３６】図３５における平均光入力パワーとＶ_APD,増
倍率の関係を説明する図である。

【図３７】Ｖ_APD−ｆc の関係を説明する図である。

【図３８】ＰINに対する等化増幅器出力波形特性を説明
する図である。

【符号の説明】

１ 自己バイアス部 ２ バイアス制御部（バイパス電流路） ３ 温度補償部 ４ ＤＣ／ＤＣコンバータ １０ ＡＰＤ（アバランシェフォトダイオード） １１ ＡＰＤバイアス制御回路 １２ 前置増幅器 １３ 等化増幅器 １４ 識別再生＆クロック抽出回路 １５ ピーク検出部 １６ 比較器 Ｒ1 〜Ｒ13 抵抗 ＶAPD アバランシェフォトダイオードのバイアス電圧 ２０、３０ 演算増幅器 ＴＲ1 制御用トランジスタ Ｄ1 温度補償用ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮木 裕司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 永瀬 典生 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 葛上 寛 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平５−251949（ＪＰ，Ａ) 特開 平５−102744（ＪＰ，Ａ) 特開 平１−258514（ＪＰ，Ａ) 特開 平５−3361（ＪＰ，Ａ) 特開 昭63−72230（ＪＰ，Ａ) 特開 昭60−89107（ＪＰ，Ａ) 実開 平４−67809（ＪＰ，Ｕ) 実開 平４−131057（ＪＰ，Ｕ) 特公 平４−2022（ＪＰ，Ｂ２) 特公 平３−45940（ＪＰ，Ｂ２) 実公 昭61−33732（ＪＰ，Ｙ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04B 10/00 - 10/28 H03F 3/08

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】バイアス抵抗と受光素子との直列回路と、
   該直列回路に接続され、前記受光素子が検知した光入力
   レベルに対応する電流を電圧変換する前置増幅器と、該
   前置増幅器の出力を等化増幅する等化増幅器と、該等化
   増幅器の出力を識別してデータ出力とする識別再生回路
   と、前記等化増幅器の出力のピーク値を検知して、該検
   知したピーク値から光入力断を検出する光入力断検出回
   路を有する光受信装置において、 前記バイアス抵抗は、第一の抵抗と第二の抵抗を有し、 前記直列回路は、電源（Ｖ_DD）に接続された前記第一及
   び第二の抵抗と受光素子の直列接続からなり、 更に、所定の大きさの光入力まで、前記第一及び第二の
   抵抗の接続点の電位が、最小光入力において前記受光素
   子の増倍率が最適値を得る固定値となるように前記直列
   回路に流れる電流を、バイパス電流により制御し、前記
   所定の大きさを越える光入力において前記バイパス電流
   をゼロとするバイパス電流路を有することを特徴とする
   光受信装置。
2. 【請求項２】請求項１において、 前記直列回路は、更に第三の抵抗を有し、 前記受光素子は、前記第一の抵抗と第二の抵抗の直列接
   続と前記第三の抵抗との間に接続され、 更に前記第一の抵抗と第二の抵抗の接続点に前記バイパ
   ス電流路が接続されたことを特徴とする光受信装置。
3. 【請求項３】請求項２において、 前記第一の抵抗と第二の抵抗の直列接続は、前記受光素
   子のカソード側に接続され、前記第三の抵抗は、該受光
   素子のアノード側に接続され、負荷抵抗とされることを
   特徴とする光受信装置。
4. 【請求項４】請求項２において、 前記バイパス電流路は、前記第一の抵抗と第二の抵抗の
   接続点と前記第三の抵抗の前記受光素子と反対側の端子
   との間に並列に接続される、制御用トランジスタと第四
   の抵抗の直列接続及び第五の抵抗と第六の抵抗の直列接
   続と、 更に、前記第五の抵抗と第六の抵抗の直列接続の接続点
   電位と第一の所定電位とを比較し、その出力により、前
   記制御用トランジスタのインピーダンスを可変して前記
   バイパス電流の大きさを制御する演算増幅器を有するこ
   とを特徴とする光受信装置。
5. 【請求項５】請求項４において、 更に温度傾斜特性を有する素子の端子電位と第二の所定
   電位を比較して、その出力を前記第一の所定電位とする
   演算増幅器を有することを特徴とする光受信装置。
6. 【請求項６】自己バイアス部とバイアス制御ループ部と
   温度補償部と増幅及び識別再生部を有し、 前記自己バイアス部は、電源（Ｖ_DD）に接続された第一
   の抵抗と第二の抵抗と受光素子からなる直列回路を有
   し、 前記バイアス制御ループ部は、所定の大きさの光入力ま
   で、前記第一及び第二の抵抗の接続点の電位が、最小光
   入力において前記受光素子の増倍率が最適値を得る固定
   値となるように前記直列回路に流れる電流を、バイパス
   電流により制御し、前記所定の大きさを越える光入力に
   おいて前記バイパス電流をゼロとするバイパス電流路を
   有し、 前記温度補償部は、前記受光素子と同じ温度特性を有す
   るダイオードを有し、該ダイオードの温度変動に対応す
   る制御電圧を発生し、該制御電圧により前記バイアス制
   御ループ部のバイパス電流路に流れるバイパス電流を制
   御することを特徴とする光受信装置。
7. 【請求項７】請求項６において、 前記直列回路に更に、第三の抵抗を接続し、該第三の抵
   抗の両端の電位を光受信出力として前記増幅及び識別再
   生部に入力するようにしたことを特徴とする光受信装
   置。
8. 【請求項８】請求項６において、 前記直列回路に流れる電流を光受信出力として前記増幅
   及び識別再生部に入力するようにしたことを特徴とする
   光受信装置。