JPH06315011A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JPH06315011A JPH06315011A JP5104404A JP10440493A JPH06315011A JP H06315011 A JPH06315011 A JP H06315011A JP 5104404 A JP5104404 A JP 5104404A JP 10440493 A JP10440493 A JP 10440493A JP H06315011 A JPH06315011 A JP H06315011A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- light receiving
- receiving element
- voltage
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】光ファイバーから入力するデジタルデータの速
度が比較的高速の場合でも広いダイナミック特性を有
し、光ファイバーの障害が発生した場合でも光信号入力
の変化を検出し得る光受信回路を提供する。 【構成】受光素子１１と、受光素子の出力信号を増幅す
る増幅回路１２と、増幅回路の出力信号電圧を閾値電圧
と比較するセット・リセット端子付きの電圧比較回路１
３と、受光素子の出力信号の立上がり／立下がりに対応
する第１の微分信号／第２の微分信号を出力し、第１の
微分信号および第２の微分信号を電圧比較回路のセット
端子およびリセット端子に対応して供給する微分回路１
４とを具備することを特徴とする。
度が比較的高速の場合でも広いダイナミック特性を有
し、光ファイバーの障害が発生した場合でも光信号入力
の変化を検出し得る光受信回路を提供する。 【構成】受光素子１１と、受光素子の出力信号を増幅す
る増幅回路１２と、増幅回路の出力信号電圧を閾値電圧
と比較するセット・リセット端子付きの電圧比較回路１
３と、受光素子の出力信号の立上がり／立下がりに対応
する第１の微分信号／第２の微分信号を出力し、第１の
微分信号および第２の微分信号を電圧比較回路のセット
端子およびリセット端子に対応して供給する微分回路１
４とを具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、光受信回路に係り、特
に光ファイバーを用いてデジタルデータを伝送する際に
用いられる高速・広ダイナミック型光受信回路に関す
る。
に光ファイバーを用いてデジタルデータを伝送する際に
用いられる高速・広ダイナミック型光受信回路に関す
る。
【０００２】
【従来の技術】この種の従来の光受信回路は、例えば特
公昭６３−２５７３８号「光受信器」に示されている。
この光受信器は、図６に示すように、デジタルデータに
より変調された光信号が例えば光ファイバーから入力す
る受光素子６１と、この受光素子の出力を増幅する増幅
回路６２と、基準電圧源６３と、抵抗分圧回路６４と、
増幅回路の出力のピーク値を検出して保持するピークホ
ールド回路６５と、定電流源６６と、電圧比較回路６７
などから構成されている。
公昭６３−２５７３８号「光受信器」に示されている。
この光受信器は、図６に示すように、デジタルデータに
より変調された光信号が例えば光ファイバーから入力す
る受光素子６１と、この受光素子の出力を増幅する増幅
回路６２と、基準電圧源６３と、抵抗分圧回路６４と、
増幅回路の出力のピーク値を検出して保持するピークホ
ールド回路６５と、定電流源６６と、電圧比較回路６７
などから構成されている。
【０００３】この光受信器において、基準電圧源６３、
抵抗分圧回路６４、ピークホールド回路６５および定電
流源６６は、電圧比較回路６７の反転入力端子（−）に
供給する閾値電圧Ｖthを光信号入力のレベルに応じて自
動的に適正に調整するための自動閾値調整回路６８を構
成している。
抵抗分圧回路６４、ピークホールド回路６５および定電
流源６６は、電圧比較回路６７の反転入力端子（−）に
供給する閾値電圧Ｖthを光信号入力のレベルに応じて自
動的に適正に調整するための自動閾値調整回路６８を構
成している。
【０００４】この自動閾値調整回路６８は、受光素子６
１の光信号入力のレベルが低い時には、図７（ａ）に示
すように、増幅回路６２から電圧比較回路６７に入力す
る信号電圧Ｖａの１／２の閾値となり、最適の閾値Ｖth
を与えるように動作する。しかし、受光素子６１の光信
号入力のレベルが高い時には、図７（ｂ）に示すよう
に、増幅回路６２の出力信号電圧Ｖａの１／２の閾値Ｖ
thを与えるように動作はするが、増幅回路６２の増幅動
作が飽和状態になり、図７（ｃ）に示すように、電圧比
較回路６７の出力信号Ｖｏのパルス幅が大きくなってし
まうという問題がある。
１の光信号入力のレベルが低い時には、図７（ａ）に示
すように、増幅回路６２から電圧比較回路６７に入力す
る信号電圧Ｖａの１／２の閾値となり、最適の閾値Ｖth
を与えるように動作する。しかし、受光素子６１の光信
号入力のレベルが高い時には、図７（ｂ）に示すよう
に、増幅回路６２の出力信号電圧Ｖａの１／２の閾値Ｖ
thを与えるように動作はするが、増幅回路６２の増幅動
作が飽和状態になり、図７（ｃ）に示すように、電圧比
較回路６７の出力信号Ｖｏのパルス幅が大きくなってし
まうという問題がある。
【０００５】一方、別の従来例として、特開昭６３−７
０６４７号「光受信器」が示されている。この光受信器
は、受光素子の出力をリミッタ型増幅回路に入力するこ
とにより、受光素子への光信号入力のレベルが高い時で
も増幅動作が飽和状態にならないようにし、ダイナミッ
クレンジをある程度拡大するものである。
０６４７号「光受信器」が示されている。この光受信器
は、受光素子の出力をリミッタ型増幅回路に入力するこ
とにより、受光素子への光信号入力のレベルが高い時で
も増幅動作が飽和状態にならないようにし、ダイナミッ
クレンジをある程度拡大するものである。
【０００６】しかし、上記したようなリミッタ型増幅回
路を使用するとしても、光信号入力の立上がり、立下が
りに対する応答時間の短い高速の受光素子を用いなけれ
ば、やはり、電圧比較回路の出力信号のパルス幅が大き
くなってしまう。これにより、光信号入力の速度が数Ｍ
ｂｐｓ以下の比較的低速用の光受信器にしか適用するこ
とができなかった。
路を使用するとしても、光信号入力の立上がり、立下が
りに対する応答時間の短い高速の受光素子を用いなけれ
ば、やはり、電圧比較回路の出力信号のパルス幅が大き
くなってしまう。これにより、光信号入力の速度が数Ｍ
ｂｐｓ以下の比較的低速用の光受信器にしか適用するこ
とができなかった。
【０００７】さらに別の従来例として、図８に示すよう
な回路構成を有し、図９に示すような動作を行う光受信
回路が提案されている。即ち、この光受信回路は、受光
素子６１の出力を増幅回路６２により増幅し、この増幅
回路６２の出力を微分回路８１により微分し、その微分
出力Ｖｂ、Ｖｃをセット信号・リセット信号としてＳＲ
型フリップフロップ回路８２のセット・リセットに使用
することにより、フリップフロップ回路８２のセット出
力端からパルス出力信号Ｖｏを得るものである。
な回路構成を有し、図９に示すような動作を行う光受信
回路が提案されている。即ち、この光受信回路は、受光
素子６１の出力を増幅回路６２により増幅し、この増幅
回路６２の出力を微分回路８１により微分し、その微分
出力Ｖｂ、Ｖｃをセット信号・リセット信号としてＳＲ
型フリップフロップ回路８２のセット・リセットに使用
することにより、フリップフロップ回路８２のセット出
力端からパルス出力信号Ｖｏを得るものである。
【０００８】このような光受信回路によれば、増幅回路
６２の利得をある程度に抑えることにより、ダイナミッ
クレンジをある程度拡大することができる。しかし、こ
の光受信回路は、光ファイバーから受光素子６１に入力
する光信号のレベルが高い状態の時に光ファイバーが断
線するなどの障害が発生した場合、これに伴う光信号入
力のレベルの変化（低下）がデジタルデータの変化に伴
う通常の光信号入力のレベル変化に比べて緩やかであ
る。この場合に、微分回路８１からはリセット用の微分
出力Ｖｃが発生しなくなり、光信号入力のレベルが低く
なっているにも拘らずフリップフロップ回路８２のパル
ス出力信号Ｖｏが“Ｈ”レベルのままとなり、誤出力状
態がおこるという問題がある。
６２の利得をある程度に抑えることにより、ダイナミッ
クレンジをある程度拡大することができる。しかし、こ
の光受信回路は、光ファイバーから受光素子６１に入力
する光信号のレベルが高い状態の時に光ファイバーが断
線するなどの障害が発生した場合、これに伴う光信号入
力のレベルの変化（低下）がデジタルデータの変化に伴
う通常の光信号入力のレベル変化に比べて緩やかであ
る。この場合に、微分回路８１からはリセット用の微分
出力Ｖｃが発生しなくなり、光信号入力のレベルが低く
なっているにも拘らずフリップフロップ回路８２のパル
ス出力信号Ｖｏが“Ｈ”レベルのままとなり、誤出力状
態がおこるという問題がある。
【０００９】
【発明が解決しようとする課題】上記したように従来の
光受信回路は、光ファイバーから入力するデジタルデー
タの速度が比較的低速の場合にしか広いダイナミック特
性を持たせることができないという問題があった。ま
た、光ファイバーが断線するなどの障害が発生した場合
には、光信号入力の変化を正確に検出できないという問
題があった。
光受信回路は、光ファイバーから入力するデジタルデー
タの速度が比較的低速の場合にしか広いダイナミック特
性を持たせることができないという問題があった。ま
た、光ファイバーが断線するなどの障害が発生した場合
には、光信号入力の変化を正確に検出できないという問
題があった。
【００１０】本発明は上記の問題点を解決すべくなされ
たもので、光信号として入力するデジタルデータの速度
が比較的高速の場合でも広いダイナミック特性を有し、
光信号入力源の障害が発生した場合でも光信号入力の変
化を検出し得る光受信回路を提供することを目的とす
る。
たもので、光信号として入力するデジタルデータの速度
が比較的高速の場合でも広いダイナミック特性を有し、
光信号入力源の障害が発生した場合でも光信号入力の変
化を検出し得る光受信回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明の光受信回路は、
受光素子と、この受光素子の出力信号を増幅する増幅回
路と、この増幅回路の出力信号電圧を所定の閾値電圧と
比較するセット・リセット端子付きの電圧比較回路と、
この電圧比較回路に前記閾値電圧を供給する閾値電圧供
給回路と、前記受光素子の出力信号の立上がりのタイミ
ングに対応する第１の微分信号および上記出力信号の立
下がりのタイミングに対応する第２の微分信号を出力
し、この微分回路の第１の微分信号および第２の微分信
号を前記電圧比較回路のセット端子およびリセット端子
に対応して供給する微分回路とを具備することを特徴と
する。
受光素子と、この受光素子の出力信号を増幅する増幅回
路と、この増幅回路の出力信号電圧を所定の閾値電圧と
比較するセット・リセット端子付きの電圧比較回路と、
この電圧比較回路に前記閾値電圧を供給する閾値電圧供
給回路と、前記受光素子の出力信号の立上がりのタイミ
ングに対応する第１の微分信号および上記出力信号の立
下がりのタイミングに対応する第２の微分信号を出力
し、この微分回路の第１の微分信号および第２の微分信
号を前記電圧比較回路のセット端子およびリセット端子
に対応して供給する微分回路とを具備することを特徴と
する。
【００１２】
【作用】デジタルデータにより変調された光信号が受光
素子に入力すると、光信号入力のレベルに応じた電流信
号を生成する。この光信号入力のレベルが低い時には、
電圧比較回路は通常通り動作し、デジタルデータのパル
ス幅に対応した出力信号が得られる。
素子に入力すると、光信号入力のレベルに応じた電流信
号を生成する。この光信号入力のレベルが低い時には、
電圧比較回路は通常通り動作し、デジタルデータのパル
ス幅に対応した出力信号が得られる。
【００１３】これに対して、光信号入力のレベルが高い
時には、増幅回路の増幅動作が飽和状態になり、電圧比
較回路の出力信号のパルス幅が大きくなってしまう。し
かし、この時、受光素子により生成される電流の立上が
りのタイミングに対応する第１の微分信号および上記電
流の立下がりのタイミングに対応する第２の微分信号に
より電圧比較回路をセット・リセットするので、電圧比
較回路の出力端には、光信号入力のレベルが低い時と同
様に、デジタルデータのパルス幅に対応した出力信号が
得られる。
時には、増幅回路の増幅動作が飽和状態になり、電圧比
較回路の出力信号のパルス幅が大きくなってしまう。し
かし、この時、受光素子により生成される電流の立上が
りのタイミングに対応する第１の微分信号および上記電
流の立下がりのタイミングに対応する第２の微分信号に
より電圧比較回路をセット・リセットするので、電圧比
較回路の出力端には、光信号入力のレベルが低い時と同
様に、デジタルデータのパルス幅に対応した出力信号が
得られる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の光受信回路の第１実施例
を示している。図１において、電源電圧Ｖccが印加され
る電源ノードと増幅回路１２の入力端子との間には、抵
抗素子１０および受光素子１１のカソード・アノード間
が直列に接続されており、この受光素子１１から出力す
る電流を増幅回路１２により増幅する。
に説明する。図１は、本発明の光受信回路の第１実施例
を示している。図１において、電源電圧Ｖccが印加され
る電源ノードと増幅回路１２の入力端子との間には、抵
抗素子１０および受光素子１１のカソード・アノード間
が直列に接続されており、この受光素子１１から出力す
る電流を増幅回路１２により増幅する。
【００１５】セット・リセット端子付きの電圧比較回路
１３は、正相入力端子（＋）に増幅回路１２の出力信号
電圧Ｖａが入力し、反転入力端子（−）に閾値電圧Ｖth
が入力し、両入力電圧を比較する。
１３は、正相入力端子（＋）に増幅回路１２の出力信号
電圧Ｖａが入力し、反転入力端子（−）に閾値電圧Ｖth
が入力し、両入力電圧を比較する。
【００１６】微分回路１４は、前記抵抗素子１０および
受光素子１１の直列接続ノードに入力端子が接続され、
前記受光素子１１により生成される電流の立上がりに対
応する第１の微分信号Ｖｂおよび上記電流の立下がりに
対応する第２の微分信号Ｖｃを出力し、上記第１の微分
信号および第２の微分信号を前記電圧比較回路１３のセ
ット端子Ｓおよびリセット端子Ｒに対応して供給する。
受光素子１１の直列接続ノードに入力端子が接続され、
前記受光素子１１により生成される電流の立上がりに対
応する第１の微分信号Ｖｂおよび上記電流の立下がりに
対応する第２の微分信号Ｖｃを出力し、上記第１の微分
信号および第２の微分信号を前記電圧比較回路１３のセ
ット端子Ｓおよびリセット端子Ｒに対応して供給する。
【００１７】次に、図１の光受信回路の動作例につい
て、図２に示す電流・電圧波形を参照しながら説明す
る。受光素子１１は、デジタルデータにより変調された
光信号が例えば光ファイバーから入力すると、光信号入
力のレベルに応じた電流信号ｉを生成する。この光信号
入力のレベルが低い時には、増幅回路１２から電圧比較
回路１３の正相入力端子（＋）に入力する信号電圧Ｖａ
に対して最適の閾値Ｖthが電圧比較回路１３の反転入力
端子（−）に与えられている。これにより、電圧比較回
路１３の出力端子には、光信号として入力するデジタル
データのパルス幅に対応した出力信号Ｖｏが得られる。
て、図２に示す電流・電圧波形を参照しながら説明す
る。受光素子１１は、デジタルデータにより変調された
光信号が例えば光ファイバーから入力すると、光信号入
力のレベルに応じた電流信号ｉを生成する。この光信号
入力のレベルが低い時には、増幅回路１２から電圧比較
回路１３の正相入力端子（＋）に入力する信号電圧Ｖａ
に対して最適の閾値Ｖthが電圧比較回路１３の反転入力
端子（−）に与えられている。これにより、電圧比較回
路１３の出力端子には、光信号として入力するデジタル
データのパルス幅に対応した出力信号Ｖｏが得られる。
【００１８】これに対して、光信号入力のレベルが高い
時には、増幅回路１２の増幅動作が飽和状態になり、電
圧比較回路１３の出力信号Ｖｏのパルス幅が大きくなっ
てしまう。しかし、この時、受光素子１１の電流信号ｉ
が抵抗素子１０に流れることによって生じる電圧信号を
微分回路１４により微分し、その微分出力Ｖｂ、Ｖｃに
より電圧比較回路１３をセット・リセットするので、電
圧比較回路１３の出力端子には、光信号入力のレベルが
低い時と同様に、光信号として入力するデジタルデータ
のパルス幅に対応した出力信号Ｖｏが得られる。
時には、増幅回路１２の増幅動作が飽和状態になり、電
圧比較回路１３の出力信号Ｖｏのパルス幅が大きくなっ
てしまう。しかし、この時、受光素子１１の電流信号ｉ
が抵抗素子１０に流れることによって生じる電圧信号を
微分回路１４により微分し、その微分出力Ｖｂ、Ｖｃに
より電圧比較回路１３をセット・リセットするので、電
圧比較回路１３の出力端子には、光信号入力のレベルが
低い時と同様に、光信号として入力するデジタルデータ
のパルス幅に対応した出力信号Ｖｏが得られる。
【００１９】従って、光ファイバーが断線するなどの障
害が発生した場合でも、光信号入力の変化を正確に検出
できるようになる。なお、上記したような光受信回路に
よれば、増幅回路１２の利得をある程度に抑えることに
より、ダイナミックレンジをある程度拡大することがで
きる。
害が発生した場合でも、光信号入力の変化を正確に検出
できるようになる。なお、上記したような光受信回路に
よれば、増幅回路１２の利得をある程度に抑えることに
より、ダイナミックレンジをある程度拡大することがで
きる。
【００２０】また、微分回路１４のダイナミックレンジ
を考慮した場合、光信号入力のレベルが低い状態（増幅
回路１２の増幅動作が飽和する寸前になるまでの状態）
の時には電圧比較回路１３のセット信号・リセット信号
を生成せず、光信号入力のレベルが高い状態（増幅回路
１２の増幅動作が飽和する寸前の状態および飽和する状
態）の時にのみ電圧比較回路１３のセット信号・リセッ
ト信号を生成するように、微分回路１４の利得を調整し
ておくことが望ましい。
を考慮した場合、光信号入力のレベルが低い状態（増幅
回路１２の増幅動作が飽和する寸前になるまでの状態）
の時には電圧比較回路１３のセット信号・リセット信号
を生成せず、光信号入力のレベルが高い状態（増幅回路
１２の増幅動作が飽和する寸前の状態および飽和する状
態）の時にのみ電圧比較回路１３のセット信号・リセッ
ト信号を生成するように、微分回路１４の利得を調整し
ておくことが望ましい。
【００２１】図３は、図１中のセット・リセット端子付
き電圧比較回路の一具体例を示す回路図である。即ち、
差動回路部３１は、一対の入力端子（正相入力端子ＩＮ
１、反転入力端子ＩＮ２）にそれぞれのベースが接続さ
れた一対のＮＰＮトランジスタＱ１、Ｑ２と、この一対
のＮＰＮトランジスタのエミッタ共通接続ノードとＶss
ノードとの間に接続された第１の定電流源Ｉ１と、Ｖcc
ノードと上記一対のＮＰＮトランジスタのコレクタとの
間にそれぞれ接続された一対の負荷抵抗Ｒ１、Ｒ２とか
らなり、上記一対のＮＰＮトランジスタＱ２、Ｑ１の各
コレクタが対応して一対の正相出力端子ＯＵＴ、逆相出
力端子／ＯＵＴに接続されている。
き電圧比較回路の一具体例を示す回路図である。即ち、
差動回路部３１は、一対の入力端子（正相入力端子ＩＮ
１、反転入力端子ＩＮ２）にそれぞれのベースが接続さ
れた一対のＮＰＮトランジスタＱ１、Ｑ２と、この一対
のＮＰＮトランジスタのエミッタ共通接続ノードとＶss
ノードとの間に接続された第１の定電流源Ｉ１と、Ｖcc
ノードと上記一対のＮＰＮトランジスタのコレクタとの
間にそれぞれ接続された一対の負荷抵抗Ｒ１、Ｒ２とか
らなり、上記一対のＮＰＮトランジスタＱ２、Ｑ１の各
コレクタが対応して一対の正相出力端子ＯＵＴ、逆相出
力端子／ＯＵＴに接続されている。
【００２２】リセット回路部３２は、リセット入力端子
Ｒにベースが接続されると共にＶccノードにコレクタが
接続されたＮＰＮトランジスタＱ３と、基準電圧Ｖref
がベースに印加されると共に前記正相出力端子ＯＵＴに
コレクタが接続されたＮＰＮトランジスタＱ４と、この
一対のＮＰＮトランジスタのエミッタ共通接続ノードと
Ｖssノードとの間に接続された第２の定電流源Ｉ２とか
らなる。
Ｒにベースが接続されると共にＶccノードにコレクタが
接続されたＮＰＮトランジスタＱ３と、基準電圧Ｖref
がベースに印加されると共に前記正相出力端子ＯＵＴに
コレクタが接続されたＮＰＮトランジスタＱ４と、この
一対のＮＰＮトランジスタのエミッタ共通接続ノードと
Ｖssノードとの間に接続された第２の定電流源Ｉ２とか
らなる。
【００２３】セット回路部３３は、セット入力端子Ｓに
ベースが接続されると共に前記逆相出力端子／ＯＵＴに
コレクタが接続されたＮＰＮトランジスタＱ５と、基準
電圧Ｖref がベースに印加されると共にＶccノードにコ
レクタが接続されたＮＰＮトランジスタＱ６と、この一
対のＮＰＮトランジスタのエミッタ共通接続ノードとＶ
ssノードとの間に接続された第３の定電流源Ｉ３とから
なる。
ベースが接続されると共に前記逆相出力端子／ＯＵＴに
コレクタが接続されたＮＰＮトランジスタＱ５と、基準
電圧Ｖref がベースに印加されると共にＶccノードにコ
レクタが接続されたＮＰＮトランジスタＱ６と、この一
対のＮＰＮトランジスタのエミッタ共通接続ノードとＶ
ssノードとの間に接続された第３の定電流源Ｉ３とから
なる。
【００２４】ヒステリシス回路部３４は、前記逆相出力
端子／ＯＵＴにベースが接続されると共に前記正相出力
端子ＯＵＴにコレクタが接続されたＮＰＮトランジスタ
Ｑ７と、前記正相出力端子ＯＵＴにベースが接続される
と共に前記逆相出力端子／ＯＵＴにコレクタが接続され
たＮＰＮトランジスタＱ８と、この一対のＮＰＮトラン
ジスタのエミッタ共通接続ノードとＶssノードとの間に
接続された第４の定電流源Ｉ４とからなる。
端子／ＯＵＴにベースが接続されると共に前記正相出力
端子ＯＵＴにコレクタが接続されたＮＰＮトランジスタ
Ｑ７と、前記正相出力端子ＯＵＴにベースが接続される
と共に前記逆相出力端子／ＯＵＴにコレクタが接続され
たＮＰＮトランジスタＱ８と、この一対のＮＰＮトラン
ジスタのエミッタ共通接続ノードとＶssノードとの間に
接続された第４の定電流源Ｉ４とからなる。
【００２５】図３のセット・リセット端子付き電圧比較
回路において、一例として、Ｖcc＝１０Ｖ、Ｒ１＝Ｒ２
＝１Ω、第１の定電流源Ｉ１の電流＝０．１Ａ、第２の
定電流源Ｉ２の電流＝第３の定電流源Ｉ３の電流＝０．
４Ａ、第４の定電流源Ｉ４の電流＝０．２Ａとし、正相
入力端子ＩＮ１の入力電圧をＶａ、反転入力端子ＩＮ２
の入力電圧をＶth、正相出力端子ＯＵＴの出力電圧をＶ
ｏ、逆相出力端子／ＯＵＴの出力電圧を／Ｖｏで表わす
ものとすると、その動作は例えば図４に示すような真理
値表で表わされる。
回路において、一例として、Ｖcc＝１０Ｖ、Ｒ１＝Ｒ２
＝１Ω、第１の定電流源Ｉ１の電流＝０．１Ａ、第２の
定電流源Ｉ２の電流＝第３の定電流源Ｉ３の電流＝０．
４Ａ、第４の定電流源Ｉ４の電流＝０．２Ａとし、正相
入力端子ＩＮ１の入力電圧をＶａ、反転入力端子ＩＮ２
の入力電圧をＶth、正相出力端子ＯＵＴの出力電圧をＶ
ｏ、逆相出力端子／ＯＵＴの出力電圧を／Ｖｏで表わす
ものとすると、その動作は例えば図４に示すような真理
値表で表わされる。
【００２６】図３のセット・リセット端子付き電圧比較
回路は、セット・リセット入力がない場合には、通常の
電圧比較回路として動作する。即ち、Ｖａ＜Ｖthの時、
つまり、Ｖａ＝“Ｌ”レベル、Ｖth＝“Ｈ”レベルの時
にはＶｏ＝９．７Ｖ（“Ｌ”レベル）、／Ｖｏ＝１０Ｖ
（“Ｈ”レベル）になり、Ｖａ＞Ｖthの時、つまり、Ｖ
ａ＝“Ｈ”レベル、Ｖth＝“Ｌ”レベルの時には、Ｖｏ
＝１０Ｖ（“Ｈ”レベル）、／Ｖｏ＝９．７Ｖ（“Ｌ”
レベル）になる。
回路は、セット・リセット入力がない場合には、通常の
電圧比較回路として動作する。即ち、Ｖａ＜Ｖthの時、
つまり、Ｖａ＝“Ｌ”レベル、Ｖth＝“Ｈ”レベルの時
にはＶｏ＝９．７Ｖ（“Ｌ”レベル）、／Ｖｏ＝１０Ｖ
（“Ｈ”レベル）になり、Ｖａ＞Ｖthの時、つまり、Ｖ
ａ＝“Ｈ”レベル、Ｖth＝“Ｌ”レベルの時には、Ｖｏ
＝１０Ｖ（“Ｈ”レベル）、／Ｖｏ＝９．７Ｖ（“Ｌ”
レベル）になる。
【００２７】これに対して、Ｖａ＜Ｖthの状態の時にセ
ット入力Ｖｂが“Ｈ”レベルになると、セット入力の
“Ｈ”レベルの期間にセット回路部３３のトランジスタ
Ｑ５がオン状態になり、／Ｖｏは初期値１０Ｖから９．
６Ｖに低下する。そして、ヒステリシス回路部３４の動
作により、／Ｖｏは９．６Ｖから９．４Ｖに低下した後
に９．８Ｖ（“Ｌ”レベル）になるが、Ｖｏは９．７Ｖ
から９．９Ｖ（“Ｈ”レベル）に上昇する（セットされ
る）。
ット入力Ｖｂが“Ｈ”レベルになると、セット入力の
“Ｈ”レベルの期間にセット回路部３３のトランジスタ
Ｑ５がオン状態になり、／Ｖｏは初期値１０Ｖから９．
６Ｖに低下する。そして、ヒステリシス回路部３４の動
作により、／Ｖｏは９．６Ｖから９．４Ｖに低下した後
に９．８Ｖ（“Ｌ”レベル）になるが、Ｖｏは９．７Ｖ
から９．９Ｖ（“Ｈ”レベル）に上昇する（セットされ
る）。
【００２８】上記とは逆に、Ｖａ＜Ｖthの状態の時にリ
セット入力Ｖｃが“Ｌ”レベルになると、リセット入力
の“Ｌ”レベルの期間にリセット回路部３２のトランジ
スタＱ３がオフ状態に、トランジスタＱ４がオン状態に
なり、Ｖｏは初期値１０Ｖから９．６Ｖに低下する。そ
して、ヒステリシス回路部３４の動作により、Ｖｏは
９．６Ｖから９．４Ｖに低下した後に９．８Ｖになる
（リセットされる）が、／Ｖｏは９．７Ｖから９．９Ｖ
に上昇する。
セット入力Ｖｃが“Ｌ”レベルになると、リセット入力
の“Ｌ”レベルの期間にリセット回路部３２のトランジ
スタＱ３がオフ状態に、トランジスタＱ４がオン状態に
なり、Ｖｏは初期値１０Ｖから９．６Ｖに低下する。そ
して、ヒステリシス回路部３４の動作により、Ｖｏは
９．６Ｖから９．４Ｖに低下した後に９．８Ｖになる
（リセットされる）が、／Ｖｏは９．７Ｖから９．９Ｖ
に上昇する。
【００２９】なお、図１中の電圧比較回路１３の出力Ｖ
ｏのパルス幅の歪みを上記実施例のようにセット・リセ
ット動作により補正する効果は、セット動作による補正
効果よりもリセット動作による補正効果の方が圧倒的に
大きいので、図３中のセット回路部３３を省略すること
も可能である。
ｏのパルス幅の歪みを上記実施例のようにセット・リセ
ット動作により補正する効果は、セット動作による補正
効果よりもリセット動作による補正効果の方が圧倒的に
大きいので、図３中のセット回路部３３を省略すること
も可能である。
【００３０】図５は、図１の光受信回路の変形例を示し
ている。この光受信回路は、図１の光受信回路と比べ
て、次の点（１）〜（３）が異なり、その他は同じであ
るので図１中と同一符号を付している。
ている。この光受信回路は、図１の光受信回路と比べ
て、次の点（１）〜（３）が異なり、その他は同じであ
るので図１中と同一符号を付している。
【００３１】（１）増幅回路としてリミッタ増幅回路５
１を用いている。 （２）セット・リセット端子付き電圧比較回路１３の反
転入力端子（−）に閾値電圧Ｖthを供給するための回路
として、図６を参照して前述した従来例の光受信器にお
けると同様の自動閾値調整回路６８を用いている。
１を用いている。 （２）セット・リセット端子付き電圧比較回路１３の反
転入力端子（−）に閾値電圧Ｖthを供給するための回路
として、図６を参照して前述した従来例の光受信器にお
けると同様の自動閾値調整回路６８を用いている。
【００３２】（３）前記抵抗素子１０を省略し、前記受
光素子１１（以下、第１の受光素子という。）の近くで
第１の受光素子１１と同様に光信号が入力する位置に第
２の受光素子５２を設け、これをＶccノードと微分回路
１４の入力端子との間に接続している。
光素子１１（以下、第１の受光素子という。）の近くで
第１の受光素子１１と同様に光信号が入力する位置に第
２の受光素子５２を設け、これをＶccノードと微分回路
１４の入力端子との間に接続している。
【００３３】この場合、光信号入力のレベルが高い状態
（リミッタ増幅回路５１の増幅動作が飽和する寸前の状
態および飽和する状態）の時にのみ電圧比較回路１３の
セット信号・リセット信号を生成すればよいものとすれ
ば、第２の受光素子５２の受光面のサイズは小さくても
よい。例えば第２の受光素子５２を第１の受光素子１１
と同一半導体チップ上に形成するものとすれば、第２の
受光素子５２のカソードを第１の受光素子１１のカソー
ドと共通化し、第２の受光素子５２のアノードを小さい
面積で形成すればよい。
（リミッタ増幅回路５１の増幅動作が飽和する寸前の状
態および飽和する状態）の時にのみ電圧比較回路１３の
セット信号・リセット信号を生成すればよいものとすれ
ば、第２の受光素子５２の受光面のサイズは小さくても
よい。例えば第２の受光素子５２を第１の受光素子１１
と同一半導体チップ上に形成するものとすれば、第２の
受光素子５２のカソードを第１の受光素子１１のカソー
ドと共通化し、第２の受光素子５２のアノードを小さい
面積で形成すればよい。
【００３４】図５の光受信回路によれば、リミッタ型増
幅回路５１および自動閾値調整回路６８を用いることに
より、第１の受光素子１１の光信号入力のレベルが比較
的高い時でも増幅動作が飽和状態にならないようにし、
ダイナミックレンジをある程度拡大することができる。
幅回路５１および自動閾値調整回路６８を用いることに
より、第１の受光素子１１の光信号入力のレベルが比較
的高い時でも増幅動作が飽和状態にならないようにし、
ダイナミックレンジをある程度拡大することができる。
【００３５】しかも、光信号入力のレベルが高い状態
（リミッタ増幅回路５１の増幅動作が飽和する寸前の状
態および飽和する状態）の時には、微分回路１４により
電圧比較回路１３のセット信号・リセット信号を生成す
るので、ダイナミックレンジをさらに拡大することがで
きる。従って、比較的高速に変化する光信号入力の非常
に広い範囲のレベルにわたってパルス幅の歪みの小さい
出力を得ることが可能になる。
（リミッタ増幅回路５１の増幅動作が飽和する寸前の状
態および飽和する状態）の時には、微分回路１４により
電圧比較回路１３のセット信号・リセット信号を生成す
るので、ダイナミックレンジをさらに拡大することがで
きる。従って、比較的高速に変化する光信号入力の非常
に広い範囲のレベルにわたってパルス幅の歪みの小さい
出力を得ることが可能になる。
【００３６】
【発明の効果】上述したように本発明によれば、光ファ
イバーなどの光信号入力源から入力するデジタルデータ
の速度が比較的高速の場合でも広いダイナミック特性を
有し、光信号入力源の障害が発生した場合でも光信号入
力の変化を検出し得る光受信回路を実現することができ
る。
イバーなどの光信号入力源から入力するデジタルデータ
の速度が比較的高速の場合でも広いダイナミック特性を
有し、光信号入力源の障害が発生した場合でも光信号入
力の変化を検出し得る光受信回路を実現することができ
る。
【図１】本発明の第１実施例に係る光受信回路を示すブ
ロック図。
ロック図。
【図２】図１の光受信回路の動作例を示す電流・電圧波
形図。
形図。
【図３】図１中のセット・リセット端子付き電圧比較回
路の一具体例を示す回路図。
路の一具体例を示す回路図。
【図４】図３の電圧比較回路の動作例を説明するための
真理値表を示す図。
真理値表を示す図。
【図５】図１の光受信回路の変形例を示すブロック図。
【図６】従来の光受信器を示すブロック図。
【図７】図６の光受信器の動作例を示す電流・電圧波形
図。
図。
【図８】別の従来の光受信器を示すブロック図。
【図９】図８の光受信器の動作例を示す電流・電圧波形
図。
図。
１０…抵抗素子、１１…受光素子（第１の受光素子）、
１２…増幅回路、１３…セット・リセット端子付きの電
圧比較回路、１４…微分回路、１８…自動閾値調整回
路、３１…差動回路部、３２…リセット回路部、３３…
セット回路部、３４…ヒステリシス回路部、５１…リミ
ッタ型増幅回路、５２…第２の受光素子、Ｑ１〜Ｑ６…
ＮＰＮトランジスタ、Ｒ１、Ｒ２…負荷抵抗、Ｉ１〜Ｉ
４…定電流源、ＩＮ１…正相入力端子、ＩＮ２…反転入
力端子、ＳＩＮ…セット入力端子、ＲＩＮ…リセット入
力端子、ＯＵＴ…正相出力端子、／ＯＵＴ…逆相出力端
子。
１２…増幅回路、１３…セット・リセット端子付きの電
圧比較回路、１４…微分回路、１８…自動閾値調整回
路、３１…差動回路部、３２…リセット回路部、３３…
セット回路部、３４…ヒステリシス回路部、５１…リミ
ッタ型増幅回路、５２…第２の受光素子、Ｑ１〜Ｑ６…
ＮＰＮトランジスタ、Ｒ１、Ｒ２…負荷抵抗、Ｉ１〜Ｉ
４…定電流源、ＩＮ１…正相入力端子、ＩＮ２…反転入
力端子、ＳＩＮ…セット入力端子、ＲＩＮ…リセット入
力端子、ＯＵＴ…正相出力端子、／ＯＵＴ…逆相出力端
子。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/03 Ｅ 9199−5Ｋ
Claims (3)
- 【請求項１】 受光素子と、 この受光素子の出力信号を増幅する増幅回路と、 この増幅回路の出力信号電圧を閾値電圧と比較するセッ
ト・リセット端子付きの電圧比較回路と、 この電圧比較回路に前記閾値電圧を供給する閾値電圧供
給回路と、 前記受光素子の出力信号の立上がりのタイミングに対応
する第１の微分信号および上記出力信号の立下がりのタ
イミングに対応する第２の微分信号を出力し、上記第１
の微分信号および第２の微分信号を前記電圧比較回路の
セット端子およびリセット端子に対応して供給する微分
回路とを具備することを特徴とする光受信回路。 - 【請求項２】 請求項１記載の光受信回路において、 前記閾値電圧供給回路は、前記受光素子の出力信号レベ
ルに応じて前記閾値電圧を自動的に調整することを特徴
とする光受信回路。 - 【請求項３】 請求項１または２記載の光受信回路にお
いて、 前記増幅回路は、リミッタ型増幅回路であることを特徴
とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5104404A JPH06315011A (ja) | 1993-04-30 | 1993-04-30 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5104404A JPH06315011A (ja) | 1993-04-30 | 1993-04-30 | 光受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06315011A true JPH06315011A (ja) | 1994-11-08 |
Family
ID=14379786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5104404A Pending JPH06315011A (ja) | 1993-04-30 | 1993-04-30 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06315011A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9285269B2 (en) | 2013-07-01 | 2016-03-15 | Kabushiki Kaisha Toshiba | Light receiving circuit |
-
1993
- 1993-04-30 JP JP5104404A patent/JPH06315011A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9285269B2 (en) | 2013-07-01 | 2016-03-15 | Kabushiki Kaisha Toshiba | Light receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100546175C (zh) | 接收电路及光接收电路 | |
| EP1746725B1 (en) | Signal amplifying circuit | |
| JPH06310937A (ja) | ディジタル受信器の自動オフセット制御回路 | |
| JP3159331B2 (ja) | 信号入力判定装置及び比較回路 | |
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| US5874861A (en) | Amplifier circuit | |
| US6801556B2 (en) | Optical source driver with output load detection circuit | |
| US6028464A (en) | Transient signal detector | |
| JPH06315011A (ja) | 光受信回路 | |
| US4841177A (en) | Comparator circuit operable for a wide range of input signal | |
| JPH06334609A (ja) | バーストモードディジタル受信器 | |
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| JP2737718B2 (ja) | 光受信回路 | |
| US4904860A (en) | Optical signal detection circuit with constant current sources | |
| JP2003198476A (ja) | 光結合装置 | |
| JP2804678B2 (ja) | 光検出装置 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| KR100208666B1 (ko) | 자동이득 조절 회로 | |
| JP2525758B2 (ja) | 光受信回路 | |
| JP3266769B2 (ja) | 受光増幅回路 | |
| JPH11122064A (ja) | ピーク値検出回路およびバースト信号増幅器 | |
| JPH05152864A (ja) | 光受信器 | |
| JP4249724B2 (ja) | レベル・ホールド回路 | |
| JPH07193474A (ja) | 波形成形回路 | |
| JPH0258803B2 (ja) |