CN100546175C - 接收电路及光接收电路 - Google Patents

接收电路及光接收电路 Download PDF

Info

Publication number
CN100546175C
CN100546175C CNB2005800343373A CN200580034337A CN100546175C CN 100546175 C CN100546175 C CN 100546175C CN B2005800343373 A CNB2005800343373 A CN B2005800343373A CN 200580034337 A CN200580034337 A CN 200580034337A CN 100546175 C CN100546175 C CN 100546175C
Authority
CN
China
Prior art keywords
mentioned
circuit
trans
output
impedance amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800343373A
Other languages
English (en)
Other versions
CN101036291A (zh
Inventor
西村佳寿子
木村博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101036291A publication Critical patent/CN101036291A/zh
Application granted granted Critical
Publication of CN100546175C publication Critical patent/CN100546175C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Optical Communication System (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种接收电路和光接收电路。接收电路包括：由对输入电流IN进行放大的反相放大器(2)和连接在反相放大器(2)的输入输出之间的反馈电阻R1构成的跨阻放大器(3)；对某个所希望的基准值和跨阻放大器(3)的输出OUT与基准值VB1进行比较，输出比较结果的比较电路(4)；以及保持比较结果，生成用于调整跨阻放大器(3)的增益的AGC信号(20)的控制电路(5)。跨阻放大器(3)，具有可根据所输入的AGC信号(20)调整增益的功能。控制电路(5)进行增益调整，直到上述跨阻放大器(3)的输出OUT高于基准值成为适当的增益为止。因此，即使对于宽动态范围的输入，也能够防止跨阻放大器的信号饱和和输出波形的失真，总是能够进行适当的接收，并且输出占空比稳定的信号。

Description

接收电路及光接收电路
技术领域
本发明涉及实现了宽动态范围(wide dynamic range)的接收电路和光接收电路。
背景技术
近年来，随着信息通信的发展，人们正在追求光传送的高速化、传送容量的增大化以及传送距离的长距离化，要求有非常高的传送技术。作为这样的光传送技术的一种形式有PON(Passive OpticalNetwork：无源光网络)，但在该PON系统中，通过时分复用(time-division multiplexing)连接1个基站和多个用户，在每个用户向基站的上行传送(upward transmission)中，从每个用户到基站的传送距离各不相同，因此，在接收功率上产生较大的差异。尤其是在追求高速、长距离化的当前，脉冲串(burst)信号间的功率值的宽度变得更大，在这之中，为了能够不管接收到的信号的大小地进行适当的接收，并且在后级的放大电路或时钟恢复电路中进行高精度的数据再现，输出占空比稳定的信号成为光接收电路的必要要求。
但是，在现有的光接收电路中，在输入了较大的光信号的情况下，跨阻放大器(transimpedance amplifier)输出将会饱和，波形产生失真，此外，在最糟糕的情况下，产生输出固定在H电平或者L电平上，波形无法输出这样的问题。
作为其对策使用的现有的光接收电路如图2所示。
在图2所示的光接收电路中，由光接收元件100对所输入的光输入信号进行了光-电转换后的基于电流的电信号IN100被输入到反相放大器101。在该反相放大器101的输入输出之间并联连接反馈电阻R100，构成跨阻放大器。并且，反馈电路R101和二极管RC的串联连接、反馈电阻R102a和晶体管M100a的串联连接、以及反馈电路R103a和晶体管M100b的串联连接，与上述跨阻放大器的反馈电阻R100并联连接。
上述跨阻放大器的输出被输入到比较器102a和102b，与对各比较器设定的比较值进行比较。这些比较值在比较器102a中为比较值VB100a，在比较器102b中为比较值VB100b。
这些比较器102a和102b各自的比较结果，被输入到数据输入端子D与VDD电压连接的触发器103a和103b的时钟输入端子C，分别从触发器103a和103b的输出端子Q输出的信号100a和信号100b，被输入到上述晶体管M100a和M100b的栅极。
根据上述结构，当比较器102a和102b的输出值为高电平时，即，光输入信号电平增大，跨阻放大器的输出值成为低于对比较器102a或102b设定的比较值VB100a或VB100b的值时，从比较器102a和102b输出的比较结果成为高电平，从时钟输入端子C被输入高电平信号的触发器103a或103b的输出端子Q输出高电平信号。
由此，晶体管M100a或M100b导通，用反馈电阻R100和R102a或R102b并联连接时的值对跨阻放大器施加反馈，从而能够抑制其放大率，并将输出OUT100的值抑制为适当的值。
在专利文献1中记载有上述光接收电路，以往，在这样地切换反馈电阻的大小、输入了较大的光信号的情况下，通过将反馈电阻设定得较小以减小跨阻放大器的增益来防止饱和。
作为上述根据跨阻放大器的输出来生成控制信号的方案，可以举出如下内容：
(1)使用由模拟电路构成的反馈式自动增益控制(AGC：Automatic Gain Control)功能来生成控制信号；(2)如图2所示那样用多个比较电路来判断跨阻放大器的输出振幅，利用其结果生成控制信号；(3)用多个比较电路判断跨阻放大器的输出振幅，利用其结果来生成控制信号。
专利文献1：日本特开2000-315923号公报(图1)
发明内容
但是，在生成控制信号的方案(1)中，由于环路时间常数的问题不可能进行高速响应；在方案(2)中，由于在跨阻放大器的增益切换分界点跨阻放大器的输出振幅产生较大的台阶，因此，有可能在由后级的放大电路或时钟恢复电路再现数据时出现数据缺失，损害数据质量，此外，在为避免上述方案(2)的问题而增加比较电路个数的方案(3)中，由于在跨阻放大器的输出线上带有多个比较电路引起的负载，因此，存在尤其在高速动作时不能进行正常动作这样的问题。
并且，在方案(2)和(3)中，在输入信号的消光系数(extinctionratio)较小的情况下，L电平的电流量变得相当大，因此，在设定该电流量时，仅判断1次不能正确地进行对正常电平(H电平)的判断，有可能错误地进行了对L电平的判断，产生AGC功能不能适当地动作这样的问题。
上述问题不限于输入信号为光输入的情况，对电信号输入也产生同样的问题。
本发明用于解决上述问题，其目的在于，抑制在切换跨阻放大器的增益时在输出振幅上产生的台阶，并且，即使面对宽动态范围的输入信号的变化也能够正确地进行高速动作。
为了达到上述目的，本发明的接收电路和光接收电路，不使用多个用于判断跨阻放大器的输出电平的比较电路，而是限定为1个或者2个，为了生成用于进行跨阻放大器的增益调整的控制信号，在设置于比较电路的后级的控制电路内设置多个判断电平，由此能够减轻跨阻放大器的输出负载，进行高速动作。
由此，同时实现高速动作和防止在输出振幅上产生较大的台阶。
即，本发明的接收电路，其特征在于，包括：跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；以及控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器，上述控制电路包括：多个锁存电路，保持从上述比较电路输出的上述比较结果；控制信号生成电路，根据上述多个锁存电路的输出结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，发送给上述跨阻放大器；上述每个锁存电路，通过被输入保持值复位信号成为非动作状态，通过依次解除上述保持值复位信号，成为依次保持从上述比较电路输出的上述比较结果的动作状态，上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止。
本发明的接收电路，其特征在于，包括：跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；以及控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器，上述控制电路包括：多个锁存电路，保持从上述比较电路输出的上述比较结果；控制信号生成电路，根据上述多个锁存电路的输出结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，发送给上述跨阻放大器；以及复位信号生成电路，根据复位信号生成保持值复位信号，上述保持值复位信号，通过将其发送给上述多个锁存电路，使每个上述锁存电路成为非动作状态，通过依次对上述锁存电路解除发送，使之成为依次保持从上述比较电路输出的上述比较结果的动作状态，上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止。
本发明的接收电路，其特征在于，包括：跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；以及控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器，上述控制电路包括：多个锁存电路，保持从上述比较电路输出的上述比较结果；以及控制信号生成电路，根据上述多个锁存电路的输出结果和复位信号，生成用于进行上述跨阻放大器的增益调整的上述控制信号和分别输入到上述多个锁存电路的保持值复位信号，上述每个锁存电路，接收由上述控制信号生成电路生成的上述保持值复位信号，自身的锁存电路成为非动作状态，通过依次对自身的锁存电路解除发送，成为依次保持从上述比较电路输出的上述比较结果的动作状态，上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止。
在本发明的上述接收电路中，其特征在于，上述跨阻放大器包括具有增益调整功能的反相放大器。
在本发明的上述接收电路中，其特征在于，上述跨阻放大器，与内部具有的上述反相放大器并联地具有1个或者多个MOS晶体管，通过切换上述MOS晶体管的导通或者截止，调整上述跨阻放大器的增益。
在本发明的上述接收电路中，其特征在于，上述跨阻放大器，与内部具有的上述反相放大器并联地具有由增益调整用反馈电阻和开关组成的1个或者多个串联电路，通过切换上述开关，调整上述跨阻放大器的增益。
在本发明的上述接收电路中，其特征在于，上述控制信号生成电路，根据上述多个锁存电路输出的上述比较结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，并且，在上述跨阻放大器的输出高于上述第1比较值时，对上述复位信号生成电路发送停止信号，保持该时刻的状态，不生成新的信号。
在本发明的上述接收电路中，其特征在于，上述控制信号生成电路，根据上述多个锁存电路输出的上述比较结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，并且，在上述跨阻放大器的输出高于上述第1比较值时，对上述多个锁存电路发送停止信号，保持该时刻的状态，不进行新的锁存动作。
在本发明的上述接收电路中，其特征在于，还包括基准值生成电路，接收上述接收电路所具有的上述跨阻放大器的上述输出值，生成该输出值的中间值；以及差动放大电路，根据上述跨阻放大器的上述输出值和上述基准值生成电路的输出值，生成差动信号，上述基准值生成电路，通过被输入复位信号，对上述中间值进行初始化。
在本发明的上述接收电路中，其特征在于，上述基准值生成电路包括：并联连接的2个以上的中间值生成电路；以及串联插在每个上述中间值生成电路和上述差动放大电路之间、有选择地将上述中间值生成电路连接到上述差动放大电路的开关，在对串联连接的上述开关输入使该开关接通的信号时，将解除上述中间值的复位的中间值复位信号输入到上述中间值生成电路，当输入使上述开关关断的信号时，输入进行上述中间值生成电路的复位的上述中间值复位信号。
在本发明的上述接收电路中，其特征在于，上述控制电路，包括保持从上述比较电路输出的上述比较结果的多个锁存电路，上述控制电路，通过向上述多个锁存电路发送保持值复位信号，使每个上述锁存电路成为非动作状态，此外，通过依次解除上述锁存电路的上述保持值复位信号，成为依次保持从上述比较电路输出的上述比较结果的动作状态，并且，根据上述多个锁存电路的输出值，生成向上述中间值生成电路输入的上述中间值复位信号、和使有选择地将上述中间值生成电路连接到上述差动放大电路的上述开关接通或者关断的信号。
在本发明的上述接收电路中，其特征在于，上述控制电路包括控制信号生成电路，该控制信号生成电路，根据上述复位信号和上述多个锁存电路的输出值，依次解除对每个上述锁存电路发送的上述保持值复位信号，直到上述跨阻放大器的输出值高于上述第1比较值为止，并且，输出调整上述跨阻放大器的增益的上述控制信号，生成上述中间值复位信号和使上述开关接通或者关断的信号来切换选择上述中间值，此外，在上述跨阻放大器的输出值高于上述第1比较值时，不重新解除上述保持值复位信号。
在本发明的上述接收电路中，其特征在于，上述控制电路，包括依次保持从上述比较电路输出的上述比较结果的移位寄存器电路，上述控制电路，通过向上述移位寄存器电路发送上述复位信号，使上述移位寄存器电路成为非动作状态，此外，通过解除上述移位寄存器电路的上述复位信号，成为依次保持从上述比较电路输出的上述比较结果的动作状态，并且，根据被输入到上述控制电路的上述复位信号和上述寄存器电路的输出值，输出调整上述跨阻放大器的增益的上述控制信号，生成向上述中间值生成电路输入的上述中间值复位信号、和使有选择地将上述中间值生成电路连接到上述差动放大电路的上述开关接通或者关断的信号。
在本发明的上述接收电路中，其特征在于，交替使用上述2个以上的中间值生成电路。
本发明的光接收电路，其特征在于，在上述接收电路的基础上，包括对接收到的光的输入信号进行光电转换，将基于电流的电信号输入到上述接收电路的反相放大器的光接收元件。
在本发明的上述接收电路中，其特征在于，被输入到上述接收电路的上述输入电流是脉冲串信号。
在本发明的上述光接收电路中，其特征在于，被输入到上述光接收电路的上述输入信号是脉冲串信号。
由此，在本发明中，使用1个比较电路比较跨阻放大器的输出值，根据其结果，由控制电路生成用于增益调整的控制信号，因此，能够降低跨阻放大器的输出负载，进行高速动作。
并且，在本发明中，由2个比较电路使用表示上限值和下限值的第1比较值和第2比较值对跨阻放大器的输出值进行比较判断，以成为适当范围的输出值，控制电路生成控制信号，以将增益调整到上述适当的范围，因此，能够将比较电路限定为2个以降低输出负载，实现高速动作，并且，能够进行更适当的增益调整。
如上述那样，根据本发明，由于连接于跨阻放大器的输出部的比较电路只有1个，因此，能够降低跨阻放大器的输出部的负载，在高速响应时，也能够实现可对宽动态范围的输入光信号或者输入电信号进行正确的放大动作的光接收电路。此外，由于只使用1个比较电路，因此，能够实现小面积、低功耗的结构。
并且，由于成为即使在从L电平数据的输入变化成H电平数据的输入的情况下也高速响应输入L电平数据后的H电平数据的结构，因此，能够防止对输入L电平数据的误反应，进行正确的AGC动作。
除此之外，输入数据不是恒定的功率，即使对例如在前置放大期间数据逐渐增大那样的数据也能够进行高速响应，在这种情况下也能够进行正确的AGC动作。
通过采用这种结构，能够对应从小信号到大信号的宽动态范围，并且，能够实现可进行高精度数据接收的光接收电路。
进而，根据本发明，仅使用2个比较电路将跨阻放大器的输出值调整到适当的范围，因此，能够通过使用较少的比较电路减轻输出负载，进行高速动作，并且，能够接收基于更正确的增益调整的高精度的数据。
附图说明
图1是本发明的第1实施方式的光接收电路的框图。
图2是现有例的光接收电路的框图。
图3是在本发明的第1实施方式中表示控制电路的具体例A的光接收电路的框图。
图4是在本发明的第1实施方式中表示控制电路的具体例B的光接收电路的框图。
图5是在本发明的第1实施方式中表示控制电路的具体例C的光接收电路的框图。
图6是在本发明的第1实施方式中表示控制电路的具体例D的光接收电路的框图。
图7是在本发明的第1实施方式中表示控制电路的具体例E的光接收电路的框图。
图8是本发明的第2实施方式的光接收电路的框图。
图9是本发明的第3实施方式的光接收电路的框图。
图10是在本发明的第3实施方式中表示基准值生成电路的具体例A的光接收电路的框图。
图11是在本发明的第3实施方式中表示基准值生成电路的具体例B的光接收电路的框图。
图12是在本发明的第3实施方式中表示基准值生成电路的具体例C的光接收电路的框图。
图13是本发明的第4实施方式的光接收电路的框图。
图14是本发明的第1实施方式的比较电路的电路图。
图15是本发明的第1实施方式的锁存电路的电路图。
图16是本发明的第1、第2及第3实施方式的控制信号生成电路的电路图。
图17是本发明的第3实施方式的控制信号生成电路的电路图。
图18是本发明的第1实施方式的跨阻放大器的结构例A的电路图。
图19是本发明的第1实施方式的跨阻放大器的结构例B的电路图。
图20是本发明的第1实施方式的跨阻放大器的结构例C的电路图。
图21是本发明的第1实施方式的跨阻放大器的结构例D的电路图。
图22是本发明的第1实施方式的跨阻放大器的输入输出信号的时序图。
图23是本发明的第4实施方式的跨阻放大器的输入输出信号的时序图。
图24是关于本发明的第1、第2及第3实施方式的控制信号生成电路的增益切换开关的时序图。
图25是在本发明的第1和第2实施方式中关于控制信号生成电路输出的复位信号的时序图。
图26是在本发明的第3实施方式中关于控制信号生成电路输出的复位信号和选择开关的时序图。
具体实施方式
下面，参照附图说明本发明的实施方式。
[第1实施方式]
首先，使用图1说明本发明的光接收电路的第1实施方式。
图1的光接收电路由如下部分构成：受光元件1，接收光的输入信号，输出与该输入光的强度成正比的电流；跨阻放大器3，由反相放大器2和连接在反相放大器2的输入IN和输出OUT之间的反馈电阻R1构成，所述反相放大器2用于将基于由该受光元件1光电转换而成并输出的电流的电信号进行放大；比较电路4，接收跨阻放大器3的输出，将该输出和设定成某个希望值的基准值(第1比较值)VB1进行比较，判断跨阻放大器3的输出电平，输出其比较结果；以及控制电路5，保持比较电路4的比较结果，生成用于根据该比较结果调整跨阻放大器3的增益的AGC信号(增益调整用的控制信号)20。
但是，假定跨阻放大器3具有可根据AGC信号20的输入来调整增益的功能。另外，假定本实施方式的控制电路5在被输入了过大的输入信号时进行动作以将增益控制得较小。
在此，说明基于上述结构的光接收电路的动作。首先，在受光元件1接收到小振幅的输入光的情况下，受光元件1输出与该输入光的强度成正比的电流，跨阻放大器3放大小振幅的输入电流并输出。比较电路4将跨阻放大器3的输出信号OUT和设定成某个希望值的基准值VB1进行比较，输出其比较结果。但是，在输入了小振幅的电流的情况下，调整跨阻放大器3反相放大后的输出信号振幅变小，但不低于设定成某个希望值的基准值VB1，因此，不从比较电路4输出表示输出信号OUT低于基准值VB1的信号，也不从控制电路5输出用于调整跨阻放大器3的增益的AGC信号20。因此，跨阻放大器3总是以固定的增益持续放大输入电流并输出。
在受光元件1接收到大振幅的输入光的情况下，受光元件1输出与输入光成正比的电流，跨阻放大器3放大大振幅的输入电流并输出。比较电路4，将跨阻放大器3反相放大后的输出信号OUT、和设定成某个希望值的基准值VB1进行比较，在输出信号OUT为低于基准值VB1的过大的信号的情况下，输出表示输出信号OUT低于基准值VB1的信号。接收到该比较信号的控制电路5保持接收到的比较信号，并且，输出用于调整跨阻放大器3的增益的AGC信号20。跨阻放大器3，通过从控制电路5接收到的AGC信号20进行调整以抑制增益，通过新设定的增益来放大输入电流并输出。当接收到该增益调整后的输出信号OUT后，比较电路4，进一步将跨阻放大器3的基于新设定的增益的输出信号OUT、和设定成某个希望值的基准值VB1进行比较，并且，在输出信号OUT低于基准值VB1的情况下，再次输出表示输出信号OUT低于基准值VB1的信号。这样，在跨阻放大器的输出信号低于基准值VB1期间，比较电路4持续进行信号电平的比较，控制电路5，保持来自比较电路4的比较结果，并且，输出AGC信号20，持续调整跨阻放大器3的增益。而且，当将跨阻放大器3的增益抑制得较低，输出信号OUT高于基准值VB1时，不从比较电路4输出表示输出信号OUT低于基准值VB1的信号，从控制电路5持续输出在该时刻设定的AGC信号20，跨阻放大器3以该时刻设定的增益持续放大输入电流并输出。
在此，虽然说明了当输出信号OUT低于基准值VB1时从比较电路4输出表示输出信号OUT低于基准值VB1的信号的情况，但也可以使用在输出信号OUT高于基准值VB1时从比较电路4输出表示输出信号OUT高于基准值VB1的信号那样的、基准值VB1的设定方法和比较电路4的结构等。
同样地，虽然说明了持续进行比较直到跨阻放大器3的输出信号高于基准值VB1为止的情况，但也可以使用持续进行比较直到跨阻放大器3的输出信号低于基准值VB1为止那样的、基准值VB1的设定方法和比较电路4的结构等。
另外，在1个控制信号的前提下说明了用于调整跨阻放大器3的增益的AGC信号20，但也可以使用多个AGC信号。
图22表示跨阻放大器3的输入信号IN、跨阻放大器3的输出信号OUT、预先设定的预定的基准电压VB1的比较动作的时序。在图22中，如箭头所示的时刻ta～te那样，在输出信号OUT低于基准电压VB1期间，持续调整跨阻放大器3的增益，因此，输出信号OUT的振幅从时刻ta向时刻te逐渐减小。而且，当输出信号OUT高于基准电压VB1时，如上述图1说明的那样，比较电路4不输出表示输出信号OUT低于基准电压VB1的信号，由此，不从控制电路5新生成用于进行跨阻放大器的增益调整的AGC信号20，跨阻放大器3的增益和输出信号OUT的振幅变为恒定，之后以原来的振幅持续进行输出。
在图22中，对每个H电平数据AGC功能进行动作，但只要是可最佳地设定跨阻放大器3的增益的定时，则不管在怎样的定时使AGC功能进行动作都可以。
在此，明确说明了跨阻放大器3具有当被输入AGC信号20时可调整增益的功能，关于这样的功能，也可以利用带有增益调整功能的反相放大器。
作为一个例子，图18表示带有增益调整功能的反相放大器。在图18的反相放大器中，表示在跨阻放大器3中追加了源极与NMOS晶体管M12的栅极连接、漏极与NMOS晶体管M12的漏极连接、栅极被施加控制电压AGC信号的NMOS晶体管M15的结构。所述跨阻放大器3由以下部分构成：栅极被输入输入信号IN，源极与GND连接的NMOS晶体管M12；源极与NMOS晶体管M12的漏极连接，栅极被输入所希望的偏置电压VB4的NMOS晶体管M13；连接在该NMMOS晶体管M13的漏极和电源VDD之间的负载电阻RL；连接在NMOS晶体管M12的漏极和电压VDD之间的电流源I2；栅极与NMOS晶体管M13的漏极连接，漏极与电源VDD连接的NMOS晶体管M14；连接在NMOS晶体管M14的源极和GND之间的电流源I3；以及连接在NMOS晶体管M12的栅极和NMOS晶体管M14的源极之间的反馈电阻R1。并且，从NMOS晶体管M14的源极输出输出信号OUT。
在该结构中，通过在输入大电流时对NMOS晶体管M15的栅极施加AGC信号20，在NMOS晶体管M15析出过电流，此外，反相放大器的增益被降低，因此，能够抑制跨阻放大器3的饱和。
但是，在此示出的是一个例子，只要是具有增益调整功能的反相放大器，可以使用任意结构的放大器。
另外，也可以如图19所示的那样，在跨阻放大器3中，准备与反馈电阻R1并联连接的多个NMOS晶体管M1a、M1b、...，对并联连接的1个或者多个NMOS晶体管M1a、M1b、...施加用于调整跨阻放大器3的增益的控制信号AGCa、AGCb、...，利用导通时的电阻值，来调整跨阻放大器3的增益。
在此用NMOS晶体管进行了跨阻放大器3的增益调整，但是既可以使用PMOS晶体管，也可以使用NMOS晶体管和PMOS晶体管这两者。
另外，也可以如图20所示的那样，在跨阻放大器3中，准备将反馈电阻R1、与反馈电阻R1并联连接的1个或者多个反馈电阻R2a、R2b、...以及开关SW2a、SW2b串联连接的放大器，根据用于调整跨阻放大器3的增益的控制信号AGCa、AGCb、...，接通、关断这些开关SW2a、SW2b、...，来调整跨阻放大器3的增益。
并且，也可以如图21所示的那样，在跨阻放大器3中，准备1个或多个反相放大器2a、2b、...，以及用于切换每个反相放大器的开关SW3a、SW3b，通过接通、关断开关SW3a、SW3b，选择适当的反相放大器，来调整跨阻放大器3的增益和带宽。
虽然示出了可这样地调整跨阻放大器3的增益的几种功能，但是既可以单独使用这样功能，也可以组合使用这些功能，只要是可调整跨阻放大器3的增益的方法，可以使用其他任意的方法。
接着，图14表示比较电路4的具体例。图14的比较电路4假定为如下的结构。由如下部分构成：对栅极输入预先设定的预定的基准电压VB1的PMOS晶体管M1；源极与M1的源极连接、对栅极输入跨阻放大器3的输出信号OUT的PMOS晶体管M2；漏极与PMOS晶体管M1的漏极连接、源极与GND连接的NMOS晶体管M3；漏极与PMOS晶体管M2的漏极连接，栅极与NMOS晶体管M3的漏极和栅极连接、源极与GND连接的NMOS晶体管M4；连接在PMOS晶体管M1、M2的源极和电源VDD之间的电流源I1。从NMOS晶体管M4的漏极输出输出信号COUT。
在此，对上述结构的比较电路的动作进行说明。在图14所示的比较电路4中，将预先设定的预定的基准电压VB1和跨阻放大器3的输出信号OUT进行比较，在跨阻放大器3的输出信号OUT低于预先设定的预定的基准电压VB1的情况下，PMOS晶体管M2中流过电流，输出信号COUT成为H。
在此示出的结构是一个例子，只要是能够比较跨阻放大器3的输出和所希望的基准值VB1的结构，可以是任意结构。此外，输出信号的极性也可以相反。
通过采用本实施方式的结构，以往需要使用多个基准值和多个比较电路来调整跨阻放大器3的增益，但在本发明中，通过将基准值和比较电路都设为1个的结构，能够同样地调整跨阻放大器3的增益，此外，由于只连接有1个比较电路，因此，能够将跨阻放大器3的输出节点的负载设定得较小，从而即使在高速响应时，也能够实现可对宽动态范围的输入进行高精度响应的光接收电路。此外，由于基准值和比较电路都只使用1个，因此，能够实现小面积化、低功耗化。
并且，通过对控制电路5输入多个复位信号，或者对控制电路5输入1个或者多个复位信号RET，并基于该信号生成多个复位信号，能够随时地进行所保持的比较结果的初始化(复位)，可应对脉冲串信号等不连续信号。此外，还可以使用这些复位信号RETa、RETb、...，依次用控制电路5保持来自比较电路4的输出，生成调整跨阻放大器3的增益的AGC信号20。使用图3～图8说明这样的控制电路5的具体例。
首先，图3表示本发明的第1实施方式的控制电路5的具体例A。在图3中，对于控制电路5的内部结构以外的部分，由于已经如上述那样地对图1进行说明，因此，省略相同部分的说明。
图3的控制电路5由如下部分构成：保持从比较电路4输出的比较结果的多个锁存电路6a、6b、...，和根据多个锁存电路6a、6b、...的输出结果MOUTa、MOUTb、...，生成AGC信号20作为用于进行跨阻放大器3的增益调整的控制信号的控制信号生成电路7。
在此，说明上述结构的控制电路5的动作。在控制电路5中，首先，多个锁存电路6a、6b、...分别由复位信号(保持值复位信号)RETa、RETb、...进行复位，成为非动作状态。接着，被输入到锁存电路6a的复位信号RETa被解除复位，锁存电路6a成为动作状态，从而将比较跨阻放大器3的输出OUT和基准值VB1后的比较结果作为比较结果MOUTa保持到锁存电路6a，并且，输出该比较结果MOUTa。
控制信号生成电路7，使用该比较结果MOUTa，输出用于进行跨阻放大器3的增益调整的AGC信号20。接着，锁存电路6b的复位由复位信号RETb解除，通过使锁存电路6b进行动作，保持进行了增益调整的跨阻放大器3的输出OUT和基准值VB1的比较结果，并输出比较结果MOUTb。在控制信号生成电路7中，使用该比较结果MOUTb，输出用于进行跨阻放大器3的增益调整的AGC信号20，跨阻放大器3，输出利用调整后的增益进行了放大的信号。
这样，在某个所希望的时刻依次解除锁存电路6a、6b...的复位时，依次在锁存电路6a、6b、...保持跨阻放大器3的输出OUT和基准值VB1的比较结果，因此，在控制信号生成电路7中，使用该比较结果MOUTa、MOUTb，依次生成用于进行跨阻放大器的增益调整的AGC信号20，持续调整跨阻放大器3的增益，直到最终跨阻放大器3的输出OUT高于基准值VB1为止。
并且，当重新对多个锁存电路6a、6b、...输入复位信号RETa、RETb、...进行复位时，多个锁存电路6a、6b、...被初始化，可以重新使AGC功能动作。
此外，在此明确记载了从控制信号生成电路7输出用于进行跨阻放大器3的增益调整的AGC信号20，但也可以将比较结果MOUTa、MOUTb、...照原样地用作控制信号。
图4表示本实施方式的控制电路5的具体例B。
在图3所示的控制电路5的具体例A中，依次对多个锁存电路6a、6b、...输入复位信号RETa、RETb、...，但也可以从外部按RETa、RETb、...的顺序，在固定或者最佳的定时输入该复位信号，但在输入信号个数为多个的情况下，在外部进行结构和定时调整较为困难。为此，在图4所示的本实施方式的控制电路5中，采用由复位信号生成电路8接收来自外部的1个或者多个复位信号RET，内部生成要输入到多个锁存电路6a、6b、...的复位信号(保持值复位信号)RETa、RETb、...的结构。
除此之外，也可以根据复位信号RET使用延迟电路来生成复位信号RETa、RETb、...，只要是可在最佳定时解除复位的结构，可以使用其他任意的结构。
并且，在生成复位信号时，首先由复位信号RETa仅对锁存电路6a解除复位，如果仅在锁存电路6a的输出信号发生变化时，即，仅在跨阻放大器3的输出OUT低于基准值VB1时，生成其余的复位信号RETb、...，则将仅在跨阻放大器3的输入电流较大，需要AGC功能时生成复位信号，能实现通常使用时的低杂音化、低功耗化。
图5表示本实施方式的控制电路5的具体例C。
在本实施方式中，在图4的控制电路5的具体例B的基础上追加了如下功能：适当地调整跨阻放大器3的增益，在跨阻放大器3的输出OUT高于基准值(第1比较值)VB1的情况下，控制信号生成电路7，向复位信号生成电路8发送STOP信号21，保持复位信号生成电路8在该时刻的状态，不进行新的锁存动作。
由此，在跨阻放大器3的输出OUT高于基准值VB1，以致不需要跨阻放大器3的增益调整的情况下，停止复位信号生成电路和锁存电路的动作，由此停止不需要的电路动作和输出，实现杂音特性的提高和低功耗化。
图6表示本实施方式的控制电路5的具体例D。
在本实施方式中，在图4的控制电路5的具体例B的基础上追加了如下功能：适当地调整跨阻放大器3的增益，在跨阻放大器3的输出OUT高于基准值(第1比较值)VB1的情况下，控制信号生成电路7向多个锁存电路6a、6b、...发送STOP2信号22，保持多个锁存电路6a、6b、...在该时刻的状态，进行动作以不生成新的信号。
在此，明确说明了多个锁存电路6a、6b、...停止动作，但也可以另行保持数据，停止全部锁存电路6a、6b、...的动作，还可以仅停止没有使用过的锁存电路。
此外，对于停止锁存电路6a、6b、...的动作，也可以采用取复位信号RETa、RETb、...和STOP2信号22的逻辑或，在输入了STOP2信号22时复位信号RETa、RETb、...动作的结构，使动作停止，此外，还可以强制地停止锁存电路。
由此，在跨阻放大器3的输出OUT高于基准值VB1，以致不需要跨阻放大器3的增益调整的情况下，停止锁存电路的动作，由此能够省略不需要的电路动作和输出，实现杂音特性的提高和低功耗化。
图7表示本实施方式的控制电路5的具体例E。
在图3的控制电路5的具体例A中，采用从外部依次对多个锁存电路6a、6b、...输入复位信号RETa、RETb，但在本实施方式中，从外部向控制信号生成部7输入1个或多个复位信号RET，根据该复位信号RET和多个锁存电路6a、6b、...输出的比较结果MOUTa、MOUTb、...，生成复位信号(保持值复位信号)RETa、RETb、...，将这些所生成的复位信号RETa、RETb、...分别输入到多个锁存电路6a、6b、...，使其依次开始动作。
在此，说明上述结构的控制电路5的动作。在控制信号生成电路10中，根据从外部输入的复位信号RET生成复位信号RETa、RETb、...，对多个锁存电路6a、6b、...进行初始化，使这些锁存电路6a、6b、...成为非动作状态。接着，使用复位信号RETa解除锁存电路6a的复位而成为动作状态，保持跨阻放大器3的输出OUT和基准值VB1的比较结果。当输出该所保持的比较结果MOUTa时，跨阻放大器3进行增益调整，跨阻放大器3输出利用调整后的增益进行了放大的信号。接着，在稍迟于锁存电路6a输出比较结果MOUTa的的定时生成复位信号RETb。并且，与上述同样地，使用复位信号RETb进行锁存电路6b的复位解除，保持增益调整后的跨阻放大器3的输出OUT和基准值VB的比较结果。此外，当输出所保持的比较结果MOUTb时，跨阻放大器3进行增益调整，跨阻放大器3输出利用调整后的增益进行了放大的信号。
这样，根据要输出的比较结果MOUTa、MOUTb、...依次生成复位信号RETa、RETb、...，依次在多个锁存电路6a、6b、...保持进行了增益调整的跨阻放大器3的输出OUT和基准值VB1的比较结果，由此能够用高精度的定时进行AGC功能动作。
并且，在该结构中，即使不新生成停止信号，在跨阻放大器3的输出OUT高于基准值VB1后，比较结果MOUTn(以下，n表示a、b、...)不会变化，不会生成新的复位信号，因此，能够省略不需要的电路动作，实现低功耗化。
但是，在此在稍迟于输出比较结果MOUTa的定时生成复位信号RETb，但该定时也可以使用延迟电路，还可以使用其他任意的结构。
接着，图15表示锁存电路6作为锁存电路6a、6b、...的具体例。锁存电路6假定为如下的结构。由如下部分构成：对栅极输入比较电路4的输出信号COUT、源极与GND连接的NMOS晶体管M5；栅极与NMOS晶体管M5的漏极连接、源极与VDD连接的PMOS晶体管M6；漏极与PMOS晶体管M6的漏极连接、源极与GND连接NMOS晶体管M7；漏极与PMOS晶体管M6的漏极连接、源极与VDD连接的PMOS晶体管M8；漏极与PMOS晶体管M6的漏极连接、源极与GND连接的NMOS晶体管M9；栅极与PMOS晶体管M8的漏极连接、源极与VDD连接、漏极与PMOS晶体管M8的栅极连接的PMOS晶体管M10；栅极与NMOS晶体管M9的漏极连接、源极与GND连接、漏极与NMOS晶体管M9的栅极和PMOS晶体管M10的漏极连接的NMOS晶体管11。从NMOS晶体管M11的漏极输出输出信号ROUT。
在此，说明上述结构的锁存电路6的动作。在锁存电路6中，首先，当对复位信号RET输入H电平时，NMOS晶体管M7导通，由PMOS晶体管M8、NMOS晶体管M9、PMOS晶体管M10以及NMOS晶体管M11施加正反馈，NMOS晶体管M9、PMOS晶体管M10导通，对输出ROUT输出H电平。接着，在通过对复位信号RET输入L电平解除复位后，当对比较电路4的输出信号COUT输入H电平时，NMOS晶体管M5、PMOS晶体管M6导通，由PMOS晶体管M8、NMOS晶体管M9、PMOS晶体管M10以及NMOS晶体管M11施加正反馈，PMOS晶体管M8、NMOS晶体管M11导通，输出信号ROUT成为L电平。
之后，由于在PMOS晶体管M8、NMOS晶体管M9、PMOS晶体管M10、NMOS晶体管M11中持续施加正反馈，因此，除非重新对复位信号RET输入H电平，否则持续保持该值。
但是，在此虽然明确说明了在对复位信号RET输入H电平时进行初始化，但根据锁存电路6a、6b、...结构，信号极性也可以相反。
此外，锁存电路6a、6b、...不限于该结构，只要是可保持比较电路4的输出信号的结构，可以是任意的结构。
图16表示控制电路内的控制信号生成电路10的具体例，另外，图24和图25表示该控制信号生成电路10的时序图。
控制信号生成电路10，根据来自外部的复位信号RET和多个锁存电路6a、6b、...输出的比较结果MOUTa、MOUTb、...，生成用于进行跨阻放大器3的增益调整的AGC信号。
为了生成该AGC信号，控制信号生成电路10首先生成比较结果MOUTa、MOUTb、...的反相信号/MOUTa、/MOUTb、...。
用这些所生成的比较结果MOUTa、MOUTb、...和反相信号/MOUTa、/MOUTb、...以及电源电压VDD，进行双输入的AND运算。输入到双输入式AND电路的信号，采用输入将所生成的比较结果和上一次所生成的比较结果的反相信号组合而成的2个信号。即，虽然已经生成，但例如在为比较结果MOUTc时，将该上一次生成的比较结果的反相信号/MOUTb和比较结果MOUTc组合而成的两个信号输入到AND电路(在图16中为AND电路AND0b)。同样，对所生成的比较结果进行AND电路AND0a～AND0z的AND运算。其中，对最初生成的比较结果MOUTa和最后生成的比较结果的反相信号/MOUTz，运算与电源电压VDD的逻辑或。这样，根据依次生成的比较结果，从AND电路AND0a～AND0z的任意一个输出H电平信号。
预先准备用于控制跨阻放大器3的增益的设定电压Va、Vb、...Vz(Va＜Vb＜...＜Vz)，分别通过开关SWa、SWb、...SWz，与提供AGC信号的线连接。上述AND电路AND0n(n表示a～z)与这些开关SWn(n表示a～z)对应，例如，在AND电路AND0b的输出为H电平时，开关SWb接通，对提供AGC信号的线输出设定电压Vb。
这样，根据要输出的比较结果MOUTa、MOUTb、...，依次选择设定电压Va、Vb、...、Vz，输入到例如图18那样的跨阻放大器3的AGC信号输入栅极作为AGC信号，进行增益调整。
但是，在此虽然使用了AND电路，但只要是可依次选择设定电压Va、Vb、...、Vz的结构，可以是任意的逻辑电路，也可以是模拟电路。
此外，虽然设定了设定电压Va、Vb、...、Vz(Va＜Vb＜...＜Vz)作为AGC信号，但电压的关系不限于此。
并且，在跨阻放大器3的输出OUT低于基准值VB1时，将由锁存电路6n对比较电路4的输出进行了锁存的比较结果MOUTn取为L，但根据比较电路4、锁存电路6n的结构极性也可以相反。其中，n表示a～z。
此外，在此虽然将AGC信号输出到跨阻放大器3的线设为1条，但也可以生成多个AGC信号a、AGC信号b、...，输入到例如图19那样的跨阻放大器3，进行增益调整。
此外，在此虽然选择了设定电压Va、Vb、...、Vz，但也可以不选择设定电压，而是输出逻辑电平的电压，输入到例如图20、图21那样的跨阻放大器3，使开关接通、关断来进行增益调整。
并且，也可以直接利用比较结果MOUTa、MOUTb、...来进行控制。
在图16所示的控制信号生成电路10中，还根据来自外部的复位信号RET和多个锁存电路6a、6b、...的比较结果MOUTa、MOUTb、...，生成分别输入到多个锁存电路6a、6b、...的复位信号RETa、RETb、...。为了生成这些复位信号RETa、RETb、...，具有反相器电路INV2a和三输入NAND电路NAND2b、NAND2c、...NAND2z。
首先，在控制信号生成电路10中，生成比较结果MOUTa、MOUTb、...的反相信号/MOUTa、/MOUTb、...。
在此，复位信号RETa取为反相器电路INV2a的输出，对该输入端子输入从外部输入的复位信号RET。此外，复位信号RETb～RETz取为NAND电路NAND2b～NAND2z的输出，各个NAND电路被输入复位信号RET、反相信号/MOUTa～/MOUTy、以及经延迟电路Delaya～Delayy的反相信号/MOUTa～/MOUTy。例如，复位信号RETc的生成由NAND电路NAND2c进行，被输入到NAND电路NAND2c的来自外部的复位信号RET为H电平，另外，作为反相信号/MOUTb被输入H电平经过了Delayb的延迟时间之后，NAND电路NAND2c的全部输入变为H电平，作为其输出的复位信号RETc为L电平，除此之外的情况下为H电平的值。
在本实施方式中，在复位信号RETa～RETz的值取为H电平的期间，被输入了这些信号的锁存电路6a～6z为复位状态，通过使H电平成为L电平来解除复位。
这样，依次生成使比较结果/MOUTa、/MOUTb、...延迟的复位信号RETa、RETb、...，并输入到锁存电路6a、6b、...，由此在锁存电路6a、6b、...中依次解除复位，进行锁存动作。
在此，将复位信号RET加到对NAND的1个输入信号，是为了进行复位信号RETb、RETc、...、RETz的初始复位。
此外，当跨阻放大器3的输出OUT高于基准值VB1时，从比较电路4输出L电平，因此，锁存电路6n的输出/MOUTn始终为L电平，停止由锁存电路6n+1基于复位信号RETn+1重新解除复位。由此，当不再需要进行跨阻放大器3的增益调整时，能够停止之后的锁存电路动作，不再进行不需要的电路动作从而实现低功耗化。
但是，在此虽然在复位信号RETn的输出值为H电平的期间进行复位，通过使H电平变为L电平来解除锁存电路6n的复位，但根据锁存电路6n的结构，极性也可以相反。
在此，用图24和图25的时序图说明上述结构的控制信号生成电路10的动作。
图24是针对反相信号/MOUTa、/MOUTb、...、/MOUTg和开关SWa、SWb、...、SWg的动作，表示跨阻放大器3的输出信号TIA_OUT相对于输入信号TIA_IN的变化的图。图25是针对反相信号/MOUTa、/MOUTb、...、/MOUTg和复位信号RET、RETa、RETb、...、RETg的动作，表示与图24所示的相同的跨阻放大器3的输出信号TIA_OUT相对于输入信号TIA_IN的变化的图。图24和图25所示的TIA_IN表示跨阻放大器3的输入信号，TIA_OUT表示跨阻放大器3的输出信号，Vref表示在比较电路4中与输出信号TIA_OUT进行比较的比较值。
图24和图25表示在时刻t1对跨阻放大器3输入输入信号TIA_IN的情况。
在此，首先如图25所示，在时刻t0锁存电路6a的复位信号RETa被解除，并且，输出信号TIA_OUT高于比较电路4的比较值Vref，因此，锁存电路6a输出的比较结果MOUTa的值为H电平(比较结果/MOUTa的值为L电平)，图16的控制信号生成电路10的AND电路AND0a输出值H。由此，如图24所示，开关SWa被选择，将设定电压Va作为AGC信号输入到跨阻放大器3。
在时刻t1，示出了相对于输入信号TIA_IN的输出信号TIA_OUT低于比较电路4的比较值Vref的情况，所述输入信号ITA_IN是用基于该设定电压Va的AGC信号设定的、基于跨阻放大器3的增益的时刻t1的输入信号，由此，比较结果MOUTa成为L电平，即反相信号/MOUTa成为H电平，通过图16所示的NAND电路NAND2b，在经过预定的延迟时间后锁存电路6b的复位被解除，在锁存电路6b保持新的比较结果MOUTb。由此，图16的控制信号生成电路10的AND电路AND0a成为L电平，AND电路AND0b成为H电平，开关SWb被选择，由此对跨阻放大器3输入设定电压Vb。
在时刻t2，通过接收到该设定电压V进行了增益调整的跨阻放大器3，新输出的输出信号TIA_OUT的值稍微上升。但是，依然低于比较值Vref，因此，锁存电路6c的复位被解除。由此，与上述相同地，控制信号生成电路10的AND电路AND0c成为H电平，开关SWc被选择，由此对跨阻放大器3输入设定电压Vc。
在时刻t3，示出了通过基于该设定电压Vc的增益调整，输出信号TIA_OUT高于比较值Vref的情况。这样，跨阻放大器3的增益被适当地调整。在图24中，输入信号TIA_IN的电平到时刻t4为止不变，因此，该状态保持到时刻t4。
但是，在时刻t4，由于TIN_IN的电平上升，因此，输出信号TIA_OUT也发生变化，再次低于比较值Vref。而且，之后与上述动作同样地进行增益调整，直到输出信号TIA_OUT高于比较值Vref为止。
(第2实施方式)
接着，使用图8说明本发明的接收电路的第2实施方式。
相对于第1实施方式的接收电路的控制电路5由锁存电路保持比较电路4的比较结果的结构，本实施方式的接收电路，在由寄存器电路依次保持比较电路4的比较结果的结构上不同于第1实施方式。
在此，对于寄存器电路以外的结构，在第1实施方式中已经示出，因此省略相同部分的说明。
图8所示的本实施方式的接收电路所具有的控制电路5由如下部分构成：依次保持从比较电路4输出的比较结果的移位寄存器电路11a、11b、...；以及根据移位寄存器电路11a、11b、...的输出结果MOUTa、MOUTb、...，生成作为用于进行跨阻放大器3的增益调整的控制信号的AGC信号20的控制信号生成电路7。
在此，对上述结构的控制电路5进行动作说明。控制电路5，首先对移位寄存器电路11a、11b、...输入复位信号RET进行初始化。
接着，当解除上述移位寄存器电路11a、11b、...的复位信号RET时，之后，从移位寄存器电路11a输出值H电平作为比较结果MOUT2a，根据该结果，控制信号生成电路7输出用于进行跨阻放大器3的增益调整的AGC信号20，跨阻放大器3输出利用调整后的增益进行了放大的信号。接着，在利用调整后的增益，跨阻放大器3的输出信号仍低于基准值VB1的情况下，从移位寄存器电路11a、11b中输出值H电平作为比较结果MOUT2a、MOUT2b，根据该结果，控制信号生成电路7输出用于进行跨阻放大器3的增益调整的AGC信号20，跨阻放大器3输出利用调整后的增益进行了放大的信号。
之后，只要跨阻放大器3的输出信号低于基准值VB1，移位寄存器就进行动作，持续调整跨阻放大器3的增益。而且，当跨阻放大器3的输出信号高于基准值VB1时，移位寄存器的变化停止，因此，之后持续保持与此时设定的适当的移位寄存器的输出相对应的(与AGC信号相对应的)增益。
在该装置中，由于不需要生成复杂的复位信号，可在每次输入H电平的信号时进行响应，因此，成为可高速响应的结构。
另外，与第1实施方式的情况相同地，通过在控制电路5使用复位信号RET，可以应对脉冲串信号等不连续信号。
在此，虽然明确记载了当输出信号OUT低于基准值VB1时比较电路4对比较结果MOUTn输出值H电平，但根据基准值VB1的设定方法、比较电路4的结构等，也可以输出值L电平。
在此，虽然明确记载了从控制信号生成电路7输出用于进行跨阻放大器3的增益调整的AGC信号20，但也可以将输出结果MOUTa、MOUTb、...照原样地用作控制信号。
(第3实施方式)
接着，使用图9对本发明的接收电路的第3实施方式进行说明。
图9所示的本实施方式的接收电路，在如下结构中与第1实施方式不同：追加了生成跨阻放大器3的输出的中间值的基准值生成电路12；和输入跨阻放大器的输出和基准值生成电路12的输出，生成差动信号的差动放大电路13。
在数据通信等后级的放大电路中需要差动信号的情况下，在本发明的第1实施方式的结构中，由于输出信号OUT为单端信号，因此，需要本发明那样的单端-差动转换。
另外，能够在任意的定时对基准值生成电路12输入复位信号(中间值复位信号)进行初始化，由此能够对脉冲串信号等不连续信号进行响应。
另外，基准值生成电路12既可以检测跨阻放大器3的输出的最小值和最大值，并据此求出中间值，也可以照原样地求出中间值，只要能够生成中间值，可以为任意的结构。
在此，对于上述结构以外的结构，在第1实施方式中已经示出，因此，省略相同部分的说明。
图10表示本实施方式的接收电路的基准值生成电路12的具体例。
基准值生成电路12由与跨阻放大器3的输出OUT并联连接的2个以上的基准值生成电路(中间值生成电路)12a、12b、...、和与这些基准值生成电路12a、12b、...串联连接的选择各自输出的开关(中间值选择开关)MSWa、MSWb、...构成，差动放大电路13输入跨阻放大器3的输出和上述基准值生成电路12的输出，输出差动输出(差动信号)OUTA和OUTB。
在此，对上述结构的基准值生成电路12进行动作说明。首先，对各基准值生成电路12a、12b、...输入初始化用的复位信号(中间值复位信号)RET2a、RET2b、...，对各自具有的中间值进行初始化。接着，当被输入来自跨阻放大器3的输出信号OUT时，首先解除复位信号RET2a使基准值生成电路12a进行动作，并且，输入使与基准值生成电路12a串联连接的开关MSWa接通的选择信号MSWSa，将基准值生成电路12a的输出与差动放大电路13连接。此时，基准值生成电路12a以外的基准值生成电路12b、...被复位，输入使与基准值生成电路12b、...串联连接的开关MSWb、...关断的选择信号MSWSb，与差动放大电路13的连接被切断。
接着，在跨阻放大器3的增益发生变化的情况下输出振幅发生变化，因此，为了生成变化后的正确的中间值，重新使用基准值生成电路12b，解除复位信号RET2b，使基准值生成电路12b进行动作，并且，输入使与基准值生成电路12b串联连接的开关MSWb接通的选择信号MSWSb，将基准值生成电路12b的输出与差动放大电路13连接。此时，对基准值生成电路12a再次输入复位信号RET2a，输入使与基准值生成电路12a串联连接的开关MSWa关断的选择信号MSWSa，切断连接。
通过这样适时切换2个以上的基准值生成电路12a、12b，总是在该时刻生成适当的基准值。
另外，作为基准值生成电路12的切换方法，也可以交替使用2个基准值生成电路12a、12b。尤其是交替使用基准值生成电路12a、12b的方法，能够生成构成要素较少且总是正确的基准值，是非常有效的基准值生成手段。
另外，当仅在初始跨阻放大器3的增益调整较大的情况下，也可以如仅在初始使用基准值生成电路12a，之后依次或者交互使用基准值生成电路12b、...那样，切换基准值生成电路12a、12b、...。
另外，虽然明确记载了选择信号MSWSa、MSWSb、...的切换在跨阻放大器3的增益发生变化的情况下进行，但只要是可生成正确的基准值的定时则不限于此。
接着，使用图11、图12表示本实施方式的接收电路的控制电路14的具体例。
在图11的接收电路的控制电路14中，根据比较电路4的比较结果和从外部输入的复位信号RET，输出将作为基准值生成电路12的构成要素的基准值生成电路(中间值生成电路)12a、12b、...的基准值复位的复位信号RET2a、RET2b、...，和使将基准值生成电路12a、12b、...连接到差动放大电路13的开关(中间值选择开关)MSWSa、MSWSb、...接通、关断的信号。使用图12说明该控制电路14的详细结构。
控制电路14由多个锁存电路6a、6b、...和控制信号生成电路15构成，所述控制信号生成电路15，根据来自外部的复位信号RET和多个锁存电路6a、6b、...的比较结果MOUTa、MOUTb，生成用于进行跨阻放大器3的增益调整的AGC信号20。并且，生成分别输入到多个锁存电路6a、6b、...的复位信号(保持值复位信号)RETa、RETb、...；分别输入到基准值生成电路12a、12b、...的复位信号(中间值复位信号)RET2a、RET2b、...；对选择基准值生成电路12a、12b、...的输出的开关MSWa、MSWb、...的选择信号(中间值选择开关的开关信号)MSWSa、MSWSb、...。
在此，对上述结构的控制电路14进行动作说明。控制电路14具有的控制信号生成电路15，根据来自外部的复位信号RET，利用复位信号RETa、RETb、...对锁存电路6a、6b进行初始化。另外，利用复位信号RET2a、RET2b、...对基准值生成电路12a、12b、...进行初始化。
接着，控制信号生成电路15，将切换成复位解除锁存电路6a的信号的复位信号RETa输入到锁存电路6a，成为保持比较电路的输出的动作状态，同样地，解除基准值生成电路12a的复位信号RET2a，使基准值生成电路12a动作，将对选择输出的开关MSWa的选择信号MSWSa接通，将由基准值生成电路12a生成的基准值输入到差动放大电路13。但是，基准值生成电路12a以外的基准值生成电路12b、...的复位信号RET2b、...仍旧被施加复位，将对选择基准值生成电路12b、...的输出的开关MSWb、...的选择信号MSWSb关断。
接着，锁存电路6a保持比较电路4的比较结果，当输出比较结果MOUTa时，将用于进行增益调整的AGC信号20输出到跨阻放大器3，跨阻放大器3利用新设定的增益对输入电流进行放大。在基准值生成电路12b中，为了生成由跨阻放大器3新设定的增益的正确的中间值，用复位信号RET2b进行复位解除，使基准值生成电路12b动作，并且，将对选择输出的开关MSWb的选择信号MSWSb接通。此时，用复位信号RET2a再次对基准值生成电路12a进行复位，将对选择基准值生成电路12a的输出的开关MSWa的选择信号MSWSa关断，切断连接。但是，基准值生成电路12c、...的复位信号RET2c仍旧被施加复位，将对选择基准值生成电路12c、...的输出的开关MSWc、...的选择信号MSWSc、...关断。并且，在锁存电路6b中，为了保持由跨阻放大器2新设定的增益的比较结果，输入进行锁存电路6b的复位解除的复位信号RETb，保持比较结果。
在此，为了不受到由跨阻放大器3进行增益调整时发生变动的影响，在稍迟于锁存电路6a的比较结果MOUTa的定时生成复位信号RETb。此外，为了不受到由跨阻放大器3进行增益调整时发生变动的影响，在稍迟于锁存电路6a的比较结果MOUTa的定时还生成复位信号RET2a、RET2b、...、选择信号MSWSa、MSWSb、...。
这样，在本结构中，根据比较结果MOUTa、MOUTb、...生成复位信号RETa、RETb、...、复位信号RET2a、RET2b、...和选择信号MSWSa、MSWSb、...，因此，能够实现可保持高精度的比较结果、控制跨阻放大器3的增益、生成跨阻放大器3的正确的中间值的结构。
另外，在不需要跨阻放大器3的增益调整时，即，在比较电路4中跨阻放大器3的输出OUT的值高于基准值VB1时，也可以不使用停止信号，停止新生成复位信号RETa、RETb、...，因此，不需要无用的比较动作和锁存动作，实现低功耗化。
在此，虽然在稍迟于锁存电路6a的比较结果MOUTa的定时生成复位信号RETb，但也可以使用延迟电路来生成该延迟定时，还可以使用其他任意的结构。
此外，虽然在稍迟于锁存电路6a的比较结果MOUTa的定时生成复位信号RET2a、RET2b、...和选择信号MSWSa、MSWSb、...，但也可以使用延迟电路来生成该延迟定时，或使用栅极延迟，还可以使用其他任意的结构。
并且，示出了上述结构使用多个基准值生成电路12a、12b、...的情况，但也可以依次使用多个基准值生成电路，还可以交替使用2个或者多个基准值生成电路，使用方法只要是可生成高精度的基准值的结构，可以是任意的结构。
此外，在此以多个锁存电路6a、6b、...的比较结果MOUTa、MOUTb、...为基础进行了说明，但也可以取而代之使用保持比较结果MOUTa、MOUTb、...的移位寄存器电路11a、11b、...，生成上述进行跨阻放大器3的增益调整的AGC信号20、对移位寄存器电路11a、11b、...进行复位的复位信号RETa、RETb、...、对基准值生成电路12a、12b、...的基准值进行复位的复位信号RET2a、RET2b、...、以及选择信号MSWSa、MSWSb、...。此外，还可以使用除此之外的保持比较电路的比较结果的结构。
下面，图17表示控制信号生成电路15的具体例，图24和图26表示该控制信号生成电路15的时序图。
图17所示的电路，根据来自外部的复位信号RET和多个锁存电路6a、6b、...的比较结果MOUTa、MOUTb、...，生成对基准值生成电路12a、12b的复位信号RET2a、RET2b和选择信号MSWSa、MSWSb。
控制信号生成电路15，是在图16所示的控制信号生成电路1O上追加了上述图17的电路的结构。
首先，生成比较结果MOUTa、MOUTb、...的反相信号/MOUTa、/MOUTb、...。接着，由AND电路ANDn对比较结果MOUTn及其反相信号/MOUTn进行AND运算。其中，n表示a、b、c、...、z。接着，由NOR电路NOR对这些AND运算结果进行NOR运算，将其输出取为选择开关MSWa的选择信号MSWSa。
此外，由AND电路AND2n对反相信号/MOUTn和比较结果MOUTn进行AND运算。接着，由OR电路OR对这些AND运算结果进行OR运算，将其输出取为选择开关MSWb的选择信号MSWSb。
此外，由OR电路OR2和AND电路AND3a、AND3c、...、AND3y构成与生成上述选择信号MSWSb的电路相同结构的电路，将追加了NOR电路NOR2的电路的输出取为复位信号RET2a，所述NOR电路NOR2是对该OR电路OR2的输出和复位信号RET的反相信号/RET进行逻辑或非运算的电路，并且，由OR电路OR3和AND电路AND4a、AND4c、...、AND4y构成与生成上述选择信号MSWSb的电路相同结构的电路，将其输出取为复位信号RET2b。
在此得到的选择信号MSWSa，被输入到与基准值生成电路12a连接的开关MSWa，此外，选择信号MSWSb被输入到与基准值生成电路12b连接的开关MSWb。
在上述结构中，图12所示的控制电路14的动作，如图26所示，在跨阻放大器3的输出信号TIA_OUT高于比较值Vref时，在时刻t0以前的初始状态、即图12的控制信号生成电路15被复位的状态下，在生成图17所示的控制信号生成电路15的复位信号RET2a的电路中，被输入比较结果的反相信号/MOUTa、/MOUTc、...、/MOUTy和比较结果MOUTb、MOUTd、...、MOUTz的AND电路AND3a～AND3y的输出都为L电平，由此，OR电路OR2的输出成为L电平。因此，NOR电路NOR2被输入复位信号RET的反相值H电平和上述OR电路OR2的输出值L电平，其输出值、即复位信号RET2a的值为L电平。在生成选择信号MSWSa的电路中，AND电路ANDa～ANDy的输出全部为L电平，因此，作为NOR电路NOR的输出的选择信号MSWSa为H电平，开关MSWa被选择。在该状态下，在时刻t0复位RET为H电平，图12的控制信号生成电路15的复位被解除，由此NOR电路NOR2的2个输入都成为L电平，因此，作为其输出的复位信号RET2a的值成为H电平。此外，由于选择信号MSWSa保持不变，因此，能够通过差动放大电路13得到使用所选择的基准值生成电路12a生成的基准值进行了差动放大的输出值。
在时刻t1，输出信号TIA_OUT低于比较值Vref，由此锁存电路6a的输出MOUTa成为L电平(反相信号/MOUTa的值成为H电平)。因此，AND电路AND3a的输出成为H电平，并且，OR电路OR2的输出成为H电平，由此作为NOR电路NOR2的输出的复位信号RET2a成L电平，即成为复位状态。与此同时，与AND电路AND3a同样地，AND电路ANDa、AND2a和AND4a的输出成为H电平，由此，成为选择信号MSWSa未被选择、选择信号MSWSb选择、复位信号RET2b被解除的状态。因此，在差动放大电路13中使用基准值生成电路12b生成的基准值。
在时刻t2，由于输出信号TIA_OUT仍然高于比较值Vref，因此，锁存电路6b的输出MOUTb成为L电平(反相信号/MOUTb的值成为H电平)。因此，AND电路ANDa、AND2a、AND3a和AND4a的输出全部成为L电平，成为选择信号MSWSa被选择、选择信号MSWSb未被选择、复位信号RET2a被解除、复位信号RET2b被复位的状态。
接着，在时刻t3，输出信号TIA_OUT高于比较值Vref，通过适当地调整跨阻放大器3的增益，锁存电路的输出值为时刻t2的原样。因此，选择信号MSWSa、MSWSb和复位信号RET2a、RET2b的状态与时刻t2时相同。
该状态被保持到在时刻t4输出信号TIA_OUT再次低于比较值Vref为止。接着，在时刻t4之后，根据输出信号TIA_OUT和比较值Vref的关系，进行时刻t1～t3所示的动作切换。
根据以上所示的结构，选择信号MSWSa和选择信号MSWSb处于相互反相的关系，因此，基准值生成电路12a和12b成为根据比较结果MOUTa、MOUTb、...的输出被交替使用的结构。
在此，虽然交替使用2个基准值生成电路12a和12b，但在利用多个基准值生成电路12a、12b、...的情况下，依次生成选择的信号即可。
此外，虽然明确记载了基准值生成电路12a、12b、...根据比较结果MOUTa、MOUTb、...的输出被复位的情况，但只要是可生成最佳的中间值的结构，可以为任意的结构。
在本实施方式中，图17所示的生成复位信号RET2a和RET2b的电路，使用了与选择信号MSWSa和MSWSb相同的结构，但只要是可生成相同定时的信号，则不限于此。
在此，作为控制电路7、9、10、15的结构例示出了图16、图17的结构，但只要是可如下地生成信号的结构，可以为任意的结构：根据来自外部的复位信号RET和多个锁存电路6a、6b、...的比较结果MOUTa、MOUTb、...，生成用于进行跨阻放大器3的增益调整的AGC信号20；分别输入到多个锁存电路6a、6b、...的复位信号RETa、RETb、...；分别输入到基准值生成电路12a、12b、...的复位信号RET2a、RET2b、...；以及对选择输出的开关MSWa、MSWb、...的选择信号MSWSa、MSWSb、...。
(第4实施方式)
接着，使用图13对本发明的接收电路的第4实施方式进行说明。
图13所示的本实施方式的接收电路，是在本发明的第1实施方式的结构的比较电路4(第一比较电路)中并联地追加了比较电路(第2比较电路)16，控制电路5根据这些比较电路4和6的比较结果输出用于进行跨阻放大器3的增益调整的AGC信号20的结构，所述比较电路16，输出某个所希望的基准值(第2比较值)VB2、和将跨阻放大器3的输出与基准值VB2比较后的比较结果。
在此，对于上述结构以外的结构，由于已经在第1实施方式中示出，因此省略相同部分的说明。
在此，说明上述结构。跨阻放大器3放大输入电流并输出。比较电路4，比较跨阻放大器3的调整后的增益的输出信号OUT、和设定为某个所希望的值的基准值(第1比较值)VB1，在输出信号OUT低于基准值VB1的情况下，从比较电路4输出表示输出信号OUT低于基准值VB1的信号。控制电路5保持比较信号，输出用于调整跨阻放大器3的增益的控制信号。由此，跨阻放大器3，利用通过控制信号调整后的增益放大输入电流并输出。并且，比较电路4，比较跨阻放大器3的调整后的增益的输出信号OUT、和设定为某个所希望的值的基准值VB1，在输出信号OUT低于基准值VB1的情况下，从比较电路4输出表示输出信号OUT低于基准值VB1的信号。这样，比较电路4持续进行比较直到跨阻放大器3的输出信号高于基准值VB1为止，控制电路5输出控制信号，持续调整跨阻放大器3的增益。
但在该方式中，当切换跨阻放大器3的增益时，输出振幅有可能过于急剧地减小。为此，本发明进一步用比较电路16比较跨阻放大器3的在调整后的增益的输出信号OUT、和设定为某个所希望的值的基准值VB2，并输出比较结果。而且，根据该结果，在跨阻放大器3的输出信号高于基准值VB2的情况下，认为跨阻放大器3的输出OUT的增益调整进行过度，增益调整前后的跨阻放大器3的输出振幅的变化过大，为了降低该增益，控制电路5输出用于进行跨阻放大器3的增益调整的AGC信号20来进行调整，以增大跨阻放大器3的增益。
但是，此时使用的比较电路4和比较电路16可以用相同的结构，也可以用不同的结构。
图23表示跨阻放大器3的输入信号IN、跨阻放大器3的输出信号OUT、和预先设定的预定的基准电压VB1、VB2的比较动作的时序图。在输出信号OUT低于基准电压VB1的时刻ta～te之间，将输出信号OUT的振幅调整得较小，以减小跨阻放大器3的增益。但当增益的调整量过大，以致输出信号OUT高于基准电压VB2时，增大跨阻放大器3的增益，以增大输出信号OUT的振幅(时刻tf)，持续进行调整直到跨阻放大器3的输出信号OUT在基准电压VB1、VB2之间为止。
另外，在图23中，按照每个H电平数据AGC功能进行动作，但也可以在任意的定时使AGC功能进行动作。
并且，在本实施方式中，与第1实施方式的情况相同地，通过对控制电路5使用复位信号RET，能够应对脉冲串信号等的不连续信号。
在上述第1～第4实施方式中说明了输入信号为光输入的情况，但本发明不限于此，对基于电流的输入信号也同样适用。
工业可利用性
本发明所涉及的接收电路和光接收电路，能够降低跨阻放大器的输出负载进行高速动作，并且，能够进行对应于宽动态范围的高精度的输出调整，通常适用于要求支持宽动态范围的信号输入的光通信用装置。

Claims (17)

1.一种接收电路，其特征在于，包括：
跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；
比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；以及
控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器，
上述控制电路包括：
多个锁存电路，保持从上述比较电路输出的上述比较结果；
控制信号生成电路，根据上述多个锁存电路的输出结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，发送给上述跨阻放大器；
上述每个锁存电路，通过被输入保持值复位信号成为非动作状态，通过依次解除上述保持值复位信号，成为依次保持从上述比较电路输出的上述比较结果的动作状态，
上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止。
2.一种接收电路，其特征在于，包括：
跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；
比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；以及
控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器，
上述控制电路包括：
多个锁存电路，保持从上述比较电路输出的上述比较结果；
控制信号生成电路，根据上述多个锁存电路的输出结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，发送给上述跨阻放大器；以及
复位信号生成电路，根据复位信号生成保持值复位信号，上述保持值复位信号，通过将上述保持值复位信号发送给上述多个锁存电路，使每个上述锁存电路成为非动作状态，通过依次对上述锁存电路解除发送，使上述锁存电路成为依次保持从上述比较电路输出的上述比较结果的动作状态，
上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止。
3.一种接收电路，其特征在于，包括：
跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；
比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；以及
控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器，
上述控制电路包括：
多个锁存电路，保持从上述比较电路输出的上述比较结果；以及
控制信号生成电路，根据上述多个锁存电路的输出结果和复位信号，生成用于进行上述跨阻放大器的增益调整的上述控制信号和分别输入到上述多个锁存电路的保持值复位信号，
上述每个锁存电路，接收由上述控制信号生成电路生成的上述保持值复位信号，自身的锁存电路成为非动作状态，通过自身的锁存电路所接收的发送依次被解除，成为依次保持从上述比较电路输出的上述比较结果的动作状态，
上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止。
4.根据权利要求1～3的任意一项所述的接收电路，其特征在于，
上述跨阻放大器包括具有增益调整功能的反相放大器。
5.根据权利要求1～3的任意一项所述的接收电路，其特征在于，
上述跨阻放大器，与内部具有的上述反相放大器并联地具有1个或者多个MOS晶体管，
通过切换上述MOS晶体管的导通或者截止，调整上述跨阻放大器的增益。
6.根据权利要求1～3的任意一项所述的接收电路，其特征在于，
上述跨阻放大器，与内部具有的上述反相放大器并联地具有由增益调整用反馈电阻和开关组成的1个或者多个串联电路，
通过切换上述开关，调整上述跨阻放大器的增益。
7.根据权利要求2所述的接收电路，其特征在于，
上述控制信号生成电路，根据上述多个锁存电路输出的上述比较结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，并且，在上述跨阻放大器的输出高于上述第1比较值时，对上述复位信号生成电路发送停止信号，保持该时刻的状态，不生成新的信号。
8.根据权利要求2所述的接收电路，其特征在于，
上述控制信号生成电路，根据上述多个锁存电路输出的上述比较结果，生成用于进行上述跨阻放大器的增益调整的上述控制信号，并且，在上述跨阻放大器的输出高于上述第1比较值时，对上述多个锁存电路发送停止信号，保持该时刻的状态，不进行新的锁存动作。
9.一种接收电路，其特征在于，包括：
跨阻放大器，由对输入电流进行放大的反相放大器和并联连接在上述反相放大器的输入输出之间的反馈电阻组成，通过控制信号进行增益调整；
比较电路，将为判断上述跨阻放大器的输出电平而设定的第1比较值和上述跨阻放大器的输出值进行比较，输出其比较结果；
控制电路，保持从上述比较电路输出的上述比较结果，并且，根据保持的上述比较结果生成上述控制信号，将所生成的上述控制信号发送到上述跨阻放大器；
基准值生成电路，接收上述跨阻放大器的上述输出值，生成该输出值的中间值；以及
差动放大电路，根据上述跨阻放大器的上述输出值和上述基准值生成电路的输出值，生成差动信号，
上述控制电路输出上述控制信号，以调整上述跨阻放大器的增益直到上述跨阻放大器的输出高于上述第1比较值为止，
上述基准值生成电路，通过被输入复位信号，对上述中间值进行初始化。
10.根据权利要求9所述的接收电路，其特征在于，
上述基准值生成电路包括：
并联连接的2个以上的中间值生成电路；以及
串联插在每个上述中间值生成电路和上述差动放大电路之间、有选择地将上述中间值生成电路连接到上述差动放大电路的开关，
在对串联连接的上述开关输入使该开关接通的信号时，将解除上述中间值的复位的中间值复位信号输入到上述中间值生成电路，当对上述开关输入使上述开关关断的信号时，输入进行上述中间值生成电路的复位的上述中间值复位信号。
11.根据权利要求10所述的接收电路，其特征在于，
上述控制电路，包括保持从上述比较电路输出的上述比较结果的多个锁存电路，
上述控制电路，通过向上述多个锁存电路发送保持值复位信号，使每个上述锁存电路成为非动作状态，此外，通过依次解除上述锁存电路的上述保持值复位信号，成为依次保持从上述比较电路输出的上述比较结果的动作状态，并且，根据上述多个锁存电路的输出值，生成向上述中间值生成电路输入的上述中间值复位信号、和使有选择地将上述中间值生成电路连接到上述差动放大电路的上述开关接通或者关断的信号。
12.根据权利要求11所述的接收电路，其特征在于，
上述控制电路包括控制信号生成电路，该控制信号生成电路，根据上述复位信号和上述多个锁存电路的输出值，依次解除对每个上述锁存电路发送的上述保持值复位信号，直到上述跨阻放大器的输出值高于上述第1比较值为止，并且，输出调整上述跨阻放大器的增益的上述控制信号，生成上述中间值复位信号和使上述开关接通或者关断的信号来切换选择上述中间值，此外，在上述跨阻放大器的输出值高于上述第1比较值时，不重新解除上述保持值复位信号。
13.根据权利要求10所述的接收电路，其特征在于，
上述控制电路，包括依次保持从上述比较电路输出的上述比较结果的移位寄存器电路，
上述控制电路，通过向上述移位寄存器电路发送上述复位信号，使上述移位寄存器电路成为非动作状态，此外，通过解除上述移位寄存器电路的上述复位信号，成为依次保持从上述比较电路输出的上述比较结果的动作状态，并且，根据被输入到上述控制电路的上述复位信号和上述寄存器电路的输出值，输出调整上述跨阻放大器的增益的上述控制信号，生成向上述中间值生成电路输入的上述中间值复位信号、和使有选择地将上述中间值生成电路连接到上述差动放大电路的上述开关接通或者关断的信号。
14.根据权利要求10所述的接收电路，其特征在于，
交替使用上述2个以上的中间值生成电路。
15.一种光接收电路，其特征在于，包括：
权利要求1～3和9的任意一项所述的接收电路；以及
对接收到的光的输入信号进行光电转换，将基于电流的电信号输入到上述接收电路的反相放大器的光接收元件。
16.根据权利要求1～3或9的任意一项所述的接收电路，其特征在于，
被输入到上述接收电路的上述输入电流是脉冲串信号。
17.根据权利要求15所述的光接收电路，其特征在于，
被输入到上述光接收电路的上述输入信号是脉冲串信号。
CNB2005800343373A 2004-09-07 2005-08-29 接收电路及光接收电路 Expired - Fee Related CN100546175C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP259380/2004 2004-09-07
JP2004259380 2004-09-07

Publications (2)

Publication Number Publication Date
CN101036291A CN101036291A (zh) 2007-09-12
CN100546175C true CN100546175C (zh) 2009-09-30

Family

ID=36036252

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800343373A Expired - Fee Related CN100546175C (zh) 2004-09-07 2005-08-29 接收电路及光接收电路

Country Status (4)

Country Link
US (1) US7809285B2 (zh)
JP (1) JP4682142B2 (zh)
CN (1) CN100546175C (zh)
WO (1) WO2006027965A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550712B2 (ja) * 2005-10-17 2010-09-22 ルネサスエレクトロニクス株式会社 受光回路
JP4935422B2 (ja) * 2007-02-28 2012-05-23 株式会社日立製作所 前置増幅器およびそれを用いた光受信装置
DE102007030172A1 (de) * 2007-06-27 2009-01-15 Forschungszentrum Jülich GmbH Strommessgerät mit hoher Dynamik und kleiner Zeitkonstante
KR100972033B1 (ko) * 2008-08-13 2010-07-23 한국전자통신연구원 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기
CN101651497B (zh) * 2008-08-13 2013-10-09 华为技术有限公司 光接收机增益控制方法和的光接收装置
US20100150561A1 (en) * 2008-12-12 2010-06-17 Seung-Hyun Cho Optical receiver, optical line terminal and method of recovering received signals
US8278909B2 (en) 2009-07-16 2012-10-02 Mks Instruments, Inc. Wide-dynamic range electrometer with a fast response
KR101310904B1 (ko) * 2009-11-30 2013-09-25 한국전자통신연구원 버스트 모드 수신기 및 타이밍 제어 방법
CN103644926A (zh) * 2013-12-16 2014-03-19 上海华魏光纤传感技术有限公司 光信号采集系统
JP6426406B2 (ja) * 2014-08-29 2018-11-21 株式会社東芝 光受信回路および光結合装置
JP6461652B2 (ja) * 2015-03-09 2019-01-30 株式会社東芝 トランスインピーダンス回路
WO2020225893A1 (ja) * 2019-05-08 2020-11-12 日本電信電話株式会社 トランスインピーダンスアンプ
CN110890924B (zh) * 2019-11-21 2022-10-14 武汉光谷信息光电子创新中心有限公司 一种调整方法、装置及计算机存储介质
CN111600659B (zh) * 2020-04-30 2021-06-22 珠海格力电器股份有限公司 一种光接收电路
KR102478263B1 (ko) * 2020-12-22 2022-12-15 고려대학교 산학협력단 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템
CN113517874B (zh) * 2021-07-12 2023-06-23 江苏科大亨芯半导体技术有限公司 用于跨阻放大器的快速响应自动增益控制电路
CN113702947A (zh) * 2021-08-09 2021-11-26 北京一径科技有限公司 一种跨阻放大器、光接收装置及激光雷达接收器
WO2023020680A1 (en) * 2021-08-16 2023-02-23 Huawei Technologies Co., Ltd. Sequential burst-mode automatic gain/offset control system for transimpedance amplifiers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232877A (ja) * 1996-02-23 1997-09-05 Sumitomo Electric Ind Ltd 光通信用前置増幅器
JP3405388B2 (ja) * 1997-04-04 2003-05-12 住友電気工業株式会社 光通信用前置増幅器
JP2000151290A (ja) * 1998-11-05 2000-05-30 Nec Corp 初段増幅回路
JP2000315923A (ja) * 1999-04-30 2000-11-14 Nec Corp バースト光受信回路
JP2001211040A (ja) * 2000-01-26 2001-08-03 Fujitsu Ltd デジタル信号増幅回路及び光受信回路
JP3893969B2 (ja) * 2001-12-28 2007-03-14 日本電気株式会社 光受信装置
JP3851889B2 (ja) * 2003-05-29 2006-11-29 株式会社東芝 可変電流分割回路

Also Published As

Publication number Publication date
US7809285B2 (en) 2010-10-05
US20080056732A1 (en) 2008-03-06
JPWO2006027965A1 (ja) 2008-05-08
WO2006027965A1 (ja) 2006-03-16
CN101036291A (zh) 2007-09-12
JP4682142B2 (ja) 2011-05-11

Similar Documents

Publication Publication Date Title
CN100546175C (zh) 接收电路及光接收电路
US8165478B2 (en) Optical receiver
EP1746725B1 (en) Signal amplifying circuit
US7218865B2 (en) Burst-mode optical receiver of differential output structure
US5952883A (en) Circuit arrangement for amplifying an electrical signal converted from an optical signal
EP1394938B1 (en) System including a gain switching circuit and method of switching gain of pre-amplifier
JP2000315923A (ja) バースト光受信回路
JP4593467B2 (ja) 前置増幅器の利得切り替え回路
US8301038B2 (en) Electronic circuit and communication system
JP4597718B2 (ja) バースト光受信回路
JP2017041670A (ja) 増幅回路
JP4659744B2 (ja) レーザドライバ回路
JP4397406B2 (ja) 受信回路および２値信号生成回路
JPH06334609A (ja) バーストモードディジタル受信器
JP2012147312A (ja) 半導体集積回路、増幅器および光モジュール
JP2001211040A (ja) デジタル信号増幅回路及び光受信回路
WO2020225893A1 (ja) トランスインピーダンスアンプ
JPH06216854A (ja) 光受信回路
JP2010081493A (ja) バーストモード自動利得制御回路
JP2531922B2 (ja) 単極性符号・双極性符号変換回路
JPH06315011A (ja) 光受信回路
JP3906693B2 (ja) 光受信差動回路および光受信装置
JP2003179473A (ja) 光素子駆動回路
JP2003198297A (ja) 差動入力回路
JP2001148667A (ja) 光送信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20170829