JP4597718B2 - バースト光受信回路 - Google Patents
バースト光受信回路 Download PDFInfo
- Publication number
- JP4597718B2 JP4597718B2 JP2005067388A JP2005067388A JP4597718B2 JP 4597718 B2 JP4597718 B2 JP 4597718B2 JP 2005067388 A JP2005067388 A JP 2005067388A JP 2005067388 A JP2005067388 A JP 2005067388A JP 4597718 B2 JP4597718 B2 JP 4597718B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- burst optical
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
以上のような観点から、前段部分の光受信回路には信号が無入力時にノイズなどに反応して誤ってハイレベル出力を出さないように種々の工夫が提案されている。
本発明は、このような課題に鑑みてなされたものであり、バースト信号が無入力時に不要な信号出力を行わず、また後段回路への信号出力の先頭からDuty誤差の少ない信号出力を実現できるバースト光受信回路を提供することを目的とする。
上記説明はフリップフロップを1つとした場合であるが、フリップフロップをシフトレジスタ構成で追加接続することでマスク信号が解除されるタイミングを遅らせることも可能である。
この構成におけるマスク信号発生回路にリセット信号が入力されるとする。まず前述の請求項2のマスク信号発生回路の場合には、信号検出回路の出力が初期化されると伴に信号の有無を判定中の状態となり、タイマー回路も初期化されると伴にタイマー動作開始信号待ちの停止状態となる。さらにフリップフロップの出力も初期化され、マスク信号を出力した状態となる。前述の請求項3のマスク信号発生回路の場合には、フリップフロップの出力が初期化され、マスク信号を出力した状態となる。
このように、バースト光信号に先立って入力されるリセット信号がある場合には、マスク発生回路にリセット端子を設け入力することで、バーストフレーム毎にマスク信号発生回路の初期状態を簡単に作りだせるため、回路規模を小さくすることが容易となる。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係るバースト光受信回路の構成を示す図である。
図1に示すバースト光受信回路は、PD(受光素子)10から出力された入力電流信号Iinを出力電圧V0に変換するプリアンプ11と、プリアンプ11の出力V0を入力として適正な閾値レベルを設定し、この閾値を基準に入力信号を増幅する自動閾値調整回路12と、自動閾値調整回路12の出力をさらに増幅してディジタル信号もしくは擬似ディジタル信号化し出力(正転出力VLP,反転出力VLN)するリミッタ回路13と、リミッタ回路13の出力と内部で発生したローレベル出力をマスク信号Vmにより切り換えて出力する出力制御回路14と、マスク信号Vmを発生して出力するマスク信号発生回路15とを備えて構成されている。
さらに、マスク信号発生回路15にはリセット信号Resetが入力されており、内部ではフリップフロップ22及び24とタイマー回路23に入力され、リセット信号Resetの入力により各回路22〜24が初期状態に戻るようになっている。
プリアンプ11には自動利得調整機能がなく、また自動閾値調整回路12はバースト光信号の「H」パルス1個で閾値を調整できる回路を想定している。以下、図1及び図2に基づき動作の説明を行う。尚、図2では差動出力の正転出力VLP及びVOPのみ示し、反転出力VLN及びVONは省略している。
自動閾値調整回路12は、入力された出力電圧V0の振幅値より閾値REFを決定し、閾値REFを基準に入力信号を増幅する。この増幅された出力(本実施の形態では差動出力としている。)はリミッタ回路13に入力され、さらに増幅され、ディジタル信号もしくは擬似ディジタル信号化された出力VLP及びVLNを出力する。この出力VLP及びVLNは出力制御回路14に、出力VLNはフリップフロップ24のクロック端子に入力される。
このため信号検出回路20で信号入力有りと判定されてからタイマー回路23によって適切な遅延を作り2個目の「H」から出力するように、マスク信号Vmの停止を制御する。ただし「H」期間の途中でマスク信号Vmが停止すると、「H」期間の短い信号が出力VOPおよびVONに出力されることになり、Duty誤差のある信号を送出することになる。これを避けるためにフリップフロップ24は、タイマー回路23の出力Vm1が「H」になった後、初めてリミッタ回路13の出力VLP(VLNは逆極性となる)が「H」から「L」になったタイミングでマスク信号Vmを「L」から「H」にしてマスク解除を行う。
通常、フリップフロップ24の出力変化や出力制御回路14の出力切り換え動作には、遅延が生じる。本実施の形態の回路では、リミッタ回路13の出力VLPが「H」から「L」になったタイミングでマスク信号Vmを停止する制御を行うため、発生する遅延がデータ1ビット期間内(「L」である期間内)であれば、「L」データの次の「H」データ先頭部分を回路の動作遅延により出力しないという問題は生じない。言い換えれば、本回路は信号出力に回路の動作遅延起因のDuty誤差を含まない特徴がある。
なお、本実施の形態では自動閾値調整回路12がバースト光信号の「H」パルス1個の期間で閾値を調整できるという想定をしているが、本発明の回路はそれに限定されることはない。自動閾値調整回路がバースト光信号の「H」パルス2個以上必要とする場合は、タイマー回路23のカウント時間を増やすか、フリップフロップ24を1つではなくシフトレジスタのように複数段構成にしてマスク期間を調整することによって対応可能である。
図3は、本発明の第2の実施の形態に係るバースト光受信回路の構成を示す図である。この図3において、受光素子10から出力された入力電流信号Iinを出力電圧V0に変換すると共に、出力電圧値が設定値を超える場合には自動的に利得調整する(AGC)機能を備えたプリアンプ16と、プリアンプ16が自動利得調整を終了すると終了したことを知らせる制御信号Vatcを出力し、プリアンプ16の出力V0と制御信号Vatcを入力として適正な閾値レベルを設定し、この閾値を基準に入力信号V0を増幅する自動閾値調整回路17と、自動閾値調整回路17の出力をさらに増幅してディジタル信号もしくは擬似ディジタル信号化して出力(正転出力VLP,反転出力VLN)するリミッタ回路13と、リミッタ回路13の出力と内部で発生したローレベル出力をマスク信号Vmにより切り換えて出力する出力制御回路14と、マスク信号Vmを発生して出力するマスク信号発生回路15−1とを備えて構成されている。
第2の実施の形態で示したプリアンプ16の自動利得調整機能は、バースト光信号の「H」パルス1個で出力電圧値の判定と利得切り換えができ、利得切り換え終了後に適切なタイミングで制御信号Vatcを出力できる回路とした。
また自動閾値調整回路17は、プリアンプ16からの制御信号Vatcが入力された後、バースト光信号の「H」パルス1個で閾値を調整できる回路である。以下、図3及び図4に基づき動作の説明を行う。尚、図4では差動出力の正転出力VLP及びVOPのみ示し、反転出力VLN及びVONは省略している。
また、本発明を用いない時の出力信号はリミッタ回路13の出力VLP,VLNとなるため、図4から明らかなように、不定状態や「H」が長いデータが出力される可能性があるため、次段回路の誤動作を誘発しやすい。
なお、第1及び第2の実施の形態とも回路説明の中でフリップフロップを用いるように説明してきたが、ラッチ素子でも本発明の動作を実現可能である。
11 プリアンプ
12、17 自動閾値調整回路
13 リミッタ回路
14 出力制御回路
15,15−1 マスク信号発生回路
16 AGC機能付きプリアンプ
20 信号検出回路
21 コンパレータ
22,24,25 フリップフロップ
23 タイマー回路
Iin 入力信号電流
Reset リセット信号
V1 基準電圧
Vatc プリアンプからの制御信号
Vm マスク信号
Vm1 タイマー回路の出力電圧
Vs 信号検出回路の出力(フリップフロップの出力)
VLP,VLN リミッタ回路の出力電圧(差動出力)
VOP,VON 出力制御回路の出力電圧(差動出力)
V0 プリアンプの出力電圧
VCC 電源電圧
VSS グランド電圧
Claims (4)
- バースト光信号の受信処理を行うバースト光受信回路において、
前記バースト光信号が無信号期間、および、当該無信号期間に続く期間であって前記バースト光信号が入力されてから前記バースト光信号の受信処理を行う過程で生成される出力信号が安定するまでの経過期間、はマスク信号を出力するマスク信号発生回路と、
前記マスク信号が入力されている間は前記出力信号の代わりに適正な無信号レベルを出力する出力制御回路と、
を備え、
前記マスク信号発生回路は、前記バースト光信号が入力されてから所定時間経過後の当該バースト光信号がローレベルである期間に、前記マスク信号の出力を停止し、
前記出力制御回路は、前記マスク信号の出力停止後に、前記適正な無信号レベルの代わりに前記出力信号を出力することを特徴とするバースト光受信回路。 - 前記マスク信号発生回路は、前記バースト光信号の有無を判定する信号検出回路と、
前記バースト光信号が検出された時の前記信号検出回路の出力を動作開始信号として前記マスク信号の出力を停止させるまでの時間をカウントするタイマー回路と、
前記マスク信号を出力するフリップフロップとを備え、
前記フリップフロップのデータ端子及びクロック端子に前記タイマー回路の出力端子及び増幅された前記バースト光信号出力端子がそれぞれ接続されていることを特徴とする請求項1記載のバースト光受信回路。 - 前記マスク信号発生回路は、前記マスク信号を出力するフリップフロップを備え、
前記フリップフロップのデータ端子に、前記バースト光信号に応じた信号が入力される自動閾値調整回路の動作制御信号が接続され、前記フリップフロップのクロック端子に、前記自動閾値調整回路で増幅された前記バースト光信号の出力端子が接続されていることを特徴とする請求項1記載のバースト光受信回路。 - 前記マスク信号発生回路を構成する各回路は、リセット端子を有し、前記バースト光信号の入力前に当該リセット端子に入力されるリセット信号により初期化されることを特徴とする請求項2または3に記載のバースト光受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067388A JP4597718B2 (ja) | 2005-03-10 | 2005-03-10 | バースト光受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067388A JP4597718B2 (ja) | 2005-03-10 | 2005-03-10 | バースト光受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006254061A JP2006254061A (ja) | 2006-09-21 |
JP4597718B2 true JP4597718B2 (ja) | 2010-12-15 |
Family
ID=37094072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067388A Expired - Fee Related JP4597718B2 (ja) | 2005-03-10 | 2005-03-10 | バースト光受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4597718B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4768570B2 (ja) * | 2006-10-02 | 2011-09-07 | Necエンジニアリング株式会社 | 光通信装置および送受信レベル制御方法 |
JP5019103B2 (ja) * | 2006-12-26 | 2012-09-05 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
JP5013321B2 (ja) * | 2008-02-04 | 2012-08-29 | 日本電気株式会社 | 光バースト受信器及び方法 |
JP2010166404A (ja) | 2009-01-16 | 2010-07-29 | Hitachi Ltd | バースト受信回路 |
WO2021038716A1 (ja) * | 2019-08-27 | 2021-03-04 | 三菱電機株式会社 | 受信装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0430774B2 (ja) * | 1983-08-19 | 1992-05-22 | ||
JPH10210087A (ja) * | 1997-01-17 | 1998-08-07 | Fujitsu Ltd | バースト信号受信回路 |
-
2005
- 2005-03-10 JP JP2005067388A patent/JP4597718B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0430774B2 (ja) * | 1983-08-19 | 1992-05-22 | ||
JPH10210087A (ja) * | 1997-01-17 | 1998-08-07 | Fujitsu Ltd | バースト信号受信回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006254061A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4261514B2 (ja) | バースト先頭検出回路 | |
CN100546175C (zh) | 接收电路及光接收电路 | |
JP2010093353A (ja) | 光受信器 | |
JP3813943B2 (ja) | バーストモード光受信機の判別しきい値制御装置 | |
KR102332993B1 (ko) | 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기 | |
JP5864025B2 (ja) | バースト光受信器、バースト光受信器のapdのバイアス電圧制御方法 | |
JP2008211702A (ja) | 前置増幅器およびそれを用いた光受信装置 | |
JP4597718B2 (ja) | バースト光受信回路 | |
US20110026921A1 (en) | Systems and Methods for Transferring Single-Ended Burst Signal Onto Differential Lines, Especially for Use in Burst-Mode Receiver | |
JPH06232917A (ja) | デジタルデータ受信機 | |
JP2003318680A (ja) | 差動出力型バーストモード光受信機 | |
JP6661057B1 (ja) | リミッティング増幅回路 | |
KR100640413B1 (ko) | 버스트모드 광 수신기 | |
US8144813B2 (en) | Receiving method and receiving circuit | |
US7330670B2 (en) | Bottom level detection device for burst mode optical receiver | |
KR100554163B1 (ko) | 수신된 광신호의 소광비 특성을 고려한 버스트 모드 광수신장치 | |
JPH07303119A (ja) | サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器 | |
US6989717B2 (en) | Circuit and method for switching gains of preamplifier | |
KR100703428B1 (ko) | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 | |
JP2009044228A (ja) | 光受信回路 | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
KR100601048B1 (ko) | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 | |
JP2010166404A (ja) | バースト受信回路 | |
JP4045223B2 (ja) | 利得切替方式によるバースト光受信装置 | |
JP4691128B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4597718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |