JP3405388B2 - 光通信用前置増幅器 - Google Patents
光通信用前置増幅器Info
- Publication number
- JP3405388B2 JP3405388B2 JP08692397A JP8692397A JP3405388B2 JP 3405388 B2 JP3405388 B2 JP 3405388B2 JP 08692397 A JP08692397 A JP 08692397A JP 8692397 A JP8692397 A JP 8692397A JP 3405388 B2 JP3405388 B2 JP 3405388B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- effect transistor
- output
- gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Optical Communication System (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光通信用前置増幅
器に関し、特に、トランスインピーダンス型光通信用前
置増幅器に関する。
器に関し、特に、トランスインピーダンス型光通信用前
置増幅器に関する。
【０００２】
【従来の技術】光通信用の受信器は、ネットワークノー
ドインターフェースの世界標準であるＳＤＨ（新同期ハ
イラーキ：Synchronous Digital Hierachy）に対応し
た各種伝送装置び適用させる必要がある。そのため、こ
の光受信機の特性を左右する前置増幅器は低雑音でかつ
広ダイナミックレンジであることが要求される。このよ
うな従来の光通信用前置増幅器としては、例えば、特開
平５ー３０４４２２号公報に開示された技術がある。
ドインターフェースの世界標準であるＳＤＨ（新同期ハ
イラーキ：Synchronous Digital Hierachy）に対応し
た各種伝送装置び適用させる必要がある。そのため、こ
の光受信機の特性を左右する前置増幅器は低雑音でかつ
広ダイナミックレンジであることが要求される。このよ
うな従来の光通信用前置増幅器としては、例えば、特開
平５ー３０４４２２号公報に開示された技術がある。
【０００３】
【発明が解決しようとする課題】図７は、このような光
通信用前置増幅器の概略回路図である。光ファイバから
光入力を受けて電流に変換する受光素子ＰＤと、この電
流を入力に受ける増幅回路９１０と、この増幅回路９１
０の出力から入力に負帰還をかけるトランスインピーダ
ンス回路９２０と、増幅回路９１０の出力を受けてトラ
ンスインピーダンス回路内の電界効果トランジスタ（Ｆ
ＥＴ）のゲート制御するソースフォロア回路９５０とか
らなる。増幅回路９１０はソース接地型の増幅回路であ
り、ＦＥＴ９１１が駆動トランジスタであって、抵抗９
１３とこれと並列して接続されるＦＥＴ９１５との合成
等価抵抗の値が負荷となる。トランスインピーダンス回
路９２０は、抵抗９２１とＦＥＴ９２３の並列合成等価
抵抗の値を有する。ソースフォロア回路９５０は、ＦＥ
Ｔ９０１のソース側に直列して接続される抵抗９５３と
９５５との間から出力を取り出し、これをトランジスタ
インピーダンス回路９２０内のＦＥＴ９２３のゲートへ
接続する。
通信用前置増幅器の概略回路図である。光ファイバから
光入力を受けて電流に変換する受光素子ＰＤと、この電
流を入力に受ける増幅回路９１０と、この増幅回路９１
０の出力から入力に負帰還をかけるトランスインピーダ
ンス回路９２０と、増幅回路９１０の出力を受けてトラ
ンスインピーダンス回路内の電界効果トランジスタ（Ｆ
ＥＴ）のゲート制御するソースフォロア回路９５０とか
らなる。増幅回路９１０はソース接地型の増幅回路であ
り、ＦＥＴ９１１が駆動トランジスタであって、抵抗９
１３とこれと並列して接続されるＦＥＴ９１５との合成
等価抵抗の値が負荷となる。トランスインピーダンス回
路９２０は、抵抗９２１とＦＥＴ９２３の並列合成等価
抵抗の値を有する。ソースフォロア回路９５０は、ＦＥ
Ｔ９０１のソース側に直列して接続される抵抗９５３と
９５５との間から出力を取り出し、これをトランジスタ
インピーダンス回路９２０内のＦＥＴ９２３のゲートへ
接続する。
【０００４】このような前置増幅回路は、ＰＤに光が入
射すると光電電流が発生し、この電流を電圧変換して出
力する。ソースフォロア回路９５０は、入力パワーに応
じてトランスインピーダンス回路９２０のＦＥＴのゲー
ト電圧を変化させて、帰還抵抗値を変更することにより
信号強度に応じて変換利得を変えて、広ダイナミックレ
ンジを確保している。
射すると光電電流が発生し、この電流を電圧変換して出
力する。ソースフォロア回路９５０は、入力パワーに応
じてトランスインピーダンス回路９２０のＦＥＴのゲー
ト電圧を変化させて、帰還抵抗値を変更することにより
信号強度に応じて変換利得を変えて、広ダイナミックレ
ンジを確保している。
【０００５】このような光通信用前置増幅器は、光ファ
イバの一端に結合された信号受信部において、光ファイ
バの他端に結合された信号送出部からの信号を受光素子
で電流に変換した後に、この電流を電圧に変換する電流
／電圧変換回路として使用されている。
イバの一端に結合された信号受信部において、光ファイ
バの他端に結合された信号送出部からの信号を受光素子
で電流に変換した後に、この電流を電圧に変換する電流
／電圧変換回路として使用されている。
【０００６】しかし、このような光通信用前置増幅器で
は、次のような不具合があった。
は、次のような不具合があった。
【０００７】光信号の送出側では、送出信号に基づいて
レーザダイオード電流を注入してレーザ光を発信させ、
この光をレンズを介して光ファイバへ送り出す。この
際、レーザ光は、レンズあるいは光ファイバの端面等で
反射する。この反射光がレーザダイオードに戻ると、こ
の戻り光を種にして信号がないにもかかわらずレーザ光
が出射され、この光もノイズ光として光ファイバへ送り
出される。このノイズ光の強度は大きくないが、受光部
では電流／電圧変換されて出力にも現れる。特に、従来
の光通信用前置増幅器では、信号が弱い時には高利得の
特性を有し、かつその利得特性の変化はデータ信号周波
数にも追随するものであったため、このノイズ光も強度
が弱いにもかかわらず高い増幅度で増幅されてしまい、
データ信号とみなされてしまっていた。
レーザダイオード電流を注入してレーザ光を発信させ、
この光をレンズを介して光ファイバへ送り出す。この
際、レーザ光は、レンズあるいは光ファイバの端面等で
反射する。この反射光がレーザダイオードに戻ると、こ
の戻り光を種にして信号がないにもかかわらずレーザ光
が出射され、この光もノイズ光として光ファイバへ送り
出される。このノイズ光の強度は大きくないが、受光部
では電流／電圧変換されて出力にも現れる。特に、従来
の光通信用前置増幅器では、信号が弱い時には高利得の
特性を有し、かつその利得特性の変化はデータ信号周波
数にも追随するものであったため、このノイズ光も強度
が弱いにもかかわらず高い増幅度で増幅されてしまい、
データ信号とみなされてしまっていた。
【０００８】また、トランスインピーダンス型の光通信
用前置増幅器では、入力信号を電圧変換した後の電圧値
に応じて帰還抵抗値を変化させるている。このため、大
振幅の信号が入力すると、増幅器の利得が小さくなり帯
域が高周波側にのびて位相余裕が十分でなくなり、つい
には正帰還がかかり発振してしまう。
用前置増幅器では、入力信号を電圧変換した後の電圧値
に応じて帰還抵抗値を変化させるている。このため、大
振幅の信号が入力すると、増幅器の利得が小さくなり帯
域が高周波側にのびて位相余裕が十分でなくなり、つい
には正帰還がかかり発振してしまう。
【０００９】従って、本発明の目的は、入力光パワーの
平均値に応じて電流電圧変換利得を変更できるようにし
て、信号と時間的規則性があるノイズを除去できるトラ
ンスインピーダンス型の光通信用前置増幅器を提供する
こと、また大信号が入力されたときでも発振を起こしに
くいトランスインピーダンス型の光通信用前置増幅器を
提供することにある。
平均値に応じて電流電圧変換利得を変更できるようにし
て、信号と時間的規則性があるノイズを除去できるトラ
ンスインピーダンス型の光通信用前置増幅器を提供する
こと、また大信号が入力されたときでも発振を起こしに
くいトランスインピーダンス型の光通信用前置増幅器を
提供することにある。
【００１０】
【課題を解決するための手段】そこで、本発明は次のよ
うな構成とした。
うな構成とした。
【００１１】本発明に係る光通信用前置増幅器は、出力
と、入力光を受ける受光素子の光電変換により発生され
る光電電流を受ける入力と、入力にゲートが接続される
駆動用電界効果トランジスタを含むソース接地型増幅部
とを有する増幅回路、帰還抵抗と、帰還抵抗の一端にド
レインが結合され、且つ他端にソースが結合される帰還
用電界効果トランジスタとを有するトランスインピーダ
ンス型の帰還回路、を有し、増幅回路の出力に光電電流
に対応する電圧波形を出力する電流／電圧変換回路と、
電流／電圧変換回路の出力の電圧波形から光入力パワー
の平均値を検出し、この平均値に応じた電圧を発生する
パワー検出回路と、電流／電圧変換回路の出力およびパ
ワー検出回路の出力に応じて、帰還用電界効果トランジ
スタのゲートを制御して、増幅回路の利得を変化させる
帰還制御回路と、を備える。
と、入力光を受ける受光素子の光電変換により発生され
る光電電流を受ける入力と、入力にゲートが接続される
駆動用電界効果トランジスタを含むソース接地型増幅部
とを有する増幅回路、帰還抵抗と、帰還抵抗の一端にド
レインが結合され、且つ他端にソースが結合される帰還
用電界効果トランジスタとを有するトランスインピーダ
ンス型の帰還回路、を有し、増幅回路の出力に光電電流
に対応する電圧波形を出力する電流／電圧変換回路と、
電流／電圧変換回路の出力の電圧波形から光入力パワー
の平均値を検出し、この平均値に応じた電圧を発生する
パワー検出回路と、電流／電圧変換回路の出力およびパ
ワー検出回路の出力に応じて、帰還用電界効果トランジ
スタのゲートを制御して、増幅回路の利得を変化させる
帰還制御回路と、を備える。
【００１２】このように、パワー検出回路では、電流／
電圧変換回路の出力の電圧波形から光入力パワーの平均
値、つまり電圧波形の時間的な積分値を検出するので、
本来の信号と時間的規則性をもって入力光に含まれる低
パワーノイズは平均化されて平均値にほとんど寄与しな
くなる。このため、この平均値に応じた電圧として本来
の信号に応じた電圧が発生される。更に、この電圧およ
び電流／電圧変換回路の出力電圧によって、帰還制御回
路の帰還用電界効果トランジスタのゲートを制御するの
で、入力光パワーに応じて等価帰還抵抗値を変更し広い
ダイナミックレンジを確保できる。一方、信号の入力パ
ワーが増加あるいは減少すると、光入力パワーの平均値
もそれに応じて増加し、あるいは減少するので、光入力
パワーに応じて等価帰還抵抗値を変化させることができ
る。本発明の光通信用前置増幅器では、増幅回路は、ソ
ース接地増幅部の後段に配置されるソースフォロア部を
更に有するようにしてもよい。
電圧変換回路の出力の電圧波形から光入力パワーの平均
値、つまり電圧波形の時間的な積分値を検出するので、
本来の信号と時間的規則性をもって入力光に含まれる低
パワーノイズは平均化されて平均値にほとんど寄与しな
くなる。このため、この平均値に応じた電圧として本来
の信号に応じた電圧が発生される。更に、この電圧およ
び電流／電圧変換回路の出力電圧によって、帰還制御回
路の帰還用電界効果トランジスタのゲートを制御するの
で、入力光パワーに応じて等価帰還抵抗値を変更し広い
ダイナミックレンジを確保できる。一方、信号の入力パ
ワーが増加あるいは減少すると、光入力パワーの平均値
もそれに応じて増加し、あるいは減少するので、光入力
パワーに応じて等価帰還抵抗値を変化させることができ
る。本発明の光通信用前置増幅器では、増幅回路は、ソ
ース接地増幅部の後段に配置されるソースフォロア部を
更に有するようにしてもよい。
【００１３】このように、ソース接地増幅部の後段にソ
ースフォロア部を設ければ、このソースフォロア段もソ
ース接地増幅部の出力と同相で変化し、また出力インピ
ーダンスも低くできる。したがって、ソースフォロア部
の出力を増幅器の出力をすることができる。
ースフォロア部を設ければ、このソースフォロア段もソ
ース接地増幅部の出力と同相で変化し、また出力インピ
ーダンスも低くできる。したがって、ソースフォロア部
の出力を増幅器の出力をすることができる。
【００１４】本発明の光通信用前置増幅器では、帰還制
御回路は、増幅回路の出力をゲートに受ける第１の電界
効果トランジスタと、パワー検出回路の出力をゲートに
受ける第２の電界効果トランジスタと、第１の電界効果
トランジスタのソースおよび第２の電界効果トランジス
タのドレイン間に配置される抵抗と、を備えるソースフ
ォロア回路であって、抵抗と第２の電界効果トランジス
タのドレインとの間から出力を引き出し、この出力によ
り帰還用電界効果トランジスタのゲートを制御するよう
にしてもよい。
御回路は、増幅回路の出力をゲートに受ける第１の電界
効果トランジスタと、パワー検出回路の出力をゲートに
受ける第２の電界効果トランジスタと、第１の電界効果
トランジスタのソースおよび第２の電界効果トランジス
タのドレイン間に配置される抵抗と、を備えるソースフ
ォロア回路であって、抵抗と第２の電界効果トランジス
タのドレインとの間から出力を引き出し、この出力によ
り帰還用電界効果トランジスタのゲートを制御するよう
にしてもよい。
【００１５】このように、第２の電界効果トランジスタ
のゲートにパワー検出回路の出力を接続すると、信号強
度が負の方向に大きくなるにつれ、その平均値電位が低
下する。すなわち、第２の電界効果トランジスタのゲー
ト電圧が低下し、この電界効果トランジスタで決定され
る電流値が小さくなる。したがって、第２の電界効果ト
ランジスタのドレインに接続される抵抗での電圧降下量
が小さくなり、帰還制御回路の入出力電位差が小さくな
る。この入出力電位差はすなわち、帰還用電界効果トラ
ンジスタのゲート・ソース間電圧であるので、信号強度
が大きくなるとこの帰還用電界効果トランジスタのドレ
イン・ソース間抵抗が小さくなり、等価トランスインピ
ーダンスを低下させることが可能となる。
のゲートにパワー検出回路の出力を接続すると、信号強
度が負の方向に大きくなるにつれ、その平均値電位が低
下する。すなわち、第２の電界効果トランジスタのゲー
ト電圧が低下し、この電界効果トランジスタで決定され
る電流値が小さくなる。したがって、第２の電界効果ト
ランジスタのドレインに接続される抵抗での電圧降下量
が小さくなり、帰還制御回路の入出力電位差が小さくな
る。この入出力電位差はすなわち、帰還用電界効果トラ
ンジスタのゲート・ソース間電圧であるので、信号強度
が大きくなるとこの帰還用電界効果トランジスタのドレ
イン・ソース間抵抗が小さくなり、等価トランスインピ
ーダンスを低下させることが可能となる。
【００１６】本発明に係る光通信用前置増幅器では、出
力と、入力光を受ける受光素子の光電変換により発生さ
れる光電電流を受ける入力と、入力にゲートが接続され
る駆動用電界効果トランジスタを含むソース接地型増幅
部とを有する増幅回路、帰還抵抗と、帰還抵抗の一端に
ドレインが結合され、且つ他端にソースが結合される帰
還用電界効果トランジスタとを有するトランスインピー
ダンス型の帰還回路、を有し、増幅回路の出力に光電電
流に対応する電圧波形を出力する電流／電圧変換回路
と、電流／電圧変換回路の出力に応じて帰還用電界効果
トランジスタのゲートを制御し、電流／電圧変換回路の
利得を変化させる帰還制御回路と、を備える光通信用前
置増幅器であって、増幅回路は、駆動用電界効果トラン
ジスタと負荷との間に直列して結合されるゲート接地さ
れた負荷用電界効果トランジスタと、この負荷用電界効
果トランジスタのゲートに接続される抵抗体と、抵抗体
の負荷用電界効果トランジスタのゲート側にあるキャパ
シタと、を有する。
力と、入力光を受ける受光素子の光電変換により発生さ
れる光電電流を受ける入力と、入力にゲートが接続され
る駆動用電界効果トランジスタを含むソース接地型増幅
部とを有する増幅回路、帰還抵抗と、帰還抵抗の一端に
ドレインが結合され、且つ他端にソースが結合される帰
還用電界効果トランジスタとを有するトランスインピー
ダンス型の帰還回路、を有し、増幅回路の出力に光電電
流に対応する電圧波形を出力する電流／電圧変換回路
と、電流／電圧変換回路の出力に応じて帰還用電界効果
トランジスタのゲートを制御し、電流／電圧変換回路の
利得を変化させる帰還制御回路と、を備える光通信用前
置増幅器であって、増幅回路は、駆動用電界効果トラン
ジスタと負荷との間に直列して結合されるゲート接地さ
れた負荷用電界効果トランジスタと、この負荷用電界効
果トランジスタのゲートに接続される抵抗体と、抵抗体
の負荷用電界効果トランジスタのゲート側にあるキャパ
シタと、を有する。
【００１７】このように、増幅回路において、駆動用電
界効果トランジスタの負荷との間に直列して結合される
負荷用電界効果トランジスタを設けて、この電界効果ト
ランジスタのゲートとバイアス源との間に抵抗体を接続
すると共に、このゲート側にキャパシタンスがあるよう
にした。このため、光入力が大きくなりトランスインピ
ーダンス回路の等価帰還抵抗が小さくなること等により
変換利得が小さくなっても、抵抗体とキャパシタンスに
より規定される時定数に応じて電流／電圧変換回路の帯
域が抑えられるので、従来に比べて高周波側で帯域が抑
えられる。
界効果トランジスタの負荷との間に直列して結合される
負荷用電界効果トランジスタを設けて、この電界効果ト
ランジスタのゲートとバイアス源との間に抵抗体を接続
すると共に、このゲート側にキャパシタンスがあるよう
にした。このため、光入力が大きくなりトランスインピ
ーダンス回路の等価帰還抵抗が小さくなること等により
変換利得が小さくなっても、抵抗体とキャパシタンスに
より規定される時定数に応じて電流／電圧変換回路の帯
域が抑えられるので、従来に比べて高周波側で帯域が抑
えられる。
【００１８】本発明に係る光通信用前置増幅器では、キ
ャパシタは、負荷用電界効果トランジスタのゲート入力
キャパシタンスで兼用されるようにしてもよい。
ャパシタは、負荷用電界効果トランジスタのゲート入力
キャパシタンスで兼用されるようにしてもよい。
【００１９】このように、キャパシタをゲートの入力キ
ャパシタンスで兼用できれば、キャパシタを削減でき
る。
ャパシタンスで兼用できれば、キャパシタを削減でき
る。
【００２０】本発明に係る光通信用前置増幅器は、出力
と、入力光を受ける受光素子の光電変換により発生され
る光電電流を受ける入力と、入力にゲートが接続される
駆動用電界効果トランジスタを含むソース接地型増幅部
とを有する増幅回路、帰還抵抗と、帰還抵抗の一端にド
レインが結合され、且つ他端にソースが結合される帰還
用電界効果トランジスタとを有するトランスインピーダ
ンス型の帰還回路、を有し、増幅回路の出力に光電電流
に対応する電圧波形を出力する電流／電圧変換回路と、
電流／電圧変換回路の出力の電圧波形から光入力パワー
の平均値を検出し、この平均値に応じた電圧を発生する
パワー検出回路と、電流／電圧変換回路の出力およびパ
ワー検出回路の出力に応じて、帰還用電界効果トランジ
スタのゲートを制御して、増幅回路の利得を変化させる
帰還制御回路と、を備える。増幅回路は、駆動用電界効
果トランジスタと負荷との間に直列して結合されるゲー
ト接地された負荷用電界効果トランジスタと、この負荷
用電界効果トランジスタのゲートに接続される抵抗体
と、負荷用電界効果トランジスタのゲート側にあるキャ
パシタと、を有するようにしてもよい。
と、入力光を受ける受光素子の光電変換により発生され
る光電電流を受ける入力と、入力にゲートが接続される
駆動用電界効果トランジスタを含むソース接地型増幅部
とを有する増幅回路、帰還抵抗と、帰還抵抗の一端にド
レインが結合され、且つ他端にソースが結合される帰還
用電界効果トランジスタとを有するトランスインピーダ
ンス型の帰還回路、を有し、増幅回路の出力に光電電流
に対応する電圧波形を出力する電流／電圧変換回路と、
電流／電圧変換回路の出力の電圧波形から光入力パワー
の平均値を検出し、この平均値に応じた電圧を発生する
パワー検出回路と、電流／電圧変換回路の出力およびパ
ワー検出回路の出力に応じて、帰還用電界効果トランジ
スタのゲートを制御して、増幅回路の利得を変化させる
帰還制御回路と、を備える。増幅回路は、駆動用電界効
果トランジスタと負荷との間に直列して結合されるゲー
ト接地された負荷用電界効果トランジスタと、この負荷
用電界効果トランジスタのゲートに接続される抵抗体
と、負荷用電界効果トランジスタのゲート側にあるキャ
パシタと、を有するようにしてもよい。
【００２１】このように、パワー検出回路の電圧および
電流／電圧変換回路の出力電圧によって、帰還制御回路
の帰還用電界効果トランジスタのゲートを制御するの
で、入力光パワーに応じて等価帰還抵抗値を変更し広い
ダイナミックレンジを確保できると共に、入力光に含ま
れる低パワーノイズの電圧変換は抑えられる。一方、信
号の入力パワーが増加あるいは減少すると、光入力パワ
ーの平均値もそれに応じて増加し、あるいは減少するの
で、光入力パワーに応じて等価帰還抵抗値を変化させる
ことができる。加えて、増幅回路において、駆動用電界
効果トランジスタの負荷との間に直列して結合される負
荷用電界効果トランジスタを設けて、この電界効果トラ
ンジスタのゲートとバイアス源との間に抵抗体を接続す
ると共に、このゲート側にキャパシタがあるようにし
た。このため、光入力が大きくなりトランスインピーダ
ンス回路の等価帰還抵抗が小さくなっても、抵抗体とキ
ャパシタにより規定される時定数に応じて電流／電圧変
換回路の帯域が抑えられるので、従来に比べて高周波側
で帯域が抑えられる。
電流／電圧変換回路の出力電圧によって、帰還制御回路
の帰還用電界効果トランジスタのゲートを制御するの
で、入力光パワーに応じて等価帰還抵抗値を変更し広い
ダイナミックレンジを確保できると共に、入力光に含ま
れる低パワーノイズの電圧変換は抑えられる。一方、信
号の入力パワーが増加あるいは減少すると、光入力パワ
ーの平均値もそれに応じて増加し、あるいは減少するの
で、光入力パワーに応じて等価帰還抵抗値を変化させる
ことができる。加えて、増幅回路において、駆動用電界
効果トランジスタの負荷との間に直列して結合される負
荷用電界効果トランジスタを設けて、この電界効果トラ
ンジスタのゲートとバイアス源との間に抵抗体を接続す
ると共に、このゲート側にキャパシタがあるようにし
た。このため、光入力が大きくなりトランスインピーダ
ンス回路の等価帰還抵抗が小さくなっても、抵抗体とキ
ャパシタにより規定される時定数に応じて電流／電圧変
換回路の帯域が抑えられるので、従来に比べて高周波側
で帯域が抑えられる。
【００２２】本発明の光通信用前置増幅器では、キャパ
シタは、負荷用電界効果トランジスタのゲート入力キャ
パシタンスで兼用されるようにしてもよい。
シタは、負荷用電界効果トランジスタのゲート入力キャ
パシタンスで兼用されるようにしてもよい。
【００２３】このように、キャパシタをゲートの入力キ
ャパシタで兼用できればキャパシタを削減できる。
ャパシタで兼用できればキャパシタを削減できる。
【００２４】
【発明の実施の形態】以下、添付図面を参照しながら本
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。
【００２５】以下の実施例においては、ＧａＡｓ半導体
層上に形成されるｎチャネル型ショットキ電界効果トラ
ンジスタを使用して回路を構成する場合について説明す
る。
層上に形成されるｎチャネル型ショットキ電界効果トラ
ンジスタを使用して回路を構成する場合について説明す
る。
【００２６】（第１の実施の形態）図１は、本発明の光
通信用前置増幅器の第１の実施の形態の構成図である。
なお、このような光通信用前置増幅器は、ＳＤＨ規格に
基づいて使用される場合は、１５６Ｍｂｐｓ、６２２Ｍ
ｂｐｓ等のレートのデータ信号を受ける。
通信用前置増幅器の第１の実施の形態の構成図である。
なお、このような光通信用前置増幅器は、ＳＤＨ規格に
基づいて使用される場合は、１５６Ｍｂｐｓ、６２２Ｍ
ｂｐｓ等のレートのデータ信号を受ける。
【００２７】光通信用前置増幅器は、受光素子の光電変
換により発生される光電電流を入力に受けて、この電流
の応じた電圧を出力する電流／電圧変換回路１０と、パ
ワー検出回路４００と、帰還制御回路５００とを備え
る。
換により発生される光電電流を入力に受けて、この電流
の応じた電圧を出力する電流／電圧変換回路１０と、パ
ワー検出回路４００と、帰還制御回路５００とを備え
る。
【００２８】電流／電圧変換回路１０は、入力が変換回
路１０の入力に接続され、且つ出力が変換回路１０の出
力に接続されるソース接地型増幅器１００と、増幅器１
００の出力から入力に負帰還をかけるトランスインピー
ダンス型の帰還回路２００とを備える。なお、増幅回路
１００は後段に配置されるソースフォロア部を更に備え
て、この出力を変換回路１０の出力としてもよい。ソー
スフォロア部の出力は増幅器１００の出力と同相である
からである。また、増幅回路の出力レベルを変換できる
と共に、出力インピーダンスを下げることができる。
路１０の入力に接続され、且つ出力が変換回路１０の出
力に接続されるソース接地型増幅器１００と、増幅器１
００の出力から入力に負帰還をかけるトランスインピー
ダンス型の帰還回路２００とを備える。なお、増幅回路
１００は後段に配置されるソースフォロア部を更に備え
て、この出力を変換回路１０の出力としてもよい。ソー
スフォロア部の出力は増幅器１００の出力と同相である
からである。また、増幅回路の出力レベルを変換できる
と共に、出力インピーダンスを下げることができる。
【００２９】トランスインピーダンス型の帰還回路２０
０は、抵抗２１と、この抵抗に並列して接続される電界
効果トランジスタ（以下、ＦＥＴと記す）２３とを備
え、抵抗２１およびＦＥＴ２３の合成抵抗により等価帰
還抵抗を構成する。なお、この等価帰還抵抗はＦＥＴ２
３のゲートにより変化させることができる。
０は、抵抗２１と、この抵抗に並列して接続される電界
効果トランジスタ（以下、ＦＥＴと記す）２３とを備
え、抵抗２１およびＦＥＴ２３の合成抵抗により等価帰
還抵抗を構成する。なお、この等価帰還抵抗はＦＥＴ２
３のゲートにより変化させることができる。
【００３０】パワー検出回路４００は、電流／電圧変換
回路１０の出力を受けて、この電圧波形から光入力パワ
ーの平均値を検出し、この平均値に応じた電圧を発生す
る積分回路であり、このため積分の時定数を決める抵抗
とキャパシタンスを内部に有する。ここでは電圧電流／
電圧変換回路の出力電圧波形の時間的な積分値を検出す
るので、入力光に含まれる低パワーノイズはこの平均値
のほとんど寄与しなくなる。
回路１０の出力を受けて、この電圧波形から光入力パワ
ーの平均値を検出し、この平均値に応じた電圧を発生す
る積分回路であり、このため積分の時定数を決める抵抗
とキャパシタンスを内部に有する。ここでは電圧電流／
電圧変換回路の出力電圧波形の時間的な積分値を検出す
るので、入力光に含まれる低パワーノイズはこの平均値
のほとんど寄与しなくなる。
【００３１】帰還制御回路５００は、電流／電圧変換回
路１０の出力およびパワー検出回路４００の出力に応じ
て、帰還用電界効果トランジスタのゲートを制御して、
電流／電圧変換回路１０のトランスインピーダンスを変
化させる。パワー検出回路４００は電流／電圧変換回路
１０の出力が負の方向に大きくなると、その積分値であ
る出力は直流的に低下する。このパワー検出回路４００
の出力が、帰還制御回路５００の接地側にあるＦＥＴ５
１のゲートへ入力される。このＦＥＴ５１は電流源ＦＥ
Ｔとして機能する回路構成となっているため、そのゲー
ト入力が小さくなると流れる電流が小さくなる。このた
め、このＦＥＴ５１のドレイン側に接続されている抵抗
による電圧降下量は減少し、帰還制御回路５００の出力
電位は上昇する。帰還回路２００のＦＥＴ２３のゲート
にはこの帰還制御回路５００の出力が、またＦＥＴ２３
のソースは帰還制御回路５００の入力（電流／電圧変換
回路１０の出力）が接続されているので、電流／電圧変
換回路１０の出力が大きくなって、パワー検出回路４０
０の出力が低下すると、帰還制御回路５００の入出力差
が小さくなる。これはすなわち、帰還用ＦＥＴ２３のゲ
ート・ソース間電位が正の方向に変化することに他なら
ず、帰還用ＦＥＴ２３のドレイン電流を増大させる。す
なわち、トランスインピーダンスを低下させることにな
る。
路１０の出力およびパワー検出回路４００の出力に応じ
て、帰還用電界効果トランジスタのゲートを制御して、
電流／電圧変換回路１０のトランスインピーダンスを変
化させる。パワー検出回路４００は電流／電圧変換回路
１０の出力が負の方向に大きくなると、その積分値であ
る出力は直流的に低下する。このパワー検出回路４００
の出力が、帰還制御回路５００の接地側にあるＦＥＴ５
１のゲートへ入力される。このＦＥＴ５１は電流源ＦＥ
Ｔとして機能する回路構成となっているため、そのゲー
ト入力が小さくなると流れる電流が小さくなる。このた
め、このＦＥＴ５１のドレイン側に接続されている抵抗
による電圧降下量は減少し、帰還制御回路５００の出力
電位は上昇する。帰還回路２００のＦＥＴ２３のゲート
にはこの帰還制御回路５００の出力が、またＦＥＴ２３
のソースは帰還制御回路５００の入力（電流／電圧変換
回路１０の出力）が接続されているので、電流／電圧変
換回路１０の出力が大きくなって、パワー検出回路４０
０の出力が低下すると、帰還制御回路５００の入出力差
が小さくなる。これはすなわち、帰還用ＦＥＴ２３のゲ
ート・ソース間電位が正の方向に変化することに他なら
ず、帰還用ＦＥＴ２３のドレイン電流を増大させる。す
なわち、トランスインピーダンスを低下させることにな
る。
【００３２】以上詳細に説明したように、パワー検出回
路４００を設けると、電流／電圧変換回路の出力の電圧
波形から光入力パワーの平均値、つまり電圧波形の時間
的な積分値を検出するので、入力光に含まれる低パワー
ノイズは平均化されて平均値のほとんど寄与しなくな
る。パワー検出回路４００からは、この平均値に応じた
電圧として本来の信号に応じた電圧が発生される。加え
て、この電圧および電流／電圧変換回路の出力電圧によ
って、帰還制御回路の帰還用電界効果トランジスタのゲ
ートを制御するので、入力光パワーに応じて等価帰還抵
抗値を変更し広いダイナミックレンジを確保できると共
に、入力光に含まれる低パワーノイズの電圧変換は抑え
られる。一方、信号の入力パワーが増加あるいは減少す
ると、光入力パワーの平均値もそれに応じて増加し、あ
るいは減少するので、光入力パワーに応じて等価帰還抵
抗値を変化させることができる。したがって、広ダイナ
ミックレンジを維持しつつ、送出信号と時間的規則性を
持つノイズを除去できる。
路４００を設けると、電流／電圧変換回路の出力の電圧
波形から光入力パワーの平均値、つまり電圧波形の時間
的な積分値を検出するので、入力光に含まれる低パワー
ノイズは平均化されて平均値のほとんど寄与しなくな
る。パワー検出回路４００からは、この平均値に応じた
電圧として本来の信号に応じた電圧が発生される。加え
て、この電圧および電流／電圧変換回路の出力電圧によ
って、帰還制御回路の帰還用電界効果トランジスタのゲ
ートを制御するので、入力光パワーに応じて等価帰還抵
抗値を変更し広いダイナミックレンジを確保できると共
に、入力光に含まれる低パワーノイズの電圧変換は抑え
られる。一方、信号の入力パワーが増加あるいは減少す
ると、光入力パワーの平均値もそれに応じて増加し、あ
るいは減少するので、光入力パワーに応じて等価帰還抵
抗値を変化させることができる。したがって、広ダイナ
ミックレンジを維持しつつ、送出信号と時間的規則性を
持つノイズを除去できる。
【００３３】なお、本光通信用前置増幅器を構成するも
のではないが、受光素子ＰＤは光入力ＰINを受光し光電
変換により電流に変換するＰＩＮフォトダイオードであ
る。
のではないが、受光素子ＰＤは光入力ＰINを受光し光電
変換により電流に変換するＰＩＮフォトダイオードであ
る。
【００３４】（第２の実施の形態）図２は、本発明の光
通信用前置増幅器の第２の実施の形態の回路図である。
図２において使用されているＦＥＴはデプリーション型
ＦＥＴであり、Ａｘｘ、Ｂｘｘ（ｘｘは２桁の数字）で
示されるＡ、Ｂは異なるしきい値を有することを示して
いる。また、ダイオードはショットキ接合ダイオードで
ある。
通信用前置増幅器の第２の実施の形態の回路図である。
図２において使用されているＦＥＴはデプリーション型
ＦＥＴであり、Ａｘｘ、Ｂｘｘ（ｘｘは２桁の数字）で
示されるＡ、Ｂは異なるしきい値を有することを示して
いる。また、ダイオードはショットキ接合ダイオードで
ある。
【００３５】光通信用前置増幅器１は、ソース接地型増
幅部１００と、トランスインピーダンス型の帰還回路２
００と、パワー検出回路４００のためのソースフォロア
部３００と、パワー検出回路４００と、帰還制御回路５
００と、出力用のソースフォロア部６００と、バイアス
回路７００とを備える。また、ソース接地型増幅部１０
０と出力用のソースフォロア部６００とは、受光素子の
光電変換により発生される光電電流を受ける入力と、入
力にゲートが接続される駆動用電界効果トランジスタと
を有するソース接地型増幅部１００を有する増幅回路を
構成する。更に、増幅回路１００、３００とトランスイ
ンピーダンス型の帰還回路２００とは、電流／電圧変換
回路を構成して、増幅回路の出力に入力電流に対応する
電圧波形を出力する。
幅部１００と、トランスインピーダンス型の帰還回路２
００と、パワー検出回路４００のためのソースフォロア
部３００と、パワー検出回路４００と、帰還制御回路５
００と、出力用のソースフォロア部６００と、バイアス
回路７００とを備える。また、ソース接地型増幅部１０
０と出力用のソースフォロア部６００とは、受光素子の
光電変換により発生される光電電流を受ける入力と、入
力にゲートが接続される駆動用電界効果トランジスタと
を有するソース接地型増幅部１００を有する増幅回路を
構成する。更に、増幅回路１００、３００とトランスイ
ンピーダンス型の帰還回路２００とは、電流／電圧変換
回路を構成して、増幅回路の出力に入力電流に対応する
電圧波形を出力する。
【００３６】ソース接地型増幅部１００は、入力に接続
されるゲートを有する駆動用ＦＥＴＱ１０１と、そのソ
ース側にはレベル調整用のダイオードＤ１０１、Ｄ１０
３、Ｄ１０５が順方向に直列して接続される。また、ド
レイン側には高電位側電源ＶDD側から、抵抗Ｒ１０１
と、ゲートがＱ１０１のソースに接続されるゲート接地
の利得調整用ＦＥＴＱ１０３とにより構成される負荷が
接続されると共に、ダイオードＤ１０７とゲートが自身
のソースに接続されたＦＥＴＱ１０５とから構成される
Ｑ１０１のドレインバイアス電流を流す電流源を備え
る。そして、Ｑ１０３のドレイン側から出力が引き出さ
れる。
されるゲートを有する駆動用ＦＥＴＱ１０１と、そのソ
ース側にはレベル調整用のダイオードＤ１０１、Ｄ１０
３、Ｄ１０５が順方向に直列して接続される。また、ド
レイン側には高電位側電源ＶDD側から、抵抗Ｒ１０１
と、ゲートがＱ１０１のソースに接続されるゲート接地
の利得調整用ＦＥＴＱ１０３とにより構成される負荷が
接続されると共に、ダイオードＤ１０７とゲートが自身
のソースに接続されたＦＥＴＱ１０５とから構成される
Ｑ１０１のドレインバイアス電流を流す電流源を備え
る。そして、Ｑ１０３のドレイン側から出力が引き出さ
れる。
【００３７】出力用のソースフォロア部６００とは、ゲ
ートにフソースフォロア部３００の出力を受けるＦＥＴ
Ｑ６０１のソース側に、ダイオードＤ６０１およびＤ６
０３を介して、電流源となるＱ６０３が接続されてい
る。
ートにフソースフォロア部３００の出力を受けるＦＥＴ
Ｑ６０１のソース側に、ダイオードＤ６０１およびＤ６
０３を介して、電流源となるＱ６０３が接続されてい
る。
【００３８】トランスインピーダンス型の帰還回路２０
０は、抵抗Ｒ２０１とＲ２０１の一端にソース、および
Ｒ２０１の他端にドレインがそれぞれ接続されるＦＥＴ
Ｑ２０１とからなり、これらは並列に接続され、増幅回
路１００、６００の出力から入力に負帰還をかける。
０は、抵抗Ｒ２０１とＲ２０１の一端にソース、および
Ｒ２０１の他端にドレインがそれぞれ接続されるＦＥＴ
Ｑ２０１とからなり、これらは並列に接続され、増幅回
路１００、６００の出力から入力に負帰還をかける。
【００３９】ソースフォロア部３００は、ゲートに増幅
部１００の出力を受けるＱ３０１のソース側に、ダイオ
ードＤ３０１およびＤ３０３を介して、電流源となるＦ
ＥＴＱ３０３が接続されている。
部１００の出力を受けるＱ３０１のソース側に、ダイオ
ードＤ３０１およびＤ３０３を介して、電流源となるＦ
ＥＴＱ３０３が接続されている。
【００４０】バイアス回路７００は、ソースとゲートが
接続された電流源ＦＥＴＱ７０１のソース側にレベル発
生用のダイオードＤ７０１、Ｄ７０３、Ｄ７０５、Ｄ７
０７およびＤ７０９が直列して順方向に接続され、Ｄ７
０５のアノードに定電圧１およびＤ７０１のアノードに
定電圧２を発生させる。また、Ｄ７０５のアノードと接
地電位の間には抵抗Ｒ７０１とＲ７０３とが直列接続さ
れ、これらの抵抗間に定電圧３を発生させている。定電
圧２をゲートに受けるＦＥＴＱ７０３と定電圧１をゲー
トに受けるＦＥＴＱ７０５とは直列して接続され、更に
Ｑ７０３のソース側に直列して順方向に接続されるレベ
ル設定用のダイオードＤ７１１、Ｄ７１３およびＤ７１
５とから構成され、Ｑ７０１のソース側を出力としてパ
ワー検出回路４００に電流を供給している。このため、
パワー検出回路４００で生ずる電流変化に対しても出力
電圧の変化を小さくできる。なお、この出力電圧（バイ
アス値１という）は、定電圧２の電圧値、Ｑ７０３のし
きい値および電流源Ｑ７０５の電流値によって決定され
る。
接続された電流源ＦＥＴＱ７０１のソース側にレベル発
生用のダイオードＤ７０１、Ｄ７０３、Ｄ７０５、Ｄ７
０７およびＤ７０９が直列して順方向に接続され、Ｄ７
０５のアノードに定電圧１およびＤ７０１のアノードに
定電圧２を発生させる。また、Ｄ７０５のアノードと接
地電位の間には抵抗Ｒ７０１とＲ７０３とが直列接続さ
れ、これらの抵抗間に定電圧３を発生させている。定電
圧２をゲートに受けるＦＥＴＱ７０３と定電圧１をゲー
トに受けるＦＥＴＱ７０５とは直列して接続され、更に
Ｑ７０３のソース側に直列して順方向に接続されるレベ
ル設定用のダイオードＤ７１１、Ｄ７１３およびＤ７１
５とから構成され、Ｑ７０１のソース側を出力としてパ
ワー検出回路４００に電流を供給している。このため、
パワー検出回路４００で生ずる電流変化に対しても出力
電圧の変化を小さくできる。なお、この出力電圧（バイ
アス値１という）は、定電圧２の電圧値、Ｑ７０３のし
きい値および電流源Ｑ７０５の電流値によって決定され
る。
【００４１】パワー検出回路４００は、バイアス回路７
００の出力を供給電源としている。バイアス値１を抵抗
Ｒ４０１とＲ４０３で抵抗分割してＦＥＴＱ４０１のゲ
ートへ与え、Ｑ４０１のソース側にはＲ４０７が接続さ
れると共に、ドレイン側にはＲ４０５が接続される。Ｑ
４０１のソース側（Ｒ４０７側）にソースフォロア部３
００の出力を接続し、Ｑ４０１のドレイン側（Ｒ４０５
側）には直列接続されたレベル変換用ダイオードＤ４０
１、Ｄ４０３およびＤ４０５を介して抵抗Ｒ４０９の一
端およびキャパシタＣ４０１の一端（以下、時定数ノー
ドという）に接続される。抵抗の他端およびキャパシタ
の他端は、共に接地電位に接続される。帰還制御回路５
００には、時定数ノードから更にダイオードＤ４０７と
Ｒ４１１によりレベルシフトした分レベルを下げて出力
される。なお、ショットキ接合ダイオードＤ４０９、Ｄ
４１１および抵抗Ｒ４１３は静電保護回路である。
００の出力を供給電源としている。バイアス値１を抵抗
Ｒ４０１とＲ４０３で抵抗分割してＦＥＴＱ４０１のゲ
ートへ与え、Ｑ４０１のソース側にはＲ４０７が接続さ
れると共に、ドレイン側にはＲ４０５が接続される。Ｑ
４０１のソース側（Ｒ４０７側）にソースフォロア部３
００の出力を接続し、Ｑ４０１のドレイン側（Ｒ４０５
側）には直列接続されたレベル変換用ダイオードＤ４０
１、Ｄ４０３およびＤ４０５を介して抵抗Ｒ４０９の一
端およびキャパシタＣ４０１の一端（以下、時定数ノー
ドという）に接続される。抵抗の他端およびキャパシタ
の他端は、共に接地電位に接続される。帰還制御回路５
００には、時定数ノードから更にダイオードＤ４０７と
Ｒ４１１によりレベルシフトした分レベルを下げて出力
される。なお、ショットキ接合ダイオードＤ４０９、Ｄ
４１１および抵抗Ｒ４１３は静電保護回路である。
【００４２】Ｒ４０９はＦＥＴと同一半導体層上に形成
される。例えば、イオン注入抵抗を使用できるが、これ
に限られない。本実施例ではＣ４０１は外付けとした。
このようにすると、同一半導体基板上に大きなキャパシ
タを形成しなくてよいのでチップ面積を低減できる。ま
た、Ｃ４０１を同一半導体基板上に形成すれば、外付け
部品を低減できる。
される。例えば、イオン注入抵抗を使用できるが、これ
に限られない。本実施例ではＣ４０１は外付けとした。
このようにすると、同一半導体基板上に大きなキャパシ
タを形成しなくてよいのでチップ面積を低減できる。ま
た、Ｃ４０１を同一半導体基板上に形成すれば、外付け
部品を低減できる。
【００４３】検出回路４００の動作について説明する。
ソースフォロア部３００の出力に信号電圧が発生する
と、Ｑ４０１、Ｄ４０１、Ｄ４０３およびＤ４０５を介
してＣ４０１が信号電圧に応じた電圧で充電される。こ
の充電が時定数に比べて十分短い時間間隔で行われる
と、時定数ノードはそれに応じた電圧値になる。一方、
信号と時間的規則性を持つ低パワーノイズは、時定数ノ
ードを変化させる程十分なパワーがないので、平均化さ
れて時定数ノードの電圧値に実質的な変化を与えない。
ソースフォロア部３００の出力に信号電圧が発生する
と、Ｑ４０１、Ｄ４０１、Ｄ４０３およびＤ４０５を介
してＣ４０１が信号電圧に応じた電圧で充電される。こ
の充電が時定数に比べて十分短い時間間隔で行われる
と、時定数ノードはそれに応じた電圧値になる。一方、
信号と時間的規則性を持つ低パワーノイズは、時定数ノ
ードを変化させる程十分なパワーがないので、平均化さ
れて時定数ノードの電圧値に実質的な変化を与えない。
【００４４】検出回路４００において、平均あるいは積
分の時定数を決定しているのは時定数ノードに接続され
ている抵抗Ｒ４０９とキャパシタＣ４０１である。図２
の例では、抵抗値は１０［ｋΩ］、キャパシタ値は１０
０［ｐＦ］であり、ＳＤＨ規格に好適な値となってい
る。この時定数は１．０×１０ー6［ｓｅｃ］であるの
で、パワー検出回路の出力は数［μｓｅｃ］程度時間で
起こる電圧の変化には追従して変化する。これよりも短
い電圧波形にはパワー検出回路の出力電圧は追従しな
い。したがって、低パワーノイズは平均されて消えてし
まう。なお、ＳＤＨ規格に好ましい時定数の範囲は、
０．５［μｓｅｃ］〜数［ｍｓｅｃ］である。
分の時定数を決定しているのは時定数ノードに接続され
ている抵抗Ｒ４０９とキャパシタＣ４０１である。図２
の例では、抵抗値は１０［ｋΩ］、キャパシタ値は１０
０［ｐＦ］であり、ＳＤＨ規格に好適な値となってい
る。この時定数は１．０×１０ー6［ｓｅｃ］であるの
で、パワー検出回路の出力は数［μｓｅｃ］程度時間で
起こる電圧の変化には追従して変化する。これよりも短
い電圧波形にはパワー検出回路の出力電圧は追従しな
い。したがって、低パワーノイズは平均されて消えてし
まう。なお、ＳＤＨ規格に好ましい時定数の範囲は、
０．５［μｓｅｃ］〜数［ｍｓｅｃ］である。
【００４５】帰還制御回路５００は、増幅回路１００の
出力をゲートに受けるＦＥＴＱ５０１と、パワー検出回
路４００の出力をゲートに受け、電流源となるＦＥＴＱ
５０２と、ＦＥＴＱ５０１のソースおよびＦＥＴＱ５０
２のドレイン間に配置される抵抗Ｒ５０１と、ＦＥＴＱ
５０２と接地電位との間に抵抗Ｒ５０２とを備えるソー
スフォロア回路である。抵抗Ｒ５０１とＦＥＴＱ５０２
のドレインとの間から出力を引き出し、出力によりＦＥ
ＴＱ２０１のゲートを制御する。このソースフォロア段
５００のレベルシフトには抵抗を使用しているので、本
回路の出力は検出回路４００の出力が大きくなるほど高
い側へシフトするため等価帰還抵抗値は小さくなり、ま
た検出回路４００の出力が小さくなるほど低い側へシフ
トするため等価帰還抵抗値は大きくなる。
出力をゲートに受けるＦＥＴＱ５０１と、パワー検出回
路４００の出力をゲートに受け、電流源となるＦＥＴＱ
５０２と、ＦＥＴＱ５０１のソースおよびＦＥＴＱ５０
２のドレイン間に配置される抵抗Ｒ５０１と、ＦＥＴＱ
５０２と接地電位との間に抵抗Ｒ５０２とを備えるソー
スフォロア回路である。抵抗Ｒ５０１とＦＥＴＱ５０２
のドレインとの間から出力を引き出し、出力によりＦＥ
ＴＱ２０１のゲートを制御する。このソースフォロア段
５００のレベルシフトには抵抗を使用しているので、本
回路の出力は検出回路４００の出力が大きくなるほど高
い側へシフトするため等価帰還抵抗値は小さくなり、ま
た検出回路４００の出力が小さくなるほど低い側へシフ
トするため等価帰還抵抗値は大きくなる。
【００４６】以上詳細に説明したように、パワー検出回
路４００を設けると、電流／電圧変換回路の出力の電圧
波形から光入力パワーの平均値、つまり電圧波形の時間
的な積分値を検出するので、低パワーノイズは平均化さ
れて平均値のほとんど寄与しなくなる。パワー検出回路
４００からは、この平均値に応じた電圧として本来の信
号に応じた電圧が発生される。加えて、この電圧および
電流／電圧変換回路の出力電圧によって、帰還制御回路
の帰還用電界効果トランジスタのゲートを制御するの
で、入力光パワーに応じて等価帰還抵抗値を変更し広い
ダイナミックレンジを確保できる。
路４００を設けると、電流／電圧変換回路の出力の電圧
波形から光入力パワーの平均値、つまり電圧波形の時間
的な積分値を検出するので、低パワーノイズは平均化さ
れて平均値のほとんど寄与しなくなる。パワー検出回路
４００からは、この平均値に応じた電圧として本来の信
号に応じた電圧が発生される。加えて、この電圧および
電流／電圧変換回路の出力電圧によって、帰還制御回路
の帰還用電界効果トランジスタのゲートを制御するの
で、入力光パワーに応じて等価帰還抵抗値を変更し広い
ダイナミックレンジを確保できる。
【００４７】（第３の実施の形態）図３（ａ）、（ｂ）
は、本発明の光通信用前置増幅器の第３の実施の形態の
部分回路図である。図３（ａ）、（ｂ）において増幅段
を３個のＦＥＴ（Ｑ１、Ｑ２、Ｑ３）で構成し、ソース
とゲート短絡された負荷Ｑ３をゲート接地のＦＥＴＱ２
のドレインに接続し、このＱ２のソースを入力ＦＥＴＱ
１のドレインに接続する。Ｑ１のゲートには、受光素子
（図示せず）の出力が接続され、ソースはダイオードを
介して接地される。Ｑ３のドレインはＶDDに接続され、
Ｑ３のソースから出力される。図３（ａ）では、Ｑ２の
ゲートは所定の電位に固定されている。図３（ｂ）で
は、Ｑ２のゲートはキャパシタＣｇが接続され、抵抗Ｒ
ｇを介して所定の電位に固定されている。
は、本発明の光通信用前置増幅器の第３の実施の形態の
部分回路図である。図３（ａ）、（ｂ）において増幅段
を３個のＦＥＴ（Ｑ１、Ｑ２、Ｑ３）で構成し、ソース
とゲート短絡された負荷Ｑ３をゲート接地のＦＥＴＱ２
のドレインに接続し、このＱ２のソースを入力ＦＥＴＱ
１のドレインに接続する。Ｑ１のゲートには、受光素子
（図示せず）の出力が接続され、ソースはダイオードを
介して接地される。Ｑ３のドレインはＶDDに接続され、
Ｑ３のソースから出力される。図３（ａ）では、Ｑ２の
ゲートは所定の電位に固定されている。図３（ｂ）で
は、Ｑ２のゲートはキャパシタＣｇが接続され、抵抗Ｒ
ｇを介して所定の電位に固定されている。
【００４８】図３（ａ）において、Ｑ２の動作について
みると、ソース電位は光入力に対応してＱ１のＶDSが小
さくなるために低下するが、ゲート電位が固定となって
いるため、ゲートバイアスＶGSは大きくなってゆく。一
方、この回路に流れる電流はゲート−ソース間が短絡さ
れたダイオードＱ３で決定されるため、Ｑ２のゲートバ
イアスの増大を相殺するようにＶDSは光入力に対応して
小さくなってゆく。したがって、Ｑ２の伝達コンダクタ
ンス、ゲートコンダクタンスを変えることができる。つ
まり、Ｑ３のソースとＱ１のドレインの間にゲート接地
で挿入されているＱ２のソースドレイン間の電圧ＶDSが
小光入力時には飽和領域になり、大光入力時の電圧利得
を下げるときには線形領域になるようにゲート電圧を与
えれば、電圧利得をダイナミック変えることが可能であ
る。この構成と並列接続されたＦＥＴと抵抗を有するト
ランスインピーダンス型の帰還回路を使用すれば、回路
全体として電圧利得をダイナミックに変えることができ
る。
みると、ソース電位は光入力に対応してＱ１のＶDSが小
さくなるために低下するが、ゲート電位が固定となって
いるため、ゲートバイアスＶGSは大きくなってゆく。一
方、この回路に流れる電流はゲート−ソース間が短絡さ
れたダイオードＱ３で決定されるため、Ｑ２のゲートバ
イアスの増大を相殺するようにＶDSは光入力に対応して
小さくなってゆく。したがって、Ｑ２の伝達コンダクタ
ンス、ゲートコンダクタンスを変えることができる。つ
まり、Ｑ３のソースとＱ１のドレインの間にゲート接地
で挿入されているＱ２のソースドレイン間の電圧ＶDSが
小光入力時には飽和領域になり、大光入力時の電圧利得
を下げるときには線形領域になるようにゲート電圧を与
えれば、電圧利得をダイナミック変えることが可能であ
る。この構成と並列接続されたＦＥＴと抵抗を有するト
ランスインピーダンス型の帰還回路を使用すれば、回路
全体として電圧利得をダイナミックに変えることができ
る。
【００４９】図３（ｂ）の構成ではゲートに抵抗が接続
されているので、この抵抗Ｒｇを介してキャパシタＣｇ
を充電する時間だけ遅延が生じる。これは高周波領域に
おいて帯域を抑えるように作用する。
されているので、この抵抗Ｒｇを介してキャパシタＣｇ
を充電する時間だけ遅延が生じる。これは高周波領域に
おいて帯域を抑えるように作用する。
【００５０】これを、図４（ａ）、（ｂ）に示す周波数
−利得特性図を用いて説明する。図３（ａ）に対応する
特性である図４（ａ）では、光入力が大きいとき電流／
電圧変換利得は小さくなり帯域は広くなる。一方、図３
（ｂ）に対応する特性である図４（ｂ）では、光入力が
大きく電流／電圧変換利得は小さくなるときでも、ゲー
ト接地ＦＥＴのゲートに抵抗ＲｇとキャパシタＣｇとか
らなるフィルタを設けたので、ゲート電圧の変化に遅延
が生じるため、高周波領域において帯域を抑えるように
作用する。高周波領域において帯域を抑える程度は、抵
抗ＲｇとキャパシタＣｇの積で与えられる時定数により
調整できる。
−利得特性図を用いて説明する。図３（ａ）に対応する
特性である図４（ａ）では、光入力が大きいとき電流／
電圧変換利得は小さくなり帯域は広くなる。一方、図３
（ｂ）に対応する特性である図４（ｂ）では、光入力が
大きく電流／電圧変換利得は小さくなるときでも、ゲー
ト接地ＦＥＴのゲートに抵抗ＲｇとキャパシタＣｇとか
らなるフィルタを設けたので、ゲート電圧の変化に遅延
が生じるため、高周波領域において帯域を抑えるように
作用する。高周波領域において帯域を抑える程度は、抵
抗ＲｇとキャパシタＣｇの積で与えられる時定数により
調整できる。
【００５１】また、キャパシタＣｇは、ゲート接地の負
荷用電界効果トランジスタＱ２（図３（ｂ））のゲート
キャパシタンスで兼用されるようにしてもよい。このよ
うにすれば、キャパシタを削減できる。抵抗体Ｒｇとし
ては、例えばイオン注入抵抗を使用できるが、これに限
られない。
荷用電界効果トランジスタＱ２（図３（ｂ））のゲート
キャパシタンスで兼用されるようにしてもよい。このよ
うにすれば、キャパシタを削減できる。抵抗体Ｒｇとし
ては、例えばイオン注入抵抗を使用できるが、これに限
られない。
【００５２】なお、図５（ａ）〜（ｄ）には、光通信用
前置増幅器の一部の回路図を示した。これらは増幅回路
１５０および帰還回路２００を含む部分を示している。
詳細には説明しないが、このような回路でも使用でき
る。これらの例では、ゲート入力キャパシタンスでキャ
パシタを兼用している。なお、増幅回路１５０の入力に
受光素子が接続されている。
前置増幅器の一部の回路図を示した。これらは増幅回路
１５０および帰還回路２００を含む部分を示している。
詳細には説明しないが、このような回路でも使用でき
る。これらの例では、ゲート入力キャパシタンスでキャ
パシタを兼用している。なお、増幅回路１５０の入力に
受光素子が接続されている。
【００５３】以上詳細に説明したように、増幅回路にお
いて、駆動用電界効果トランジスタの負荷との間に直列
して結合される負荷用電界効果トランジスタを設けて、
この電界効果トランジスタのゲートとバイアス源との間
に抵抗体を接続すると共に、このゲート側にキャパシタ
ンスがあるようにした。このため、光入力が大きくなり
トランスインピーダンス回路の等価帰還抵抗が小さくな
ること等により変換利得が小さくなっても、抵抗体とキ
ャパシタンスにより規定される時定数に応じて電流／電
圧変換回路の帯域が抑えられるので、従来に比べて高周
波側で帯域が抑えられる。したがって、広ダイナミック
レンジを維持しつつ、回路がより安定に動作する。
いて、駆動用電界効果トランジスタの負荷との間に直列
して結合される負荷用電界効果トランジスタを設けて、
この電界効果トランジスタのゲートとバイアス源との間
に抵抗体を接続すると共に、このゲート側にキャパシタ
ンスがあるようにした。このため、光入力が大きくなり
トランスインピーダンス回路の等価帰還抵抗が小さくな
ること等により変換利得が小さくなっても、抵抗体とキ
ャパシタンスにより規定される時定数に応じて電流／電
圧変換回路の帯域が抑えられるので、従来に比べて高周
波側で帯域が抑えられる。したがって、広ダイナミック
レンジを維持しつつ、回路がより安定に動作する。
【００５４】（第４の実施の形態）図６は、本発明の光
通信用前置増幅器の回路図である。図６は、図２のソー
ス接地型増幅部１００が、ソース接地型増幅部１５０に
変更される点を除いて図２と同じである。
通信用前置増幅器の回路図である。図６は、図２のソー
ス接地型増幅部１００が、ソース接地型増幅部１５０に
変更される点を除いて図２と同じである。
【００５５】ソース接地型増幅部１５０は、入力に接続
されるゲートを有する駆動用ＦＥＴＱ１５１と、そのソ
ース側にはレベル調整用のダイオードＤ１５１、Ｄ１５
３、Ｄ１５５が直列に接続される。またドレイン側には
高電位側電源ＶDD側から、抵抗Ｒ１５１とゲートがＱ１
５１のソースに接続されるゲート接地の利得調整用ＦＥ
ＴＱ１５３とにより構成される負荷が接続されると共
に、ダイオードＤ１５７とゲートが自身のソースに接続
されたＦＥＴＱ１５５とから構成されるＱ１５１のドレ
インバイアス電流を流す電流源を備える。そして、Ｑ１
５３のドレイン側から出力が引き出される。更に、ゲー
ト接地されるＱ１５３のゲートにはＲ１５３がＱ１５１
のソース間に挿入されている。キャパシタＣ１５１は電
圧安定用のキャパシタである。なお、図６においては、
Ｒ１５３は１０［ｋΩ］であり、ゲートの入力キャパシ
タンスは０．１［ｐＦ］程度である。
されるゲートを有する駆動用ＦＥＴＱ１５１と、そのソ
ース側にはレベル調整用のダイオードＤ１５１、Ｄ１５
３、Ｄ１５５が直列に接続される。またドレイン側には
高電位側電源ＶDD側から、抵抗Ｒ１５１とゲートがＱ１
５１のソースに接続されるゲート接地の利得調整用ＦＥ
ＴＱ１５３とにより構成される負荷が接続されると共
に、ダイオードＤ１５７とゲートが自身のソースに接続
されたＦＥＴＱ１５５とから構成されるＱ１５１のドレ
インバイアス電流を流す電流源を備える。そして、Ｑ１
５３のドレイン側から出力が引き出される。更に、ゲー
ト接地されるＱ１５３のゲートにはＲ１５３がＱ１５１
のソース間に挿入されている。キャパシタＣ１５１は電
圧安定用のキャパシタである。なお、図６においては、
Ｒ１５３は１０［ｋΩ］であり、ゲートの入力キャパシ
タンスは０．１［ｐＦ］程度である。
【００５６】他の構成および動作の説明は、他の実施の
形態と重複するので省略する。
形態と重複するので省略する。
【００５７】このようにパワー検出回路４００を設ける
と、電流／電圧変換回路の出力の電圧波形から光入力パ
ワーの平均値、つまり電圧波形の時間的な積分値を検出
するので、低パワーノイズは平均化されて平均値のほと
んど寄与しなくなり、パワー検出回路４００からはこの
平均値に応じた電圧として本来の信号に応じた電圧が発
生される。加えて、この電圧および電流／電圧変換回路
の出力電圧によって、帰還制御回路の帰還用電界効果ト
ランジスタのゲートを制御するので、入力光パワーに応
じて等価帰還抵抗値を変更し広いダイナミックレンジを
確保できると共に、本来の信号と時間的規則性をもって
入力光に含まれる低パワーノイズの電圧変換は抑えられ
る。一方、信号の入力パワーが増加あるいは減少する
と、光入力パワーの平均値もそれに応じて増加し、ある
いは減少するので、光入力パワーに応じて等価帰還抵抗
値を変化させることができる。したがって、広ダイナミ
ックレンジを確保しつつ、送出信号と時間的規則性を持
つノイズを除去できる。
と、電流／電圧変換回路の出力の電圧波形から光入力パ
ワーの平均値、つまり電圧波形の時間的な積分値を検出
するので、低パワーノイズは平均化されて平均値のほと
んど寄与しなくなり、パワー検出回路４００からはこの
平均値に応じた電圧として本来の信号に応じた電圧が発
生される。加えて、この電圧および電流／電圧変換回路
の出力電圧によって、帰還制御回路の帰還用電界効果ト
ランジスタのゲートを制御するので、入力光パワーに応
じて等価帰還抵抗値を変更し広いダイナミックレンジを
確保できると共に、本来の信号と時間的規則性をもって
入力光に含まれる低パワーノイズの電圧変換は抑えられ
る。一方、信号の入力パワーが増加あるいは減少する
と、光入力パワーの平均値もそれに応じて増加し、ある
いは減少するので、光入力パワーに応じて等価帰還抵抗
値を変化させることができる。したがって、広ダイナミ
ックレンジを確保しつつ、送出信号と時間的規則性を持
つノイズを除去できる。
【００５８】加えて、増幅回路において、駆動用電界効
果トランジスタの負荷との間に直列して結合される負荷
用電界効果トランジスタを設けて、この電界効果トラン
ジスタのゲートとバイアス源との間に抵抗体を接続する
と共に、このゲート側にキャパシタンスがあるようにし
た。このため、光入力が大きくなりトランスインピーダ
ンス回路の等価帰還抵抗が小さくなること等により変換
利得が小さくなっても、抵抗体とキャパシタンスにより
規定される時定数に応じて電流／電圧変換回路の帯域が
抑えられるので、従来に比べて高周波側で帯域が抑えら
れる。したがって、広ダイナミックレンジを維持しつ
つ、回路の動作がより安定になる。
果トランジスタの負荷との間に直列して結合される負荷
用電界効果トランジスタを設けて、この電界効果トラン
ジスタのゲートとバイアス源との間に抵抗体を接続する
と共に、このゲート側にキャパシタンスがあるようにし
た。このため、光入力が大きくなりトランスインピーダ
ンス回路の等価帰還抵抗が小さくなること等により変換
利得が小さくなっても、抵抗体とキャパシタンスにより
規定される時定数に応じて電流／電圧変換回路の帯域が
抑えられるので、従来に比べて高周波側で帯域が抑えら
れる。したがって、広ダイナミックレンジを維持しつ
つ、回路の動作がより安定になる。
【００５９】以上、第１の実施の形態から第４の実施の
形態において説明した特性の光通信用前置増幅器は、高
ビットレート、低雑音でかつ広ダイナミックレンジであ
ることが求められるＳＤＨ規格に好適な構成である。
形態において説明した特性の光通信用前置増幅器は、高
ビットレート、低雑音でかつ広ダイナミックレンジであ
ることが求められるＳＤＨ規格に好適な構成である。
【００６０】
【発明の効果】以上説明したように、本発明ではパワー
検出回路を設けて電流／電圧変換回路の出力の電圧波形
から光入力パワーの平均値、積分値を検出するので、入
力光に含まれる低パワーノイズは平均化されて平均値の
ほとんど寄与しなくなり、パワー検出回路からはこの平
均値に応じた電圧として本来の信号に応じた電圧が発生
される。加えて、この電圧および電流／電圧変換回路の
出力電圧によって、帰還制御回路の帰還用電界効果トラ
ンジスタのゲートを制御するので、入力光パワーに応じ
て等価帰還抵抗値を変更し広いダイナミックレンジを確
保できると共に、入力光に含まれる低パワーノイズの電
圧変換は抑えられる。加えて、信号の入力パワーが増加
あるいは減少すると、光入力パワーの平均値もそれに応
じて増加し、あるいは減少するので、光入力パワーに応
じて等価帰還抵抗値を変化させることができる。これに
よって、広ダイナミックレンジを維持しつつ、送出信号
と時間的規則性を持つノイズを除去できる。
検出回路を設けて電流／電圧変換回路の出力の電圧波形
から光入力パワーの平均値、積分値を検出するので、入
力光に含まれる低パワーノイズは平均化されて平均値の
ほとんど寄与しなくなり、パワー検出回路からはこの平
均値に応じた電圧として本来の信号に応じた電圧が発生
される。加えて、この電圧および電流／電圧変換回路の
出力電圧によって、帰還制御回路の帰還用電界効果トラ
ンジスタのゲートを制御するので、入力光パワーに応じ
て等価帰還抵抗値を変更し広いダイナミックレンジを確
保できると共に、入力光に含まれる低パワーノイズの電
圧変換は抑えられる。加えて、信号の入力パワーが増加
あるいは減少すると、光入力パワーの平均値もそれに応
じて増加し、あるいは減少するので、光入力パワーに応
じて等価帰還抵抗値を変化させることができる。これに
よって、広ダイナミックレンジを維持しつつ、送出信号
と時間的規則性を持つノイズを除去できる。
【００６１】また、電流／電圧変換回路の増幅回路にお
いて駆動用電界効果トランジスタの負荷との間に直列し
て結合されるゲート接地の電界効果トランジスタを設け
て、この電界効果トランジスタのゲートとバイアス源と
の間に抵抗体を接続し、且つこのゲートにキャパシタが
あるようにした。このため、光入力が大きくなり電流／
電変換回路の変換利得が小さくなっても、抵抗体とキャ
パシタにより規定される時定数に応じて電流／電圧変換
回路の帯域が抑えられるので、従来に比べて高周波側で
帯域が抑えられる。したがって、広ダイナミックレンジ
を維持しつつ、本発明の回路の動作がより安定になる。
いて駆動用電界効果トランジスタの負荷との間に直列し
て結合されるゲート接地の電界効果トランジスタを設け
て、この電界効果トランジスタのゲートとバイアス源と
の間に抵抗体を接続し、且つこのゲートにキャパシタが
あるようにした。このため、光入力が大きくなり電流／
電変換回路の変換利得が小さくなっても、抵抗体とキャ
パシタにより規定される時定数に応じて電流／電圧変換
回路の帯域が抑えられるので、従来に比べて高周波側で
帯域が抑えられる。したがって、広ダイナミックレンジ
を維持しつつ、本発明の回路の動作がより安定になる。
【図１】図１は、本発明の光通信用前置増幅器の第１の
実施の形態の構成図である。
実施の形態の構成図である。
【図２】図２は、本発明の光通信用前置増幅器の第２の
実施の形態の回路図である。
実施の形態の回路図である。
【図３】図３（ａ）、（ｂ）は、本発明の光通信用前置
増幅器の第３の実施の形態の部分回路図である。
増幅器の第３の実施の形態の部分回路図である。
【図４】図４（ａ）、（ｂ）は、本発明の光通信用前置
増幅器の第３の実施の形態の周波数−利得特性図であ
る。
増幅器の第３の実施の形態の周波数−利得特性図であ
る。
【図５】図５（ａ）〜（ｄ）は、本発明の光通信用前置
増幅器の他の実施の形態の部分回路図である。
増幅器の他の実施の形態の部分回路図である。
【図６】図６は、本発明の光通信用前置増幅器の回路図
である。
である。
【図７】図７は、従来の光通信用前置増幅器の概略回路
図である。
図である。
１…光通信用前置増幅器、１０…電流／電圧変換回路、
１００、１５０…ソース接地型増幅部、２００…トラン
スインピーダンス型の帰還回路、３００…パワー検出回
路のためのソースフォロア部、４００…パワー検出回
路、５００…帰還制御回路、６００…出力用のソースフ
ォロア部、７００…バイアス回路、
１００、１５０…ソース接地型増幅部、２００…トラン
スインピーダンス型の帰還回路、３００…パワー検出回
路のためのソースフォロア部、４００…パワー検出回
路、５００…帰還制御回路、６００…出力用のソースフ
ォロア部、７００…バイアス回路、
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｂ 10/28
(56)参考文献 特開 平４−274607（ＪＰ，Ａ)
特開 平８−46444（ＪＰ，Ａ)
特開 平６−85556（ＪＰ，Ａ)
特開 平４−361410（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H04B 10/00 - 14/08
Claims (6)
- 【請求項１】 出力と、入力光を受ける受光素子の光電
変換により発生される光電電流を受ける入力と、前記入
力にゲートが接続される駆動用電界効果トランジスタを
含むソース接地型増幅部とを有する増幅回路、帰還抵抗
と、前記帰還抵抗の一端にドレインが結合され、且つ他
端にソースが結合される帰還用電界効果トランジスタと
を有するトランスインピーダンス型の帰還回路、を有
し、前記増幅回路の出力に前記光電電流に対応する電圧
波形を出力する電流／電圧変換回路と、 前記電流／電圧変換回路の出力の電圧波形から光入力パ
ワーの平均値を検出し、この平均値に応じた電圧を発生
するパワー検出回路と、 前記電流／電圧変換回路の出力および前記パワー検出回
路の出力に応じて、前記帰還用電界効果トランジスタの
ゲートを制御して、前記増幅回路の利得を変化させる帰
還制御回路と、を備えることを特徴とする光通信用前置
増幅器。 - 【請求項２】 前記帰還制御回路は、前記増幅回路の出
力をゲートに受ける第１の電界効果トランジスタと、前
記パワー検出回路の出力をゲートに受ける第２の電界効
果トランジスタと、前記第１の電界効果トランジスタの
ソースおよび前記第２の電界効果トランジスタのドレイ
ン間に配置される抵抗と、を備えるソースフォロア回路
であって、この抵抗と前記第２の電界効果トランジスタ
のドレインとの間から出力を引き出し、前記出力により
前記帰還用電界効果トランジスタのゲートを制御するこ
とを特徴とする請求項１に記載の光通信用前置増幅器。 - 【請求項３】 出力と、入力光を受ける受光素子の光電
変換により発生される光電電流を受ける入力と、前記入
力にゲートが接続される駆動用電界効果トランジスタを
含むソース接地型増幅部とを有する増幅回路、帰還抵抗
と、前記帰還抵抗の一端にドレインが結合され、且つ他
端にソースが結合される帰還用電界効果トランジスタと
を有するトランスインピーダンス型の帰還回路、を有
し、前記増幅回路の出力に前記光電電流に対応する電圧
波形を出力する電流／電圧変換回路と、 前記電流／電圧変換回路の出力に応じて前記帰還用電界
効果トランジスタのゲートを制御し、前記電流／電圧変
換回路の利得を変化させる帰還制御回路と、を備える光
通信用前置増幅器であって、 前記増幅回路は、前記駆動用電界効果トランジスタと負
荷との間に直列して結合されるゲート接地された負荷用
電界効果トランジスタと、この負荷用電界効果トランジ
スタのゲートに接続される抵抗体と、前記抵抗体の前記
負荷用電界効果トランジスタのゲート側にあるキャパシ
タと、を有することを特徴とする光通信用前置増幅器。 - 【請求項４】 前記キャパシタは、前記負荷用電界効果
トランジスタのゲート入力キャパシタンスで兼用される
ことを特徴とする請求項３に記載の光通信用前置増幅
器。 - 【請求項５】 出力と、入力光を受ける受光素子の光電
変換により発生される光電電流を受ける入力と、前記入
力にゲートが接続される駆動用電界効果トランジスタを
含むソース接地型増幅部とを有する増幅回路、帰還抵抗
と、前記帰還抵抗の一端にドレインが結合され、且つ他
端にソースが結合される帰還用電界効果トランジスタと
を有するトランスインピーダンス型の帰還回路、を有
し、前記増幅回路の出力に前記光電電流に対応する電圧
波形を出力する電流／電圧変換回路と、 前記電流／電圧変換回路の出力の電圧波形から光入力パ
ワーの平均値を検出し、この平均値に応じた電圧を発生
するパワー検出回路と、 前記電流／電圧変換回路の出力および前記パワー検出回
路の出力に応じて、前記帰還用電界効果トランジスタの
ゲートを制御して、前記増幅回路の利得を変化させる帰
還制御回路とを備え、 前記増幅回路は、前記駆動用電界効果トランジスタと負
荷との間に直列して結合されるゲート接地された負荷用
電界効果トランジスタと、この負荷用電界効果トランジ
スタのゲートに接続される抵抗体と、前記負荷用電界効
果トランジスタのゲート側にあるキャパシタと、を有す
ることを特徴とする光通信用前置増幅器。 - 【請求項６】 前記キャパシタは、前記負荷用電界効果
トランジスタのゲート入力キャパシタンスで兼用される
ことを特徴とする請求項５に記載の光通信用前置増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08692397A JP3405388B2 (ja) | 1997-04-04 | 1997-04-04 | 光通信用前置増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08692397A JP3405388B2 (ja) | 1997-04-04 | 1997-04-04 | 光通信用前置増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284955A JPH10284955A (ja) | 1998-10-23 |
| JP3405388B2 true JP3405388B2 (ja) | 2003-05-12 |
Family
ID=13900390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08692397A Expired - Lifetime JP3405388B2 (ja) | 1997-04-04 | 1997-04-04 | 光通信用前置増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405388B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3475877B2 (ja) * | 1999-10-25 | 2003-12-10 | 日本電気株式会社 | 前置増幅回路 |
| SE0004435L (sv) | 2000-12-01 | 2002-01-29 | Transmode Systems Ab | En sändare-mottagareanordning och ett kommunikationssystem |
| SE520433C2 (sv) | 2000-12-01 | 2003-07-08 | Transmode Systems Ab | Förstärkarkrets, ett optiskt kommunikationssystem och en metod för att styra förstärkning |
| JP3506693B2 (ja) | 2002-06-21 | 2004-03-15 | 沖電気工業株式会社 | 電流電圧変換回路 |
| JP4303057B2 (ja) * | 2003-07-30 | 2009-07-29 | Ｎｅｃエレクトロニクス株式会社 | 光電流・電圧変換回路 |
| JP4613495B2 (ja) * | 2004-02-05 | 2011-01-19 | 住友電気工業株式会社 | 前置増幅器 |
| JP4361087B2 (ja) | 2004-03-25 | 2009-11-11 | 三菱電機株式会社 | 前置増幅器 |
| WO2006027965A1 (ja) | 2004-09-07 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 受信回路及び光受信回路 |
| FR2909818B1 (fr) * | 2006-12-07 | 2009-02-27 | Commissariat Energie Atomique | Preamplificateur de courant et comparateur de courant associe |
| CN102571193A (zh) * | 2010-12-14 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 红外接收电路输入结构 |
-
1997
- 1997-04-04 JP JP08692397A patent/JP3405388B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284955A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532471A (en) | Optical transimpedance amplifier with high dynamic range | |
| US6972628B2 (en) | Integratable, voltage-controlled RF power amplifier | |
| JP5138990B2 (ja) | 前置増幅器および光受信装置 | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| JP3405388B2 (ja) | 光通信用前置増幅器 | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US5801588A (en) | Preamplifier for optical communication | |
| EP0561346B1 (en) | Amplifier | |
| US5525929A (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
| CA1285325C (en) | Low noise, high speed current or voltage amplifier | |
| US11228293B2 (en) | Differential amplifier circuit having stable gain | |
| EP0577896B1 (en) | Preamplifier | |
| US20030002551A1 (en) | Laser diode driver | |
| US6639472B2 (en) | High bandwidth, low power, single stage cascode transimpedance amplifier for short haul optical links | |
| US5162754A (en) | Ultra-wideband dc-microwave amplifier device notably in integrated circuit form | |
| US11038461B2 (en) | Optocoupler emulating input stage for digital isolators | |
| US20210036670A1 (en) | Transimpedance amplifier circuit | |
| US7202743B2 (en) | High frequency amplifier | |
| WO2005093946A1 (ja) | 前置増幅器 | |
| JPH09232881A (ja) | カレントミラー回路および信号処理回路 | |
| US6714082B2 (en) | Semiconductor amplifier circuit | |
| JPH09232877A (ja) | 光通信用前置増幅器 | |
| JPH11126935A (ja) | レーザーダイオード駆動回路 | |
| US6768384B1 (en) | High-speed differential preamplifier | |
| JP2003258580A (ja) | 光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |