WO2020012774A1 - 信号出力回路 - Google Patents

信号出力回路 Download PDF

Info

Publication number
WO2020012774A1
WO2020012774A1 PCT/JP2019/019301 JP2019019301W WO2020012774A1 WO 2020012774 A1 WO2020012774 A1 WO 2020012774A1 JP 2019019301 W JP2019019301 W JP 2019019301W WO 2020012774 A1 WO2020012774 A1 WO 2020012774A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
circuit
transistor
signal
feedback capacitor
Prior art date
Application number
PCT/JP2019/019301
Other languages
English (en)
French (fr)
Inventor
貴久 子安
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2020012774A1 publication Critical patent/WO2020012774A1/ja
Priority to US17/130,011 priority Critical patent/US11451202B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/141—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a resistor and a capacitor in series, at least one of them being an active one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/33—Bridge form coupled amplifiers; H-form coupled amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means

Definitions

  • the present disclosure relates to a signal output circuit including an inverting amplification circuit that outputs a signal to an output terminal that is pulled up by performing an inverting amplification operation based on an input signal and that includes an inverting amplification circuit whose output stage is configured to be a pull-up type. .
  • Patent Literature 1 discloses a communication driver in which a feedback capacitor is connected between the input and output terminals of an inverting amplifier circuit that is configured, for example, of an open collector type in which an output stage is pulled up and performs an inverting amplification operation based on an input transmission signal.
  • a circuit is disclosed. According to this configuration, when the inverting amplifier circuit inverts and amplifies the input transmission signal and outputs a communication signal to the communication line that is pulled up, the capacitor applies negative feedback to a change in signal level. Act like so. Therefore, the level change of the communication signal becomes slow, and the noise level superimposed on the output communication signal can be reduced.
  • Patent Literature 1 since negative feedback is applied to the level change of the output signal, a noise component input through the output terminal enters the internal circuit through the feedback capacitor. When the level of the noise component exceeds a certain value, there is a problem that the transistor constituting the output stage malfunctions. As a countermeasure against this malfunction, it has been necessary to externally attach elements such as a filter, a capacitor, a coil and a ferrite bead to the IC constituting the driver circuit.
  • the present disclosure has been made in view of the above circumstances, and an object of the present disclosure is to provide a signal output circuit that can reduce the influence of a noise component input via an output terminal.
  • the inverting amplifier circuit has an output stage configured with an open collector or an open drain type and outputs a signal to an output terminal that is pulled up, and a feedback capacitor is provided between the input and output terminals. Is connected. Then, a low-pass filter is connected so that the output terminal of the inverting amplifier circuit is on the input side and the feedback capacitor side is on the output side.
  • the noise component that has intruded from the output terminal can be removed by the low-pass filter, and the noise component is transmitted to the internal circuit via the feedback capacitor, preventing the transistor forming the output stage from malfunctioning. it can. Therefore, it is not necessary to externally provide an element or a circuit for noise suppression.
  • a charging / discharging circuit is connected to the input terminal of the inverting amplifier circuit, and when the transmission signal changes from low to high, the feedback capacitor is charged, and when the transmission signal changes from high to low. Discharge the feedback capacitor.
  • a clamping transistor is connected between the conduction control terminal of the output transistor and the ground, and the conduction control terminal of the transistor is connected to a connection terminal between the feedback capacitor and the charge / discharge circuit. Then, the clamp transistor conducts when noise is applied to the conduction control terminal of the output transistor while the feedback capacitor is being discharged.
  • a capacitor is connected in parallel to the clamping transistor.
  • the first and second series circuits each including four diodes are connected in parallel, and the anode side pulls up the output terminal of the inverting amplifier circuit.
  • an output transistor is connected between the cathode side of the bridge circuit and the ground.
  • the common connection point of the first series circuit is connected to the output terminal, and the common connection point of the second series circuit is connected to the feedback capacitor side.
  • FIG. 2 is a circuit diagram showing a configuration of a signal output circuit in the first embodiment
  • FIG. 3 is a diagram illustrating frequency characteristics of a CR filter
  • FIG. 6 is a circuit diagram illustrating a noise wraparound from an output terminal OUT in the related art
  • It is a diagram showing a circuit configuration simulating the effect of noise
  • It is a diagram showing a simulation result of noise resistance
  • FIG. 6 is a diagram illustrating a simulation waveform at an output terminal OUT
  • FIG. 2 is a circuit diagram showing a configuration of a signal output circuit in the first embodiment
  • FIG. 3 is a diagram illustrating frequency characteristics of a CR filter
  • FIG. 6 is a circuit diagram illustrating a noise wraparound from an output terminal OUT in the related art
  • It is a diagram showing a circuit configuration simulating the effect of noise
  • It is a diagram showing a simulation result of noise resistance
  • FIG. 6 is a diagram illustrating a simulation waveform at an output terminal OUT
  • FIG. 3 is a diagram illustrating a circuit configuration obtained by simulating the influence of noise according to the embodiment; It is a diagram showing a simulation result of noise resistance, It is a diagram showing a simulation waveform in each part, FIG. 6 is a diagram illustrating a simulation waveform at an output terminal OUT;
  • FIG. 9 is a circuit diagram illustrating a configuration of a signal output circuit in a second embodiment.
  • FIG. 13 is a circuit diagram illustrating a configuration of a signal output circuit according to a third embodiment;
  • FIG. 14 is a circuit diagram illustrating a configuration of a signal output circuit according to a fourth embodiment;
  • FIG. 15 is a circuit diagram illustrating a configuration of a signal output circuit according to a fifth embodiment;
  • FIG. 15 is a circuit diagram showing a configuration of a signal output circuit in a sixth embodiment;
  • FIG. 17 is a circuit diagram illustrating a configuration of a signal output circuit in a seventh embodiment.
  • the one corresponding to the FET 16 of Patent Document 1 is indicated by a switch 16 in FIG. 1, and the second current mirror circuit 24 is indicated by a constant current source 24. If the level of the transmission signal TX is high, the switch 16 is off, and the feedback capacitor C1 is discharged by the constant current source 24 drawing the current I. If the level of the transmission signal TX is low, the switch 16 is turned on, and the feedback capacitor C1 is charged with the difference current I when the constant current source CS2 supplies the current 2I. These correspond to the charge / discharge circuit 28.
  • the constant current source CS5 is connected to a battery power supply VB instead of the 5V power supply VCC.
  • a diode D21 for level shift is connected between the constant current source CS5 and the emitter of the transistor Q8.
  • N An N-channel MOSFET is used in the present embodiment for the transistor Q10, which is an output transistor. Therefore, the inverting amplifier circuit 19 of the present embodiment is of the open drain type.
  • a diode D22 for level shift is connected between the emitter of the transistor Q9, the collector of the transistor Q12, and the gate of the transistor Q10.
  • a diode D23 is inserted between the resistance element 18 and the output terminal OUT, and a diode D24 is inserted between the output terminal OUT and the drain of the transistor Q10.
  • the capacitor C2 is connected between the common connection point between the resistance element R1 and the capacitor C1 and the ground.
  • the CR filter 61 is configured by the resistance element R1 and the capacitor C2.
  • the cutoff frequency of the CR filter 61 is about 1.6 MHz as shown in FIG.
  • trapezoidal wave control is performed at a frequency of about 500 kHz inside an IC.
  • the cut-off frequency is set so that noise entering from the output terminal OUT can be removed without affecting the control.
  • noise entering from the output terminal OUT fluctuates the base potential of the transistor Q8 via the capacitor C1. As a result, a malfunction occurs due to a change in the gate potential of the output transistor Q10.
  • FIG. 6 shows a signal TXB which is an inversion of the level of the transmission signal TX.
  • the inverting amplifier circuit 19 has an output stage of an open drain type, outputs a signal to the output terminal OUT that is pulled up, and the feedback capacitor C1 is connected between the input and output terminals. Connected.
  • the low-pass filter 61 is connected so that the output terminal OUT is on the input side and the feedback capacitor C1 is on the output side.
  • the noise component that has entered from the output terminal OUT can be removed by the low-pass filter 61, and the noise component is transmitted to the internal circuit via the feedback capacitor C1, thereby preventing the output transistor Q10 from malfunctioning. it can. Therefore, it is not necessary to externally provide an element or a circuit for noise suppression.
  • a bridge circuit 62 is used in which a first series circuit in which diodes D23 and D24 are connected in a forward direction and a second series circuit in which diodes D25 and D26 are connected in a forward direction are used in parallel.
  • the output transistor Q10 is connected between the cathode side and the ground.
  • the common connection point of the first series circuit is connected to the output terminal OUT, and the common connection point of the second series circuit is connected to the feedback capacitor C1.
  • a PNP transistor Q21 which is a clamping transistor, is connected between the gate of the output transistor Q10 and the ground.
  • the base of transistor Q21 is connected to the base of transistor Q8.
  • the threshold voltage of the transistor Q10 is VT and the base-emitter voltage of the transistor Q21 is VF, VT> VF is set.
  • an inverting amplifier circuit 19A is configured.
  • the operation of the second embodiment will be described. Since the capacitor C1 is discharged during the period when the transmission signal TX indicates the high level, the base potentials of the transistors Q8 and Q21 are at the low level. In this state, when noise that has entered from the output terminal OUT is directly applied to the gate of the transistor Q10, the transistor Q21 is turned on. Therefore, the gate potential of the transistor Q10 is clamped by the base-emitter voltage VF of the transistor Q21. Is done. This prevents a malfunction of the transistor Q10.
  • the transistor Q21 is connected between the gate of the output transistor Q10 and the ground, and the base of the transistor Q21 is connected to the connection terminal between the feedback capacitor C1 and the charge / discharge circuit 28.
  • the transistor Q21 When noise is applied to the gate of the output transistor Q10 while the feedback capacitor C1 is being discharged, the transistor Q21 is turned on and clamps the gate potential with the voltage VF. Thereby, malfunction of transistor Q10 can be prevented.
  • a resistor R2 is inserted between the resistor R1 and the output terminal OUT. Then, the capacitor C2 is connected between the common connection point of the resistance elements R1 and R2 and the ground, and the resistance element R2 and the capacitor C2 constitute the CR filter 63. With such a configuration, the same effect as in the first embodiment can be obtained.
  • the capacitor C2 is connected between the anode of the diode D25 and the ground, and the capacitor C3 is connected between the cathode of the diode D26 and the ground.
  • the CR filter 65 is configured by the resistor R2 and the capacitor C2, and the CR filter 66 is configured by the resistor R3 and the capacitor C3. That is, CR filters 65 and 66 are configured inside the bridge circuit 64. According to the fourth embodiment configured as described above, the same effects as in the first embodiment can be obtained.
  • the resistor R1 is deleted, and the voltage follower 67 using an operational amplifier is connected between the output terminal OUT and the capacitor C1.
  • the non-inverting input terminal of the operational amplifier which is the input terminal of the voltage follower 67, is connected to the output terminal OUT, and the output terminal of the voltage follower 67 is connected to one end of the capacitor C1.
  • the voltage follower 67 functions as a low-pass filter whose cutoff frequency is on the order of MHz. Therefore, in the case of the fifth embodiment configured as described above, effects similar to those of the first embodiment can be obtained.
  • An operational amplifier 71 corresponding to a signal output circuit includes a differential amplifier 72 constituting an input section, a transistor Q8 having a base connected to one of a differential pair of the differential amplifier 72, and a transistor having a base connected to the collector of the transistor Q8 Q9 is provided.
  • the emitter of the transistor Q9 is connected to the base of the output transistor Q10 and to the ground via the resistor 73.
  • the output terminal OUT of the operational amplifier 71 is connected to the base of the transistor Q8 via a series circuit of the resistor R1 and the feedback capacitor C1.
  • the capacitor C2 is connected between the common connection point of the resistor R1 and the capacitor C1 and the ground, and the CR filter 61 is configured by the resistor R1 and the capacitor C2. .
  • the operational amplifier 71 including the feedback capacitor C1 also includes the capacitor C2 to form the CR filter 61, thereby reducing the influence of noise entering from the output terminal OUT. it can.
  • the seventh embodiment differs from the second embodiment in that a series circuit of diodes D22 and D23 is replaced by a bridge circuit 62, and a capacitor C3 is connected in parallel with the transistor Q21.
  • an inverting amplifier circuit 19B is configured. With such a configuration, noise in a relatively low frequency region can be removed by the transistor Q21, and noise in a relatively high frequency region can be removed by the capacitor C3.
  • An NPN transistor may be used as the output transistor, and an open collector configuration may be used.
  • the respective embodiments may be implemented in combination as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

本開示の一態様は、出力段がオープンドレインタイプで構成され、プルアップされている出力端子ＯＵＴに信号を出力し、入出力端子間に帰還コンデンサＣ１が接続される。そして、出力端子ＯＵＴが入力側となり帰還コンデンサＣ１側が出力側となるようにローパスフィルタ６１を接続する。

Description

信号出力回路 関連出願の相互参照
　本出願は、２０１８年７月１２日に出願された日本出願番号２０１８－１３２３４５号に基づくもので、ここにその記載内容を援用する。
　本開示は、入力される信号に基づき反転増幅動作を行なうことでプルアップされている出力端子に信号を出力すると共に、出力段がプルアップタイプで構成される反転増幅回路を備える信号出力回路に関する。
　特許文献１には、出力段がプルアップされる例えばオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路の入出力端子間に、帰還コンデンサを接続した通信ドライバ回路が開示されている。この構成によれば、反転増幅回路が入力される送信信号を反転増幅してプルアップされている通信線に通信信号を出力する際に、前記コンデンサが信号のレベル変化に対して負帰還をかけるように作用する。したがって、通信信号のレベル変化が緩慢になり、出力する通信信号に重畳されるノイズレベルを低減できる。
特許第４６２２８７５号公報
　しかしながら、特許文献１の構成では、出力信号のレベル変化に対して負帰還がかかるため、出力端子を介して入力されるノイズ成分が、帰還コンデンサを介して内部回路に侵入してしまう。このノイズ成分のレベルが一定値を超えると、出力段を構成するトランジスタが誤動作するという問題があった。この誤動作対策として、ドライバ回路を構成するＩＣに対し、フィルタやコンデンサ，コイルやフェライトビーズといった素子を外付けする必要があった。
　本開示は上記事情に鑑みてなされたものであり、その目的は、出力端子を介して入力されるノイズ成分の影響を低減できる信号出力回路を提供することにある。
　本開示の信号出力回路によれば、反転増幅回路は、出力段がオープンコレクタ又はオープンドレインタイプで構成され、プルアップされている出力端子に信号を出力するもので、入出力端子間に帰還コンデンサが接続される。そして、反転増幅回路の出力端子が入力側となり帰還コンデンサ側が出力側となるようにローパスフィルタを接続する。
　このように構成すれば、出力端子より侵入したノイズ成分をローパスフィルタによって除去することができ、ノイズ成分が帰還コンデンサを介して内部回路に伝達され、出力段を構成するトランジスタが誤動作することを防止できる。したがって、ノイズ対策用の素子や回路を外付けする必要がなくなる。
　また、本開示の信号出力回路によれば、反転増幅回路の入力端子に充放電回路を接続し、送信信号がローからハイに変化すると帰還コンデンサを充電させ、送信信号がハイからローに変化すると帰還コンデンサを放電させる。出力トランジスタの導通制御端子とグランドとの間にクランプ用トランジスタを接続し、当該トランジスタの導通制御端子を帰還コンデンサと充放電回路との接続端子に接続する。そして、クランプ用トランジスタは、帰還コンデンサを放電させている状態で、出力トランジスタの導通制御端子にノイズが印加されると導通する。
　このように構成すれば、帰還コンデンサを放電させている期間に、ノイズ成分が反転増幅回路の出力端子から出力トランジスタの導通制御端子に直接侵入すると、クランプ用トランジスタが導通する。この時、クランプ用トランジスタの導通制御端子は、帰還コンデンサを放電させていることでローレベルになる。そして、出力トランジスタの導通制御端子は、クランプ用トランジスタの導通制御端子のレベルに、当該トランジスタの接合電圧を加えたものにクランプされる。したがって、出力トランジスタが導通することを回避できる。
　また、本開示の信号出力回路によれば、クランプ用トランジスタに対して並列にコンデンサを接続する。このように構成すれば、クランプ用トランジスタによって比較的低い周波領域のノイズを除去し、並列に接続されるコンデンサにより比較的高い周波領域のノイズを除去できる。
　また、本開示の信号出力回路によれば、４つのダイオードで構成される第１及び第２直列回路を並列に接続してなり、アノード側が反転増幅回路の出力端子をプルアップしている抵抗素子に接続されるブリッジ回路を備え、ブリッジ回路のカソード側とグランドとの間に出力トランジスタを接続する。そして、第１直列回路の共通接続点を前記出力端子に接続し、第２直列回路の共通接続点を帰還コンデンサ側に接続する。このように構成すれば、出力端子より侵入したノイズ成分の振幅をブリッジ回路を介すことで減衰させて、ノイズの影響を軽減できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
第１実施形態において、信号出力回路の構成を示す回路図であり、 ＣＲフィルタの周波数特性を示す図であり、 従来技術について、出力端子ＯＵＴからのノイズの回り込みを説明する回路図であり、 ノイズの影響をシミュレーションした回路構成を示す図であり、 ノイズ耐性のシミュレーション結果を示す図であり、 出力端子ＯＵＴにおけるシミュレーション波形を示す図であり、 本実施形態についてノイズの影響をシミュレーションした回路構成を示す図であり、 ノイズ耐性のシミュレーション結果を示す図であり、 各部におけるシミュレーション波形を示す図であり、 出力端子ＯＵＴにおけるシミュレーション波形を示す図であり、 第２実施形態において、信号出力回路の構成を示す回路図であり、 第３実施形態において、信号出力回路の構成を示す回路図であり、 第４実施形態において、信号出力回路の構成を示す回路図であり、 第５実施形態において、信号出力回路の構成を示す回路図であり、 第６実施形態において、信号出力回路の構成を示す回路図であり、 第７実施形態において、信号出力回路の構成を示す回路図である。
　　（第１実施形態）
　以下、第１実施形態について説明するが、本実施形態は、特許文献１に開示されている構成を改良したものであるから、特許文献１の図１に示すものと同じ構成には同じ符号を付して説明を省略する。そして、説明は、発明の要旨に係る部分及び異なる部分について行う。
　特許文献１のＦＥＴ１６に相当するものは、図１においてスイッチ１６で示し、第２カレントミラー回路２４は、定電流源２４で示している。送信信号ＴＸのレベルがハイであればスイッチ１６はオフしており、帰還コンデンサＣ１は、定電流源２４が電流Ｉを引くことで放電される。送信信号ＴＸのレベルがローであればスイッチ１６はオンになり、帰還コンデンサＣ１は、定電流源ＣＳ２が電流２Ｉを供給することで差電流Ｉで充電される。これらが充放電回路２８に相当する。定電流源ＣＳ５は、５Ｖ電源であるＶＣＣに替えて、バッテリ電源ＶＢ接続されている。定電流源ＣＳ５とトランジスタＱ８のエミッタとの間には、レベルシフト用のダイオードＤ２１が接続されている。
　出力トランジスタであるトランジスタＱ１０には、本実施形態ではＮチャネルＭＯＳＦＥＴを用いている。したがって、本実施形態の反転増幅回路１９は、オープンドレインタイプとなっている。トランジスタＱ９のエミッタと、トランジスタＱ１２のコレクタ及びトランジスタＱ１０のゲートとの間にも、レベルシフト用のダイオードＤ２２が接続されている。抵抗素子１８と出力端子ＯＵＴの間にはダイオードＤ２３が挿入され、出力端子ＯＵＴとトランジスタＱ１０のドレインとの間にはダイオードＤ２４が挿入されている。
　そして、本実施形態では、抵抗素子Ｒ１とコンデンサＣ１との共通接続点と、グランドとの間にコンデンサＣ２を接続している。これにより、抵抗素子Ｒ１とコンデンサＣ２とでＣＲフィルタ６１を構成している。例えば、抵抗素子Ｒ１の抵抗値を１０ｋΩ，コンデンサＣ２の容量を１０ｐＦとすると、ＣＲフィルタ６１のカットオフ周波数は、図２に示すように約１．６ＭＨｚ程度になる。特許文献１のように、車載通信ネットワークを構成するＬＩＮのような通信に適用する際には、ＩＣ内部において５００ｋＨｚ程度の周波数で台形波制御を行う。カットオフ周波数は、その制御に影響を与えることなく、出力端子ＯＵＴより侵入したノイズを除去できるように設定する。
　本実施形態のようにＣＲフィルタ６１を構成しない場合には、図３に示すように、出力端子ＯＵＴより侵入したノイズが、コンデンサＣ１を介してトランジスタＱ８のベース電位を変動させる。これに伴い、出力トランジスタＱ１０のゲート電位が変動することで誤動作が発生する。
　図４に示す構成について、出力端子ＯＵＴにノイズをシミュレートした周波数ＭＨｚオーダーの交流信号を電圧を変えて印加し、出力端子ＯＵＴがハイレベルを維持できるかをシミュレーションで確認した。ダイオードＤ２３及びＤ２４の直列回路に、ダイオードＤ２５及びＤ２６の直列回路を並列に接続する。そして、ダイオードＤ２５及びＤ２６の共通接続点を、抵抗素子Ｒ１の一端に接続する。ダイオードＤ２３～Ｄ２６は、ブリッジ回路６２を構成している。
　出力端子ＯＵＴとグランドとの間にコンデンサを接続し、出力端子ＯＵＴに直列コンデンサを介して交流信号を印加した。その結果、図５に示すように、周波数２ＭＨｚ～２０ＭＨｚの範囲における電圧耐量は１０Ｖｐｐ（peak to peak）であった。また、図６に示すように、送信信号ＴＸを一定周期で二値レベルに変化させ、出力端子ＯＵＴがその反転レベルを出力している状態で、周波数２０ＭＨｚ，電圧１４Ｖｐｐの交流信号を容量１ｎＦのカップリングで印加すると誤動作が発生した。図６では、送信信号ＴＸのレベルの反転である信号ＴＸＢを示している。
　これに対して、図７に示すように、本実施形態の構成を適用して同様のシミュレーションを行ったところ、図８に示すように、周波数２ＭＨｚ～５０ＭＨｚの範囲における電圧耐量が１８Ｖｐｐまで向上した。そして、送信信号ＴＸはハイレベルに維持した状態で、図６に示すケースと同様に周波数２０ＭＨｚ，電圧１４Ｖｐｐの交流信号を印加すると、図９に示すように、出力端子ＯＵＴの電位は１０．８Ｖｐｐとなり、抵抗素子Ｒ１の一端であるＡ点の電位は７．７Ｖｐｐとなった。これは、ブリッジ回路６２によるノイズレベルの低減効果である。そして、トランジスタＱ８のベースであるＢ点では、抵抗素子Ｒ１を介すことで振幅が更に低減されて０．５Ｖｐｐとなっている。
　図６に示すケースと同様の条件でシミュレーションを行うと、図１０に示すように、誤動作が発生しないことが確認できた。
　以上のように本実施形態によれば、反転増幅回路１９は、出力段がオープンドレインタイプで構成され、プルアップされている出力端子ＯＵＴに信号を出力し、入出力端子間に帰還コンデンサＣ１が接続される。そして、出力端子ＯＵＴが入力側となり帰還コンデンサＣ１側が出力側となるようにローパスフィルタ６１を接続する。
　このように構成すれば、出力端子ＯＵＴより侵入したノイズ成分をローパスフィルタ６１により除去することができ、ノイズ成分が帰還コンデンサＣ１を介して内部回路に伝達され、出力トランジスタＱ１０が誤動作することを防止できる。したがって、ノイズ対策用の素子や回路を外付けする必要がなくなる。
　また、ダイオードＤ２３及びＤ２４を順方向に接続した第１直列回路と、ダイオードＤ２５及びＤ２６を順方向に接続した第２直列回路とを並列に接続してなるブリッジ回路６２を用い、アノード側を抵抗素子１８に接続し、カソード側とグランドとの間に出力トランジスタＱ１０を接続する。第１直列回路の共通接続点を出力端子ＯＵＴに接続し、第２直列回路の共通接続点を帰還コンデンサＣ１側に接続する。これにより、出力端子ＯＵＴより侵入したノイズ成分の振幅をブリッジ回路６２により減衰させて、ノイズの影響を軽減できる。
　　（第２実施形態）
　以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図１１に示すように、第２実施形態では、出力トランジスタＱ１０のゲートとグランドとの間に、クランプ用トランジスタであるＰＮＰトランジスタＱ２１を接続する。トランジスタＱ２１のベースは、トランジスタＱ８のベースに接続されている。ここで、トランジスタＱ１０の閾値電圧をＶＴ，トランジスタＱ２１のベース－エミッタ間電圧をＶＦとすると、ＶＴ＞ＶＦとなるように設定されている。これにより反転増幅回路１９Ａが構成されている。
　次に、第２実施形態の作用について説明する。送信信号ＴＸがハイレベルを示す期間は、コンデンサＣ１が放電されているので、トランジスタＱ８及びＱ２１のベース電位はローレベルとなっている。この状態で、出力端子ＯＵＴより侵入したノイズが、トランジスタＱ１０のゲートに直接印加されるとトランジスタＱ２１がオンしているので、トランジスタＱ１０のゲート電位は、トランジスタＱ２１のベース－エミッタ間電圧ＶＦでクランプされる。これにより、トランジスタＱ１０の誤動作が防止される。
　以上のように第２実施形態によれば、出力トランジスタＱ１０のゲートとグランドとの間にトランジスタＱ２１を接続し、トランジスタＱ２１のベースを帰還コンデンサＣ１と充放電回路２８との接続端子に接続する。そして、トランジスタＱ２１は、帰還コンデンサＣ１を放電させている状態で、出力トランジスタＱ１０のゲートにノイズが印加されると、オンしていることでゲート電位を電圧ＶＦでクランプする。これにより、トランジスタＱ１０の誤動作を防止できる。
　　（第３実施形態）
　図１２に示すように、第３実施形態では、抵抗素子Ｒ１と出力端子ＯＵＴとの間に抵抗素子Ｒ２を挿入する。そして、コンデンサＣ２を抵抗素子Ｒ１及びＲ２の共通接続点とグランドとの間に接続し、抵抗素子Ｒ２及びコンデンサＣ２によりＣＲフィルタ６３を構成する。このように構成した場合も、第１実施形態と同様の効果が得られる。
　　（第４実施形態）
　図１３に示すように、第４実施形態では、ブリッジ回路６２を備える際に、ダイオードＤ２３及びＤ２５のアノード側に抵抗素子Ｒ２を挿入し、ダイオードＤ２４及びＤ２６のカソード側に抵抗素子Ｒ３を挿入する。これらがブリッジ回路６４を構成している。抵抗素子１８の下端はダイオードＤ２３のアノードに接続され、トランジスタＱ１０のドレインは、ダイオードＤ２４のカソードに接続されている。
　そして、ダイオードＤ２５のアノードとグランドとの間にコンデンサＣ２が接続され、ダイオードＤ２６のカソードとグランドとの間にコンデンサＣ３が接続されている。抵抗素子Ｒ２及びコンデンサＣ２によりＣＲフィルタ６５が構成され、抵抗素子Ｒ３及びコンデンサＣ３によりＣＲフィルタ６６が構成されている。すなわち、ブリッジ回路６４の内部にＣＲフィルタ６５及び６６が構成されている。以上のように構成される第４実施形態によれば、第１実施形態と同様の効果が得られる。
　　（第５実施形態）
　図１４に示すように、第５実施形態では、抵抗素子Ｒ１を削除し、出力端子ＯＵＴとコンデンサＣ１との間にオペアンプを用いたボルテージフォロワ６７を接続している。ボルテージフォロワ６７の入力端子であるオペアンプの非反転入力端子は出力端子ＯＵＴに接続され、ボルテージフォロワ６７の出力端子はコンデンサＣ１の一端に接続される。
　すなわち、オペアンプの周波数特性により、ボルテージフォロワ６７はカットオフ周波数がＭＨｚオーダーのローパスフィルタとして機能する。したがって、このように構成される第５実施形態による場合も、第１実施形態と同様の効果が得られる。
　　（第６実施形態）
　図１５に示すように、第６実施形態では、本発明をオペアンプの内部回路に適用している。信号出力回路に相当するオペアンプ７１は、入力部を構成する差動増幅器７２，差動増幅器７２の差動対の一方にベースが接続されるトランジスタＱ８，トランジスタＱ８のコレクタにベースが接続されるトランジスタＱ９を備えている。トランジスタＱ９のエミッタは、出力トランジスタＱ１０のベースに接続されている共に抵抗素子７３を介してグランドに接続されている。
　オペアンプ７１の出力端子ＯＵＴは、抵抗素子Ｒ１及び帰還コンデンサＣ１の直列回路を介してトランジスタＱ８のベースに接続されている。そして、第１実施形態と同様に、抵抗素子Ｒ１及びコンデンサＣ１の共通接続点とグランドとの間にはコンデンサＣ２が接続されており、抵抗素子Ｒ１及びコンデンサＣ２によりＣＲフィルタ６１が構成されている。
　以上のように構成される第６実施形態によれば、帰還コンデンサＣ１を備えるオペアンプ７１についても、コンデンサＣ２を加えてＣＲフィルタ６１を構成することで、出力端子ＯＵＴより侵入するノイズの影響を低減できる。
　　（第７実施形態）
　図１６に示すように、第７実施形態では、第２実施形態の構成について、ダイオードＤ２２及びＤ２３の直列回路をブリッジ回路６２に置き換え、トランジスタＱ２１に並列にコンデンサＣ３を接続したものである。これにより、反転増幅回路１９Ｂが構成されている。このように構成すれば、トランジスタＱ２１によって比較的低い周波領域のノイズを除去し、コンデンサＣ３により比較的高い周波領域のノイズを除去できる。
　　（その他の実施形態）
　出力トランジスタにＮＰＮトランジスタを用い、オープンコレクタ構成としても良い。
　各実施形態を、適宜組み合わせて実施しても良い。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (8)

  1. 　入力される信号に基づき反転増幅動作を行なうことでプルアップされている出力端子に信号を出力すると共に、出力段がオープンコレクタ又はオープンドレインタイプで構成される反転増幅回路（１９，１９Ａ，１９Ｂ）と、
    　この反転増幅回路の入出力端子間に接続される帰還コンデンサ（Ｃ１）と、
    　前記出力端子が入力側となり、前記帰還コンデンサ側が出力側となるように接続されるローパスフィルタ（６１，６３，６５～６７）とを備える信号出力回路。
  2. 　前記出力端子とグランドとの間に接続される出力トランジスタ（Ｑ１０）と、
    　前記反転増幅回路の入力端子に接続され、前記送信信号がローからハイに変化すると、前記帰還コンデンサを充電するように動作すると共に、前記送信信号がハイからローに変化すると、前記帰還コンデンサを放電させるように動作する充放電回路（２８）と、
    　前記出力トランジスタの導通制御端子とグランドとの間に接続されるクランプ用トランジスタ（Ｑ２１）とを備え、
    　前記クランプ用トランジスタの導通制御端子は、前記帰還コンデンサと前記充放電回路との接続端子に接続され、
    　前記クランプ用トランジスタは、前記帰還コンデンサを放電させている状態で、前記出力トランジスタの導通制御端子にノイズが印加されると導通する請求項１記載の信号出力回路。
  3. 　前記クランプ用トランジスタに並列に接続されるコンデンサ（Ｃ３）を備える請求項２記載の信号出力回路。
  4. 　２つのダイオードを順方向に接続した第１及び第２直列回路を並列に接続してなり、アノード側が前記出力端子をプルアップしている抵抗素子に接続されるブリッジ回路（６２，６４）と、
    　このブリッジ回路のカソード側とグランドとの間に接続される出力トランジスタ（Ｑ１０）とを備え、
    　前記第１直列回路の共通接続点は前記出力端子に接続され、前記第２直列回路の共通接続点は前記帰還コンデンサ側に接続されている請求項１から３の何れか一項に記載の信号出力回路。
  5. 　前記ローパスフィルタを２組（６５，６６）備え、一方のフィルタは前記ブリッジ回路（６４）の抵抗素子側に配置され、他方のフィルタは前記ブリッジ回路の出力トランジスタ側に配置されている請求項４記載の信号出力回路。
  6. 　前記帰還コンデンサと直列に接続される位相補償用抵抗素子（Ｒ１）を備え、
    　前記ローパスフィルタ（６３）は、前記出力端子と前記位相補償用抵抗素子との間に接続されている請求項１から４の何れか一項に記載の信号出力回路。
  7. 　前記ローパスフィルタは、ＣＲフィルタ（６１，６３，６５，６６）で構成される請求項１から６の何れか一項に記載の信号出力回路。
  8. 　前記ローパスフィルタは、オペアンプを用いたボルテージバッファ（６７）で構成される請求項１から６の何れか一項に記載の信号出力回路。
PCT/JP2019/019301 2018-07-12 2019-05-15 信号出力回路 WO2020012774A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/130,011 US11451202B2 (en) 2018-07-12 2020-12-22 Signal output circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018132345A JP6852719B2 (ja) 2018-07-12 2018-07-12 信号出力回路
JP2018-132345 2018-07-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/130,011 Continuation US11451202B2 (en) 2018-07-12 2020-12-22 Signal output circuit

Publications (1)

Publication Number Publication Date
WO2020012774A1 true WO2020012774A1 (ja) 2020-01-16

Family

ID=69142824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/019301 WO2020012774A1 (ja) 2018-07-12 2019-05-15 信号出力回路

Country Status (3)

Country Link
US (1) US11451202B2 (ja)
JP (1) JP6852719B2 (ja)
WO (1) WO2020012774A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864119U (ja) * 1981-10-22 1983-04-30 赤井電機株式会社 サ−ボアンプ装置
JPH08163181A (ja) * 1994-11-30 1996-06-21 Sharp Corp 情報再生回路
JP2004187463A (ja) * 2002-12-06 2004-07-02 Nissan Motor Co Ltd 電圧駆動素子の駆動回路
JP4622875B2 (ja) * 2006-02-07 2011-02-02 株式会社デンソー 通信ドライバ回路
JP2017158010A (ja) * 2016-03-01 2017-09-07 株式会社デンソー 信号出力回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164611A (en) 1990-10-18 1992-11-17 Delco Electronics Corporation Low noise communication bus driver
JP3577392B2 (ja) 1996-07-25 2004-10-13 アルプス電気株式会社 波形整形回路
JP5477264B2 (ja) 2010-11-26 2014-04-23 株式会社デンソー 通信ドライバ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864119U (ja) * 1981-10-22 1983-04-30 赤井電機株式会社 サ−ボアンプ装置
JPH08163181A (ja) * 1994-11-30 1996-06-21 Sharp Corp 情報再生回路
JP2004187463A (ja) * 2002-12-06 2004-07-02 Nissan Motor Co Ltd 電圧駆動素子の駆動回路
JP4622875B2 (ja) * 2006-02-07 2011-02-02 株式会社デンソー 通信ドライバ回路
JP2017158010A (ja) * 2016-03-01 2017-09-07 株式会社デンソー 信号出力回路

Also Published As

Publication number Publication date
JP6852719B2 (ja) 2021-03-31
US11451202B2 (en) 2022-09-20
US20210111682A1 (en) 2021-04-15
JP2020010282A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
US11683027B2 (en) Comparators
US20040239373A1 (en) Semiconductor laser driving circuit and optical communication apparatus
JP2830847B2 (ja) 半導体集積回路
WO2020012774A1 (ja) 信号出力回路
US9877104B2 (en) Audio switch circuit with slow turn-on
US11784612B2 (en) Signal detection circuit
JP6461561B2 (ja) イグナイタおよび車両
JP5465548B2 (ja) レベルシフト回路
US20130162238A1 (en) Reference potential generation circuit
US11047929B2 (en) Signal processing circuit and motor drive system
KR20030074234A (ko) Ｄ급 증폭기
US8872555B2 (en) Power-on reset circuit
JP2018014561A (ja) 半導体装置
JP6740882B2 (ja) 回路装置
US7304526B2 (en) Switching circuit for handling signal voltages greater than the supply voltage
JP6325851B2 (ja) 増幅装置
US11362628B2 (en) Input stage for an LVDS receiver circuit
WO2023190209A1 (ja) オーディオアンプ回路、車載電子機器
JP2015177225A (ja) ソース接地増幅回路およびそのスルー・レート改善方法
JP2008131084A (ja) 入力信号処理回路
US7236030B2 (en) Method to implement hysteresis in a MOSFET differential pair input stage
KR100396353B1 (ko) 입력신호제한장치및펄스제한기
JP3038426B2 (ja) 非反転増幅回路
TW201407960A (zh) 防震盪電路
JP2008283633A (ja) キャパシタンス回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19834523

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19834523

Country of ref document: EP

Kind code of ref document: A1