WO2023089661A1 - 電力半導体装置および制御システム - Google Patents

電力半導体装置および制御システム Download PDF

Info

Publication number
WO2023089661A1
WO2023089661A1 PCT/JP2021/042072 JP2021042072W WO2023089661A1 WO 2023089661 A1 WO2023089661 A1 WO 2023089661A1 JP 2021042072 W JP2021042072 W JP 2021042072W WO 2023089661 A1 WO2023089661 A1 WO 2023089661A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
switching element
temperature
semiconductor device
control circuit
Prior art date
Application number
PCT/JP2021/042072
Other languages
English (en)
French (fr)
Inventor
剛司 山本
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/042072 priority Critical patent/WO2023089661A1/ja
Publication of WO2023089661A1 publication Critical patent/WO2023089661A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage

Definitions

  • the present disclosure relates to power semiconductor devices and control systems.
  • Patent Document 1 discloses a control circuit that includes a control terminal, a main electrode terminal and a current sense terminal, and controls a semiconductor switching element in which a diode is connected to the main electrode terminal or the current sense terminal.
  • the control circuit includes an overheat detection circuit, a current detection circuit and a cutoff circuit.
  • the overheat detection circuit issues an overheat detection signal when the temperature detected based on the output of the diode is equal to or higher than a predetermined set temperature.
  • the current detection circuit issues a current detection signal when the output value of the current sense terminal is equal to or greater than a predetermined set current value.
  • the cutoff circuit turns off the semiconductor switching element when both the overheat detection signal from the overheat detection circuit and the current detection signal from the current detection circuit are input.
  • Patent Document 1 an overheat protection circuit has been proposed in an ignition system for an internal combustion engine such as an automobile engine, which shuts off a switching element when the switching element abnormally heats up. As a result, it is possible to prevent the life of the switching element from being shortened.
  • the temperature of the switching element which is the heat source, is monitored. Therefore, the current is not interrupted until the temperature of the switching element reaches the threshold temperature. Therefore, when immediate protection is required due to an instantaneous abnormality such as overcurrent, it takes time to reach the threshold temperature, and there is a possibility that sufficient protection cannot be provided.
  • An object of the present disclosure is to obtain a power semiconductor device and a control system capable of rapid protection.
  • a power semiconductor device comprises a lead frame, a switching element provided on the lead frame, a first temperature sensing element for detecting the temperature of the switching element, and a A control circuit and a second temperature sensing element that detects the temperature of the control circuit, the control circuit detecting the first temperature of the switching element detected by the first temperature sensing element and the second temperature sensing element.
  • a power semiconductor device includes a lead frame, a switching element provided on the lead frame, a first temperature sensing element for detecting the temperature of the switching element, and a a control circuit, a second temperature sensing element that detects the temperature of the control circuit, and an external terminal, the control circuit detecting a first temperature of the switching element detected by the first temperature sensing element; A signal corresponding to a difference between the second temperature of the control circuit detected by the second temperature sensing element and the signal is output to the outside from the external terminal.
  • the control circuit reduces the current flowing through the switching element when the difference between the first temperature of the switching element and the second temperature of the control circuit becomes greater than a predetermined difference threshold. Let Therefore, prompt protection becomes possible.
  • control circuit outputs a signal according to the difference between the first temperature of the switching element and the second temperature of the control circuit from the external terminal. Based on this signal, immediate protection can be performed by an external device.
  • FIG. 1 is a circuit diagram of a power semiconductor device according to Embodiment 1;
  • FIG. 1 is a diagram illustrating an induction ignition system according to Embodiment 1;
  • FIG. FIG. 4 is a diagram for explaining the operation of the induction ignition system according to Embodiment 1;
  • FIG. 1 is a circuit diagram of an abnormality detection circuit according to Embodiment 1;
  • FIG. It is a figure which shows the reverse direction saturation current characteristic of a diode.
  • 1 is a plan view of a power semiconductor device according to Embodiment 1;
  • FIG. 1 is a cross-sectional view of a power semiconductor device according to Embodiment 1;
  • FIG. 2 is a cross-sectional view showing structures of a control circuit and a switching element according to Embodiment 1;
  • FIG. 4 is a diagram showing the temperature of a switching element and the temperature of a control circuit in normal times; It is a figure which shows the temperature of a switching element at the time of abnormality, and the temperature of a control circuit. It is a circuit diagram of a power semiconductor device according to a comparative example. It is a figure explaining operation
  • FIG. 10 is a diagram for explaining the operation of the power semiconductor device according to the second embodiment; 3 is a circuit diagram of a power semiconductor device according to Embodiment 3; FIG. It is a figure explaining operation
  • FIG. 10 is a circuit diagram of a power semiconductor device according to Embodiment 4;
  • FIG. 10 is a circuit diagram of an abnormality detection circuit according to Embodiment 4;
  • FIG. 10 is a diagram for explaining output signals of an abnormality detection circuit according to a fourth embodiment;
  • FIG. 11 is a circuit diagram of an abnormality detection circuit according to a modification of the fourth embodiment;
  • FIG. 11 is a diagram for explaining output signals of an abnormality detection circuit according to a modification of the fourth embodiment;
  • FIG. 13 is a diagram showing the configuration of a control system according to Embodiment 4;
  • FIG. FIG. 13 is a diagram showing the configuration of a control system according to a modification of Embodiment 4;
  • FIG. 11 is a circuit diagram of a power semiconductor device according to Embodiment 5;
  • FIG. 11 is a circuit diagram of a current detection circuit according to Embodiment 5;
  • FIG. 11 is a diagram for explaining an output signal of a current detection circuit according to Embodiment 5;
  • FIG. 12 is a circuit diagram of a current detection circuit according to a modification of the fifth embodiment;
  • FIG. 13 is a diagram for explaining output signals of a current detection circuit according to a modification of the fifth embodiment;
  • FIG. 11 is a circuit diagram of a power semiconductor device according to Embodiment 5;
  • FIG. 11 is a circuit diagram of a current detection circuit according to Embodiment 5;
  • FIG. 11 is a diagram for explaining an output signal of a current detection circuit according
  • FIG. 13 is a diagram showing the configuration of a control system according to Embodiment 5;
  • FIG. 13 is a diagram showing the configuration of a control system according to a modification of Embodiment 5;
  • FIG. 13 is a circuit diagram of a power semiconductor device according to Embodiment 6;
  • FIG. 11 is a circuit diagram of an overheat detection circuit according to Embodiment 6;
  • FIG. 12 is a diagram for explaining an output signal of an overheat detection circuit according to Embodiment 6;
  • FIG. 12 is a circuit diagram of an overheat detection circuit according to a modification of the sixth embodiment;
  • FIG. 13 is a diagram for explaining output signals of an overheat detection circuit according to a modification of the sixth embodiment;
  • FIG. 13 is a diagram showing the configuration of a control system according to Embodiment 6;
  • FIG. 20 is a diagram showing the configuration of a control system according to a modification of Embodiment 6;
  • FIG. 1 is a circuit diagram of a power semiconductor device 100 according to Embodiment 1.
  • the power semiconductor device 100 is, for example, a power semiconductor device for an igniter used in an ignition system of an internal combustion engine.
  • a power semiconductor device 100 includes a switching element Q ⁇ b>1 and a control circuit 1 .
  • Power semiconductor device 100 also includes a diode Ds1 as a first temperature sensing element that detects the temperature of switching element Q1.
  • the power semiconductor device 100 includes a diode Ds2 as a second temperature sensitive element for detecting the temperature of the control circuit 1.
  • FIG. 1 is a circuit diagram of a power semiconductor device 100 according to Embodiment 1.
  • the power semiconductor device 100 is, for example, a power semiconductor device for an igniter used in an ignition system of an internal combustion engine.
  • a power semiconductor device 100 includes a switching element Q ⁇ b>1 and a control circuit 1 .
  • Power semiconductor device 100 also includes a diode Ds1 as a first temperature sensing element that detects
  • a semiconductor device SW1 In the switching element Q1, a semiconductor device SW1, a current sense for detecting a current dependent on the load current Ic, and a diode Ds1 are formed on the same substrate.
  • the semiconductor device SW1 is, for example, an IGBT (Insulated Gate Bipolar Transistor). Also, the control circuit 1 and the diode Ds2 are formed on the same substrate.
  • a drive signal Von input from the outside is input to the Schmitt trigger circuit B1 in the control circuit 1.
  • the Schmitt trigger circuit B1 waveform-shapes the drive signal Von.
  • the output signal of the Schmitt trigger circuit B1 is delayed by a predetermined delay in the turn-on delay circuit 11 and becomes the driving signal EST.
  • the driving signal EST is input to the gate of PM1, which is a PMOS, and to the inverter INV1.
  • the circuit elements in the control circuit 1 operate upon receiving the supply of the control power supply Vreg.
  • the control circuit 1 includes a current mirror composed of PMOS PM4 and PM5, a resistor Rg1, a sense resistor Rs1, and an NMOS NM1.
  • One end of the resistor Rg1 is connected to the connection point between the gate terminal G of the semiconductor device SW1 and PM5.
  • the other end of resistor Rg1 is connected to the ground terminal.
  • One end of the sense resistor Rs1 is connected to the sense emitter terminal SE, and the other end is connected to the emitter terminal E.
  • the output signal of the inverter INV1 is input to the gate of NM1.
  • emitter terminal E and gate terminal G are connected via resistor Rg2.
  • a current mirror composed of PM4 and PM5 generates a current Ig2 that is a copy of the current Ig1 and inputs it to the gate terminal G.
  • FIG. 2 is a diagram for explaining the induction ignition system according to Embodiment 1.
  • FIG. FIG. 3 is a diagram for explaining the operation of the induction ignition system according to Embodiment 1.
  • FIG. A basic operation of the induction ignition system including the power semiconductor device 100 will be described. First, a drive signal Von for the switching element Q1 is applied to the control terminal of the control circuit 1 from the ECU (engine control unit). As a result, the gate signal Vge of the semiconductor device SW1 is turned on. Therefore, the load current Ic flows according to the time constant determined by the inductance of the transformer L and the wiring resistance.
  • the drive signal Von is turned off at the timing at which the fuel should be ignited.
  • the gate signal Vge of the semiconductor device SW1 is also turned off. Therefore, the load current Ic flowing through the primary side of the transformer L is cut off. This current interruption induces a change in interlinkage magnetic flux in the transformer L, and induces a high voltage V2 on the secondary side of the transformer L, which depends on the turns ratio. As a result, discharge occurs in the spark plug 30 inside the engine cylinder.
  • the spark plug 30 is also called an ignition plug.
  • a clamping diode D1 is connected between the gate and collector of the semiconductor device SW1.
  • the collector voltage Vce rises and is clamped at a voltage determined by the diode D1.
  • This voltage is, for example, 500V.
  • an appropriate ignition voltage can be induced on the secondary side of the transformer L.
  • the control circuit 1 has a current limiting function in order to suppress fusing of the winding due to overcurrent, suppress demagnetization of the magnet for adjusting the reactance of the transformer L, and suppress magnetic saturation of the core material.
  • the current limiting function is a protection function that prevents a load current Ic exceeding a certain level from flowing. This set value is defined as a current limit value Ith1.
  • the current limit value Ith1 is 10A or 14A, for example.
  • the current limit function operates and the gate signal Vge of the semiconductor device SW1 decreases. Note that in the region indicated by the broken line 88, a large Joule loss occurs in the switching element Q1.
  • amplifier amp1 compares the voltage generated by sense current Isense and sense resistor Rs1 with reference voltage Vref, and amplifies the comparison result.
  • a VI conversion circuit 14 converts the manipulated variable, which is the output of the amplifier amp1, into a current If1. PM2 and PM3, which are PMOS, form a current mirror. Therefore, a current If2 is generated by the current If1.
  • the current If2 flows into the reference current source I_base as the base.
  • the current Ig2 of the current source driving the switching element Q1, which is formed by PM4 and PM5 fluctuates.
  • the control circuit 1 performs negative feedback control.
  • the resistance Rg1 is, for example, several tens of k ⁇ .
  • the control circuit 1 includes an abnormality detection circuit 12 that outputs a signal according to the comparison result between the difference ⁇ T between the temperature of the switching element Q1 and the temperature of the control circuit 1 and the difference threshold.
  • the anode of the diode Ds1 is connected to the emitter terminal E of the semiconductor device SW1.
  • a cathode of the diode Ds1 is connected to the abnormality detection circuit 12 .
  • the anode of diode Ds2 is connected to the ground terminal.
  • a cathode of the diode Ds2 is connected to the abnormality detection circuit 12 . Thereby, the abnormality detection circuit 12 can detect the difference ⁇ T.
  • the control circuit 1 also includes a current detection circuit 13 that outputs a comparison result between the load current Ic flowing through the switching element Q1 and a predetermined set current.
  • the input of the current detection circuit 13 is connected to one end of the sense resistor Rs1 and the sense emitter terminal SE.
  • the current detection circuit 13 determines whether or not the set current is flowing through the switching element Q1 according to the sense current Isense that flows according to the load current Ic of the switching element Q1.
  • the set current is 1A, for example.
  • the outputs of the abnormality detection circuit 12 and current detection circuit 13 are input to the overheat determination circuit 15 .
  • the overheat determination circuit 15 is a negative logical sum circuit.
  • the overheat determination circuit 15 detects an abnormality when the load current Ic is greater than the set current and the difference ⁇ T is greater than the difference threshold.
  • the output of overheat determination circuit 15 is connected to set terminal S of latch 16 .
  • a reset terminal R of the latch 16 is connected to the output of the inverter INV1.
  • the Qbar terminal of latch 16 is connected to the gate of PM6 which is a PMOS.
  • the aforementioned current limiting function is used to cut off the switching element Q1.
  • PM6 is turned on.
  • the current If3 flows into the reference current source I_base, and the current Ig2, which is the current source driving the switching element Q1, drops to 0A.
  • If3 ⁇ I_base the gate signal Vge of the switching element Q1 is attenuated to approximately 0V, and the switching element Q1 stops operating.
  • overheat determination circuit 15, latch 16 and PM6 cut off the current flowing through switching element Q1 when the current flowing through switching element Q1 is greater than the set current and the difference ⁇ T is greater than the difference threshold. It corresponds to the drive control circuit that
  • FIG. 4 is a circuit diagram of the abnormality detection circuit 12 according to the first embodiment.
  • the reverse saturation current characteristics of the diodes Ds1 and Ds2 are used for temperature detection. Therefore, a current comparator is used as the abnormality detection circuit 12 instead of a voltage comparator. Since the current comparator does not require an IV conversion circuit, it can be made smaller than the voltage comparator.
  • FIG. 5 is a diagram showing reverse saturation current characteristics of a diode.
  • the reverse saturation currents Is1 and Is2 increase, so the voltages Vd1 and Vd2 decrease.
  • the voltage dependence of the reverse saturation current is sufficiently small relative to the temperature dependence, so the effect is small.
  • the voltages generated in the diodes Ds1 and Ds2 can be Vd1 ⁇ Vd2, and the reverse saturation currents can be compared under the same voltage conditions.
  • NMOS NM2 and NM3 and PMOS PM7 and PM8 form a current mirror. Therefore, a current I_base2-Is1 equivalent to NM2 flows through PM8.
  • NMOS NM7 and NM6, PMOS PM11 and PM10, and NMOS NM5 and NM4 also form a current mirror. Therefore, a current I_base2-Is2 equivalent to NM7 flows through NM4.
  • This current corresponds to the difference Is1-Is2 between the reverse saturation currents of the diodes Ds1 and Ds2.
  • the difference Is1-Is2 is called a detection current.
  • PMOS PM12 and PM9 form a current mirror. Therefore, a current corresponding to the detected current flows through the PM 12 .
  • I_ref1 which is the reference current of the current comparator, is designed to be sufficiently large for the detected current during normal times and sufficiently small for the detected current during abnormal times. Therefore, when the diodes Ds1 and Ds2 are close in temperature, that is, when the difference Is1-Is2 between the reverse saturation currents is small, the relationship I_ref1>Is1-Is2 is established. Therefore, the output Vout1 becomes Low level. On the other hand, when the temperature difference between the diodes Ds1 and Ds2 is large due to abnormal operation, that is, when the difference Is1-Is2 of the reverse saturation current is large, the relationship I_ref1 ⁇ Is1-Is2 is established. Therefore, the output Vout1 becomes High level.
  • the output of the inverter composed of PMOS PM13 and NMOS NM8 has a level obtained by inverting the output Vout1. Thereby, overheating determination can be performed.
  • the detection current flowing through PM12 can be freely amplified by adjusting the ratio of the current mirror composed of PM12 and PM9. For example, if the PMOS usage ratio of PM9 and PM12 is m:n, the current flowing through PM12 is n/m ⁇ (Is1 ⁇ Is2). When the value of the detection current Is1-Is2 is small, the amount of current can be appropriately designed with respect to the reference current I_ref1 by adjusting the current mirror ratio.
  • the abnormality detection circuit 12 of the present embodiment provides a current for comparing the difference current between the reverse saturation current flowing through the diode Ds1 and the reverse saturation current flowing through the diode Ds2 with the predetermined reference current I_ref1. It has a comparator. At this time, the reverse saturation current difference Is1-Is2 between the diodes Ds1 and Ds2 can be purely extracted as the detection current to be compared with the reference current I_ref1. Therefore, variations due to other factors can be suppressed, and the difference ⁇ T can be detected with high accuracy.
  • the forward voltage drop VF of a diode is used for temperature detection.
  • variations due to the constant current source increase. Therefore, a highly accurate constant current source is required, which may complicate the circuit.
  • the reverse saturation current of a diode has less variation due to voltage than variation due to temperature. Therefore, a highly accurate constant voltage source is not required.
  • a displacement current which is noise due to the transformer L
  • the displacement current may be erroneously detected as a temperature anomaly. Therefore, the load current Ic may be interrupted at unintended timing. Therefore, the current detection circuit 13 monitors the load current Ic and outputs a signal corresponding to the comparison result between the load current Ic and the set current.
  • FIG. 6 is a plan view of the power semiconductor device 100 according to Embodiment 1.
  • the power semiconductor device has a lead frame 50 .
  • Switching element Q 1 and control circuit 1 are provided on lead frame 50 .
  • a thick film substrate 52 is provided on the lead frame 50 .
  • the thick film substrate 52 is, for example, a ceramic substrate.
  • Passive elements such as capacitors and resistors are mounted on the thick film substrate 52 to form a filter for removing noise. Thereby, it is possible to suppress noise from being superimposed on the drive signal Von.
  • a filter component or the like may be mounted directly on the lead frame 50, or a filter circuit may be formed in the control circuit 1.
  • FIG. In this case, the thick film substrate 52 may be omitted.
  • FIG. 7 is a cross-sectional view of the power semiconductor device 100 according to Embodiment 1.
  • FIG. FIG. 8 is a cross-sectional view showing structures of the control circuit 1 and the switching element Q1 according to the first embodiment.
  • the control circuit 1 has a back electrode 22 joined to the lead frame 50 with a conductive material 54 .
  • a back electrode of the switching element Q1 is also joined to the lead frame 50 with a conductive material 54.
  • the conductive material 54 is solder, for example.
  • the back electrode 22 of the control circuit 1 and the back electrode of the switching element Q1 are, for example, collector electrodes.
  • the control circuit 1 is a high-voltage element, and includes, for example, a Si substrate. On the surface of the Si substrate, for example, a PN isolation structure indicated by p and n in FIG. 8, a gate electrode G1 and the like are formed. As a result, circuit elements that are elements of the control circuit 1 are formed in the control circuit 1 .
  • the withstand voltage of the control circuit 1 is determined, for example, by the thickness of the Si substrate.
  • the withstand voltage of the control circuit 1 is designed to be sufficiently higher than the collector-emitter voltage of the switching element Q1.
  • the collector-emitter voltage of the switching element Q1 is, for example, 500V
  • the withstand voltage of the control circuit 1 is, for example, 800V or 1000V. This can prevent the control circuit 1 from being destroyed due to the switching operation of the switching element Q1.
  • FIG. 9 is a diagram showing the temperature of the switching element Q1 and the temperature of the control circuit 1 during normal operation.
  • the switching element Q1 and the control circuit 1 are mounted on the same lead frame 50 with a conductive material, so that thermal coupling is extremely good. Therefore, the temperature of the control circuit 1 also changes in a manner that follows the temperature of the switching element Q1.
  • FIG. 10 is a diagram showing the temperature of the switching element Q1 and the temperature of the control circuit 1 when an abnormality occurs.
  • the difference ⁇ T increases due to the heat transfer delay between the switching element Q1 and the control circuit 1 .
  • FIG. 11 is a circuit diagram of a power semiconductor device 800 according to a comparative example.
  • Power semiconductor device 800 differs from power semiconductor device 100 of the present embodiment in the configuration of control circuit 801 .
  • the control circuit 801 includes an overheat detection circuit 17 instead of the abnormality detection circuit 12 as a protection circuit.
  • the overheat detection circuit 17 detects the temperature of the switching element Q1 from the reverse saturation current of the diode Ds1, and outputs a signal according to the result of comparison with a predetermined temperature threshold.
  • the overheat determination circuit 815 detects abnormality according to the signal from the overheat detection circuit 17 .
  • FIG. 12 is a diagram explaining the operation of the power semiconductor device 800 according to the comparative example.
  • the output of the overheat detection circuit 17 becomes Low level.
  • the gate signal applied to the gate terminal G of the semiconductor device SW1 through the overheat determination circuit 815, the latch 16, and PM6 is lowered.
  • current is not interrupted until the temperature of the switching element Q1 reaches the temperature threshold. At this time, due to the delay time until reaching the temperature threshold, there is a possibility that sufficient protection cannot be provided when immediate protection is required due to an instantaneous abnormality such as overcurrent.
  • 13A and 13B are diagrams for explaining the operation of the power semiconductor device 100 according to the first embodiment.
  • the output of the abnormality detection circuit 12 becomes Low level due to the displacement current 81 described above.
  • the load current Ic is smaller than the set current Ith2
  • the Enable-bar signal corresponding to the output of the current detection circuit 13 becomes High level. Therefore, the output of the overheat determination circuit 15 remains at Low level.
  • the overheat determination circuit 15 may be configured with a logic circuit such as a logical product other than a negative logical sum, a logical sum, a negative logical product, or the like. Also, if no countermeasure against the displacement current 81 is required, the current detection circuit 13 may not be provided. At this time, the drive control circuit cuts off the current flowing through the switching element Q1 according to the signal from the abnormality detection circuit 12 when the difference ⁇ T becomes larger than the difference threshold.
  • the current of the switching element Q1 is cut off when an abnormality is detected.
  • the control circuit 1 may reduce the current flowing through the switching element Q1 when the difference ⁇ T becomes larger than the difference threshold.
  • the switching element Q1 may be formed of a wide bandgap semiconductor.
  • Wide bandgap semiconductors are, for example, silicon carbide, gallium nitride based materials or diamond.
  • power semiconductor device 100 can be appropriately protected even when a large current flows through switching element Q1 formed of a wide bandgap semiconductor.
  • FIG. 14 is a circuit diagram of power semiconductor device 200 according to the second embodiment.
  • a power semiconductor device 200 includes a control circuit 201 .
  • the control circuit 201 differs from the control circuit 1 in that it includes an overheat detection circuit 17 .
  • the temperature threshold is, for example, 210°C.
  • the drive control circuit of the present embodiment cuts off the current flowing through the switching element Q1 when the current flowing through the switching element Q1 is greater than the set current and the difference ⁇ T is greater than the difference threshold. Furthermore, the drive control circuit cuts off the current flowing through the switching element Q1 even when the current flowing through the switching element Q1 is greater than the set current and the temperature of the switching element Q1 is higher than the temperature threshold.
  • FIG. 15 is a circuit diagram of the overheat detection circuit 17 according to the second embodiment.
  • the overheat detection circuit 17 has a current comparator that compares the reverse saturation current flowing through the diode Ds1 with a predetermined reference current I_ref2. Since the current comparator does not require an IV conversion circuit, it can be made smaller than the voltage comparator.
  • NMOSs NM9 and NM10 and PMOSs PM14 and PM15 form a current mirror. Therefore, a current I_base2-Is1 equivalent to NM9 flows through PM15.
  • NMOSs NM12 and NM11 also form a current mirror, a current equivalent to that of the constant current source I_base2 flows through NM11.
  • a current that is the difference between currents flowing through NM11 and PM15 flows through PM16, which is a PMOS.
  • the reference current I_ref2 of the current comparator is designed to be sufficiently large for the reverse saturation current of the diode Ds1 under normal conditions and sufficiently small for the reverse saturation current of the diode Ds1 under abnormal conditions. Therefore, when the temperature of the diode Ds1 is low and the reverse saturation current Is1 is low, the relationship of I_ref2>Is1 is established. Therefore, the output Vout2 becomes Low level. On the other hand, when the temperature of the diode Ds1 increases in an abnormal state and the reverse saturation current Is1 increases, the relationship I_ref2 ⁇ Is1 is established. Therefore, the output Vout2 becomes High level.
  • the output of the inverter composed of PM18 which is PMOS and NM13 which is NMOS has a level obtained by inverting the output Vout2. Thereby, overheating determination can be performed.
  • the detection current flowing through PM17, which is a PMOS can be freely amplified by adjusting the ratio of the current mirror composed of PM16 and PM17. For example, when the PMOS usage ratio of PM16 and PM17 is m:n, the current flowing through PM17 is n/m ⁇ Is1. When the value of the detection current Is1 is small, the detection current can be appropriately designed with respect to the reference current I_ref2 by adjusting the current mirror ratio.
  • the reverse saturation current Is1 of the diode Ds1 can be purely extracted as the detection current to be compared with the reference current I_ref2. Therefore, variations due to other factors can be suppressed, and temperature can be detected with high accuracy.
  • FIG. 16 is a diagram explaining the operation of the power semiconductor device 200 according to the second embodiment. Assume that an overcurrent E1 occurs. At this time, since the load current Ic larger than the set current Ith2 is flowing, the Enable-bar signal becomes Low level. Further, the difference ⁇ T reaches the difference threshold ⁇ Tth at timing t3. As a result, as in the first embodiment, the gate signal applied to the gate terminal G is lowered.
  • protection is performed when either the abnormality detection circuit 12 or the overheat detection circuit 17 detects an abnormality and the load current Ic is greater than the set current. This makes it possible to protect against temperature abnormalities caused by overcurrent as well as instantaneous heat generation abnormalities caused by overcurrent. Overcurrent refers to long-term energization. Therefore, the protection function of the power semiconductor device 200 can be improved.
  • the current detection circuit 13 may not be provided as in the first embodiment.
  • the control circuit 201 cuts off the current flowing through the switching element Q1 when the temperature of the switching element Q1 becomes higher than the temperature threshold or when the difference ⁇ T becomes larger than the difference threshold.
  • the current of the switching element Q1 is cut off when an abnormality is detected.
  • the control circuit 201 may reduce the current flowing through the switching element Q1 when an abnormality is detected.
  • FIG. 17 is a circuit diagram of power semiconductor device 300 according to the third embodiment.
  • a power semiconductor device 300 includes a control circuit 301 .
  • the control circuit 301 includes an overheat determination circuit 15 to which the output of the abnormality detection circuit 12 and the output of the current detection circuit 13 are input, and an overheat determination circuit to which the output of the overheat detection circuit 17 and the output of the current detection circuit 13 are input.
  • the Qbar terminal of latch 16 is connected to the gate of PM309 which is a PMOS.
  • the output of the overheat determination circuit 18 is connected to the set terminal S of the latch 19 .
  • a reset terminal R of the latch 19 is connected to the output of the inverter INV1.
  • the Qbar terminal of latch 19 is connected to the gate of PM6.
  • the configurations of the abnormality detection circuit 12 and the overheat detection circuit 17 are the same as those of the first and second embodiments.
  • the drive control circuit of this embodiment is composed of overheat determination circuits 15 and 18, latches 16 and 19, PM6 and PM309, PMOS PM307 and PM308, and diode Ds3.
  • the drive control circuit reduces the current flowing through the switching element Q1 when the current flowing through the switching element Q1 is greater than the set current and the difference ⁇ T is greater than the difference threshold. Furthermore, the drive control circuit stops the operation of the switching element Q1 when the current flowing through the switching element Q1 is greater than the set current and the temperature of the switching element Q1 is higher than the temperature threshold.
  • the overheat determination circuit 18 detects an abnormality
  • the current of the switching element Q1 is cut off and becomes 0A.
  • the overheat determination circuit 15 detects an abnormality
  • the gate signal of the switching element Q1 is attenuated and the current of the switching element Q1 becomes lower than the current limit value Ith1.
  • Diode Ds3 and PM307, PM308 and PM309 form an attenuation circuit. This allows the load current Ic to have an attenuation characteristic.
  • a voltage lower than the control power supply Vreg by about the threshold value of PM 308 is applied to the diode Ds3.
  • the reverse saturation current exhibits an exponential increase with temperature.
  • the diode Ds3 is chosen to be sized to carry a current of the order that it affects the reference current source I_base.
  • the overheat determination circuit 15 turns on the PM 309 . Therefore, the reverse saturation current Is3 of the diode Ds3 flows through the PM308 to generate the drain current Is4 of the PM307. Since the current Is4 is a current source, it has the same effect as the feedback current If2 of the current limiting circuit. Therefore, the flow of the current Is4 has an effect equivalent to the reduction of the reference current source I_base. Therefore, Ig2 decreases and the load current Ic attenuates.
  • 18A and 18B are diagrams for explaining the operation of the power semiconductor device 300 according to the third embodiment.
  • the overcurrent E1 is generated and the difference ⁇ T exceeds the difference threshold ⁇ Tth at timing t3
  • the output of the overheat determination circuit 15 and the output of the latch 16 become High level.
  • the gate signal input to the gate terminal G of the switching element Q1 is attenuated, as indicated by the waveform 90.
  • FIG. Therefore, as shown by waveform 91, load current Ic attenuates to 6A, 8A, etc., for example.
  • the load current Ic is attenuated when the difference ⁇ T exceeds the difference threshold. If the temperature of the switching element Q1 nevertheless rises and reaches a temperature threshold requiring an emergency shutoff, the switching element Q1 is forcibly shut off. That is, when the difference ⁇ T increases due to momentary heat generation, the load current Ic is reduced and the Joule loss generated in the switching element Q1 is suppressed, thereby suppressing the heat generation. Also, when the switching element Q1 reaches an abnormally high temperature exceeding, for example, 210° C., the switching element Q1 is completely cut off.
  • the amount of change in the load current Ic due to the protection operation corresponding to the difference ⁇ T is smaller than in the first and second embodiments. Therefore, the load on the switching element Q1 can be suppressed.
  • the current detection circuit 13 may not be provided as in the first embodiment.
  • the drive control circuit reduces the current flowing through the switching element Q1 when the difference ⁇ T becomes larger than the difference threshold, and reduces the current flowing through the switching element Q1 when the temperature of the switching element Q1 becomes higher than the temperature threshold. to stop the operation of
  • FIG. 19 is a circuit diagram of power semiconductor device 400 according to the fourth embodiment.
  • a power semiconductor device 400 includes a control circuit 401 .
  • the control circuit 401 differs from the control circuit 1 in that it does not have the current detection circuit 13 and the drive control circuit. Further, the control circuit 401 outputs a signal corresponding to the difference ⁇ T between the temperature of the switching element Q1 and the temperature of the control circuit 1 from the external terminal 32 as an analog value.
  • Other configurations are the same as those of the first embodiment.
  • switching element Q1 and control circuit 401 have rear electrodes joined to lead frame 50 with conductive material 54 .
  • abnormality determination within the control circuit 401 is unnecessary. Therefore, the number of circuits can be reduced, and further miniaturization is possible.
  • An abnormality determination is performed by an external system such as an ECU. This enables highly accurate analysis and improves convenience.
  • FIG. 20 is a circuit diagram of the abnormality detection circuit 412 according to the fourth embodiment.
  • the abnormality detection circuit 412 differs from the abnormality detection circuit 12 in that an output circuit for comparing the detected current flowing through the PM 12 and the reference current I_ref1 is not provided. Similar to the abnormality detection circuit 12, in the abnormality detection circuit 412, the difference Is1-Is2 between the reverse saturation currents of the diodes Ds1 and Ds2 flows through PM12 as a detection current.
  • a detection resistor Rd4 is connected between PM12 and a ground terminal.
  • FIG. 21 is a diagram for explaining output signals of the abnormality detection circuit 412 according to the fourth embodiment.
  • the difference ⁇ T is output to the external terminal 32 as a voltage drop Vd4 across the detection resistor Rd4. This allows the temperature difference information to be monitored externally.
  • FIG. 22 is a circuit diagram of an abnormality detection circuit 412a according to a modification of the fourth embodiment.
  • a detection resistor Rd4 may be connected between PM12 and the external terminal 32 .
  • the external terminal 32 is sinked to 0V on the system side such as the ECU.
  • FIG. 23 is a diagram for explaining output signals of the abnormality detection circuit 412a according to the modification of the fourth embodiment.
  • the detected current Is1-Is2 can be monitored as it is on the system side as a current value.
  • the abnormality detection circuit may be configured by a circuit other than the above.
  • FIG. 24 is a diagram showing the configuration of the control system 402 according to the fourth embodiment.
  • the control system 402 includes a control unit connected to the power semiconductor device 400 and the external terminal 32 and controlling the switching element Q1 according to the signal input from the external terminal 32 .
  • a control unit is ECU34, for example.
  • Control system 402 is, for example, an automobile system.
  • the ECU 34 performs analysis based on the difference ⁇ T, and performs, for example, adjustment of energization time, adjustment of energization timing, and protection. For example, assume that the difference ⁇ T becomes large when the switching element Q1 is turned on and exceeds the difference threshold value set in the ECU 34 . At this time, the ECU 34 detects an abnormality and shortens the one-pulse drive signal, that is, the energization time. Thereby, further temperature rise or destruction of the power semiconductor device 400 can be prevented. Since the ignition pulse can be freely adjusted by the ECU 34, the ignition timing can be optimized, and cutoff at unnecessary timing can be suppressed. As a result, it becomes possible to extend the life of the automobile.
  • the ECU 34 does not have to perform protection based on the difference ⁇ T. In this manner, the ECU 34 may determine whether or not to perform protection according to information on the difference ⁇ T and information on whether or not the switching element Q1 is on. Further, the ECU 34 may use the information of the difference ⁇ T for noise detection or the like as necessary. Further, the ECU 34 may record the information of the difference ⁇ T in the ECU 34 regardless of whether the switching element Q1 is turned on or off. This information can be used at the time of inspection by the manufacturer.
  • FIG. 25 is a diagram showing the configuration of a control system 402 according to a modified example of the fourth embodiment.
  • Control system 402 may include alarm 36 .
  • Alarm 36 outputs an alarm signal when ECU 34 detects an abnormality in response to a signal input from external terminal 32 .
  • the ECU 34 causes the alarm 36 to output an alarm signal when the difference ⁇ T becomes large when the switching element Q1 is ON, when it is OFF, or when an abnormality is detected. This allows users or manufacturers to recognize abnormalities at an early stage and prevent fatal failures.
  • the ECU 34 may cause the alarm 36 to output an alarm signal when an abnormality is continuously detected a plurality of times. The number of consecutive times is, for example, 10 times. By outputting an alarm signal and further optimizing the energization time or energization timing, more appropriate protection can be achieved.
  • the alarm 36 may change the issuing method according to the number of abnormalities detected or the magnitude of the difference ⁇ T. For example, the degree of urgency may be ranked according to the number of detections, and the colors and sounds may be changed. Also, if the difference ⁇ T becomes large during non-energization, there is a possibility of element destruction or abnormal energization. In other words, there is a possibility of erroneous ignition due to GND floating or the like rather than the normal ignition signal from the ECU 34 . Therefore, an alarm signal may be output when the switching element Q1 is off and an abnormality is detected.
  • FIG. 26 is a circuit diagram of power semiconductor device 500 according to the fifth embodiment.
  • a power semiconductor device 500 includes a control circuit 501 .
  • the control circuit 501 differs from the control circuit 401 in that it has external terminals 32 a and 32 b and a current detection circuit 513 .
  • Information on the difference ⁇ T is output from the external terminal 32a as in the fourth embodiment.
  • Current detection circuit 513 detects load current Ic flowing through switching element Q1.
  • the current detection circuit 513 outputs the energization information of the switching element Q1 as an analog value to the external terminal 32b. That is, the control circuit 501 outputs a signal corresponding to the load current Ic flowing through the switching element Q1 to the outside from the external terminal 32b.
  • the information on the difference ⁇ T it is possible to monitor the energization information of the switching element Q1 from the outside. For this reason, the information on energization/non-energization, energization time, etc. can be used for abnormality detection and protection. Therefore, highly accurate analysis can be performed by an ECU or the like, and the protection function can be improved. In addition, user convenience can be improved.
  • FIG. 27 is a circuit diagram of the current detection circuit 513 according to the fifth embodiment.
  • the sense resistor Rs1 is, for example, 30 ⁇ , and a sense current proportional to the load current Ic of the switching element Q1 flows.
  • the sense current is, for example, 1/1000 of the load current Ic, and is several mA to several tens of mA.
  • a voltage of, for example, several tens of mV to several hundreds of mV is generated across the sense resistor Rs1.
  • the detection current Is5 is determined by the voltage generated across the sense resistor Rs1 and the VI conversion detection resistor Rs2.
  • the detection resistor Rs2 is, for example, 5 k ⁇ .
  • the sense resistor Rs1 is connected to the NMOS NM15 via the resistor R1.
  • the detection resistor Rs2 is connected to an NMOS NM14 via a resistor R1.
  • NM14, NM15 and PMOS PM20, PM21 form a current mirror.
  • the load current Ic increases, the voltage generated across the sense resistor Rs1 increases, so the detection current Is5 also increases.
  • FIG. 28 is a diagram for explaining output signals of the current detection circuit 513 according to the fifth embodiment. Therefore, the current information of the load current Ic can be monitored externally.
  • FIG. 29 is a circuit diagram of a current detection circuit 513a according to a modification of the fifth embodiment.
  • a detection resistor Rd5 may be connected between PM19 and the external terminal 32b.
  • the external terminal 32b is sinked to 0V on the system side such as the ECU.
  • the detected current Is6 can be monitored outside as it is as a current value.
  • FIG. 30 is a diagram for explaining output signals of the current detection circuit 513a according to the modification of the fifth embodiment.
  • the configuration of the current detection circuit is not limited to the configurations of FIGS.
  • FIG. 31 is a diagram showing the configuration of a control system 502 according to the fifth embodiment.
  • the ECU 34 analyzes based on the information on the difference ⁇ T and the information on the energization of the switching element Q1, and adjusts the energization timing or the energization time. As described above, it is conceivable that a current may flow through the switching element Q1 due to GND floating or element breakdown other than the energization by the regular drive signal from the ECU 34 . Since the ECU 34 of the present embodiment monitors the load current Ic, such an abnormality of the switching element Q1 can be detected. The ECU 34 can also detect the displacement current 81 due to the noise of the transformer L when the switching element Q1 starts to be driven. Therefore, unnecessary protection by the displacement current 81 can be prevented. Moreover, the energization information from the external terminal 32b may also be recorded in the ECU 34. FIG.
  • FIG. 32 is a diagram showing the configuration of a control system 502 according to a modified example of the fifth embodiment.
  • the control system 502 may include an alarm 36 and output an alarm signal when the ECU 34 detects an abnormality.
  • an alarm signal can be output so that the user can recognize the abnormality at an early stage.
  • the current detection circuit 513 constantly monitors the current flowing through the switching element Q1. Therefore, the abnormality of the switching element Q1 can be detected in real time.
  • the current flowing through the switching element Q1 when not energized can also be monitored. Therefore, it is possible to detect an element breakage or an abnormal energization, and notify the abnormality. Also, the alarm 36 may change its color, sound, etc. depending on how the load current Ic flows.
  • FIG. 33 is a circuit diagram of power semiconductor device 600 according to the sixth embodiment.
  • a power semiconductor device 600 comprises a control circuit 601 .
  • the control circuit 601 differs from the control circuit 501 in that it has external terminals 32 a , 32 b , 32 c and an overheat detection circuit 617 .
  • An overheat detection circuit 617 detects the temperature of the switching element Q1.
  • the overheat detection circuit 617 outputs the temperature information of the switching element Q1 as an analog value to an external terminal. That is, the control circuit 601 outputs a signal corresponding to the temperature of the switching element Q1 to the outside from the external terminal 32c.
  • the temperature of the switching element Q1 alone can also be monitored externally. Therefore, it is possible to protect the switching element Q1 by forcibly shutting it down according to the temperature of the switching element Q1.
  • FIG. 34 is a circuit diagram of the overheat detection circuit 617 according to the sixth embodiment.
  • the overheat detection circuit 617 is different from the overheat detection circuit 17 in that an output circuit for comparing the detected current flowing through the PM 17 and the reference current is not provided. Similar to the overheat detection circuit 17, the reverse saturation current Is1 of the diode Ds1 flows through the PM17. A voltage drop Vd6 occurs across the detection resistor Rd6 due to the current Is1. This voltage Vd6 is output from the external terminal 32c.
  • FIG. 35 is a diagram for explaining output signals of the overheat detection circuit 617 according to the sixth embodiment.
  • FIG. 36 is a circuit diagram of an overheat detection circuit 617a according to a modification of the sixth embodiment.
  • the external terminal 32c may be sinked to 0V on the system side such as the ECU.
  • the current value of the detected current Is1 flowing through the PM 17 can be monitored outside as it is.
  • FIG. 37 is a diagram illustrating output signals of the overheat detection circuit 617a according to the modification of the sixth embodiment. Note that the abnormality detection circuit may have a circuit configuration other than the above.
  • FIG. 38 is a diagram showing the configuration of a control system 602 according to the sixth embodiment.
  • the ECU 34 analyzes and protects based on the temperature information of the switching element Q1. Therefore, the protection function can be improved more than the fifth embodiment. For example, the ECU 34 makes adjustments such as shortening the energization time based on the information of the difference ⁇ T. If the heat generation of the switching element Q1 cannot be suppressed even with this, the ECU 34 forcibly shuts off the switching element Q1 when the temperature of the switching element Q1 exceeds the set temperature.
  • the temperature of the switching element Q1 can be monitored during non-energization. Therefore, if heat generation continues while the power supply is off, protection such as retarding the ignition timing may be performed. Moreover, the temperature information of the switching element Q1 may be recorded in the ECU 34. FIG.
  • FIG. 39 is a diagram showing the configuration of a control system 602 according to a modification of the sixth embodiment.
  • Control system 602 includes alarm 36 .
  • the ECU 34 may cause the alarm 36 to output an alarm signal when an abnormality is detected according to the temperature information of the switching element Q1.
  • the alarm 36 may change its color, sound, etc. according to the temperature of the switching element Q1.
  • the alarm 36 may change the notification method depending on the combination of the difference ⁇ T, the temperature of the switching element Q1, and the flow of the load current Ic.

Landscapes

  • Power Conversion In General (AREA)

Abstract

本開示に係る電力半導体装置は、リードフレームと、前記リードフレーム上に設けられたスイッチング素子と、前記スイッチング素子の温度を検出する第１感温素子と、前記リードフレーム上に設けられた制御回路と、前記制御回路の温度を検出する第２感温素子と、を備え、前記制御回路は、前記第１感温素子で検出される前記スイッチング素子の第１温度と、前記第２感温素子で検出される前記制御回路の第２温度と、の差分が予め定められた差分閾値よりも大きくなると、前記スイッチング素子に流れる電流を低下させる。

Description

電力半導体装置および制御システム
　本開示は、電力半導体装置および制御システムに関する。
　特許文献１には、制御端子、主電極端子および電流センス端子を備え、主電極端子または電流センス端子にダイオードが接続された半導体スイッチング素子を制御する制御回路が開示されている。この制御回路は、過熱検知回路、電流検知回路および遮断回路を備える。過熱検知回路は、ダイオードの出力に基づいて検知した温度が予め定めた設定温度以上であるときに過熱検知信号を発する。電流検知回路は、電流センス端子の出力値が予め定めた設定電流値以上であるときに電流検知信号を発する。遮断回路は、過熱検知回路からの過熱検知信号と電流検知回路からの電流検知信号の両方が入力された場合に半導体スイッチング素子をオフとする。
日本特許第６４６５２１３号公報
　特許文献１に示されるように、自動車エンジン等の内燃機関用イグニッションシステムにおいて、スイッチング素子が異常発熱した際にスイッチング素子を遮断する過熱保護回路が提案されている。これにより、スイッチング素子の寿命低下を防止できる。ここで、特許文献１では、発熱源であるスイッチング素子の温度がモニタされる。よって、スイッチング素子の温度が閾値温度まで到達しないと電流が遮断されない。このため、過電流などの瞬間的な異常により早急な保護が必要となる場合に、閾値温度到達までに時間がかかり、十分な保護ができない可能性があった。
　本開示は、速やかな保護が可能な電力半導体装置および制御システムを得ることを目的とする。
　第１の開示に係る電力半導体装置は、リードフレームと、前記リードフレーム上に設けられたスイッチング素子と、前記スイッチング素子の温度を検出する第１感温素子と、前記リードフレーム上に設けられた制御回路と、前記制御回路の温度を検出する第２感温素子と、を備え、前記制御回路は、前記第１感温素子で検出される前記スイッチング素子の第１温度と、前記第２感温素子で検出される前記制御回路の第２温度と、の差分が予め定められた差分閾値よりも大きくなると、前記スイッチング素子に流れる電流を低下させる。
　第２の開示に係る電力半導体装置は、リードフレームと、前記リードフレーム上に設けられたスイッチング素子と、前記スイッチング素子の温度を検出する第１感温素子と、前記リードフレーム上に設けられた制御回路と、前記制御回路の温度を検出する第２感温素子と、外部端子と、を備え、前記制御回路は、前記第１感温素子で検出される前記スイッチング素子の第１温度と、前記第２感温素子で検出される前記制御回路の第２温度と、の差分に応じた信号を前記外部端子から外部に出力する。
　第１の開示に係る電力半導体装置では、制御回路は、スイッチング素子の第１温度と制御回路の第２温度との差分が予め定められた差分閾値よりも大きくなると、スイッチング素子に流れる電流を低下させる。従って、速やかな保護が可能となる。
　第２の開示に係る電力半導体装置では、制御回路は、スイッチング素子の第１温度と制御回路の第２温度との差分に応じた信号を外部端子から外部に出力する。この信号に基づき、外部の装置で速やかな保護を行うことができる。
実施の形態１に係る電力半導体装置の回路図である。 実施の形態１に係る誘導点火システムを説明する図である。 実施の形態１に係る誘導点火システムの動作を説明する図である。 実施の形態１に係る異常検出回路の回路図である。 ダイオードの逆方向飽和電流特性を示す図である。 実施の形態１に係る電力半導体装置の平面図である。 実施の形態１に係る電力半導体装置の断面図である。 実施の形態１に係る制御回路およびスイッチング素子の構造を示す断面図である。 通常時のスイッチング素子の温度と制御回路の温度を示す図である。 異常時のスイッチング素子の温度と制御回路の温度を示す図である。 比較例に係る電力半導体装置の回路図である。 比較例に係る電力半導体装置の動作を説明する図である。 実施の形態１に係る電力半導体装置の動作を説明する図である。 実施の形態２に係る電力半導体装置の回路図である。 実施の形態２に係る過熱検出回路の回路図である。 実施の形態２に係る電力半導体装置の動作を説明する図である。 実施の形態３に係る電力半導体装置の回路図である。 実施の形態３に係る電力半導体装置の動作を説明する図である。 実施の形態４に係る電力半導体装置の回路図である。 実施の形態４に係る異常検出回路の回路図である。 実施の形態４に係る異常検出回路の出力信号を説明する図である。 実施の形態４の変形例に係る異常検出回路の回路図である。 実施の形態４の変形例に係る異常検出回路の出力信号を説明する図である。 実施の形態４に係る制御システムの構成を示す図である。 実施の形態４の変形例に係る制御システムの構成を示す図である。 実施の形態５に係る電力半導体装置の回路図である。 実施の形態５に係る電流検出回路の回路図である。 実施の形態５に係る電流検出回路の出力信号を説明する図である。 実施の形態５の変形例に係る電流検出回路の回路図である。 実施の形態５の変形例に係る電流検出回路の出力信号を説明する図である。 実施の形態５に係る制御システムの構成を示す図である。 実施の形態５の変形例に係る制御システムの構成を示す図である。 実施の形態６に係る電力半導体装置の回路図である。 実施の形態６に係る過熱検出回路の回路図である。 実施の形態６に係る過熱検出回路の出力信号を説明する図である。 実施の形態６の変形例に係る過熱検出回路の回路図である。 実施の形態６の変形例に係る過熱検出回路の出力信号を説明する図である。 実施の形態６に係る制御システムの構成を示す図である。 実施の形態６の変形例に係る制御システムの構成を示す図である。
　各実施の形態に係る電力半導体装置および制御システムについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る電力半導体装置１００の回路図である。電力半導体装置１００は、例えば内燃機関のイグニッションシステムで使用されるイグナイタ用電力半導体装置である。電力半導体装置１００は、スイッチング素子Ｑ１と、制御回路１を備える。また、電力半導体装置１００は、スイッチング素子Ｑ１の温度を検出する第１感温素子としてダイオードＤｓ１を備える。さらに電力半導体装置１００は、制御回路１の温度を検出する第２感温素子としてダイオードＤｓ２を備える。
　スイッチング素子Ｑ１では、半導体装置ＳＷ１と、負荷電流Ｉｃに依存した電流を検出するためのカレントセンスと、ダイオードＤｓ１が同一基板上に形成されている。半導体装置ＳＷ１は例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）である。また、制御回路１とダイオードＤｓ２は、同一基板上に形成されている。
　外部から入力される駆動信号Ｖｏｎは制御回路１においてシュミットトリガ回路Ｂ１に入力される。シュミットトリガ回路Ｂ１は駆動信号Ｖｏｎを波形整形する。シュミットトリガ回路Ｂ１の出力信号は、ターンオン遅延回路１１において予め定められた遅延が加えられ、駆動信号ＥＳＴとなる。駆動信号ＥＳＴは、ＰＭＯＳであるＰＭ１のゲートと、インバータＩＮＶ１に入力される。制御回路１内の回路要素は、制御電源Ｖｒｅｇの供給を受けて作動する。
　制御回路１は、ＰＭＯＳであるＰＭ４、ＰＭ５で構成されるカレントミラーと、抵抗Ｒｇ１と、センス抵抗Ｒｓ１と、ＮＭＯＳであるＮＭ１を備えている。抵抗Ｒｇ１の一端は半導体装置ＳＷ１のゲート端子ＧとＰＭ５の接続点に接続される。抵抗Ｒｇ１の他端は接地用端子に接続される。センス抵抗Ｒｓ１の一端はセンスエミッタ端子ＳＥと接続され、他端はエミッタ端子Ｅと接続される。ＮＭ１のゲートにはインバータＩＮＶ１の出力信号が入力される。ＮＭ１が導通すると、エミッタ端子Ｅとゲート端子Ｇが抵抗Ｒｇ２を介して接続される。ＰＭ４とＰＭ５から構成されるカレントミラーは、電流Ｉｇ１を複製した電流Ｉｇ２を生成し、ゲート端子Ｇに入力する。
　図２は、実施の形態１に係る誘導点火システムを説明する図である。図３は、実施の形態１に係る誘導点火システムの動作を説明する図である。電力半導体装置１００を備えた誘導点火システムの基本動作について説明する。まず、ＥＣＵ（エンジンコントロールユニット）から制御回路１の制御端子にスイッチング素子Ｑ１の駆動信号Ｖｏｎが印可される。これにより半導体装置ＳＷ１のゲート信号Ｖｇｅがオンする。従って、トランスＬのインダクタンスと配線抵抗で決まる時定数に従って、負荷電流Ｉｃが流れる。
　次に、燃料を点火させたいタイミングで、駆動信号Ｖｏｎをオフする。これにより、半導体装置ＳＷ１のゲート信号Ｖｇｅもオフする。従って、トランスＬの一次側を流れる負荷電流Ｉｃは遮断される。この電流遮断は、トランスＬ内の鎖交磁束の変化を誘発させ、トランスＬの２次側に巻き数比に依存した高電圧Ｖ２が誘発する。これによりエンジン気筒内のスパークプラグ３０に放電が発生する。スパークプラグ３０は点火プラグとも呼ばれる。
　半導体装置ＳＷ１のゲート‐コレクタ間にはクランプ用のダイオードＤ１が接続される。点火タイミングで負荷電流Ｉｃが遮断されると、コレクタ電圧Ｖｃｅは上昇し、ダイオードＤ１によって決まる電圧でクランプされる。この電圧は例えば５００Ｖである。これによりコレクタ電圧が素子耐量を超えることによる破壊を抑制できる。また、トランスＬの２次側に適切な点火電圧を誘発することができる。
　過電流による巻き線の溶断の抑制、トランスＬのリアクタンスを調整するためのマグネットの減磁の抑制およびコア素材の磁気飽和の抑制のために、制御回路１は電流制限機能を備えている。電流制限機能は、一定以上の負荷電流Ｉｃが流れないようにする保護機能である。この設定値を電流制限値Ｉｔｈ１と定義する。電流制限値Ｉｔｈ１は、例えば１０Ａまたは１４Ａである。スイッチング素子Ｑ１の負荷電流Ｉｃが電流制限値Ｉｔｈ１に到達すると、電流制限機能が動作して、半導体装置ＳＷ１のゲート信号Ｖｇｅが低下する。なお、破線８８で示される領域では、スイッチング素子Ｑ１に大きなジュール損失が発生している。
　電流制限機能についてさらに説明する。図１において、増幅器ａｍｐ１は、センス電流Ｉｓｅｎｓｅとセンス抵抗Ｒｓ１によって発生する電圧と、基準電圧Ｖｒｅｆとを比較し、比較結果を増幅する。Ｖ－Ｉ変換回路１４は、増幅器ａｍｐ１の出力である操作量を電流Ｉｆ１に変換する。ＰＭＯＳであるＰＭ２、ＰＭ３はカレントミラーを構成している。このため、電流Ｉｆ１により電流Ｉｆ２が発生する。電流Ｉｆ２は、ベースとなる基準電流源Ｉ＿ｂａｓｅに流入する。これによりＰＭ４とＰＭ５が形成する、スイッチング素子Ｑ１をドライブする電流源の電流Ｉｇ２が変動する。負荷電流Ｉｃが増えるほど電流Ｉｇ２が低下し、抵抗Ｒｇ１に発生する電圧が低下する。従って、負荷電流Ｉｃが抑制される。つまり、制御回路１は負帰還制御を行っている。抵抗Ｒｇ１は例えば数１０ｋΩである。
　次に、電力半導体装置１００の保護回路について説明する。制御回路１は、ダイオードＤｓ１で検出されるスイッチング素子Ｑ１の温度と、ダイオードＤｓ２で検出される制御回路１の温度との差分ΔＴが、予め定められた差分閾値よりも大きくなると、スイッチング素子Ｑ１に流れる電流を遮断する。これにより、制御回路１は電力半導体装置１００を保護する。
　制御回路１は、スイッチング素子Ｑ１の温度と制御回路１の温度との差分ΔＴと、差分閾値との比較結果に応じた信号を出力する異常検出回路１２を備える。ダイオードＤｓ１のアノードは、半導体装置ＳＷ１のエミッタ端子Ｅに接続される。ダイオードＤｓ１のカソードは、異常検出回路１２に接続される。ダイオードＤｓ２のアノードは、接地用端子に接続される。ダイオードＤｓ２のカソードは、異常検出回路１２に接続される。これにより、異常検出回路１２は差分ΔＴを検出できる。
　また、制御回路１は、スイッチング素子Ｑ１を流れる負荷電流Ｉｃと予め定められた設定電流との比較結果を出力する電流検出回路１３を備える。電流検出回路１３の入力は、センス抵抗Ｒｓ１の一端とセンスエミッタ端子ＳＥに接続されている。電流検出回路１３は、スイッチング素子Ｑ１の負荷電流Ｉｃに準じて流れるセンス電流Ｉｓｅｎｓｅに応じて、スイッチング素子Ｑ１に設定電流が流れているか否かを判別する。設定電流は例えば１Ａである。
　異常検出回路１２および電流検出回路１３の出力は、過熱判定回路１５に入力される。過熱判定回路１５は否定論理和回路である。過熱判定回路１５は、負荷電流Ｉｃが設定電流よりも大きく、かつ、差分ΔＴが差分閾値よりも大きくなると、異常を検出する。過熱判定回路１５の出力は、ラッチ１６のセット端子Ｓに接続される。ラッチ１６のリセット端子Ｒは、インバータＩＮＶ１の出力と接続される。ラッチ１６のＱｂａｒ端子はＰＭＯＳであるＰＭ６のゲートに接続される。
　スイッチング素子Ｑ１の遮断には、前述した電流制限機能を利用する。過熱判定回路１５が異常を検出すると、ＰＭ６がオンする。これにより、電流Ｉｆ３が基準電流源Ｉ＿ｂａｓｅに流入し、スイッチング素子Ｑ１をドライブする電流源である電流Ｉｇ２が０Ａに低下する。ここで、Ｉｆ３≧Ｉ＿ｂａｓｅである。これにより、スイッチング素子Ｑ１のゲート信号Ｖｇｅがほぼ０Ｖに減衰し、スイッチング素子Ｑ１は動作を停止する。
　また、ラッチ１６は、一旦異常を検出すると、駆動信号ＥＳＴがオフするまで保護を維持する。このため、過熱遮断と復帰の繰り返しによる負荷電流Ｉｃの発振を防止できる。つまり、異常検出、ゲート信号Ｖｇｅオフ、差分ΔＴ低下、ゲート信号Ｖｇｅオン、差分ΔＴ上昇、異常検出、ゲート信号Ｖｇｅのオフの繰り返しを防止できる。本実施の形態において、過熱判定回路１５、ラッチ１６およびＰＭ６は、スイッチング素子Ｑ１を流れる電流が設定電流よりも大きく、かつ、差分ΔＴが差分閾値よりも大きくなると、スイッチング素子Ｑ１に流れる電流を遮断する駆動制御回路に該当する。
　図４は、実施の形態１に係る異常検出回路１２の回路図である。本実施の形態では、温度検出にダイオードＤｓ１、Ｄｓ２の逆方向飽和電流特性を利用する。このため、異常検出回路１２として電圧コンパレータではなく、電流コンパレータを用いる。電流コンパレータでは、Ｉ－Ｖ変換回路が不要であるため、電圧コンパレータに比べて小型化が可能である。
　抵抗Ｒｄ１、ダイオードＤｚ１、ＮＭＯＳであるＮＭ２には、定電流源Ｉ＿ｂａｓｅ２から温度検出用ダイオードＤｓ１の逆方向飽和電流Ｉｓ１が差し引かれた電流Ｉ＿ｂａｓｅ２－Ｉｓ１が流れる。この電流よって、ダイオードＤｓ１に発生する電圧Ｖｄ１が生成される。電圧Ｖｄ１は例えば３Ｖである。同様に、抵抗Ｒｄ２、ダイオードＤｚ２、ＮＭＯＳであるＮＭ７には、定電流源Ｉ＿ｂａｓｅ２からダイオードＤｓ２の逆方向飽和電流Ｉｓ２が差し引かれた電流Ｉ＿ｂａｓｅ２－Ｉｓ２が流れる。この電流よって、ダイオードＤｓ２に発生する電圧Ｖｄ２が生成される。電圧Ｖｄ２は例えば３Ｖである。
　図５は、ダイオードの逆方向飽和電流特性を示す図である。温度上昇に伴い、逆方向飽和電流Ｉｓ１、Ｉｓ２は増加するため、電圧Ｖｄ１、Ｖｄ２は低下する。しかし、逆方向飽和電流の電圧依存は、温度依存に対し十分に小さいため、影響は小さい。なお、抵抗Ｒｄ１、Ｒｄ２、ダイオードＤｚ１、Ｄｚ２およびＮＭ２、ＮＭ７は、特性がＲｄ１＝Ｒｄ２、Ｄｚ１＝Ｄｚ２、ＮＭ２＝ＮＭ７となるように、同一サイズ、同一プロセスで形成されることが望ましい。これにより、ダイオードＤｓ１、Ｄｓ２に発生する電圧をＶｄ１≒Ｖｄ２とすることができ、同一電圧条件での逆方向飽和電流の比較ができる。
　次に、ダイオードＤｓ１、Ｄｓ２の逆方向飽和電流の差分を抽出する方法を説明する。ＮＭＯＳであるＮＭ２、ＮＭ３およびＰＭＯＳであるＰＭ７、ＰＭ８はカレントミラーを構成している。このため、ＰＭ８にはＮＭ２と等価の電流Ｉ＿ｂａｓｅ２－Ｉｓ１が流れる。また、ＮＭＯＳであるＮＭ７、ＮＭ６およびＰＭＯＳであるＰＭ１１、ＰＭ１０、ＮＭＯＳであるＮＭ５、ＮＭ４もカレントミラーを構成している。このため、ＮＭ４にはＮＭ７と等価の電流Ｉ＿ｂａｓｅ２－Ｉｓ２が流れる。このとき、ＰＭＯＳであるＰＭ９には、ＮＭ４とＰＭ８の差分となる電流（Ｉ＿ｂａｓｅ２－Ｉｓ２－（Ｉ＿ｂａｓｅ２－Ｉｓ１）＝Ｉｓ１－Ｉｓ２）が流れる。この電流がダイオードＤｓ１、Ｄｓ２の逆方向飽和電流の差分Ｉｓ１－Ｉｓ２に相当する。差分Ｉｓ１－Ｉｓ２を検出電流と呼ぶ。ＰＭＯＳであるＰＭ１２とＰＭ９はカレントミラーを構成する。このため、ＰＭ１２には検出電流に応じた電流が流れる。
　電流コンパレータの基準電流であるＩ＿ｒｅｆ１は、通常時の検出電流に対して十分に大きく、異常時の検出電流に対して十分に小さくなるように設計される。このため、ダイオードＤｓ１、Ｄｓ２の温度が近い、すなわち逆方向飽和電流の差分Ｉｓ１－Ｉｓ２が小さい場合には、Ｉ＿ｒｅｆ１＞Ｉｓ１－Ｉｓ２の関係が成り立つ。このため、出力Ｖｏｕｔ１はＬｏｗレベルになる。一方、異常動作によりダイオードＤｓ１、Ｄｓ２の温度差が大きく、すなわち逆方向飽和電流の差分Ｉｓ１－Ｉｓ２が大きい場合には、Ｉ＿ｒｅｆ１＜Ｉｓ１－Ｉｓ２の関係が成り立つ。このため、出力Ｖｏｕｔ１はＨｉｇｈレベルとなる。
　ＰＭＯＳであるＰＭ１３とＮＭＯＳであるＮＭ８で構成されるインバータの出力は、出力Ｖｏｕｔ１を反転したレベルとなる。これにより過熱判定を行うことができる。なお、ＰＭ１２に流れる検出電流は、ＰＭ１２、ＰＭ９で構成されるカレントミラーの比率調整により自由に増幅が可能である。例えば、ＰＭ９とＰＭ１２のＰＭＯＳ使用比率をｍ：ｎとした場合、ＰＭ１２に流れる電流は、ｎ／ｍ×（Ｉｓ１－Ｉｓ２）となる。検出電流Ｉｓ１－Ｉｓ２の値が小さい場合には、カレントミラー比率の調整によって、基準電流Ｉ＿ｒｅｆ１に対して電流量を適宜設計できる。
　このように本実施の形態の異常検出回路１２は、ダイオードＤｓ１を流れる逆方向飽和電流と、ダイオードＤｓ２を流れる逆方向飽和電流との差分電流と、予め定められた基準電流Ｉ＿ｒｅｆ１とを比較する電流コンパレータを有する。このとき、基準電流Ｉ＿ｒｅｆ１と比較される検出電流として、純粋にダイオードＤｓ１、Ｄｓ２の逆方向飽和電流差Ｉｓ１－Ｉｓ２を抽出できる。このため、他の要素によるバラツキを抑制でき、精度良く差分ΔＴを検出できる。
　一般に、温度検出にはダイオードの順方向降下電圧ＶＦが用いられる。順方向降下電圧ＶＦを用いる場合、定電流源によるバラツキが大きくなる。このため、高精度の定電流源が必要とされ、回路が複雑化するおそれがある。一方、ダイオードの逆方向飽和電流は、温度によるバラツキと比較して電圧によるバラツキが小さい。このため、高精度の定電圧源が必要ない。
　また、スイッチング素子Ｑ１起動時には、トランスＬによるノイズである変位電流が生じることがある。ダイオードの逆方向飽和電流を用いて温度検出を行う場合、変位電流が温度異常として誤検出される可能性がある。このため、意図しないタイミングで負荷電流Ｉｃが遮断される可能性がある。そこで、電流検出回路１３は負荷電流Ｉｃを監視し、負荷電流Ｉｃと設定電流の比較結果に応じた信号を出力する。電流検出回路１３の出力と異常検出回路１２の出力との否定論理和を過熱遮断の判定に用いることで、変位電流による誤動作を抑制できる。
　図６は、実施の形態１に係る電力半導体装置１００の平面図である。電力半導体装置は、リードフレーム５０を備える。スイッチング素子Ｑ１および制御回路１はリードフレーム５０上に設けられる。また、リードフレーム５０には厚膜基板５２が設けられる。厚膜基板５２は例えばセラミック基板である。厚膜基板５２には例えばコンデンサ、抵抗等の受動素子が搭載され、ノイズ除去用のフィルタが形成される。これにより、駆動信号Ｖｏｎにノイズが重畳することを抑制できる。なお、リードフレーム５０上に直接フィルタ用の部品等を搭載しても良く、制御回路１にフィルタ回路を形成しても良い。この場合、厚膜基板５２は無くても良い。
　図７は、実施の形態１に係る電力半導体装置１００の断面図である。図８は、実施の形態１に係る制御回路１およびスイッチング素子Ｑ１の構造を示す断面図である。制御回路１は、リードフレーム５０に導電材５４で接合される裏面電極２２を有する。また、スイッチング素子Ｑ１の裏面電極も導電材５４でリードフレーム５０に接合されている。導電材５４は例えばはんだである。制御回路１の裏面電極２２と、スイッチング素子Ｑ１の裏面電極は例えばコレクタ電極である。
　制御回路１は高耐圧素子であり、例えばＳｉ基板を備える。Ｓｉ基板の表面には、例えば図８にｐ、ｎで示されるＰＮ分離構造およびゲート電極Ｇ１等が形成される。これにより、制御回路１には制御回路１の要素となる回路素子が形成される。制御回路１の耐圧は、例えばＳｉ基板の厚さで決まる。制御回路１の耐圧は、スイッチング素子Ｑ１のコレクタ‐エミッタ間電圧より十分に大きく設計される。スイッチング素子Ｑ１のコレクタ‐エミッタ間電圧は例えば５００Ｖであり、制御回路１の耐圧は例えば８００Ｖまたは１０００Ｖである。これにより、スイッチング素子Ｑ１のスイッチング動作による制御回路１の破壊を防止できる。
　図９は、通常時のスイッチング素子Ｑ１の温度と制御回路１の温度を示す図である。本実施の形態では、スイッチング素子Ｑ１と制御回路１は、同一リードフレーム５０上に導電材で搭載されているため、熱結合性が極めて良い。このため、スイッチング素子Ｑ１の温度に追従する形で、制御回路１の温度も推移する。図１０は、異常時のスイッチング素子Ｑ１の温度と制御回路１の温度を示す図である。過電流などにより、スイッチング素子Ｑ１に瞬間的または急速な発熱があった場合、スイッチング素子Ｑ１と制御回路１との間の熱伝達遅延から、差分ΔＴが大きくなる。
　図１１は、比較例に係る電力半導体装置８００の回路図である。電力半導体装置８００では、制御回路８０１の構成が本実施の形態の電力半導体装置１００と異なる。制御回路８０１は、保護回路として異常検出回路１２に代えて過熱検出回路１７を備える。過熱検出回路１７は、ダイオードＤｓ１の逆方向飽和電流からスイッチング素子Ｑ１の温度を検出し、予め定められた温度閾値との比較結果に応じた信号を出力する。過熱判定回路８１５は、過熱検出回路１７からの信号に応じて異常を検出する。
　図１２は、比較例に係る電力半導体装置８００の動作を説明する図である。タイミングｔ２でスイッチング素子Ｑ１の温度ＴＱ１が温度閾値Ｔｔｈを超えると、過熱検出回路１７の出力がＬｏｗレベルとなる。これにより、過熱判定回路８１５、ラッチ１６、ＰＭ６を介して半導体装置ＳＷ１のゲート端子Ｇに印加されるゲート信号が低下する。比較例に係る電力半導体装置８００では、スイッチング素子Ｑ１の温度が温度閾値まで到達しないと電流が遮断されない。このとき、温度閾値到達までの遅延時間により、過電流などの瞬間的な異常により早急な保護が必要となる場合に、十分な保護ができない可能性がある。
　図１３は、実施の形態１に係る電力半導体装置１００の動作を説明する図である。まず、タイミングｔ１で上述した変位電流８１により異常検出回路１２の出力がＬｏｗレベルとなる。このとき、負荷電流Ｉｃは設定電流Ｉｔｈ２よりも小さいため、電流検出回路１３の出力に対応するＥｎａｂｌｅ－ｂａｒ信号はＨｉｇｈレベルとなる。このため、過熱判定回路１５の出力はＬｏｗレベルのままである。
　次に、過電流Ｅ１が発生したとする。半導体装置ＳＷ１のゲート端子Ｇには正常時のゲート電圧Ｖｐｅａｋよりも高い過電圧Ｅｖが印加されている。このとき設定電流Ｉｔｈ２よりも大きい負荷電流Ｉｃが流れているため、Ｅｎａｂｌｅ－ｂａｒ信号はＬｏｗレベルとなる。また、スイッチング素子Ｑ１の急速な発熱により、ダイオードＤｓ１、Ｄｓ２の逆方向飽和電流の差Ｉｓ１―Ｉｓ２が増加し、タイミングｔ３で基準電流ΔＩｔｈに到達する。つまり、差分ΔＴが差分閾値ΔＴｔｈに到達する。これにより、異常検出回路１２の出力はＬｏｗレベルとなり、過熱判定回路１５はＨｉｇｈレベルとなる。従って、半導体装置ＳＷ１のゲート端子Ｇに印加されるゲート信号が低下する。ラッチ１６は、否定論理和出力のＨｉｇｈレベルを駆動信号ＥＳＴがＬｏｗレベルとなるまで保持する。
　本実施の形態では、スイッチング素子Ｑ１と制御回路１の良好な熱結合性を確保して、スイッチング素子Ｑ１の温度と制御回路１の温度の差分ΔＴによって異常を検出する。これにより、速やかな保護が可能となる。従って、スイッチング素子Ｑ１の寿命低下を抑制できる。
　本実施の形態の変形例として、過熱判定回路１５は、否定論理和以外の論理積、論理和、否定論理積等の論理回路で構成されても良い。また、変位電流８１に対する対策が必要ない場合は、電流検出回路１３は設けられなくても良い。このとき、駆動制御回路は、異常検出回路１２からの信号に応じて、差分ΔＴが差分閾値よりも大きくなるとスイッチング素子Ｑ１に流れる電流を遮断する。
　また、本実施の形態では異常検出時にスイッチング素子Ｑ１の電流を遮断するものとした。これに限らず、制御回路１は差分ΔＴが差分閾値よりも大きくなるとスイッチング素子Ｑ１に流れる電流を低下させるものとしても良い。
　また、スイッチング素子Ｑ１は、ワイドバンドギャップ半導体で形成されていても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。本実施の形態ではワイドバンドギャップ半導体で形成されたスイッチング素子Ｑ１に大電流が流れる場合にも、電力半導体装置１００を適切に保護できる。
　上述した変形は、以下の実施の形態に係る電力半導体装置および制御システムについて適宜応用することができる。なお、以下の実施の形態に係る電力半導体装置および制御システムについては実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図１４は、実施の形態２に係る電力半導体装置２００の回路図である。電力半導体装置２００は、制御回路２０１を備える。制御回路２０１は、過熱検出回路１７を備える点が制御回路１と異なる。過熱検出回路１７は、図１１に示される過熱検出回路１７と同様に、スイッチング素子Ｑ１の温度と予め定められた温度閾値との比較結果に応じた信号を出力する。温度閾値は例えば２１０℃である。
　本実施の形態の駆動制御回路は、スイッチング素子Ｑ１を流れる電流が設定電流よりも大きく、かつ、差分ΔＴが差分閾値よりも大きくなった場合に、スイッチング素子Ｑ１に流れる電流を遮断する。さらに駆動制御回路は、スイッチング素子Ｑ１を流れる電流が設定電流よりも大きく、かつ、スイッチング素子Ｑ１の温度が温度閾値よりも高くなった場合にも、スイッチング素子Ｑ１に流れる電流を遮断する。
　図１５は、実施の形態２に係る過熱検出回路１７の回路図である。過熱検出回路１７は、ダイオードＤｓ１を流れる逆方向飽和電流と、予め定められた基準電流Ｉ＿ｒｅｆ２とを比較する電流コンパレータを有する。電流コンパレータでは、Ｉ－Ｖ変換回路が不要であるため、電圧コンパレータに比べて小型化が可能である。
　抵抗Ｒｄ３、ダイオードＤｚ３、ＮＭＯＳであるＮＭ９には、定電流源Ｉ＿ｂａｓｅ２からダイオードＤｓ１の逆方向飽和電流Ｉｓ１が差し引かれた電流Ｉ＿ｂａｓｅ２－Ｉｓ１が流れる。この電流よって、ダイオードＤｓ１に発生する電圧Ｖｄ１が生成される。電圧Ｖｄ１は例えば３Ｖである。なお、抵抗Ｒｄ３、ダイオードＤｚ３、ＮＭ９として、異常検出回路１２の抵抗Ｒｄ１、ダイオードＤｚ１、ＮＭ２を用いても良い。
　次に、ダイオードＤｓ１の逆方向飽和電流を抽出する方法を説明する。ＮＭＯＳであるＮＭ９、ＮＭ１０およびＰＭＯＳであるＰＭ１４、ＰＭ１５はカレントミラーを構成する。このため、ＰＭ１５にはＮＭ９と等価の電流Ｉ＿ｂａｓｅ２－Ｉｓ１が流れる。また、ＮＭＯＳであるＮＭ１２、ＮＭ１１もカレントミラーを構成するため、ＮＭ１１には定電流源Ｉ＿ｂａｓｅ２と等価の電流が流れる。ここで、ＰＭＯＳであるＰＭ１６には、ＮＭ１１とＰＭ１５に流れる電流の差分となる電流が流れる。この電流（Ｉ＿ｂａｓｅ２－（Ｉ＿ｂａｓｅ２－Ｉｓ１）＝Ｉｓ１）はダイオードＤｓ１の逆方向飽和電流に相当する。
　電流コンパレータの基準電流であるＩ＿ｒｅｆ２は、通常時のダイオードＤｓ１の逆方向飽和電流に対して十分に大きく、異常時のダイオードＤｓ１の逆方向飽和電流に対して十分に小さくなるように設計される。このため、ダイオードＤｓ１の温度が低く、逆方向飽和電流Ｉｓ１が低い場合には、Ｉ＿ｒｅｆ２＞Ｉｓ１の関係が成り立つ。よって、出力Ｖｏｕｔ２はＬｏｗレベルになる。一方、異常時にダイオードＤｓ１の温度が高くなり、逆方向飽和電流Ｉｓ１が大きくなると、Ｉ＿ｒｅｆ２＜Ｉｓ１の関係が成り立つ。このため、出力Ｖｏｕｔ２はＨｉｇｈレベルとなる。
　ＰＭＯＳであるＰＭ１８とＮＭＯＳであるＮＭ１３で構成されるインバータの出力は、出力Ｖｏｕｔ２を反転したレベルとなる。これにより過熱判定を行うことができる。なお、ＰＭＯＳであるＰＭ１７に流れる検出電流は、ＰＭ１６、ＰＭ１７で構成されるカレントミラーの比率調整により自由に増幅が可能である。例えば、ＰＭ１６、ＰＭ１７のＰＭＯＳ使用比率をｍ：ｎとした場合、ＰＭ１７に流れる電流は、ｎ／ｍ×Ｉｓ１となる。検出電流Ｉｓ１の値が小さい場合には、カレントミラー比率の調整によって、基準電流Ｉ＿ｒｅｆ２に対して検出電流を適宜設計できる。
　本実施の形態では、基準電流Ｉ＿ｒｅｆ２と比較される検出電流として、純粋にダイオードＤｓ１の逆方向飽和電流Ｉｓ１を抽出できる。このため、他の要素によるバラツキを抑制でき、精度良く温度検出ができる。
　図１６は、実施の形態２に係る電力半導体装置２００の動作を説明する図である。過電流Ｅ１が発生したとする。このとき設定電流Ｉｔｈ２よりも大きい負荷電流Ｉｃが流れているため、Ｅｎａｂｌｅ－ｂａｒ信号はＬｏｗレベルとなる。また、タイミングｔ３で差分ΔＴが差分閾値ΔＴｔｈに到達する。これにより、実施の形態１と同様に、ゲート端子Ｇに印加されるゲート信号が低下する。
　次に、過通電Ｅ２が発生したとする。このとき設定電流Ｉｔｈ２よりも大きい負荷電流Ｉｃが流れることで、Ｅｎａｂｌｅ－ｂａｒ信号はＬｏｗレベルとなる。また、タイミングｔ４でスイッチング素子Ｑ１の温度ＴＱ１が温度閾値Ｔｔｈに到達する。これにより、過熱検出回路１７の出力がＬｏｗレベルとなり、過熱判定回路１５の出力はＨｉｇｈレベルとなる。よって、半導体装置ＳＷ１のゲート端子Ｇに印加されるゲート信号が低下する。ラッチ１６は、過熱判定回路１５出力のＨｉｇｈレベルを駆動信号ＥＳＴがＬｏｗレベルとなるまで保持する。
　このように本実施の形態では、異常検出回路１２と過熱検出回路１７の何れか一方が異常を検出し、かつ、負荷電流Ｉｃが設定電流よりも大きい場合に、保護が行われる。これにより、過電流などによる瞬間的な発熱異常のみでなく、過通電に対する温度異常に対しての保護が可能となる。過通電とは長期の通電を示す。従って、電力半導体装置２００の保護機能を向上できる。
　実施の形態１と同様に、電流検出回路１３は設けられなくても良い。このとき、制御回路２０１は、スイッチング素子Ｑ１の温度が温度閾値よりも高くなった場合、または、差分ΔＴが差分閾値よりも大きくなった場合に、スイッチング素子Ｑ１に流れる電流を遮断する。
　また、本実施の形態では異常検出時にスイッチング素子Ｑ１の電流を遮断するものとした。これに限らず、制御回路２０１は異常検出時にスイッチング素子Ｑ１に流れる電流を低下させるものとしても良い。
実施の形態３．
　図１７は、実施の形態３に係る電力半導体装置３００の回路図である。電力半導体装置３００は制御回路３０１を備える。制御回路３０１は、異常検出回路１２の出力と電流検出回路１３の出力が入力される過熱判定回路１５に加えて、過熱検出回路１７の出力と電流検出回路１３の出力が入力される過熱判定回路１８をさらに備える。ラッチ１６のＱｂａｒ端子はＰＭＯＳであるＰＭ３０９のゲートに接続される。過熱判定回路１８の出力はラッチ１９のセット端子Ｓに接続される。ラッチ１９のリセット端子Ｒは、インバータＩＮＶ１の出力と接続される。ラッチ１９のＱｂａｒ端子はＰＭ６のゲートに接続される。異常検出回路１２、過熱検出回路１７の構成は、実施の形態１、２と同様である。
　本実施の形態の駆動制御回路は過熱判定回路１５、１８、ラッチ１６、１９、ＰＭ６、ＰＭ３０９、ＰＭＯＳであるＰＭ３０７、ＰＭ３０８およびダイオードＤｓ３から構成される。駆動制御回路は、スイッチング素子Ｑ１を流れる電流が設定電流よりも大きく、かつ、差分ΔＴが差分閾値よりも大きくなった場合に、スイッチング素子Ｑ１に流れる電流を低下させる。さらに駆動制御回路は、スイッチング素子Ｑ１を流れる電流が設定電流よりも大きく、かつ、スイッチング素子Ｑ１の温度が温度閾値よりも高くなった場合に、スイッチング素子Ｑ１の動作を停止させる。
　過熱判定回路１８が異常を検出すると、スイッチング素子Ｑ１の電流は遮断され０Ａとなる。一方、過熱判定回路１５が異常を検出すると、スイッチング素子Ｑ１のゲート信号が減衰して、スイッチング素子Ｑ１の電流は電流制限値Ｉｔｈ１よりも低下する。ダイオードＤｓ３とＰＭ３０７、ＰＭ３０８、ＰＭ３０９は減衰回路を構成する。これにより、負荷電流Ｉｃに減衰特性をもたせることができる。
　ダイオードＤｓ３には、制御電源Ｖｒｅｇに対してＰＭ３０８の閾値程度だけ低い電圧が印加されている。逆方向飽和電流は、温度に対して指数関数的な増加を示す。負荷電流Ｉｃを減衰させるために、ダイオードＤｓ３として、基準電流源Ｉ＿ｂａｓｅに影響を与えるオーダーの電流が流れるサイズのものを選択する。差分ΔＴが例えば３０℃以上となり、異常状態となった場合、過熱判定回路１５によりＰＭ３０９がオン状態となる。このため、ダイオードＤｓ３の逆方向飽和電流Ｉｓ３がＰＭ３０８を流れ、ＰＭ３０７のドレイン電流Ｉｓ４を発生させる。電流Ｉｓ４は電流源であるため、電流制限回路の帰還電流Ｉｆ２と同じ効果を持つ。このため、電流Ｉｓ４が流れることは、基準電流源Ｉ＿ｂａｓｅを減少させたとことと等価な効果を持つ。従って、Ｉｇ２が減少して負荷電流Ｉｃが減衰する。
　図１８は、実施の形態３に係る電力半導体装置３００の動作を説明する図である。過電流Ｅ１が発生し、タイミングｔ３で差分ΔＴが差分閾値ΔＴｔｈを超えると、過熱判定回路１５の出力およびラッチ１６の出力がＨｉｇｈレベルとなる。これにより、波形９０に示されるように、スイッチング素子Ｑ１のゲート端子Ｇに入力されるゲート信号が減衰する。従って、波形９１に示されるように負荷電流Ｉｃが例えば６Ａ、８Ａ等に減衰する。
　次に、過通電Ｅ２が発生し、タイミングｔ４でスイッチング素子Ｑ１の温度ＴＱ１が温度閾値Ｔｔｈを超えたとする。これにより、過熱判定回路１８の出力およびラッチ１９の出力がＨｉｇｈレベルとなり、負荷電流Ｉｃは遮断される。
　本実施の形態では、差分ΔＴが差分閾値を超えると負荷電流Ｉｃを減衰させる。それでもなおスイッチング素子Ｑ１の温度が上昇し、緊急的に遮断が必要な温度閾値に到達した場合は、スイッチング素子Ｑ１を強制的に遮断する。つまり、瞬間的な発熱により差分ΔＴが開いた際は負荷電流Ｉｃを低下させ、スイッチング素子Ｑ１に発生するジュール損失を抑制することで発熱を抑える。また、スイッチング素子Ｑ１が例えば２１０℃を超える異常高温になった際には、スイッチング素子Ｑ１を完全遮断する。
　これにより、無用なアーク放電が点火プラグに発生することを抑制しながら、スイッチング素子Ｑ１またはエンジンの寿命低下を抑制できる。また、本実施の形態では、実施の形態１、２と比較して差分ΔＴに応じた保護動作による負荷電流Ｉｃの変化量が小さい。このため、スイッチング素子Ｑ１にかかる負担を抑制できる。
　実施の形態１と同様に、電流検出回路１３は設けられなくても良い。このとき、駆動制御回路は、差分ΔＴが差分閾値よりも大きくなった場合に、スイッチング素子Ｑ１に流れる電流を低下させ、スイッチング素子Ｑ１の温度が温度閾値よりも高くなった場合に、スイッチング素子Ｑ１の動作を停止させる。
実施の形態４．
　図１９は、実施の形態４に係る電力半導体装置４００の回路図である。電力半導体装置４００は、制御回路４０１を備える。制御回路４０１は、電流検出回路１３および駆動制御回路を有さない点が制御回路１と異なる。また、制御回路４０１は、スイッチング素子Ｑ１の温度と制御回路１の温度との差分ΔＴに応じた信号を、アナログ値として外部端子３２から外部に出力する。これ以外の構成は実施の形態１の構成と同様である。実施の形態１と同様に、スイッチング素子Ｑ１と制御回路４０１は、導電材５４でリードフレーム５０に接合される裏面電極を有する。
　本実施の形態では、制御回路４０１内で異常判定が不要となる。このため、回路を削減でき、さらに小型化が可能となる。異常判定は、ＥＣＵ等の外部システムで行う。これにより、高精度な分析が可能となり、利便性が向上する。
　図２０は、実施の形態４に係る異常検出回路４１２の回路図である。異常検出回路４１２は、ＰＭ１２を流れる検出電流と基準電流Ｉ＿ｒｅｆ１との比較結果の出力回路が設けられない点が異常検出回路１２と異なる。異常検出回路１２と同様に、異常検出回路４１２では、ダイオードＤｓ１とＤｓ２の逆方向飽和電流の差分Ｉｓ１－Ｉｓ２が検出電流としてＰＭ１２に流れる。検出抵抗Ｒｄ４はＰＭ１２と接地用端子間に接続される。図２１は、実施の形態４に係る異常検出回路４１２の出力信号を説明する図である。差分ΔＴは、検出抵抗Ｒｄ４の電圧降下Ｖｄ４として外部端子３２に出力される。これにより、温度差情報を外部でモニタできる。
　図２２は、実施の形態４の変形例に係る異常検出回路４１２ａの回路図である。検出抵抗Ｒｄ４は、ＰＭ１２と外部端子３２との間に接続されても良い。この場合、外部端子３２はＥＣＵなどのシステム側で０Ｖシンクされる。図２３は、実施の形態４の変形例に係る異常検出回路４１２ａの出力信号を説明する図である。異常検出回路４１２ａによれば、検出電流Ｉｓ１－Ｉｓ２を電流値としてシステム側でそのままモニタできる。なお、異常検出回路は、上記以外の回路で構成されても良い。
　図２４は、実施の形態４に係る制御システム４０２の構成を示す図である。制御システム４０２は、電力半導体装置４００と、外部端子３２に接続され、外部端子３２から入力される信号に応じて、スイッチング素子Ｑ１を制御するコントロールユニットを備える。コントロールユニットは例えばＥＣＵ３４である。制御システム４０２は例えば自動車システムである。
　差分ΔＴの情報はＥＣＵ３４にフィードバックされる。ＥＣＵ３４は、差分ΔＴに基づき分析を行い、例えば通電時間の調整、通電タイミングの調整および保護を行う。例えば、スイッチング素子Ｑ１のオン時に差分ΔＴが大きくなりＥＣＵ３４内で設定された差分閾値を超えたとする。このときＥＣＵ３４は、異常を検出して、１パルスの駆動信号、つまり通電時間を短くする。これにより、さらなる温度上昇または電力半導体装置４００の破壊を防止できる。ＥＣＵ３４で点火パルスを自由に調整可能なため、点火タイミングを適正化でき、不要なタイミングでの遮断を抑制できる。この結果、自動車の長寿命化が可能となる。
　スイッチング素子Ｑ１のオフ時に温度差が開いた場合には、通電による異常発熱の可能性が低い。このため、ＥＣＵ３４は差分ΔＴに基づく保護を行わなくても良い。このようにＥＣＵ３４は、差分ΔＴの情報と、スイッチング素子Ｑ１がオンしているか否かの情報に応じて、保護を行うか否かを決定しても良い。また、ＥＣＵ３４は差分ΔＴの情報を必要に応じてノイズ検出などに利用しても良い。また、ＥＣＵ３４は、スイッチング素子Ｑ１のオンオフに関わらず、ＥＣＵ３４内に差分ΔＴの情報を記録しても良い。この情報は、メーカー点検時などに利用できる。
　図２５は、実施の形態４の変形例に係る制御システム４０２の構成を示す図である。制御システム４０２はアラーム３６を備えても良い。アラーム３６は、外部端子３２から入力される信号に応じてＥＣＵ３４が異常を検出した場合に、アラーム信号を出力する。ＥＣＵ３４は、スイッチング素子Ｑ１のオン時、オフ時の一方または両方で差分ΔＴが大きくなり、異常を検出すると、アラーム３６にアラーム信号を出力させる。これにより、ユーザーまたはメーカーが異常を早期に認識でき、致命的な故障を未然に防止できる。ＥＣＵ３４は、異常を複数回連続して検出した場合に、アラーム３６にアラーム信号を出力させても良い。連続回数は例えば１０回である。アラーム信号を出力して、さらに通電時間または通電タイミングの適正化を行うことで、さらに適切な保護が可能となる。
　アラーム３６は、異常検出回数または差分ΔＴの大きさに応じて、発報方法を変えても良い。例えば、検出回数によって緊急度をランク分けし、色、音などを変えても良い。また、非通電時に差分ΔＴが大きくなった場合には、素子破壊または異常通電の可能性がある。つまり、ＥＣＵ３４からの正規点火信号ではなく、ＧＮＤ浮きなどによる誤点火の可能性が考えられる。このため、スイッチング素子Ｑ１がオフであり、かつ、異常を検出した場合にアラーム信号を出力しても良い。
実施の形態５．
　図２６は、実施の形態５に係る電力半導体装置５００の回路図である。電力半導体装置５００は制御回路５０１を備える。制御回路５０１は外部端子３２ａ、３２ｂと電流検出回路５１３を備える点が制御回路４０１と異なる。外部端子３２ａからは、実施の形態４と同様に差分ΔＴの情報が出力される。電流検出回路５１３はスイッチング素子Ｑ１を流れる負荷電流Ｉｃを検出する。電流検出回路５１３は、スイッチング素子Ｑ１の通電情報をアナログ値として外部端子３２ｂに出力する。つまり制御回路５０１は、スイッチング素子Ｑ１を流れる負荷電流Ｉｃに応じた信号を外部端子３２ｂから外部に出力する。
　本実施の形態では、差分ΔＴの情報に加えて、スイッチング素子Ｑ１の通電情報も外部でモニタ可能となる。このため、通電、非通電の情報および通電時間などを、異常検出および保護のために利用できる。従って、ＥＣＵ等で高精度な分析が可能となり、保護機能を向上できる。また、ユーザーの利便性を向上できる。
　図２７は、実施の形態５に係る電流検出回路５１３の回路図である。センス抵抗Ｒｓ１は例えば３０Ωであり、スイッチング素子Ｑ１の負荷電流Ｉｃに比例したセンス電流が流れる。センス電流は負荷電流Ｉｃの例えば１／１０００であり、数ｍＡ～数十ｍＡである。センス抵抗Ｒｓ１には例えば数十ｍＶ～数百ｍＶの電圧が発生する。検出電流Ｉｓ５は、センス抵抗Ｒｓ１に生じる電圧とＶ－Ｉ変換用の検出抵抗Ｒｓ２で決まる。検出抵抗Ｒｓ２は例えば５ｋΩである。
　センス抵抗Ｒｓ１は抵抗Ｒ１を介してＮＭＯＳであるＮＭ１５に接続される。検出抵抗Ｒｓ２は抵抗Ｒ１を介してＮＭＯＳであるＮＭ１４に接続される。ＮＭ１４、ＮＭ１５およびＰＭＯＳであるＰＭ２０、ＰＭ２１はカレントミラーを構成する。負荷電流Ｉｃの増加に応じて、センス抵抗Ｒｓ１に発生する電圧は高くなるため、検出電流Ｉｓ５も増加する。
　例えばセンス電流が１ｍＡのとき、センス電流の検出時に検出抵抗Ｒｓ２に発生する電圧は例えば３０ｍＶとなり非常に小さい。このため、Ｖ－Ｉ変換回路にて検出抵抗Ｒｓ２に発生する電圧を例えば５μＡの電流に変換する。この電流と等価もしくは比例した電流Ｉｓ６がＰＭＯＳであるＰＭ１９に流れる。電流Ｉｓ６によって検出抵抗Ｒｄ５で発生する電圧降下Ｖｄ５が、外部端子３２ｂから出力される。図２８は実施の形態５に係る電流検出回路５１３の出力信号を説明する図である。従って、負荷電流Ｉｃの電流情報を外部でモニタできる。
　図２９は、実施の形態５の変形例に係る電流検出回路５１３ａの回路図である。検出抵抗Ｒｄ５はＰＭ１９と外部端子３２ｂとの間に接続されても良い。この場合、外部端子３２ｂはＥＣＵなどのシステム側で０Ｖシンクされる。これにより、検出電流Ｉｓ６を電流値として、外部でそのままモニタできる。図３０は、実施の形態５の変形例に係る電流検出回路５１３ａの出力信号を説明する図である。電流検出回路の構成は図２７、２９の構成に限定されない。
　図３１は、実施の形態５に係る制御システム５０２の構成を示す図である。ＥＣＵ３４は、差分ΔＴの情報およびスイッチング素子Ｑ１の通電情報に基づき分析を行い、通電タイミングまたは通電時間を調整する。上述した通り、ＥＣＵ３４からの正規の駆動信号による通電以外でも、ＧＮＤ浮きまたは素子破壊によりスイッチング素子Ｑ１に電流が流れる場合が想定される。本実施の形態のＥＣＵ３４は負荷電流Ｉｃをモニタしているため、このようなスイッチング素子Ｑ１の異常を検出できる。また、スイッチング素子Ｑ１の駆動開始時のトランスＬのノイズによる変位電流８１もＥＣＵ３４で検出できる。このため、変位電流８１よる不要な保護を防止できる。また、外部端子３２ｂからの通電情報もＥＣＵ３４内に記録されても良い。
　図３２は、実施の形態５の変形例に係る制御システム５０２の構成を示す図である。制御システム５０２はアラーム３６を備え、ＥＣＵ３４が異常を検出した際にアラーム信号を出力しても良い。これにより、スイッチング素子Ｑ１の通電情報に異常があった際にも、アラーム信号を出力してユーザーに異常を早期に認識させることができる。特に、電流検出回路５１３は、常にスイッチング素子Ｑ１に流れる電流をモニタしている。このため、スイッチング素子Ｑ１の異常をリアルタイムに検出できる。
　また、本実施の形態では、非通電時にスイッチング素子Ｑ１に流れる電流も、モニタ可能である。このため、素子破壊または異常通電などを検出して、異常の報知が可能となる。また、アラーム３６は、負荷電流Ｉｃの流れ方によって色、音などを変えても良い。
実施の形態６．
　図３３は、実施の形態６に係る電力半導体装置６００の回路図である。電力半導体装置６００は制御回路６０１を備える。制御回路６０１は外部端子３２ａ、３２ｂ、３２ｃと過熱検出回路６１７を備える点が制御回路５０１と異なる。過熱検出回路６１７はスイッチング素子Ｑ１の温度を検出する。過熱検出回路６１７は、スイッチング素子Ｑ１の温度情報をアナログ値として外部端子に出力する。つまり、制御回路６０１は、スイッチング素子Ｑ１の温度に応じた信号を外部端子３２ｃから外部に出力する。本実施の形態では、スイッチング素子Ｑ１単体の温度についても、外部でモニタ可能となる。従って、スイッチング素子Ｑ１の温度に応じた強制遮断などによる保護が可能となる。
　図３４は、実施の形態６に係る過熱検出回路６１７の回路図である。過熱検出回路６１７は、ＰＭ１７を流れる検出電流と基準電流との比較結果の出力回路が設けられない点が過熱検出回路１７と異なる。過熱検出回路１７と同様に、ＰＭ１７にはダイオードＤｓ１の逆方向飽和電流Ｉｓ１が流れる。電流Ｉｓ１によって検出抵抗Ｒｄ６に電圧降下Ｖｄ６が発生する。この電圧Ｖｄ６が外部端子３２ｃから出力される。図３５は、実施の形態６に係る過熱検出回路６１７の出力信号を説明する図である。
　図３６は、実施の形態６の変形例に係る過熱検出回路６１７ａの回路図である。外部端子３２ｃはＥＣＵなどのシステム側で０Ｖシンクされても良い。この場合、ＰＭ１７に流れる検出電流Ｉｓ１を電流値として、外部でそのままモニタできる。図３７は、実施の形態６の変形例に係る過熱検出回路６１７ａの出力信号を説明する図である。なお、異常検出回路は上記以外の回路構成であっても良い。
　図３８は、実施の形態６に係る制御システム６０２の構成を示す図である。制御システム６０２において、ＥＣＵ３４はスイッチング素子Ｑ１の温度情報に基づき分析を行い、保護を行う。従って、実施の形態５よりもさらに保護機能を向上できる。例えば、ＥＣＵ３４は差分ΔＴの情報に基づいて、通電時間を短くするなどの調整を行う。これでもスイッチング素子Ｑ１の発熱が抑制できない場合、ＥＣＵ３４はスイッチング素子Ｑ１の温度が設定温度を超えた時点で、スイッチング素子Ｑ１を強制的に遮断する。
　また、本実施の形態では非通電時のスイッチング素子Ｑ１の温度をモニタできる。このため、非通電時に発熱が続く場合に、点火タイミングを遅らせるなどの保護を行っても良い。また、スイッチング素子Ｑ１の温度情報をＥＣＵ３４内に記録しても良い。
　図３９は、実施の形態６の変形例に係る制御システム６０２の構成を示す図である。制御システム６０２はアラーム３６を備える。ＥＣＵ３４は、スイッチング素子Ｑ１の温度情報に応じて異常を検出すると、アラーム３６にアラーム信号を出力させても良い。アラーム３６は、スイッチング素子Ｑ１の温度に応じて色、音などを変えても良い。また、アラーム３６は、差分ΔＴ、スイッチング素子Ｑ１の温度、負荷電流Ｉｃの流れ方の組合せによって、報知方法を変えても良い。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１　制御回路、１１　ターンオン遅延回路、１２　異常検出回路、１３　電流検出回路、１４　Ｖ－Ｉ変換回路、１５　過熱判定回路、１６　ラッチ、１７　過熱検出回路、１８　過熱判定回路、１９　ラッチ、２２　裏面電極、３０　スパークプラグ、３２、３２ａ、３２ｂ、３２ｃ　外部端子、３４　ＥＣＵ、３６　アラーム、５０　リードフレーム、５２　厚膜基板、５４　導電材、１００　電力半導体装置、２００　電力半導体装置、２０１　制御回路、３００　電力半導体装置、３０１　制御回路、４００　電力半導体装置、４０１　制御回路、４０２　制御システム、４１２、４１２ａ　異常検出回路、５００　電力半導体装置、５０１　制御回路、５０２　制御システム、５１３、５１３ａ　電流検出回路、６００　電力半導体装置、６０１　制御回路、６０２　制御システム、６１７、６１７ａ　過熱検出回路、８００　電力半導体装置、８０１　制御回路、８１５　過熱判定回路、ａｍｐ１　増幅器、Ｂ１　シュミットトリガ回路、Ｃ　コレクタ端子、Ｄ１、Ｄｓ１、Ｄｓ２、Ｄｓ３、Ｄｚ１、Ｄｚ２、Ｄｚ３　ダイオード、Ｅ　エミッタ端子、Ｇ　ゲート端子、Ｇ１　ゲート電極、ＩＮＶ１　インバータ、Ｌ　トランス、Ｑ１　スイッチング素子、Ｒ１、Ｒｄ１、Ｒｄ２、Ｒｄ３　抵抗、Ｒｄ４、Ｒｄ５、Ｒｄ６　検出抵抗、Ｒｇ１、Ｒｇ２　抵抗、Ｒｓ１　センス抵抗、Ｒｓ２　検出抵抗、ＳＥ　センスエミッタ端子、ＳＷ１　半導体装置

Claims (23)

  1. 　リードフレームと、
    　前記リードフレーム上に設けられたスイッチング素子と、
    　前記スイッチング素子の温度を検出する第１感温素子と、
    　前記リードフレーム上に設けられた制御回路と、
    　前記制御回路の温度を検出する第２感温素子と、
    　を備え、
    　前記制御回路は、前記第１感温素子で検出される前記スイッチング素子の第１温度と、前記第２感温素子で検出される前記制御回路の第２温度と、の差分が予め定められた差分閾値よりも大きくなると、前記スイッチング素子に流れる電流を低下させることを特徴とする電力半導体装置。
  2. 　前記制御回路は、前記リードフレームに導電材で接合される裏面電極を有することを特徴とする請求項１に記載の電力半導体装置。
  3. 　前記制御回路は、
    　前記差分と前記差分閾値との比較結果に応じた信号を出力する異常検出回路と、
    　前記異常検出回路からの信号に応じて、前記差分が前記差分閾値よりも大きくなると前記スイッチング素子に流れる電流を小さくする駆動制御回路と、
    　を備えることを特徴とする請求項１または２に記載の電力半導体装置。
  4. 　前記第１感温素子は第１ダイオードであり、
    　前記第２感温素子は第２ダイオードであり、
    　前記異常検出回路は、前記第１ダイオードを流れる逆方向飽和電流と、前記第２ダイオードを流れる逆方向飽和電流との差分電流と、予め定められた第１基準電流とを比較する第１電流コンパレータを有することを特徴とする請求項３に記載の電力半導体装置。
  5. 　前記制御回路は、前記スイッチング素子を流れる電流と予め定められた設定電流との比較結果を出力する電流検出回路を備え、
    　前記駆動制御回路は、前記スイッチング素子を流れる電流が前記設定電流よりも大きく、かつ、前記差分が前記差分閾値よりも大きくなると、前記スイッチング素子に流れる電流を低下させることを特徴とする請求項３または４に記載の電力半導体装置。
  6. 　前記制御回路は、前記第１温度と予め定められた温度閾値との比較結果に応じた信号を出力する過熱検出回路を備え、
    　前記駆動制御回路は、前記第１温度が前記温度閾値よりも高くなった場合、または、前記差分が前記差分閾値よりも大きくなった場合に、前記スイッチング素子に流れる電流を低下させることを特徴とする請求項３または４に記載の電力半導体装置。
  7. 　前記制御回路は、前記スイッチング素子を流れる電流と予め定められた設定電流との比較結果を出力する電流検出回路を備え、
    　前記駆動制御回路は、前記スイッチング素子を流れる電流が前記設定電流よりも大きく、かつ、前記第１温度が前記温度閾値よりも高くなった場合、または、前記スイッチング素子を流れる電流が前記設定電流よりも大きく、かつ、前記差分が前記差分閾値よりも大きくなった場合に、前記スイッチング素子に流れる電流を低下させることを特徴とする請求項６に記載の電力半導体装置。
  8. 　前記第１感温素子は第１ダイオードであり、
    　前記第２感温素子は第２ダイオードであり、
    　前記過熱検出回路は、前記第１ダイオードを流れる逆方向飽和電流と、予め定められた第２基準電流とを比較する第２電流コンパレータを有することを特徴とする請求項６または７に記載の電力半導体装置。
  9. 　前記制御回路は、前記第１温度と予め定められた温度閾値との比較結果に応じた信号を出力する過熱検出回路を備え、
    　前記駆動制御回路は、前記差分が前記差分閾値よりも大きくなった場合に、前記スイッチング素子に流れる電流を低下させ、前記第１温度が前記温度閾値よりも高くなった場合、前記スイッチング素子の動作を停止させることを特徴とする請求項３または４に記載の電力半導体装置。
  10. 　前記制御回路は、前記スイッチング素子を流れる電流と予め定められた設定電流との比較結果を出力する電流検出回路を備え、
    　前記駆動制御回路は、前記スイッチング素子を流れる電流が前記設定電流よりも大きく、かつ、前記差分が前記差分閾値よりも大きくなった場合に、前記スイッチング素子に流れる電流を低下させ、前記スイッチング素子を流れる電流が前記設定電流よりも大きく、かつ、前記第１温度が前記温度閾値よりも高くなった場合、前記スイッチング素子の動作を停止させることを特徴とする請求項９に記載の電力半導体装置。
  11. 　前記第１感温素子は第１ダイオードであり、
    　前記第２感温素子は第２ダイオードであり、
    　前記過熱検出回路は、前記第１ダイオードを流れる逆方向飽和電流と、予め定められた第２基準電流とを比較する第２電流コンパレータを有することを特徴とする請求項９または１０に記載の電力半導体装置。
  12. 　前記電力半導体装置は、イグナイタ用電力半導体装置であることを特徴とする請求項１から１１の何れか１項に記載の電力半導体装置。
  13. 　前記スイッチング素子は、ワイドバンドギャップ半導体で形成されていることを特徴とする請求項１から１２の何れか１項に記載の電力半導体装置。
  14. 　前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１３に記載の電力半導体装置。
  15. 　リードフレームと、
    　前記リードフレーム上に設けられたスイッチング素子と、
    　前記スイッチング素子の温度を検出する第１感温素子と、
    　前記リードフレーム上に設けられた制御回路と、
    　前記制御回路の温度を検出する第２感温素子と、
    　外部端子と、
    　を備え、
    　前記制御回路は、前記第１感温素子で検出される前記スイッチング素子の第１温度と、前記第２感温素子で検出される前記制御回路の第２温度と、の差分に応じた信号を前記外部端子から外部に出力することを特徴とする電力半導体装置。
  16. 　前記制御回路は、前記リードフレームに導電材で接合される裏面電極を有することを特徴とする請求項１５に記載の電力半導体装置。
  17. 　前記制御回路は、前記スイッチング素子を流れる電流に応じた信号を前記外部端子から外部に出力することを特徴とする請求項１５または１６に記載の電力半導体装置。
  18. 　前記制御回路は、前記第１温度に応じた信号を前記外部端子から外部に出力することを特徴とする請求項１５から１７の何れか１項に記載の電力半導体装置。
  19. 　前記電力半導体装置は、イグナイタ用電力半導体装置であることを特徴とする請求項１５から１８の何れか１項に記載の電力半導体装置。
  20. 　前記スイッチング素子は、ワイドバンドギャップ半導体から形成されていることを特徴とする請求項１５から１９の何れか１項に記載の電力半導体装置。
  21. 　前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項２０に記載の電力半導体装置。
  22. 　請求項１５から２１の何れか１項に記載の電力半導体装置と、
    　前記外部端子に接続され、前記外部端子から入力される信号に応じて、前記スイッチング素子を制御するコントロールユニットと、
    　を備えることを特徴とする制御システム。
  23. 　前記外部端子から入力される信号に応じて前記コントロールユニットが異常を検出した場合に、アラーム信号を出力するアラームを備えることを特徴とする請求項２２に記載の制御システム。
PCT/JP2021/042072 2021-11-16 2021-11-16 電力半導体装置および制御システム WO2023089661A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/042072 WO2023089661A1 (ja) 2021-11-16 2021-11-16 電力半導体装置および制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/042072 WO2023089661A1 (ja) 2021-11-16 2021-11-16 電力半導体装置および制御システム

Publications (1)

Publication Number Publication Date
WO2023089661A1 true WO2023089661A1 (ja) 2023-05-25

Family

ID=86396363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042072 WO2023089661A1 (ja) 2021-11-16 2021-11-16 電力半導体装置および制御システム

Country Status (1)

Country Link
WO (1) WO2023089661A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251503A (ja) * 2006-03-15 2007-09-27 Ricoh Co Ltd 半導体装置および該半導体装置を組み込んだ電子機器
JP2016039440A (ja) * 2014-08-06 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2017033304A1 (ja) * 2015-08-26 2017-03-02 三菱電機株式会社 半導体スイッチング素子の制御回路および半導体装置
JP2021065040A (ja) * 2019-10-15 2021-04-22 ローム株式会社 スイッチ装置
WO2021125269A1 (ja) * 2019-12-20 2021-06-24 ローム株式会社 過電流保護回路
JP2021150820A (ja) * 2020-03-19 2021-09-27 富士電機株式会社 半導体装置およびその過電流保護機能

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251503A (ja) * 2006-03-15 2007-09-27 Ricoh Co Ltd 半導体装置および該半導体装置を組み込んだ電子機器
JP2016039440A (ja) * 2014-08-06 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2017033304A1 (ja) * 2015-08-26 2017-03-02 三菱電機株式会社 半導体スイッチング素子の制御回路および半導体装置
JP2021065040A (ja) * 2019-10-15 2021-04-22 ローム株式会社 スイッチ装置
WO2021125269A1 (ja) * 2019-12-20 2021-06-24 ローム株式会社 過電流保護回路
JP2021150820A (ja) * 2020-03-19 2021-09-27 富士電機株式会社 半導体装置およびその過電流保護機能

Similar Documents

Publication Publication Date Title
US10128735B2 (en) Control circuit for semiconductor switching element, and semiconductor device
JP4455972B2 (ja) 半導体装置
JP5423377B2 (ja) イグナイタ用電力半導体装置
KR101707366B1 (ko) 반도체 장치
JP2008045514A (ja) 内燃機関用点火装置
JPH0942129A (ja) 内燃機関の点火装置
JP2011127445A (ja) イグナイタ用電力半導体装置
JP6565244B2 (ja) イグナイタ用半導体装置、イグナイタシステム及び点火コイルユニット
JP2010158109A (ja) 負荷回路の保護装置
JP2004036438A (ja) 点火装置等の内燃機関用の電子装置
JP4912444B2 (ja) 半導体装置
JP2004052683A (ja) 内燃機関用点火装置
US11333123B2 (en) Semiconductor device
WO2023089661A1 (ja) 電力半導体装置および制御システム
JP2011152003A (ja) 過電圧保護回路、及び過電圧保護方法
JP2005027380A (ja) インテリジェントパワーデバイス及びその負荷短絡保護方法
JP5765689B2 (ja) 内燃機関用点火装置
WO2006093204A1 (ja) 半導体集積回路装置
US7021299B2 (en) Multichannel electronic ignition device with high-voltage controller
JP2007236103A (ja) 給電装置
CN115038859A (zh) 电力半导体装置
JP7163486B2 (ja) 負荷駆動装置
JPH01220915A (ja) トランジスタの出力短絡保護回路
JP2022053886A (ja) 保護装置
JP2012027700A (ja) 電源保護装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21964677

Country of ref document: EP

Kind code of ref document: A1