JP4343275B2 - 過熱−保護回路 - Google Patents
過熱−保護回路 Download PDFInfo
- Publication number
- JP4343275B2 JP4343275B2 JP50007199A JP50007199A JP4343275B2 JP 4343275 B2 JP4343275 B2 JP 4343275B2 JP 50007199 A JP50007199 A JP 50007199A JP 50007199 A JP50007199 A JP 50007199A JP 4343275 B2 JP4343275 B2 JP 4343275B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- base
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001629 suppression Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000013021 overheating Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Electronic Switches (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
Description
本発明は、メインクレームの上位概念に特定したようなパワートランジスタ及びパワートランジスタと熱的に結合された温度依存性を以て動作する回路装置とを有するIC集積回路に関する。既に公知のそのような過熱―保護回路(DE19519477)では、パワートランジスタの高温のもとでパワートランジスタは連続的に逓降的に制御される。表面に実装されたパワートランジスタの許容基底温度が過熱―保護回路ヒューズの遮断限界値より著しく下回っている場合、高い固有加熱により当該の領域内に1度だけ入っても未だ基底側の半田ろう付層の溶融をさせなくてもよく、繰り返しの動作が可能であるとよい。従って、相応の“遮断ストラテジィ”を設定することが望ましい。
発明の利点
本発明の集積回路メインクレームの請求項の特徴事項を成す構成要件により得られる利点とするところは、一方では、構成素子を確実に保護し、他方ではそれの使用領域を狭めず、低い基底温度(表面実装の場合)に適する高精度を有する。200℃当たりの温度下でパワートランジスタに対する過熱―保護機能を確保し得ることである。第1のロック回路により、可変の誘導負荷のもとでも集積回路の確実な機能動作が得られる。要するに、同じ保護回路を、保護すべきパワートランジスタを介して作動される種々の選定設計された誘導性負荷に対して使用し得る。
サブクレームに規定された手段により、メインクレームに特定された集積回路の有利な発展形態及び改良が可能である。特に有利には構成素子、温度、例えばパワートランジスタのベースコレクタ接合移行部の温度が上限の温度限界値を超過して第1ロック回路がパワートランジスタを遮断した後、上限の温度限界値を下回ればパワートランジスタを再び制御できる―ベース端子にて側縁エッジ切換が行われた後―。このことはことに、長い投入接続時間の障害の場合、即ち、ベース端子を介してのパワートランジスタ制御の長い時間の障害の場合、次のことを保証する、即ち、基底温度が、構成素子温度の上限温度限界値を下回る上限を上回ることがないことを保証する。
集積回路が付加的にスパーク抑圧部分を有する場合、有利には、過熱時遮断の場合、誘導性負荷の際生じる遮断スパークを抑圧し得る。そうしないと、そのような遮断スパークが、例えば点火コイルの2次卷線に生じたら、回路の動作確実性が損なわれることとなる。それというのも、殊に、点火領域にて車両への適用上所定の時点でしか点火パルスが生じてはいけないからである。
制御トランジスタを設けることにより、簡単な手法で、パワートランジスタへのロック回路の結合が可能になる。
殊にパワートランジスタの高周波制御の場合、第2のロック回路の利点とするところは、構成素子温度が下限の温度限界値を下回った際のみ過熱―保護回路―遮断後のパワートランジスタの再投入を可能にすることである。
下限の温度限界値の下回ることを、例えば下方の温度領域内にて最適化された第2の温度センサにより検出できる。
有利には、第1ロック回路の出力側がトランジスタのベースに接続され、前記トランジスタのコレクタ電流により、例えば制御トランジスタを介してパワートランジスタのベース電流の変化がトリガされる。
第1及び/又は第2ロック回路は簡単にRS−FF回路として実現可能である。
第1の温度センサがセンサトランジスタとして構成されている場合、そして、前記のセンサトランジスタのベース−エミッタ区間が正の温度係数を有するセンサ抵抗に接続されている場合、200℃を越える高い構成素子温度が検出可能である。
図面
本発明の実施例が図示してあり、以下詳述する。図1ないし図1aは、従来技術の集積回路を示す。図2は、本発明の第1実施例を示す。図3は、ベース信号の時間ダイヤグラムを示す。図4は、本発明の更なる実施例を示す。
図1は、従来技術による全体を10で示す集積回路を表す。集積回路10は、パワートランジスタ12および回路装置14−これは次のように接続構成されていることを有する。集積回路10はコレクタ端子c、ベース端子BおよびエミッタEを有する。パワートランジスタ12は、ダーリントン接続されたトランジスタT1,T2,T3を有する。トランジスタT1,T2,T3は、NPNトランジスタとして構成されている。回路装置14は、トランジスタT4,T5,T6を有する。ここで、トランジスタT5はPNPまたはNPNとして構成されトランジスタT4およびT6はNPNトランジスタとして構成されている。ベース端子接続部Bは、トランジスタT4のコレクタに接続されている。トランジスタT4のエミッタは、トランジスタT1のベースに接続されている。T1,T2,T3のコレクタは、コレクタ端子Cに接続されている。トランジスタT1のエミッタは、トランジスタT2のベースに接続されている。トランジスタT2のエミッタは、トランジスタT3のエミッタはエミッタ端子―Eに接続されている。トランジスタT5のベースは、抵抗R3を介してトランジスタT5のエミッタに接続されている。抵抗R3及びトランジスタT5は、合わさって、第1の温度センサ25を成す。抵抗R3は、例えば正の温度係数を有する温度依存の抵抗として構成されている。更に、トランジスタT4のコレクタは、NPNトランジスタの場合トランジスタT5のエミッタに接続され、NPNトランジスタ(図1a)の場合はトランジスタT5のエミッタに接続され、そして、抵抗R5を介してトランジスタT6のコレクタに接続されている。更に、トランジスタT6のコレクタはトランジスタT4のベースに接続されている。PNPトランジスタの場合トランジスタT5のコレクタは、そして、NPNトランジスタの場合トランジスタT5のエミッタは、一方ではトランジスタT6のベースに接続され、他方では、抵抗R4を介してエミッタ端子Eに接続されている。トランジスタT6のエミッタは、同様にエミッタ端子Eに接続されている。トランジスタT9のベースは、トランジスタT6のベースに接続されている。トランジスタT9のコレクタは、トランジスタT4のエミッタに接続されている。トランジスタT9のエミッタは、集積回路のエミッタ端子Eに接続されている。
集積回路10は次のような機能を実行する。集積回路10の規定通りの使用の期間中、パワートランジスタ1を用いて、コレクタ端子Cと、エミッタ端子Eとの間に負荷を挿入接続でき、例えば、コレクタ端子Cに、オートトランスとして構成された点火コイルが接続されている。パワートランジスタ12の制御は、ベース端子BとトランジスタT1のベースとの間に“直列的に”接続されたトランジスタT4を介して行われる。従って、トランジスタT4を介して、パワートランジスタ12のベース電流に影響を与えることができる。温度センサ25は、温度と共に上昇する阻止電流を抵抗R4内に供給する。温度が高くなればなる程、トランジスタT6は益々制御され、トランジスタT4の制御は益々弱められ、キャンセルされ、その結果ベースベース端子接続部Bに制御信号が加わっても、パワートランジスタ12は温度上昇と共に益々逓降制御される。パワートランジスタ12が逓降制御されるにも拘わらず、トランジスタT4のコレクタに、集積回路10のベース給電部のソース電圧が加わる。従って、パワートランジスタ12の逓降制御にも拘わらず、回路装置14,ひいては熱的センサとして接続構成されたトランジスタT5が十分大きな駆動電圧を供給され得ることが達成される。抵抗R3及びトランジスタT5の選定により、熱的逓降制御の特有の形態手法が可能になり、この熱的逓降制御の特有の形態手法は、例えば200℃を越える著しく高い温度の際はじめて開始する。トランジスタT9は同様にトランジスタT5の阻止電流により制御され、そして、殊に200℃を越える高い温度の場合パワートランジスタ12の逓降制御を改善する。
図2は、本発明の第1実施例を示す。図1におけると同じ構成素子は同じ参照番号を付してあり、サイド述べない。図2の回路は、第1のロック回路20を有し、この第1のロック回路20は、入力側23、出力側24,第1の電圧端子21及び、第2の電圧端子22を有する。第1の電圧端子21は集積回路のエミッタ端子Eに接続され、第2の電圧端子22は、集積回路のベース端子Bに接続されている。図1と異なって、集積回路のベース端子と反対の側の温度センサ25の端子は、トランジスタT6のベースに直接接続されておらず、トランジスタT10のベースに接続されている。トランジスタT10のエミッタは、集積回路のエミッタ端子Eに接続されており、トランジスタT10のコレクタは、第1ロック回路20の入力側23に接続されている。トランジスタT6のベースは、今や第1ロック回路T6の出力側24に接続されている。更に、回路はスパーク抑圧部分(T8,T7,R5,R6)を有する。ここで、コレクタ及びエミッタ端子CないしEは2つのR5,R6の分圧器を介して相互に接続されている。分圧器のタップは、NPNトランジスタT7のベースに接続され、NPNトランジスタT7のコレクタはコレクタ端子Cに接続され、NPNトランジスタT7のエミッタは、パワートランジスタの部分トランジスタT1のエミッタに接続されている。トランジスタT7のベースは、PNPトランジスタT8のエミッタに接続され、PNPトランジスタT8のコレクタは集積回路のエミッタ端子Eに接続されており、PNPトランジスタT8は、ベース端子Bに加わる制御信号を介して制御される。B′により図2中パワートランジスタのベース端子を示す。コレクタ端子Cには、例えば誘導性負荷が接続されており、コレクタ端子と第2部分トランジスタT2のエミッタとの間に選択的に付加的にツェナーダイオードが設けられ、ここでツェナーダイオードの負極はコレクタ端子に接続される。第1ロック回路20は有利な実施形態ではRS−FF回路として構成され、ここで第1,第2電圧端子21,22を介する第1ロック回路の電圧給電部が集積回路のベースエミッタ電圧により与えられ、第2電圧端子22は、RS−FFのリセット入力側に接続され、入力側23はRS−FFのセット入力側に接続され、出力側24はRS−FFのQ出力側に接続されている。
図2の回路の動作の理解のため、図3に、ベース端子Bに加わるベース信号UB―これはパワートランジスタに対する制御信号として、そして、同時に第1ロック回路に対して使用される―が示してある。ベース信号UBは、値Sと例えば零との間で切換わり、時点t=0とt=to+△tの期間で、Sに位置し、to+△tとt1との間で零に位置する。toは、第1ロック回路20による過熱―保護回路遮断の時点をマーキングし、△tは、冷却のため利用可能な最小の期間をマーキングする。to+△tは、例えば長い投入接続時間であり、この投入接続時間は、ロック回路20による過熱―保護回路遮断なしでは回路の損傷を来すおそれがある。t1では、正の側縁エッジ切換の時点がマーキングされている。to+△tは、負の側縁エッジ切換の時点をマーキングする。回路が、表面上に取付られた構成素子内に集積化された場合、作動中、許容基底温度、例えば150°を越えないことが保証されねばならない、それにより、例えば、その上に構成素子が取り付けられた導体板の損傷、又は半田ろう付けの剥れを起こさないようにするためである。当該の温度限界は、集積回路自体が上記温度を超えてはいけないということを意味するものでない。上記の温度限界値Tjmax―これは最大許容基底温度より大である―を越えるとはじめて、集積回路は遮断されねばならない、それにより、構成素子も、その上に構成素子が取り付けられた導体も損傷しないようにするためである。更に、導体板からの構成素子のろう付け剥れの危険性が除かれる。要するに、構成素子温度Tjが上限の温度限界値Tjmaxを越えると、第1温度センサ25は著しく大きな電流を送出し、トランジスタT10が制御され、第1ロック回路20のRS−FFがそれの出力側24にてそれの特定位置状態0から1へセットされる。それにより、トランジスタT6,T9が作動化され、制御トランジスタT4の制御が解消キャンセルされ、その結果パワートランジスタが遮断される。構成素子パワートランジスタが遮断される。構成素子温度Tjが上限の温度限界値を下回ると、先ず、パワートランジスタは遮断状態に保持される、それというのは、RS−FFは、入力側23における入力側信号が変わっても、出力側24における信号が変わらないからである。過熱―保護回路遮断の時点toの後、側縁エッジ切換が生じるとはじめて、つまり、図3の例では、集積回路のベース端子Bにおける制御が解消キャンセルされるとはじめて、RS−FFがリセットされ、そして、時点t1にて新たな側縁エッジ切換の際パワートランジスタがあらためて制御される。第1のロック回路20により、ことに集積回路の長い投入接続時間to+△tの場合十分長い冷却時間△tを利用できることが保証される。これに対して、図1の回路におけるような連続的逓降制御を行うとすれば殊に、集積回路の長い投入接続時間の場合、熱的逓降に基づき温度上昇の際比較的小となる制御にも拘わらず、基底温度が許容限界値、例えば150℃を下回る状態に保持されることが保証されない、それというのは、逓降制御にも拘わらず、基底のさらなる加熱が生じ得、基底温度が益々構成素子温度―これは最大基底温度を越える―に接近するからである。
温度に依存して遮断を行うとき、点火技術上のアプリケーションにてスイッチとして誘導性負荷を使用する場合、コレクタ端子Cにて、電圧の温度の上昇を来たし、それにより、予測不能のスパークを招来し得る。集積回路のコレクタとエミッタ端子との間のクランプ電圧レベルの自動的切換え通常400Vから典型的には30Vの値への自動的切換えを行わなければならない。スパーク抑圧部分(T8,T7,R5,R6)を用いての当該の遮断―スパーク抑圧部分は、ベース端子における制御信号―該制御信号は、第1のロック回路によりパワートランジスタの遮断後更に加わる―によりトリガされ、そして、次の状態生起までアクティブ状態に保持される、即ち、コイルエネルギが、3銃―ダーリントントランジスタの導通制御により、所定電圧―これはR5と、R6の分圧比で与えられる(例えば30V)―のもとで損失電力として変換されるまでアクティブ状態に保持される。通常の作動モード中、スパーク抑圧部分が阻止され、点火アプリケーションに対して通常のクランプ電圧(例えば、コレクタ端子CとT2のエミッタとの間にツェナーダイオードが挿入接続されている場合、400V)が利用可能である。遮断―スパーク抑圧部分は次のようにして動作する:第1ロック回路20による過熱―保護回路遮断の場合、さらにベース端子Bにて制御信号が加わる。点火コイルにて磁気誘導度に基づき、コレクタ端子Cにおける電圧が上昇し、それ故、抵抗R6における電圧降下が上昇し、ついにはトランジスタT7が制御され、それにより、トランジスタT7のコレクタエミッタ区間を介して、トランジスタT2のベースにてパワートランジスタが導通制御される;要するに、過熱―保護回路遮断の障害の場合、スパーク抑圧部分を介して、パワートランジスタが第2のベースにて作動される。ここで、抵抗R5,R6の適当な選定によりコレクタ端子Cにおける電圧を、例えばm30Vを過熱―保護回路遮断の場合に超過しないことが保証される。これに対して、集積回路のベース端子Bアース(入力側低“low”)におかれる場合トランジスタT8が導通接続され、トランジスタT7のベースは、トランジスタT8を介してほぼアースにおかれる。つまり、この場合、トランジスタT7は、阻止され、パワートランジスタはT7を介して導通制御され得ない、換言すれば、入力側Bにて所期の遮断の際、スパーク抑圧部分はブロッキングされる。集積回路のベース端子Bに制御信号が加わると、トランジスタT8は阻止状態におかれる。トランジスタT7のベースはアースにおかれない。通常作動モード中コレクタ端子は低い電位を有し、T7は阻止状態に保持される。但し、第1ロック回路20による過熱―保護回路の場合パワートランジスタは、部分トランジスタT1を介して遮断され、コレクタ端子Cにおける電位が上昇し、その結果遂にはパワートランジスタは、コレクタ端子の電位が例えば30Vを越えると、遮断―スパーク抑圧部分及びコイルエネルギの低減のため部分トランジスタT2のベースを介して導通制御される。要するに、図2の回路の利点は、長い投入接続時間―ここでは、短時間許容される構成素子温度Tj,maxが最大許容基底温度より高い−の障害の場合に、ろう付け剥れ及び破損の起こらないように、表面実装されたパワー構成素子を確実に保護し得ることである。誘導性負荷をスイッチとして使用の場合においてパワートランジスタのコレクタにおけるたんにわずかな電圧上昇を以ての遮断により、点火アプリケーションにて確実に不所望のスパーク形成が阻止される。構成素子のイネーブリングはベース端子Bにおける側縁エッジ切換を以てはじめて行われる。従って、終段は、上限の温度限界値を下回った後、直ぐには再び導通制御されない。
図4は、本発明のさらなる実施例を示す。図2と異なって、図4の回路は、付加的に回路部分を有し、これについては以下後述する。第2ロック回路40が設けられており、この第2ロック回路40は、それのさらなる入力側43を介して、トランジスタT11のコレクタに接続されており、このトランジスタT11のエミッタは、集積回路のエミッタ端子に接続され、トランジスタT11のベースは、第1ロック回路20の出力側24に接続されている。第2ロック回路40の第3の電圧端子41はエミッタ端子得に接続され、第4の電圧端子42は、抵抗R7を介して集積回路のコレクタ端子Cに接続されている。更に、第4の電圧端子42は、保護―ツェナーダイオード48を介して、回路のエミッタ端子Eに接続されており、ここで、ツェナーダイオードの負極は抵抗R7と接続されている。第2ロック回路40のさらなる出力側44は、トランジスタ12のベースに接続され、トランジスタ12のエミッタは、集積回路のエミッタ端子に接続され、トランジスタ12のコレクタは、制御トランジスタT44のベースに接続されている。更なる出力側44は、トランジスタT13の9ベースに接続され、トランジスタT13のエミッタは集積回路のエミッタ端子に接続され、トランジスタT13のコレクタは、制御トランジスタT4のエミッタに接続されている。更に、第2の温度センサ45が設けられており、この第2の温度センサはベースBに接続されていて、前記の温度センサは、図示の実施例では第1の温度センサ25と同様に、温度と共に大になる電流を送出する。更に、温度センサ45はトランジスタT15のベースに接続されており、トランジスタT15のコレクタは、一方では、抵抗R8に接続され、この抵抗R8は同じくベースBに接続されている。トランジスタT15のエミッタは、集積回路のエミッタ端子に接続されている。トランジスタ15のコレクタは、トランジスタT14のベースに接続され、トランジスタT14のコレクタは、第2ロック回路40のさらなる出力側44に接続され、トランジスタT14のエミッタは、集積回路のエミッタ端子Eに接続されている。
第2ロック回路40は、パワートランジスタの過熱―保護回路安全機能―これは、第1ロック回路及び第1の温度センサにより与えられる―の最初のスタートの際前記のパワートランジスタを遮断し、次のようにロックするために用いられる、即ち、集積回路のベース端子における側縁エッジ切換の際にも、即ち、遮断オフ及び再び投入オンの後過熱―保護回路者レベル、段階暗が解消キャンセルされないようにーパワートランジスタの温度が下限の温度限界値を上回っている限り(ヒステリシス)―ロックするために使用される。第2ロック回路はこのことを付加的な給電端子なしでも保証する。図4の回路は、図1又は図2の回路と同様たんに3つの接続端子、即ち、ベースコレクタエミッタ接続端子を有する。過熱―保護回路遮断が第1ロック回路によりアクティブになると、当該の情報はトランジスタT11を介して第2ロック回路40へ転送され、前記の第2ロック回路は第1のロック回路と相似的にRS−FF回路として構成可能になる。それにより、トランジスタT6及びT9と留示のように上限の温度限界値の超過の際トランジスタT12及びT13がアクティブになる。第1ロック回路20の第2電圧端子22と異なって、第2ロック回路40の第4の電圧端子は、ベース端子Bに接続されていないので、(抵抗R7を介して)コレクタ端子Cに接続されている。ここで、保護ツェナーダイオード48は、第2のロック回路を例えば10Vより大の電圧から保護する。過熱―保護回路遮断後ベース端子での側縁エッジ切換をしてから、第1ロック回路のリセットが行われ、それによりトランジスタT6,T9は、オフ阻止状態に移行し、従って、パワートランジスタは再びベース端子Bを介して制御され得る―トランジスタT12、T13を介して遮断が維持されない場合には。即ち、第2ロック回路40は、未だリセットされず、出力側44に未だ再び特定位置状態“low”に戻っていない。下限の温度限界値―これは上限の温度限界値よりも小さく、第2温度センサ45により検出される―を下回ると、トランジスタT15はオン状態からオフ状態に移行するトランジスタT14は、T15に対して相補的特性を有し、集積回路のベース端子Bの制御された際、トランジスタT12及びT13のベースを“low”にセットする、換言すればトランジスタT12及びT13は遮断され、その結果パワートランジスタは再び制御トランジスタT4を介して制御可能である。これに対して構成素子の温度が下限の温度限界値を上回っている限り、第2の温度センサは十分電流を送出し、T15は導通し、T14は阻止し、従ってトランジスタT12,T13が導通状態にとどまる。
構成素子のサイクル、過熱(a)、遮断(b)、冷却(c)及び過熱(d)を考察すると、次のような切換作動状態が生じる。
a.ベース端子Bが制御され、トランジスタT4は導通し、パワーダーリントンT1,T2,T3へベース電流を給電する。前記ベース電流は、高い損失電力の仮定のもとで図1には明示的には示されている電流制限部へ流れ込む。第1の温度センサ、トランジスタT6,T9及びT12,T13は、当初アクティブでない。第2温度センサ及びトランジスタT15は、下限の温度限界値を下回ると、イナクティブであり、上回るとアクティブである。トランジスタにおいてアクティブデアルとは、トランジスタが導通接続されていることを意味する;温度センサにおいてアクティブとは、温度センサが検出された高い温度に基づき、大きな電流yを送出することを意味する。トランジスタT14はT15に対して相補的動作特性を呈する。要するに、第1、第2ロック回路は、それの出力側24ないし44にて特定位置“low”におかれる。
b.第1温度センサは抵抗R4及びトランジスタT10を介して第1ロック回路をスイッチングする。それにより、トランジスタT6,T9及びT11が導通制御され、パワートランジスタは遮断され第2ロック回路も切り換わる。従って、トランジスタT12,T13も同様に導通制御される。トランジスタT12,T13のベース電流は第2ロック回路を介してコレクタ端子Cから供給される。
c.パワートランジスタは再び冷却する。下限の温度限界値を上回ったときベース端子Bにて側縁エッジ切換が行われると、次のような状態が生じる:第1のロック回路が特定位置状態にリセットされ、トランジスタロック回路は切換状態に保持される、それというのは、第2ロック回路は、コレクタ端子cから連続的に給電を受けるからである。トランジスタT12,T13,T15は導通状態である。トランジスタT14はオフになり、第2ロック回路の出力側は“high”に保持される。パワートランジスタは未だ再び投入作動され得ない。
d.構成素子温度が下限の温度限界値を子が回ると、第2温度センサはイナクティブであり、T15はオン阻止し、T14はベース端子Bの制御された状態の基で導通する。それにより、トランジスタT12,T13は阻止オフされ、パワートランジスタの入力側B′はイネーブリングされる。コレクタ端子cは誘導性負荷(点火コイル)の場合零になり、第2ロック回路は、それにより同様に特定位置状態にリセットされる。それによりサイクルは終了される。
第1温度センサとは別の領域、例えば150℃に対して設計されている第2の温度センサは全く別の方式、原理、例えばダイオードフロー特性関係に基づき準拠し得る。前述のサイクルの示すところによれば図4に示す回路により、3端子回路でのパワートランジスタで厳しい過熱―保護回路保護機能のモノリシックな集積化が可能にされ、この3端子回路でのパワートランジスタで厳しい過熱―保護回路は、過熱状態発生の場合コレクタ電圧の使用下で、入力側にて、側縁エッジ切換を介して、遮断情報を維持するものである。
図5は、図4にて使用されていることにより形成された3端子回路を示す。上記3端子回路は、簡単な実施例で図5の右側に示されたような簡単な実施例により形成され得る。ここで、抵抗Roと抵抗Rnが直列に接続され、分圧器のタップは、トランジスタT15のベースに接続されている。抵抗RnはトランジスタT15のベースエミッタ区間に並列接続されており、抵抗Roは図4に示すベース端子Bに接続されている。抵抗Rnにて温度依存の電圧降下が生じ、該温度依存の電圧降下は、(例えば150℃の回路点において)プラス+/マイナス−5%のベース端子Bにて電圧のトレランスの際、ほぼプラス(+)/マイナス(−)25mVの帯域幅を有する―このことはプラス(+)/マイナス(−)10度ケルビン(10°k)に相当する。そのことは、適用にとって十分である。パワートランジスタの投入の際Bに加わる信号のソースの内部抵抗に基づきBにて幾らか電圧降下が生じてそれにより、トランジスタT15のスイッチングが支援される。
Claims (18)
- パワートランジスタ(T1,T2,T3)及びパワートランジスタと熱的に結合された温度依存性を以て動作する回路装置(14)とを有するIC集積回路(10)において、
前記回路装置は、第1のロック回路(20)を有し、該ロック回路(20)は、第1の温度センサ(25)を介して制御可能であり、ここで上限の温度限界値を上回ると該第1の温度センサ(25)の温度信号により、パワートランジスタの遮断がトリガ可能であり、上限の温度限界値を下回ったとき、該第1のロック回路に加わる制御信号によりはじめて当該の遮断は非作動化可能であり、
当該集積回路は、ベース(B)、コレクタ(C)及びエミッタ端子接続部(E)を有し、ここで前記のコレクタ及びエミッタ端子接続部は、前記パワートランジスタ(T1,T2,T3)のコレクタないしエミッタに接続されており、制御信号は、集積回路のベース端子接続部(B)に加わる信号により形成されており、
第1ロック回路(20)の第1電圧端子及び第2電圧端子(21,22)が集積回路(10)のエミッタ端子接続部(E)ないしベース端子接続部(B)に接続されており、
第1のロック回路からの遮断情報を受け取る第2ロック回路(40)が設けられており、前記第2ロック回路は、温度センサにより検出される下限の温度限界値を下回る前にパワートランジスタの再投入を阻止するように構成されており、第2ロック回路(40)の第3電圧端子および第4電圧端子(41,42)が、該集積回路のエミッタと接続され、また、さらなる抵抗(R7)を介して該集積回路のコレクタと接続されており、それにより第2ロック回路は、該エミッタないしコレクタを介して電気的エネルギを供給されるように構成されていることを特徴とする集積回路。 - ベース端子接続部(B)における側縁エッジ切換により第1のロック回路(20)が非作動化可能であることを特徴とする請求項1記載の集積回路。
- 当該の回路装置は、スパーク抑圧部分(T7,T8,R5,R6)を有し、ここで、スパーク抑圧部分は、集積回路のベース端子接続部(B)に加わる信号により制御され、ここで、パワートランジスタの遮断の際第1のロック回路によりコレクタ端子接続部(C)における電圧の限界値を超えることがスパーク抑圧部分により阻止されるように構成されていることを特徴とする請求項1または2記載の集積回路。
- コレクタ端子接続部、エミッタ端子接続部間に分圧器(R5,R6)が接続されており、該分圧器(R5,R6)のタップがさらなるトランジスタ(T7)のベースに接続されており、ここでさらなるトランジスタ(T7)のコレクタは、パワートランジスタ(T1,T2,T3)のコレクタ端子接続部に接続され、そして、さらなるトランジスタ(T7)のエミッタは、前記パワートランジスタの1つの部分トランジスタ(T1)のエミッタに接続されていることを特徴とする請求項3記載の集積回路。
- さらなるトランジスタ(T7)のベースは、さらなるトランジスタ(T8)のコレクタエミッタ区間を介して集積回路のエミッタ端子接続部と接続され、さらなるトランジスタ(T8)のベースは、集積回路のベース端子接続部に接続されていることを特徴とする請求項4記載の集積回路。
- 制御トランジスタ(T4)が設けられており、該制御トランジスタ(T4)のコレクタは集積回路のベース端子接続部(B)に接続され、制御トランジスタ(T4)のエミッタは、パワートランジスタ(T1,T2,T3)の部分トランジスタ(T1)のベースに接続されており、前記制御トランジスタ(T4)を介して、パワートランジスタのベース電流が流れるように構成されていることを特徴とする請求項1から5までのうちいずれか1項記載の集積回路。
- 第2ロック回路は、さらなる入力側(43)を有し、前記さらなる入力側(43)は、さらなるトランジスタ(T11)を介して、第1ロック回路(20)の1つの出力側に接続されていることを特徴とする請求項1記載の集積回路。
- 第2ロック回路は、さらなる入力側(43)を有し、前記さらなる入力側(43)は、さらなるトランジスタ(T11)を介して、第1ロック回路(20)の1つの出力側に接続されており、
前記第2ロック回路は、さらなる出力側(44)を有し、該さらなる出力側(44)は、さらに別のトランジスタ(T12)のベースに接続されており、ここで、前記さらに別のトランジスタ(T12)のコレクタは制御トランジスタ(T4)のベースに接続されていることを特徴とする請求項6記載の集積回路。 - さらなるトランジスタ(T13)のベースが、さらなる出力側(44)に接続されており、ここでさらなるトランジスタ(T13)のコレクタが制御トランジスタ(T4)のエミッタに接続されていることを特徴とする請求項8記載の集積回路。
- 第2温度センサ(45)がトランジスタ結合回路(T14,T15)を介して、第2ロック回路(40)のさらなる出力側(44)に接続されており、ここで、前記さらに別のトランジスタ(T12)の制御の場合、第2温度センサにより検出される下限の温度限界値を下回ったとき制御が中止されるように構成されていることを特徴とする請求項8又は9記載の集積回路。
- 第1ロック回路の出力側(24)が、トランジスタ(T6)のベースに接続されており、前記トランジスタ(T6)のコレクタ電流によりパワートランジスタのベース電流の変化がトリガされるように構成されていることを特徴とする請求項1から10までのうちいずれか1項記載の集積回路。
- トランジスタ(T6)のコレクタが制御トランジスタ(T4)のベースに接続されていることを特徴とする請求項6および11記載の集積回路。
- 第1ロック回路の出力側(24)がさらなるトランジスタ(T9)のベースに接続され、前記のさらなる(T9)のコレクタが部分トランジスタ(T1)のベース(B′)に接続され、さらなるトランジスタ(T9)のエミッタが集積回路のエミッタ端子接続部(E)に接続されていることを特徴とする請求項1から12までのうちいずれか1項記載の集積回路。
- 第1ロック回路はRS―FF回路を有することを特徴とする請求項1から13までのうちいずれか1項記載の集積回路。
- 第2ロック回路はさらなるRS―FF回路を有することを特徴とする請求項1記載の集積回路。
- 第1,第2電圧端子(21,22)を介する第1ロック回路のFFの電圧給電部は、集積回路のベース―エミッタ電圧により与えられ、第2電圧端子(22)は、RS―FFのリセット入力側に接続され、入力側(23)はRS−FFのセット入力側に接続され、そして、出力側(24)は、RS−FFのQ出力側に接続されていることを特徴とする請求項14記載の集積回路。
- 第3及び第4電圧端子(42,42)を介する第2ロック回路のさらなるFFの電圧給電部が集積回路のコレクタエミッタ電圧により与えられており第4電圧端子(42)は、さらなるRS−FFのリセット入力側に接続され、さらなる入力側(43)は、さらなるRS−FFのセット入力側に接続され、出力側(44)はさらなるRS−FFのQ出力側に接続されていることを特徴とする請求項15記載の集積回路。
- 第1の温度センサはセンサトランジスタ(T5)を有し、該センサトランジスタ(T5)のベース―エミッタ区間が正の温度係数を有する温度依存性のセンサ抵抗(R3)に接続されていることを特徴とする請求項1から17までのうちいずれか1項記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722300.1 | 1997-05-28 | ||
DE19722300A DE19722300A1 (de) | 1997-05-28 | 1997-05-28 | Übertemperatur-Schutzschaltung |
PCT/DE1998/000809 WO1998054838A1 (de) | 1997-05-28 | 1998-03-19 | Übertemperatur-schutzschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001526869A JP2001526869A (ja) | 2001-12-18 |
JP4343275B2 true JP4343275B2 (ja) | 2009-10-14 |
Family
ID=7830717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50007199A Expired - Fee Related JP4343275B2 (ja) | 1997-05-28 | 1998-03-19 | 過熱−保護回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6597556B1 (ja) |
EP (1) | EP1016213B1 (ja) |
JP (1) | JP4343275B2 (ja) |
DE (2) | DE19722300A1 (ja) |
WO (1) | WO1998054838A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10012956A1 (de) * | 2000-03-16 | 2001-09-20 | Bosch Gmbh Robert | Vorrichtung und Verfahren zur Regelung des Energieangebots für die Zündung einer Brennkraftmaschine |
US6651637B1 (en) * | 2002-10-29 | 2003-11-25 | Transpo Electronics, Inc. | Vehicle ignition system using ignition module with reduced heat generation |
DE102004017528A1 (de) * | 2004-04-08 | 2005-11-03 | Infineon Technologies Ag | Sendeanordnung und Verfahren zum Betreiben eines Verstärkers in einer Sendeanordnung |
DE102006060624A1 (de) * | 2006-12-21 | 2008-06-26 | Robert Bosch Gmbh | Steuergerät insbesondere für ein Kühlluftgebläse eines Verbrennungsmotors sowie Kühlsystem für einen Verbrennungsmotor |
US8947064B2 (en) * | 2011-09-20 | 2015-02-03 | Infineon Technologies Austria Ag | System and method for driving an electronic switch dependent on temperature |
DE102016110666B4 (de) * | 2016-06-09 | 2021-12-09 | Lisa Dräxlmaier GmbH | Schaltvorrichtung zum Kompensieren eines Temperaturgangs einer Basis-Emitter-Strecke eines Transistors |
CN113346455A (zh) * | 2021-07-21 | 2021-09-03 | 石家庄军特电子科技有限公司 | 一种GaN宽带功放过温自动保护电路 |
US12122251B2 (en) | 2022-09-28 | 2024-10-22 | BorgWarner US Technologies LLC | Systems and methods for bidirectional message architecture for inverter for electric vehicle |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4345218A (en) * | 1980-09-08 | 1982-08-17 | National Semiconductor Corporation | Two stage thermal shutdown |
JPH07105701B2 (ja) * | 1984-01-11 | 1995-11-13 | 松下電器産業株式会社 | 負荷制御回路 |
US5045964A (en) * | 1990-04-30 | 1991-09-03 | Motorola, Inc. | Thermal clamp for an ignition coil driver |
JP3169723B2 (ja) * | 1992-01-31 | 2001-05-28 | 株式会社日立製作所 | 保護回路を具備する半導体装置および電子システム |
KR100271690B1 (ko) * | 1992-01-31 | 2000-11-15 | 스즈키 진이치로 | 보호회로를 구비하는 반도체 장치 및 전자시스템 |
JP3018816B2 (ja) * | 1993-02-22 | 2000-03-13 | 株式会社日立製作所 | 半導体素子の保護回路ならびにこれを有する半導体装置 |
JPH06244413A (ja) * | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
US5424897A (en) * | 1993-04-05 | 1995-06-13 | Motorola, Inc. | Three leaded protected power device having voltage input |
US5418674A (en) * | 1993-07-19 | 1995-05-23 | Motorola, Inc. | Multi-lead protected power device having current and boot-strap inputs |
JP3982842B2 (ja) * | 1993-08-18 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体装置 |
US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
JP3139276B2 (ja) * | 1994-04-28 | 2001-02-26 | 富士電機株式会社 | 電力用半導体素子の過負荷保護回路 |
US5568350A (en) * | 1995-01-11 | 1996-10-22 | Dell Usa, L.P. | Over temperature memory circuit |
US5563759A (en) * | 1995-04-11 | 1996-10-08 | International Rectifier Corporation | Protected three-pin mosgated power switch with separate input reset signal level |
DE19519477C2 (de) * | 1995-05-27 | 1998-07-09 | Bosch Gmbh Robert | Integrierte Schaltung mit thermischem Überlastschutz, insb. geeignet für KfZ-Zündspulenansteuerung |
US5805403A (en) * | 1996-03-28 | 1998-09-08 | 3Com Ltd. | Integrated circuit temperature monitoring and protection system |
US6057998A (en) * | 1996-12-25 | 2000-05-02 | Hitachi, Ltd. | Insulated gate type semiconductor apparatus with a control circuit |
-
1997
- 1997-05-28 DE DE19722300A patent/DE19722300A1/de not_active Withdrawn
-
1998
- 1998-03-19 JP JP50007199A patent/JP4343275B2/ja not_active Expired - Fee Related
- 1998-03-19 DE DE59804347T patent/DE59804347D1/de not_active Expired - Lifetime
- 1998-03-19 WO PCT/DE1998/000809 patent/WO1998054838A1/de active IP Right Grant
- 1998-03-19 US US09/424,478 patent/US6597556B1/en not_active Expired - Fee Related
- 1998-03-19 EP EP98925411A patent/EP1016213B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE59804347D1 (de) | 2002-07-11 |
DE19722300A1 (de) | 1998-12-03 |
EP1016213B1 (de) | 2002-06-05 |
JP2001526869A (ja) | 2001-12-18 |
EP1016213A1 (de) | 2000-07-05 |
US6597556B1 (en) | 2003-07-22 |
WO1998054838A1 (de) | 1998-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5536980A (en) | High voltage, high current switching apparatus | |
JP3783669B2 (ja) | 過熱保護回路 | |
EP0757177B1 (en) | Ignition system of internal combustion engine | |
JP2006109286A (ja) | 半導体装置 | |
JP2001193617A (ja) | 内燃機関用点火装置 | |
JP2007230278A (ja) | 過熱保護機能付き半導体装置の制御回路 | |
JP4343275B2 (ja) | 過熱−保護回路 | |
JP3265849B2 (ja) | 過熱保護装置付き自己消弧素子 | |
JP2018059448A (ja) | 内燃機関用点火装置 | |
GB2056208A (en) | Circuit arrangement for suppressing turnon and turn-off switching transients which would otherwise occur in the output signal of an amplifier | |
US5847911A (en) | Self-protecting switch apparatus for controlling a heat element of a vehicle seat and a method for providing the apparatus | |
JP2014118855A (ja) | 内燃機関用点火装置 | |
US5994889A (en) | Circuit arrangement for limiting the current at make of a capacitative load | |
JPS6091720A (ja) | 電力トランジスタ用の制御回路 | |
JPH11252286A (ja) | デジタル回線用の二重制限電流制限バッテリー供給回路 | |
US6028470A (en) | Integrated circuit for current control of a power transistor | |
JP3850925B2 (ja) | 集積回路の補償装置及び方法 | |
US6072678A (en) | Short-circuit protection circuit | |
EP1120565B1 (en) | Electronic ignition device with limitation of the voltage at an ignition coil primary winding terminal | |
JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
JPH04132967A (ja) | 過熱保護回路 | |
EP1465342A1 (en) | Multichannel electronic ignition device with high voltage controller | |
KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
JPH09135156A (ja) | 電気負荷の駆動装置 | |
JP2543118B2 (ja) | 過熱遮断回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080526 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080625 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090316 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |