JP2001526869A - 過熱−保護回路 - Google Patents

過熱−保護回路

Info

Publication number
JP2001526869A
JP2001526869A JP50007199A JP50007199A JP2001526869A JP 2001526869 A JP2001526869 A JP 2001526869A JP 50007199 A JP50007199 A JP 50007199A JP 50007199 A JP50007199 A JP 50007199A JP 2001526869 A JP2001526869 A JP 2001526869A
Authority
JP
Japan
Prior art keywords
transistor
integrated circuit
circuit
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50007199A
Other languages
English (en)
Other versions
JP4343275B2 (ja
Inventor
ミヒェル ハルトムート
プルントケ クリスティアン
タンナー マンフレート
ビレッコーフェン ベルント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2001526869A publication Critical patent/JP2001526869A/ja
Application granted granted Critical
Publication of JP4343275B2 publication Critical patent/JP4343275B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Electronic Switches (AREA)
  • Protection Of Static Devices (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Abstract

(57)【要約】 パワートランジスタ(T1,T2,T3)及びパワートランジスタと熱的に結合された温度依存性を以て動作する回路装置(14)とを有するIC集積回路(11)が提案され、前記集積回路はことに誘導負荷において過熱の場合パワートランジスタ遮断に用いられ、そして、例えば、集積回路のベース端子に側縁エッジ切換が生じた場合、はじめてパワートランジスタを再び制御可能にスイッチングする。

Description

【発明の詳細な説明】 過熱―保護回路 技術水準 本発明は、メインクレームの上位概念に特定したようなパワートランジスタ及 びパワートランジスタと熱的に結合された温度依存性を以て動作する回路装置と を有するIC集積回路に関する。既に公知のそのような過熱―保護回路(DE1 9519477)では、パワートランジスタの高温のもとでパワートランジスタ は連続的に逓降的に制御される。表面に実装されたパワートランジスタの許容基 底温度が過熱―保護回路ヒューズの遮断限界値より著しく下回っている場合、高 い固有加熱により当該の領域内に1度だけ入っても未だ基底側の半田ろう付層の 溶融をさせなくてもよく、繰り返しの動作が可能であるとよい。従って、相応の “遮断ストラテジィ”を設定することが望ましい。 発明の利点 本発明の集積回路メインクレームの請求項の特徴事項を成す構成要件により得 られる利点とするところは、一方では、構成素子を確実に保護し、他方ではそれ の使用領域を狭めず、低い基底温度(表面実装の場合)に適する高精度を有する 。200℃当たりの温度下でパワートランジスタに対する過熱―保護機能を確保 し得ることである。第1のロック回路により、可変の誘導負荷のもとでも集積回 路の確実な機能動作が得られる。要するに、同じ保護回路を、保護すべきパワー トランジスタを介して作動される種々の選定設計された誘導性負荷に対して使用 し得る。 サブクレームに規定された手段により、メインクレームに特定された集積回路 の有利な発展形態及び改良が可能である。特に有利には構成素子、温度、例えば パワートランジスタのベースコレクタ接合移行部の温度が上限の温度限界値を超 過して第1ロック回路がパワートランジスタを遮断した後、上限の温度限界値を 下回ればパワートランジスタを再び制御できる―ベース端子にて側縁エッジ切換 が行われた後―。このことはことに、長い投入接続時間の障害の場合、即ち、ベ ース端子を介してのパワートランジスタ制御の長い時間の障害の場合、次のこと を保証する、即ち、基底温度が、構成素子温度の上限温度限界値を下回る上限を 上回ることがないことを保証する。 集積回路が付加的にスパーク抑圧部分を有する場合、有利には、過熱時遮断の 場合、誘導性負荷の際生じる遮断スパークを抑圧し得る。そうしないと、そのよ うな遮断スパークが、例えば点火コイルの2次巻線に生じたら、回路の動作確実 性が損なわれることとなる。それというのも、殊に、点火領域にて車両への適用 上所定の時点でしか点火パルスが生じてはいけないか らである。 制御トランジスタを設けることにより、簡単な手法で、パワートランジスタへ のロック回路の結合が可能になる。 殊にパワートランジスタの高周波制御の場合、第2のロック回路の利点とする ところは、構成素子温度が下限の温度限界値を下回った際のみ過熱―保護回路― 遮断後のパワートランジスタの再投入を可能にすることである。 下限の温度限界値の下回ることを、例えば下方の温度領域内にて最適化された 第2の温度センサにより検出できる。 有利には、第1ロック回路の出力側がトランジスタのベースに接続され、前記 トランジスタのコレクタ電流により、例えば制御トランジスタを介してパワート ランジスタのベース電流の変化がトリガされる。 第1及び/又は第2ロック回路は簡単にRS−FF回路としで実現可能である 。 第1の温度センサがセンサトランジスタとして構成されている場合、そして、 前記のセンサトランジスタのベース−エミッタ区間が正の温度係数を有するセン サ抵抗に接続されている場合、200℃を越える高い構成素子温度が検出可能で ある。 図面 本発明の実施例が図示してあり、以下詳述する。図 1ないし図1aは、従来技術の集積回路を示す。図2は、本発明の第1実施例を 示す。図3は、ベース信号の時間ダイヤグラムを示す。図4は、本発明の更なる 実施例を示す。 図1は、従来技術による全体を10で示す集積回路を表す。集積回路10は、 パワートランジスタ12および回路装置14−これは次のように接続構成されて いることを有する。集積回路10はコレクタ端子c、ベース端子Bおよびエミッ タEを有する。パワートランジスタ12は、ダーリントン接続されたトランジス タT1,T2,T3を有する。トランジスタT1,T2,T3は、NPNトラン ジスタとして構成されている。回路装置14は、トランジスタT4,T5,T6 を有する。ここで、トランジスタT5はPNPまたはNPNとして構成されトラ ンジスタT4およびT6はNPNトランジスタとして構成されている。ベース端 子接続部Bは、トランジスタT4のコレクタに接続されている。トランジスタT 4のエミッタは、トランジスタT1のベースに接続されている。T1,T2,T 3のコレクタは、コレクタ端子Cに接続されている。トランジスタT1のエミッ タは、トランジスタT2のベースに接続されている。トランジスタT2のエミッ タは、トランジスタT3のエミッタはエミッタ端子―Eに接続されている。トラ ンジスタT5のベースは、抵抗R3を介してトランジスタT5のエミッタに接続 されている。抵抗R3及びトランジスタT5は、合わさって、第1の温度センサ 25を成す。抵抗R43は、例えば正の温度係数を有する温度依存の抵抗として 構成されている。更に、トランジスタT4のコレクタは、NPNトランジスタの 場合トランジスタT5のエミッタに接続され、NPNトランジスタ(図1a)の 場合はトランジスタT5のエミッタに接続され、そして、抵抗R5を介してトラ ンジスタT6のコレクタに接続されている。更に、トランジスタT6のコレクタ はトランジスタT4のベースに接続されている。PNPトランジスタの場合トラ ンジスタT5のコレクタは、そして、NPNトランジスタの場合トランジスタT 5のエミッタは、一方ではトランジスタT6のベースに接続され、他方では、抵 抗R4を介してエミッタ端子Eに接続されている。トランジスタT6のエミッタ は、同様にエミッタ端子Eに接続されている。トランジスタT9のベースは、ト ランジスタT6のベースに接続されている。トランジスタT9のコレクタは、ト ランジスタT4のエミッタに接続されている。トランジスタT9のエミッタは、 集積回路のエミッタ端子Eに接続されている。 集積回路10は次のような機能を実行する。集積回路10の規定通りの使用の 期間中、パワートランジスタ1を用いて、コレクタ端子Cと、エミッタ端子Eと の間に負荷を挿入接続でき、例えば、コレクタ端子C に、オートトランスとして構成された点火コイルが接続されている。パワートラ ンジスタ12の制御は、ベース端子BとトランジスタT1のベースとの間に“直 列的に”接続されたトランジスタT4を介して行われる。従って、トランジスタ T4を介して、パワートランジスタ12のベース電流に影響を与えることができ る。温度センサ25は、温度と共に上昇する阻止電流を抵抗R4内に供給する。 温度が高くなればなる程、トランジスタT6は益々制御され、トランジスタT4 の制御は益々弱められ、キャンセルされ、その結果ベースベース端子接続部Bに 制御信号が加わっても、パワートランジスタ12は温度上昇と共に益々逓降制御 される。パワートランジスタ12が逓降制御されるされるにも拘わらず、トラン ジスタT4のコレクタに、集積回路10のベース給電部のソース電圧が加わる。 従って、パワートランジスタ12の逓降制御にも拘わらず、回路装置14,ひい ては熱的センサとして接続構成されたトランジスタT5が十分大きな駆動電圧を 供給され得ることが達成される。抵抗R3及びトランジスタT5の選定により、 熱的逓降制御の特有の形態手法が可能になり、この熱的逓降制御の特有の形態手 法は、例えば200℃を越える著しく高い温度の際はじめて開始する。トランジ スタT9は同様にトランジスタT5の阻止電流により制御され、そして、殊に2 00℃を越える高い温度の場合パワートランジスタ1 2の逓降制御を改善する。 図2は、本発明の第1実施例を示す。図1におけると同じ構成素子は同じ参照 番号を付してあり、サイド述べない。図2の回路は、第1のロック回路20を有 し、この第1のロック回路20は、入力側23、出力側24,第1の電圧端子2 1及び、第2の電圧端子22を有する。第1の電圧端子21は集積回路のエミッ タ端子Eに接続され、第2の電圧端子22は、集積回路のベース端子Bに接続さ れている。図1と異なって、集積回路のベース端子と反対の側の温度センサ25 の端子は、トランジスタT6のベースに直接接続されておらず、トランジスタT 10のベースに接続されている。トランジスタT10のエミッタは、集積回路の エミッタ端子Eに接続されており、トランジスタT10のコレクタは、第1ロッ ク回路20の入力側23に接続されている。トランジスタT6のベースは、今や 第1ロック回路T6の出力側24に接続されている。更に、回路はスパーク抑圧 部分(T8,T7,R5,R6)を有する。ここで、コレクタ及びエミッタ端子 CないしEは2つのR5,R6の分圧器を介して相互に接続されている。分圧器 のタップは、NPNトランジスタT7のベースに接続され、NPNトランジスタ T7のコレクタはコレクタ端子Cに接続され、NPNトランジスタT7のエミッ タは、パワートランジスタの部分トランジスタT1のエミッタに接続されている 。トランジスタT7のベースは、PNPトランジスタT8のエミッタに接続され 、PNPトランジスタT8のコレクタは集積回路のエミッタ端子Eに接続されて おり、PNPトランジスタT8は、ベース端子Bに加わる制御信号を介して制御 される。B’により図2中パワートランジスタのベース端子を示す。コレクタ端 子Cには、例えば誘導性負荷が接続されており、コレクタ端子と第2部分トラン ジスタT2のエミッタとの間に選択的に付加的にツェナーダイオードが設けられ 、ここでツェナーダイオードの負極はコレクタ端子に接続される。第1ロック回 路20は有利な実施形態ではRS−FF回路として構成され、ここで第1,第2 電圧端子21,22を介する第1ロック回路の電圧給電部が集積回路のベースエ ミッタ電圧により与えられ、第2電圧端子22は、RS−FFのリセット入力側 に接続され、入力側23はRS−FFのセット入力側に接続され、出力側24は RS−FFのQ出力側に接続されている。 図2の回路の動作の理解のため、図3に、ベース端子Bに加わるベース信号U B−これはパワートランジスタに対する制御信号として、そして、同時に第1ロ ック回路に対して使用される―が示してある。ベース信号UBは、値Sと例えば 零との間で切換わり、時点t=0+t=to+△tの期間で、Sに位置し、to+ △tとt1との間で零に位置する。toは、第1ロック 回路20による過熱―保護回路遮断の時点をマーキングし、△tは、冷却のため 利用可能な最小の期間をマーキングする。to+△tは、例えば長い投入接続時 間であり、この投入接続時間は、ロック回路20による過熱―保護回路遮断なし では回路の損傷を来すおそれがある。t1では、正の側縁エッジ切換の時点がマ ーキングされている。to+△tは、負の側縁エッジ切換の時点をマーキングす る。回路が、表面上に取付られた構成素子内に集積化された場合、作動中、許容 基底温度、例えば150°を越えないことが保証されねばならない、それにより 、例えば、その上に構成素子が取り付けられた導体板の損傷、又は半田ろう付け の剥れを起こさないようにするためである。当該の温度限界は、集積回路自体が 上記温度を超えてはいけないということを意味するものでない。上記の温度限界 値Tjmax―これは最大許容基底温度より大である―を越えるとはじめて、集積回 路は遮断されねばならない、それにより、構成素子も、その上に構成素子が取り 付けられた導体も損傷しないようにするためである。 更に、導体板からの構成素子のろう付け剥れの危険性が除かれる。要するに、構 成素子温度Tjが上限の温度限界値Tjmaxを越えると、第1温度センサ25は著 しく大きな電流を送出し、トランジスタT10が制御され、第1ロック回路20 のRS−FFがそれの出力側24にでそれの特定位置状態0から1へセットされ る。それにより、トランジスタT6,T9が作動化され、制御トランジスタT4 の制御が解消キャンセルされ、その結果パワートランジスタが遮断される。構成 素子パワートランジスタが遮断される。構成素子温度Tjが上限の温度限界値を 下回ると、先ず、パワートランジスタは遮断状態に保持される、それというのは 、RS−FFは、入力側23における入力側信号が変わっても、出力側24にお ける信号が変わらないからである。過熱―保護回路遮断の時点toの後、側縁エ ッジ切換が生じるとはじめて、つまり、図3の例では、集積回路のベース端子B における制御が解消キャンセルされるとはじめて、RS−FFがリセットされ、 そして、時点t1にて新たな側縁エッジ切換の際パワートランジスタがあらため て制御される。第1のロック回路20により、ことに集積回路の長い投入接続時 間to+の場合十分長い冷却時間△tを利用できることが保証される。これに対 して、図1の回路におけるような連続的逓降制御を行うとすれば殊に、集積回路 の長い投入接続時間の場合、熱的逓降に基づき温度上昇の際比較的小となる制御 にも拘わらず、基底温度が許容限界値、例えば150℃を下回る状態に保持され ることが保証されない、それというのは、逓降制御にも拘わらず、基底のさらな る加熱が生じ得、基底温度が益々構成素子温度―これは最大基底温度を越える― に接近するからである。 温度に依存して遮断を行うとき、点火技術上のアプリケーションにてスイッチ として誘導性負荷を使用する場合、コレクタ端子Cにて、電圧の温度の上昇を来 たし、それにより、予測不能のスパークを招来し得る。集積回路のコレクタとエ ミッタ端子との間のクランプ電圧レベルの自動的切換え通常400Vから典型的 には30Vの値への自動的切換えを行わなければならない。スパーク抑圧部分( T8,T7,R5,R6)を用いての当該の遮断―スパーク抑圧部分は、ベース 端子における制御信号―該制御信号は、第1のロック回路によりパワートランジ スタの遮断後更に加わる―によりトリガされ、そして、次の状態生起までアクテ ィブ状態に保持される、即ち、コイルエネルギが、3銃―ダーリントントランジ スタの導通制御により、所定電圧―これはR5と、R6の分圧比で与えられる( 例えば30V)―のもとで損失電力として変換されるまでアクティブ状態に保持 される。通常の作動モード中、スパーク抑圧部分が阻止され、点火アプリケーシ ョンに対して通常のクランプ電圧(例えば、コレクタ端子CとT2のエミッタと の間にツェナーダイオードが挿入接続されている場合、400V)が利用可能で ある。遮断―スパーク抑圧部分は次のようにして動作する:第1ロック回路20 による過熱―保護回路遮断の場合、さらにベース端子Bにて制御信号が加わる。 点火コイルにて磁気誘導度に基づき、コレクタ端子C における電圧が上昇し、それ故、抵抗R6における電圧降下が上昇し、ついには トランジスタT7が制御され、それにより、トランジスタT7のコレクタエミッ タ区間を介して、トランジスタT2のベースにてパワートランジスタが導通制御 される;要するに、過熱―保護回路遮断の障害の場合、スパーク抑圧部分を介し て、パワートランジスタが第2のベースにて作動される。ここで、抵抗R5,R 6の適当な選定によりコレクタ端子Cにおける電圧を、例えばm30Vを過熱― 保護回路遮断の場合に超過しないことが保証される。これに対して、集積回路の ベース端子Bアース(入力側低“low”)におかれる場合トランジスタT8が 導通接続され、トランジスタT7のベースは、トランジスタT8を介してほぼア ースにおかれる。つまり、この場合、トランジスタT7は、阻止され、パワート ランジスタはT7を介して導通制御され得ない、換言すれば、入力側Bにて所期 の遮断の際、スパーク抑圧部分はブロッキングされる。集積回路のベース端子B に制御信号が加わると、トランジスタT8は阻止状態におかれる。トランジスタ T7のベースはアースにおかれない。通常作動モード中コレクタ端子は低い電位 を有し、T7は阻止状態に保持される。但し、第1ロック回路20による過熱― 保護回路の場合パワートランジスタは、部分トランジスタT1を介して遮断され 、コレクタ端子Cにおける電位が上昇し、その結果遂 にはパワートランジスタは、コレクタ端子の電位が例えば30Vを越えると、遮 断―スパーク抑圧部分及びコイルエネルギの低減のため部分トランジスタT2の ベースを介して導通制御される。要するに、図2の回路の利点は、長い投入接続 時間―ここでは、短時間許容される構成素子温度Tj,maxが最大許容基底温度よ り高い−の障害の場合に、ろう付け剥れ及び破損の起こらないように、表面実装 されたパワー構成素子を確実に保護し得ることである。誘導性負荷をスイッチと して使用の場合においてパワートランジスタのコレクタにおけるたんにわずかな 電圧上昇を以ての遮断により、点火アプリケーションにて確実に不所望のスパー ク形成が阻止される。構成素子のイネーブリングはベース端子Bにおける側縁エ ッジ切換を以てはじめて行われる。従って、終段は、上限の温度限界値を下回っ た後、直ぐには再び導通制御されない。 図4は、本発明のさらなる実施例を示す。図2と異なって、図4の回路は、付 加的に回路部分を有し、これについては以下後述する。第2ロック回路40が設 けられており、この第2ロック回路40は、それのさらなる入力側43を介して 、トランジスタT11のコレクタに接続されており、このトランジスタT11の エミッタは、集積回路のエミッタ端子に接続され、トランジスタT11のベース は、第1ロック回路20の出力側24に接続されている。第2ロック回路40の 第3の電圧端子41はエミッタ端子得に接続され、第4の電圧端子42は、抵抗 R7を介して集積回路のコレクタ端子Cに接続されている。更に、第4の電圧端 子42は、保護―ツェナーダイオード48を介して、回路のエミッタ端子Eに接 続されており、ここで、ツェナーダイオードの負極は抵抗R7と接続されている 。第2ロック回路40のさらなる出力側44は、トランジスタ12のベースに接 続され、トランジスタ12のエミッタは、集積回路のエミッタ端子に接続され、 トランジスタ12のコレクタは、制御トランジスタT44のベースに接続されて いる。更なる出力側44は、トランジスタT13の9ベースに接続され、トラン ジスタT13のエミッタは集積回路のエミッタ端子に接続され、トランジスタT 13のコレクタは、制御トランジスタT4のエミッタに接続されている。更に、 第2の温度センサ45が設けられており、この第2の温度センサはベースBに接 続されていて、前記の温度センサは、図示の実施例では第1の温度センサ25と 同様に、温度と共に大になる電流を送出する。更に、温度センサ45はトランジ スタT15のベースに接続されており、トランジスタT15のコレクタは、一方 では、抵抗R8に接続され、この抵抗R8は同じくベースBに接続されている。 トランジスタT15のエミッタは、集積回路のエミッタ端子に接続されている。 トランジスタ15のコレクタは、トランジスタT14 のベースに接続され、トランジスタT14のコレクタは、第2ロック回路40の さらなる出力側44に接続され、トランジスタT14のエミッタは、集積回路の エミッタ端子Eに接続されている。 第2ロック回路40は、パワートランジスタの過熱―保護回路安全機能―これ は、第1ロック回路及び第1の温度センサにより与えられる―の最初のスタート の際前記のパワートランジスタを遮断し、次のようにロックするために用いられ る、即ち、集積回路のベース端子に0蹴る側縁エッジ切換の際にも、即ち、遮断 オフ及び再び投入オンの後過熱―保護回路者レベル、段階暗が解消キャンセルさ れないようにーパワートランジスタの温度が下限の温度限界値を上回っている限 り(ヒステリシス)―ロックするために使用される。第2ロック回路はこのこと を付加的な給電端子なしでも保証する。図4の回路は、図1又は図2の回路と同 様たんに3つの接続端子、即ち、ベースコレクタエミッタ接続端子を有する。過 熱―保護回路遮断が第1ロック回路によりアクティブになると、当該の情報はト ランジスタT11を介して第2ロック回路40へ転送され、前記の第2ロック回 路は第1のロック回路と相似的にRS−FF回路として構成可能になる。それに より、トランジスタT6及びT9と留示のように上限の温度限界値の超過の際ト ランジスタT12及びT13がアクティブになる。第1クロック回路20の第2 電圧端子22と異なって、第2ロック回路40の第4の電圧端子は、ベース端子 Bに接続されていないので、(抵抗R7を介して)コレクタ端子Cに接続されて いる。ここで、保護ツェナーダイオード48は、第2のロック回路を例えば10 Vより大の電圧から保護する。過熱―保護回路遮断後ベース端子での側縁エッジ 切換をしてから、第1ロック回路のリセットが行われ、それによりトランジスタ T6,T9は、オフ阻止状態に移行し、従って、パワートランジスタは再びベー ス端子Bを介して制御され得る―トランジスタT12、T13を介して遮断が維 持されない場合には。即ち、第2ロック回路40は、未だリセットされず、出力 側44に未だ再び特定位置状態“low”に戻っていない。下限の温度限界値― これは上限の温度限界値よりも小さく、第2温度センサ45により検出される― を下回ると、トランジスタT15はオン状態からオフ状態に移行するトランジス タT14は、T15に対して相補的特性を有し、集積回路のベース端子Bの制御 された際、トランジスタT12及びT13のベースを“low”にセットする、 換言すればトランジスタT12及びT13は遮断され、その結果パワートランジ スタは再び制御トランジスタT4を介して制御可能である。これに対して構成素 子の温度が下限の温度限界値を上回っている限り、第2の温度センサは十分電流 を送出し、T15は導通し、T14は阻止し、従って トランジスタT12,T13が導通状態にとどまる。 構成素子のサイクル、過熱(a)、遮断(b)、冷却(c)及び過熱(d)を 考察すると、次のような切換作動状態が生じる。 a.ベース端子Bが制御され、トランジスタT4は導通し、パワーダーリント ンT1,T2,T3へベース電流を給電する。前記ベース電流は、高い損失電力 の仮定のもとで図1には明示的には示されている電流制限部へ流れ込む。第1の 温度センサ、トランジスタT6,T9及びT12,T13は、当初アクティブで ない。第2温度センサ及びトランジスタT15は、下限の温度限界値を下回ると 、イナクティブであり、上回るとアクティブである。トランジスタにおいてアク ティブデアルとは、トランジスタが導通接続されていることを意味する;温度セ ンサにおいてアクティブとは、温度センサが検出された高い温度に基づき、大き な電流yを送出することを意味する。トランジスタT14はT15に対して相補 的動作特性を呈する。要するに、第1、第2ロック回路は、それの出力側24な いし44にて特定位置“low”におかれる。 b.第1温度センサは抵抗R4及びトランジスタT10を介して第1ロック回 路をスイッチングする。それにより、トランジスタT6,T9及びT11が導通 制御され、パワートランジスタは遮断され第2ロック回路も切り換わる。従って 、トランジスタT12,T 13も同様に導通制御される。トランジスタT12,T13のベース電流は第2 ロック回路を介してコレクタ端子Cから供給される。 c. パワートランジスタは再び冷却する。下限の温度限界値を上回ったとき ベース端子Bにて側縁エッジ切換が行われると、次のような状態が生じる:第1 のロック回路が特定位置状態にリセットされ、トランジスタロック回路は切換状 態に保持される、それというのは、第2ロック回路は、コレクタ端子cから連続 的に給電を受けるからである。トランジスタT12,T13,T15は導通状態 である。トランジスタT14はオフになり、第2ロック回路の出力側は“hig h”に保持される。パワートランジスタは未だ再び投入作動され得ない。 d. 構成素子温度が下限の温度限界値を子が回ると、第2温度センサはイナ クテイブであり、T15はオン阻止し、T14はベース端子Bの制御された状態 の基で導通する。それにより、トランジスタT12,T13は阻止オフされ、パ ワートランジスタの入力側B’はイネーブリングされる。コレクタ端子cは誘導 性負荷(点火コイル)の場合零になり、第2ロック回路は、それにより同様に特 定位置状態にリセットされる。それによりサイクルは終了される。 第1温度センサとは別の領域、例えば150℃に対して設計されている第2の 温度センサは全く別の方式 、原理、例えばダイオードフロー特性関係に基づき準拠し得る。前述のサイクル の示すところによれば図4に示す回路により、3端子回路でのパワートランジス タで厳しい過熱―保護回路保護機能のモノリシックな集積化が可能にされ、この 3端子回路でのパワートランジスタで厳しい過熱―保護回路は、過熱状態発生の 場合コレクタ電圧の使用下で、入力側にて、側縁エッジ切換を介して、遮断情報 を維持するものである。 図5は、図4にて使用されていることにより形成された3端子回路を示す。上 記3端子回路は、簡単な実施例で図5の右側に示されたような簡単な実施例によ り形成され得る。ここで、抵抗Roと抵抗Rnが直列に接続され、分圧器のタップ は、トランジスタT15のベースに接続されている。抵抗RnはトランジスタT 15のべースエミッタ区間に並列接続されており、抵抗Roは図4に示すベース 端子Bに接続されている。抵抗Rnにて温度依存の電圧降下が生じ、該温度依存 の電圧降下は、(例えば150℃の回路点において)プラス+/マイナス−5% のベース端子Bにて電圧のトレランスの際、ほぼプラス(+)/マイナス(−) 25mVの帯域幅を有する―このことはプラス(+)/マイナス(−)10度ケ ルビン(10°k)に相当する。そのことは、適用にとって十分である。パワー トランジスタの投入の際Bに加わる信号のソースの内部抵抗に基づきBにて幾ら か電圧降下が生じてそれに より、トランジスタT15のスイッチングが支援される。
【手続補正書】特許法第184条の8第1項 【提出日】平成11年4月29日(1999.4.29) 【補正内容】 請求の範囲 1. パワートランジスタ(T1,T2,T3)及びパワートランジスタと熱的 に結合された温度依存性を以て動作する回路装置(14)とを有するIC集積回 路(11)において、 前記回路装置は、第1のロック回路(20)を有し、該ロック回路(20) は、第1の温度センサ(25)を介して制御可能であり、ここで上限の温度限界 値を上回ると温度センサ(25)の温度信号により、パワートランジスタの遮断 がトリガ可能であり、上限の温度限界値を下回ったとき、ロック回路に加わる制 御信号によりはじめて当該の遮断は非作動化可能であり、 当該集積回路は、ベース(B)、コレクタ(C)及びエミッタ端子接続部( B)を有し、ここで前記のコレクタ及びエミッタ端子接続部は、前記パワートラ ンジスタ(T1,T2,T3)のコレクタないしエミッタに接続されており、制 御信号は、集積回路のべース端子接続部(B)に加わる信号により形成されでお り、 第1ロック回路(20)の第1及び第2電圧端子(21,22)が集積回路 (10)のエミッタ端子接続部(E)ないしベース端子接続部(B)に接続され ていることを特徴とする集積回路。 2. 第1のロック回路からの遮断情報を受け取る第2ロック回路(40)が設 けられており、前記第2録回路は、温度センサにより検出される下限の温度限界 値を下回る前にパワートランジスタの再投入を阻止するように構成されており、 第2ロック回路(40)の第3,第4電圧端子(41,42)が、集積回路のエ ミッタと接続され、また、さらなる抵抗(R7)を介して集積回路のコレクタと 接続されており、それにより第2ロック回路は、エミッタないしコレクタ端子を 介して電気的エネルギを供給されるように構成されていることを特徴とする請求 項1記載の集積回路。 3. ベース端子接続部(B)における側縁エッジ切換により第1のロック回路 (20)が非作動化可能であることを特徴とする請求項1又は2記載の集積回路 。 4. 当該の回路装置は、スパーク抑圧部分(T7,T8,R5,R6)を有し 、ここで、スパーク抑圧部分は、集積回路のベース端子接続部(B)に加わる信 号により制御され、ここで、パワートランジスタの遮断の際第1のロック回路に よりコレクタ端子接続部(C)における電圧の限界値を超えることがスパーク抑 圧部分により阻止されるように構成されていることを特徴とする請求項1から3 までのうちいずれか1項記載の集積回路。 5. コレクタ端子接続部、エミッタ端子接続部間に分圧器(R5,R6)が接 続されており、該分圧器(R5,R6)のタップがさらなるトランジスタ(T7 )のベースに接続されており、ここでさらなるトランジスタ(T7)のコレクタ は、パワートランジスタ(T1,T2,T3)のコレクタ端子接続部に接続され 、そして、さらなるトランジスタ(T7)のエミッタは、前記パワートランジス タの1つの部分トランジスタ(T1)のエミッタに接続されていることを特徴と する請求項4記載の集積回路。 6. さらなるトランジスタ(T7)のベースは、さらなるトランジスタ(T8 )のコレクタエミッタ区間を介して集積回路のエミッタ端子接続部と接続され、 さらなるトランジスタ(T8)のベースは、集積回路のベース端子接続部に接続 されていることを特徴とする請求項5記載の集積回路。 7. 制御トランジスタ(T4)が設けられており、該制御トランジスタ(T4 )のコレクタは集積回路のベース端子接続部(B)に接続され、制御トランジス タ(T4)のエミッタは、パワートランジスタ(T1,T2,T3)の部分トラ ンジスタ(T1)のベースに接続されており、前記制御トランジスタ(T4)を 介して、パワートランジスタのベース電流が流れるように構成されていることを 特徴とする請求項1から6までのうちいずれか1項記載の集積 回路。 8. 第2ロック回路は、さらなる入力側(43)を有し、前記さらなる入力側 (43)は、さらなるトランジスタ(T11)を介して、第1ロック回路(20 )の1つの出力側に接続されていることを特徴とする請求項2記載の集積回路。 9. 第2ロック回路はさらなる出力側(44)を有し、該さらなる出力側(4 4)は、さらなるトランジスタ(T12)のベースに接続されており、ここで、 さらなるトランジスタ(T12)のコレクタは制御トランジスタ(T4)のベー スに接続されていることを特徴とする請求項7及び2又は8のうちいずれか1項 記載の集積回路。 10. さらなるトランジスタ(T13)のベースが、さらなる出力側(44) に接続されており、ここでさらなるトランジスタ(T13)のコレクタが制御ト ランジスタ(T4)のエミッタに接続されていることを特徴とする請求項9記載 の集積回路。 11. 第2温度センサ(45)がトランジスタ結合回路(T14,T15)を 介して、第2ロック回路(40)のさらなる出力側(44)に接続されており、 ここで、さらなるトランジスタ(T12)の制御の場合、第2温度センサにより 検出される下限の温度限界値を下回ったとき制御が中止されるように構成されて いることを特徴とする請求項9又は10 記載の集積回路。 12. 第1ロック回路の出力側(24)が、トランジスタ(T6)のベースに 接続されており、前記トランジスタ(T6)のコレクタ電流によりパワートラン ジスタのベース電流の変化がトリガされるように構成されていることを特徴とす る請求項1から11までのうちいずれか1項記載の集積回路。 13. トランジスタ(T6)のコレクタが制御トランジスタ(T4)のベース に接続されていることを特徴とする請求項7および12記載の集積回路。 14. 第1ロック回路の出力側(24)がさらなる(T9)のベースに接続さ れ、前記のさらなる(T9)のコレクタが部分トランジスタ(T1)のベース( B’)に接続され、さらなるトランジスタ(T9)のエミッタが集積回路のエミ ッタ端子接続部(E)に接続されていることを特徴とする請求項1から13まで のうちいずれか1項記載の集積回路。 15. 第1ロック回路はRS−FF回路を有することを特徴とする請求項1か ら14までのうちいずれか1項記載の集積回路。 16. 第2ロック回路はさらなるRS−FF回路を有することを特徴とする請 求項2記載の集積回路。 17. 第1,第2電圧端子(21,22)を介する第1ロック回路のFFの電 圧給電部は、集積回路のベース―エミッタ電圧により与えられ、第2電圧端 子(22)は、RS―FFのリセット入力側に接続され、入力側(23)はRS −FFのセット入力側に接続され、そして、出力側(24)は、RS−FFのQ 出力側に接続されていることを特徴とする請求項15記載の集積回路。 18. 第3及び第4電圧端子(42,42)を介する第2ロック回路のさらな るFFの電圧給電部が集積回路のコレクタエミッタ電圧により与えられており第 4電圧端子(42)は、さらなるRS−FFのリセット入力側に接続され、さら なる入力側(43)は、さらなるRS−FFのリセット入力側に接続され、出力 側(44)はさらなるRS−FFのQ出力側に接続されていることを特徴とする 請求項16記載の集積回路。 19. 第1の温度センサはセンサトランジスタ(T5)を有し、該センサトラ ンジスタ(T5)のベース―エミッタ区間が正の温度係数を有する温度依存性の センサ抵抗(R3)に接続されていることを特徴とする請求項1から18までの うちいずれか1項記載の集積回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マンフレート タンナー ドイツ連邦共和国 D―72827 ヴァンヴ ァイル イム ヴァルトヴァーゼン 16 (72)発明者 ベルント ビレッコーフェン ドイツ連邦共和国 D―72127 クスター ディンゲン ヘルダーリンシュトラーセ 19

Claims (1)

  1. 【特許請求の範囲】 1. パワートランジスタ(T1,T2,T3)及びパワートランジスタと熱的 に結合された温度依存性を以て動作する回路装置(14)とを有するIC集積回 路(11)において、 前記回路装置は、第1のロック回路(20)を有し、該ロック回路(20) は、第1の温度センサ(25)を介して制御可能であり、ここで上限の温度限界 値を上回ると温度センサ(25)の温度信号により、パワートランジスタの遮断 がトリガ可能であり、上限の温度限界値を下回ったとき、ロック回路に加わる制 御信号によりはじめて当該の遮断は非作動化可能であることを特徴とする集積回 路。 2. 当該集積回路は、ベース(B)、コレクタ(C)及びエミッタ端子接続部 (B)を有し、ここで前記のコレクタ及びエミッタ端子接続部は、前記パワート ランジスタ(T1,T2,T3)のコレクタないしエミッタに接続されており、 制御信号は、集積回路のベース端子接続部(B)に加わる信号により形成されて いることを特徴とする請求項1に記載の集積回路。 3. ベース端子接続部(B)における側縁エッジ切換により第1のロック回路 (20)が非作動化可能であることを特徴とする請求項1記載の集積回路。 4. 第1ロック回路(20)の第1及び第2電圧端子(21,22)が集積回 路(10)のエミッタ端子接続部(E)ないしベース端子接続部(B)に接続さ れていることを特徴とする請求項2ないし3記載の集積回路。 5. 当該の回路装置は、スパーク抑圧部分(T7,T8,R5,R6)を有し 、ここで、スパーク抑圧部分は、集積回路のベース端子接続部(B)に加わる信 号により制御され、ここで、パワートランジスタの遮断の際第1のロック回路に よりコレクタ端子接続部(C)における電圧の限界値を超えることがスパーク抑 圧部分により阻止されるように構成されていることを特徴とする請求項2から4 までのうちいずれか1項記載の集積回路。 6. コレクタ端子接続部、エミッタ端子接続部間に分圧器(R5,R6)が接 続されており、該分圧器(R5,R6)のタップがさらなるトランジスタ(T7 )のベースに接続されており、ここでさらなるトランジスタ(T7)のコレクタ は、パワートランジスタ(T1,T2,T3)のコレクタ端子接続部に接続され 、そして、さらなるトランジスタ(T7)のエミッタは、パワートランジスタの エミッタに接続されでいることを特徴とする請求項5記載の集積回路。 7. さらなるトランジスタ(T7)のベースは、な おさらなるトランジスタ(T8)のコレクタエミッタ区間を介して集積回路のエ ミッタ端子接続部と接続され、さらなるトランジスタ(T8)のベースは、集積 回路のベース端子接続部に接続されていることを特徴とする請求項6記載の集積 回路。 8. 制御トランジスタ(T4)が設けられており、該制御トランジスタ(T4 )のコレクタは集積回路のベース端子接続部(B)に接続され、制御トランジス タ(T4)のエミッタは、パワートランジスタ(T1,T2,T3)の部分トラ ンジスタ(T1)のベースに接続されており、前記制御トランジスタ(T4)を 介して、パワートランジスタのベース電流が流れるように構成されていることを 特徴とする請求項2から7までのうちいずれか1項記載の集積回路。 9. 第1のロック回路からの遮断情報を受け取る第2ロック回路(40)が設 けられており、前記第2ロック回路は、温度センサにより検出される下限の温度 限界値を下回る前にパワートランジスタの再投入を阻止するように構成されてい ることを特徴とする請求項1から8までのうちいずれか1項記載の集積回路。 10. 第2ロック回路(40)の第3,第4電圧端子(41,42)が、集積 回路のエミッタと接続され、また、さらなる抵抗(R7)を介して集積回路 のコレクタと接続されていることを特徴とする請求項9記載の集積回路。 11. 第2ロック回路は、さらなる入力側(43)を有し、前記さらなる入力 側(43)は、さらなるトランジスタ(T11)を介して、第1ロック回路(2 0)の1つの出力側に接続されていることを特徴とする請求項9又は10記載の 集積回路。 12. 第2ロック回路はさらなる出力側(44)を有し、該さらなる出力側( 44)は、さらなるトランジスタ(T12)のベースに接続されており、ここで 、さらなるトランジスタ(T12)のコレクタは制御トランジスタ(T4)のベ ースに接続されていることを特徴とする請求項8及び9から11までのうちいず れか1項記載の集積回路。 13. さらなるトランジスタ(T13)のベースが、さらなる出力側(44) に接続されており、ここでさらなるトランジスタ(T13)のコレクタが制御ト ランジスタ(T4)のエミッタに接続されていることを特徴とする請求項12記 載の集積回路。 14. 第2温度センサ(45)がトランジスタ結合回路(T14,T15)を 介して、第2ロック回路(40)のさらなる出力側(44)に接続されており、 ここで、さらなるトランジスタ(T12)の制御の場合、第2温度センサにより 検出される下限の温度限界値を下回ったとき制御がキャンセル中止さ れるように構成されていることを特徴とする請求項12又は13記載の集積回路 。 15. 第1ロック回路の出力側(24)が、トランジスタ(T6)のベースに 接続されており、前記トランジスタ(T6)のコレクタ電流によりパワートラン ジスタのベース電流の変化がトリガされるように構成されていることを特徴とす る請求項1から14までのうちいずれか1項記載の集積回路。 16. トランジスタ(T6)のコレクタが制御トランジスタ(T4)のベースに接 続されていることを特徴とする請求項8及び15記載の集積回路。 17. 第1ロック回路の出力側(24)がさらなるトランジスタ(T9)のベ ースに接続され、前記のさらなるトランジスタ(T9)のコレクタが部分トラン ジスタ(T1)のベース(B’)に接続され、さらなるトランジスタ(T9)の エミッタが集積回路のエミッタ端子接続部(E)に接続されていることを特徴と する請求項1から16までのうちいずれか1項記載の集積回路。 18. 第1ロック回路はRS―FF回路を有することを特徴とする請求項1か ら17までのうちいずれか1項記載の集積回路。 19. 第2ロック回路はRS―FF回路を有することを特徴とする請求項1か ら18までのうちいずれか1項記載の集積回路。 20. 第1,第2電圧端子(21,22)を介する第1ロック回路のフリップ フロップFFの電圧給電部は、集積回路のベース−エミッタ電圧により与えられ 、第2電圧端子(22)は、RS―FFのリセット入力側に接続され、そして、 出力側(24)は、RS−FFのQ出力側に接続されていることを特徴とする請 求項18記載の集積回路。 21. 第3及び第4電圧端子(42,42)を介する第2ロック回路のさらな るFFの電圧給電部が集積回路のコレクタエミッタ電圧により与えられており第 4電圧端子(42)は、さらなるRS−FFのリセット入力側に接続され、さら なる入力側(43)は、さらなるRS−FFのリセット入力側に接続され、出力 側(44)はさらなるRS−FFのQ出力側に接続されていることを特徴とする 請求項19記載の集積回路。 22. 第1の温度センサはセンサトランジスタ(T5)を有し、該センサトラ ンジスタ(T5)のベース−エミッタ区間が正の温度係数を有する温度依存し得 のセンサ抵抗(R3)に接続されていることを特徴とする請求項1から21まで のうちいずれか1項記載の集積回路。
JP50007199A 1997-05-28 1998-03-19 過熱−保護回路 Expired - Fee Related JP4343275B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19722300A DE19722300A1 (de) 1997-05-28 1997-05-28 Übertemperatur-Schutzschaltung
DE19722300.1 1997-05-28
PCT/DE1998/000809 WO1998054838A1 (de) 1997-05-28 1998-03-19 Übertemperatur-schutzschaltung

Publications (2)

Publication Number Publication Date
JP2001526869A true JP2001526869A (ja) 2001-12-18
JP4343275B2 JP4343275B2 (ja) 2009-10-14

Family

ID=7830717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50007199A Expired - Fee Related JP4343275B2 (ja) 1997-05-28 1998-03-19 過熱−保護回路

Country Status (5)

Country Link
US (1) US6597556B1 (ja)
EP (1) EP1016213B1 (ja)
JP (1) JP4343275B2 (ja)
DE (2) DE19722300A1 (ja)
WO (1) WO1998054838A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012956A1 (de) * 2000-03-16 2001-09-20 Bosch Gmbh Robert Vorrichtung und Verfahren zur Regelung des Energieangebots für die Zündung einer Brennkraftmaschine
US6651637B1 (en) * 2002-10-29 2003-11-25 Transpo Electronics, Inc. Vehicle ignition system using ignition module with reduced heat generation
DE102004017528A1 (de) * 2004-04-08 2005-11-03 Infineon Technologies Ag Sendeanordnung und Verfahren zum Betreiben eines Verstärkers in einer Sendeanordnung
DE102006060624A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Steuergerät insbesondere für ein Kühlluftgebläse eines Verbrennungsmotors sowie Kühlsystem für einen Verbrennungsmotor
US8947064B2 (en) * 2011-09-20 2015-02-03 Infineon Technologies Austria Ag System and method for driving an electronic switch dependent on temperature
DE102016110666B4 (de) * 2016-06-09 2021-12-09 Lisa Dräxlmaier GmbH Schaltvorrichtung zum Kompensieren eines Temperaturgangs einer Basis-Emitter-Strecke eines Transistors
CN113346455A (zh) * 2021-07-21 2021-09-03 石家庄军特电子科技有限公司 一种GaN宽带功放过温自动保护电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60146527A (ja) * 1984-01-11 1985-08-02 Matsushita Electric Ind Co Ltd 負荷制御回路
JPH05304450A (ja) * 1992-01-31 1993-11-16 Hitachi Ltd 保護回路を具備する半導体装置および電子システム
JPH06244413A (ja) * 1993-02-22 1994-09-02 Hitachi Ltd 絶縁ゲート型半導体装置
JPH06244414A (ja) * 1993-02-22 1994-09-02 Hitachi Ltd 半導体素子の保護回路ならびにこれを有する半導体装置
JPH0758293A (ja) * 1993-08-18 1995-03-03 Hitachi Ltd 絶縁ゲート型半導体装置およびそれを用いた駆動回路装置ならびに電子システム
JPH07176733A (ja) * 1993-09-14 1995-07-14 Internatl Rectifier Corp 半導体パワー素子およびその遮断回路
JPH07297697A (ja) * 1994-04-28 1995-11-10 Fuji Electric Co Ltd 電力用半導体素子の過負荷保護回路
JPH08307221A (ja) * 1995-04-11 1996-11-22 Internatl Rectifier Corp 電力用mosゲート型回路のための制御回路
JPH11505975A (ja) * 1995-05-27 1999-05-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 集積回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345218A (en) 1980-09-08 1982-08-17 National Semiconductor Corporation Two stage thermal shutdown
US5045964A (en) * 1990-04-30 1991-09-03 Motorola, Inc. Thermal clamp for an ignition coil driver
KR100271690B1 (ko) * 1992-01-31 2000-11-15 스즈키 진이치로 보호회로를 구비하는 반도체 장치 및 전자시스템
US5424897A (en) * 1993-04-05 1995-06-13 Motorola, Inc. Three leaded protected power device having voltage input
US5418674A (en) * 1993-07-19 1995-05-23 Motorola, Inc. Multi-lead protected power device having current and boot-strap inputs
US5568350A (en) * 1995-01-11 1996-10-22 Dell Usa, L.P. Over temperature memory circuit
US5805403A (en) * 1996-03-28 1998-09-08 3Com Ltd. Integrated circuit temperature monitoring and protection system
US6057998A (en) * 1996-12-25 2000-05-02 Hitachi, Ltd. Insulated gate type semiconductor apparatus with a control circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60146527A (ja) * 1984-01-11 1985-08-02 Matsushita Electric Ind Co Ltd 負荷制御回路
JPH05304450A (ja) * 1992-01-31 1993-11-16 Hitachi Ltd 保護回路を具備する半導体装置および電子システム
JPH06244413A (ja) * 1993-02-22 1994-09-02 Hitachi Ltd 絶縁ゲート型半導体装置
JPH06244414A (ja) * 1993-02-22 1994-09-02 Hitachi Ltd 半導体素子の保護回路ならびにこれを有する半導体装置
JPH0758293A (ja) * 1993-08-18 1995-03-03 Hitachi Ltd 絶縁ゲート型半導体装置およびそれを用いた駆動回路装置ならびに電子システム
JPH07176733A (ja) * 1993-09-14 1995-07-14 Internatl Rectifier Corp 半導体パワー素子およびその遮断回路
JPH07297697A (ja) * 1994-04-28 1995-11-10 Fuji Electric Co Ltd 電力用半導体素子の過負荷保護回路
JPH08307221A (ja) * 1995-04-11 1996-11-22 Internatl Rectifier Corp 電力用mosゲート型回路のための制御回路
JPH11505975A (ja) * 1995-05-27 1999-05-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 集積回路

Also Published As

Publication number Publication date
US6597556B1 (en) 2003-07-22
WO1998054838A1 (de) 1998-12-03
EP1016213A1 (de) 2000-07-05
DE59804347D1 (de) 2002-07-11
EP1016213B1 (de) 2002-06-05
JP4343275B2 (ja) 2009-10-14
DE19722300A1 (de) 1998-12-03

Similar Documents

Publication Publication Date Title
EP0458332B1 (en) Temperature detection circuit used in thermal shielding circuit
US4186418A (en) Overvoltage protected integrated circuit network, to control current flow through resistive or inductive loads
JP3484123B2 (ja) 内燃機関用点火装置
US4092693A (en) Temperature sensing protection circuit for ic power chip having thermal hysteresis characteristic
WO2001090572A1 (fr) Dispositif d'allumage pour moteur à combustion interne
EP0032985B1 (en) Line driver circuit with short circuit protection
JP2001526869A (ja) 過熱−保護回路
EP0070873B1 (en) Driver circuit for use with inductive loads or the like
JPH03191612A (ja) 過電圧保護回路
CA1228129A (en) Transistor protection circuit
JPH0350423B2 (ja)
US6906902B2 (en) Semiconductor integrated circuit
US5424671A (en) Power output stage having a darlington-pair circuit for switching an inductive load, especially the ignition coil of an internal-combustion engine
JPH11252286A (ja) デジタル回線用の二重制限電流制限バッテリー供給回路
US6545478B2 (en) Electronic ignition device for an engine
US5841312A (en) Gating circuit having current measuring and regulating elements and a temperature measuring transistor
JP2876522B2 (ja) 過電圧検出回路を内蔵するic
EP0408124B1 (en) Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit
JP3250169B2 (ja) バイポーラトランジスタとして構成される第1スイツチング素子を有するスイツチ
JP4543973B2 (ja) AS−i用スレーブの過負荷・短絡保護回路
JP2543118B2 (ja) 過熱遮断回路
JP3086488U (ja) テレビジョンおよび電源制御装置
Palara et al. Modern electronic ignition in VIPower technology
JP3023484U (ja) 電源回路の出力電圧制御回路における過電流保護回路
JPS63239368A (ja) 内燃機関点火装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080526

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees