JPH07297697A - 電力用半導体素子の過負荷保護回路 - Google Patents

Abstract

(57)【要約】 【目的】電力用半導体素子１の過負荷保護回路を負荷３
に対する駆動能力を落とさずに保護動作を速く保ちなが
ら極力簡単な回路で構成する。 【構成】半導体素子１の主端子間電圧Ｖが所定の最大設
定値Vmに達したとき半導体素子１を制御する最大電圧保
護回路10と, 主端子間電圧Ｖが最大設定値Vmより低く設
定された中間設定値Viを越えたとき半導体素子１の制御
入力電圧Vcを制御する中間電圧保護回路20とを用い、中
間電圧保護回路20により負荷電力Ｉを所定の電流制限値
まで絞るよう制御入力電圧Vcを制御し、最大電圧保護回
路10により半導体素子１をオフさせて負荷電流Ｉを遮断
することにより、特性Ａに示すように主端子間電圧Ｖの
上昇に応じて負荷電流Ｉが段階的に順次に絞り込まれる
保護特性を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電源に直列接続された負
荷に流す電流を制御する電力用半導体素子を使用中に負
荷側から掛かりやすい過負荷から保護するための回路、
とくに電力用半導体素子とともに集積回路に組み込むに
適する保護回路に関する。

【０００２】

【従来の技術】電界効果トランジスタ，絶縁ゲートバイ
ポーラトランジスタ等の電力用半導体素子の用途拡大に
伴い、従来から使い勝手の向上のために駆動用や制御用
の関連回路とともに半導体形ないしはハイブリッド形の
集積回路に組み込んでいわゆるインテリジェントパワー
スイッチやインテリジェントパワーモジュールの形態で
提供する傾向が強まって来ており、さらに最近では負荷
の変動や短絡時に掛かる過負荷や過電圧から半導体素子
を保護するための回路もこれに追加して組み込むことが
要求されるようになって来た。

【０００３】図５にかかる要求に沿った保護回路の従来
の代表例を保護特性の面から示す。図５(a) は単純な過
電圧保護回路の保護特性Ｂを示し、誘導性負荷の遮断時
等に半導体素子に掛かる横軸の電圧Ｖが電源電圧Vsより
高く設定された最大電圧Vmを越えると、半導体素子をオ
フ動作させて図示のように縦軸の電流Ｉを遮断する。最
大電圧Vmの値はもちろん半導体素子の耐圧よりは低く,
ふつうは電源電圧Vsの1.5〜２倍の範囲内に設定され
る。

【０００４】図５(b) は半導体素子が負荷の短絡時等に
過大な電力により熱的に破壊しないようにする過電力保
護回路の保護特性Ｃを示す。図のように半導体素子に掛
かる電圧Ｖが電源電圧Vsより低く設定した電圧Vaを越え
ると電流Ｉの制限を開始し、以後は電流Ｉを双曲線的な
特性で制限しながら電圧Ｖが最大電圧Vmに達した時に０
まで絞り込んで半導体素子をオフ状態にする。最大電圧
Vmを上述のように電源電圧Vsの 1.5〜２倍に設定して双
曲線的な特性部分を半導体素子がもつ熱特性にほぼ合わ
せると、電流制限の開始電圧Vaは電源電圧Vsの 0.5〜0.
7 倍の範囲内になるのがふつうである。

【０００５】

【発明が解決しようとする課題】前述の図５(a) の保護
特性をもつ過電圧保護回路は回路構成がごく簡単で済む
利点はあるが、容易にわかるように半導体素子を熱的な
破壊から充分に保護できない問題がある。半導体素子に
掛かる電圧Ｖが最大電圧Vm以下であってもそれに流れる
電流Ｉが過大な過負荷の状態が持続すると、とくに電圧
Ｖが電源電圧Vsを越える範囲内で半導体素子の熱的破壊
の危険があるからである。

【０００６】これに対して、図５(b) の保護特性をもつ
過電力保護回路は半導体素子の熱的破壊に対する保護が
良好であり、しかも最大電圧Vmを越える過電圧に対する
保護性能も備えている。しかし、電力制限開始電圧Vaが
前述のように電源電圧Vsより低くなり, 従って電圧Ｖが
Va〜Vsの範囲内では負荷側が正常であっても電流Ｉが制
限されてしまうので、半導体素子がその本来もつ負荷駆
動能力を充分発揮できなくなる問題がある。とくに重要
な負荷を駆動している時は、負荷が正常でかつ半導体素
子の電圧Ｖが電源電圧Vs以下なのに負荷駆動能力が低下
ないし喪失してしまうことは絶対に許されないことがあ
る。また、図５(b) のような双曲線的な特性をもつ保護
回路では、負荷の急変時に過電力時の電流制限動作や過
電圧時の電流遮断動作を高速化するのは必ずしも容易で
ないほか、回路構成が複雑化して高価につきやすい問題
がある。

【０００７】従来技術がもつかかる問題点に鑑み、本発
明は半導体素子に負荷の駆動能力を充分に発揮させるこ
とができ, 過電圧保護を含む保護動作が速やかな過負荷
保護回路を提供することを第１の目的とし、集積回路へ
の組み込みが容易になるようその回路構成を簡単化する
ことを第２の目的とするものである。

【０００８】

【課題を解決するための手段】上記の第１の目的は本発
明の過負荷保護回路によれば、半導体素子の主端子間電
圧が所定の最大設定値に達したとき半導体素子の制御入
力端子を制御する最大電圧保護回路と，半導体素子の主
端子間電圧が最大設定値よりも低く設定された中間設定
値を越えたとき半導体素子の制御入力端子に与える電圧
を制御する中間電圧保護回路とを設け、中間電圧保護回
路により負荷電流を電流制限値まで絞り込むよう半導体
素子の制御入力端子に与える電圧を制御し、最大電圧保
護回路により負荷電流を遮断するよう半導体素子の制御
入力端子を制御することによって達成される。なお、上
記の中間設定値は半導体素子に負荷駆動能力を発揮させ
るために電源電圧値と同程度かそれより若干高めに設定
するのがよい。また、この中間設定値を用途や必要に応
じて複数個設定して、半導体素子の主端子間電圧が各中
間設定値を越えるつどに負荷電流を順次低く設定された
電流制限値に絞って行くようにするのが有利である。

【０００９】前述の第２の目的は上記構成の過負荷保護
回路の中間電圧保護回路において、(a) 半導体素子の主
端子間電圧を受けるツェナーダイオードを組み込んで、
そのツェナー降伏電圧を中間設定値として負荷電流を絞
り込み、(b) 主端子間電圧を受ける抵抗分圧回路とその
分圧を受けるしきい値動作回路要素を組み込み、この抵
抗分圧回路の分圧比としきい値動作回路要素のしきい値
とにより中間設定値を設定して、しきい値動作回路要素
が動作したとき負荷電流を絞り込み、あるいは(c) 主端
子間電圧を受ける抵抗分圧回路とその分圧を所定の基準
電圧と比較するコンパレータを設け、抵抗分圧回路の分
圧比と基準電圧値とにより中間設定値を設定して、コン
パレータの出力に応じて負荷電流を絞り込むことにより
それぞれ達成される。なお、上記(b) 項におけるしきい
値動作回路要素としてはゲートが所定の動作しきい値を
もつＭＯＳトランジスタや入力側に動作しきい値を有す
る論理ゲート等を適宜に用いることができる。さらに、
負荷電流を絞り込むための手段としては、中間電圧保護
回路内に半導体素子に対する制御入力電圧を受ける抵抗
分圧回路を設け、半導体素子の主端子間電圧が中間設定
値を越えたときこの抵抗分圧回路による分圧値を半導体
素子の制御入力端子に与えるようにするのが回路構成を
簡単化する上で有利である。

【００１０】

【作用】本発明は過電圧保護を最大電圧保護回路に，過
電力保護を中間電圧保護回路にそれぞれ分担させて半導
体素子に対する保護をいわば段階的に施すことにより、
中間電圧保護回路を動作させる中間設定値を半導体素子
に負荷駆動能力を充分に発揮させるように用途ないし場
合に応じて最適値に自由に設定できるようにし、かつ最
大電圧保護回路と中間電圧保護回路を互いに独立に動作
させて過電圧保護動作と過電力保護動作を高速化しかつ
確実にするものである。

【００１１】このため前項の構成にいうように本発明の
過負荷保護回路では、最大電圧保護回路に対しては最大
設定値を設定しておいて半導体素子の主端子間電圧がこ
れに達したとき負荷電力を遮断させて半導体素子を過電
圧から保護し、中間電圧保護回路に対しては中間設定値
を最大設定値より低く設定しておいて主端子間電圧がこ
れを越えたとき負荷電流を電流制限値まで絞り込むよう
半導体素子の制御入力端子に与える電圧を制御させて半
導体素子を過電力から保護する。

【００１２】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１は本発明の過負荷保護回路の実施例を電
力用半導体素子および関連回路とともに示す回路図およ
び保護特性を例示する線図、図２から図４までは本発明
のそれぞれ異なる実施例を中間電圧保護回路について電
力用半導体素子や主な関連回路とともに示す回路図であ
る。なお、これらの実施例では電力用半導体素子は電界
効果トランジスタとするが、本発明はもちろんこれに限
らず絶縁ゲートバイポーラトランジスタ等の制御入力端
子が電圧制御可能な素子全般の保護に適用できる。

【００１３】図１(a) のように、電力用半導体素子１な
いし上述の電界効果トランジスタの保護用に本発明では
それぞれ一点鎖線で囲んで示した最大電圧保護回路10と
中間電圧保護回路20を用いるが、その説明に入る前にま
ず図の関連回路を説明する。半導体素子１の出力端子To
と接地端子Ｅの間に電源２と負荷３が直列接続され、半
導体素子１はその制御入力端子に駆動回路４から負荷３
に流す電流を指定する制御入力電圧Vcを受けている。駆
動回路４は例えばシュミット回路や増幅回路を含み、外
部から受ける駆動指令Sdに応じてこの制御入力電圧Vcを
この実施例では単に５Ｖのハイの論理状態で出力するも
のである。

【００１４】さらに、図の例では負荷３に流れる電流を
検出するために半導体素子１の接地端子Ｅ側に電流検出
抵抗1aが接続され、その電圧降下が電流の実際値信号と
して演算増幅器５の一方の入力に与えられる。この演算
増幅器５は他方の入力に基準電圧Vrを図の例では抵抗27
ａを介して負荷電流の目標値信号として受け、これと電
流実際値の差信号を上述の制御入力電圧Vcの値をアナロ
グ制御する制御トランジスタ６の図の例ではゲートであ
る入力に与える。容易にわかるように、半導体素子１と
演算増幅器５と制御トランジスタ６を含む高ゲインの自
動制御系により負荷電流は電流検出抵抗1aによるその実
際値が基準電圧Vrによる目標値と正確に一致するように
制御される。

【００１５】最大電圧保護回路10は図のように単一のコ
ンパレータ11からなる簡単な構成のものでよく、図には
駆動回路４と別個に示すが実際にはそれに組み込んでし
まうのがよい。コンパレータ11は一方の入力に半導体素
子１に許容できる最大電圧である最大設定値Vmを, 他方
の入力に出力端子Toの電圧を半導体素子１の主端子間電
圧Ｖとしてそれぞれ受け、出力が半導体素子１への制御
入力電圧Vcの供給点に接続される。出力端子Toの電圧は
電流検出抵抗1aの電圧降下分を含むが、それによる誤差
は些少なので実用上は半導体素子１の主端子間電圧Ｖと
してよい。この最大電圧保護回路10は制御電源電圧Vdの
給電下で動作し、主端子間電圧Ｖが最大設定値Vmに達し
たときコンパレータ11の出力のローにより制御入力電圧
Vcを接地電位に下げて半導体素子１をオフさせる。

【００１６】図１(a) の中間電圧保護回路20では、半導
体素子１の主端子間電圧Ｖを受けるツェナーダイオード
21の降伏電圧により中間設定値を設定し、主端子間電圧
Ｖがこの設定値を越えたとき半導体素子１の過電力保護
のため一対の抵抗27ａと27ｂからなる分圧回路と演算増
幅器５を利用して負荷３の電流を低い値に絞り込む。ツ
ェナーダイオード21には電流制限抵抗21ａと接地側の検
出抵抗22を接続して、その降伏時に検出抵抗22から検出
信号をナンドゲート24の一方の入力に与える。ナンドゲ
ート24は他方の入力に制御電源電圧Vdを受けており、検
出信号を受けたときその出力のローによって抵抗27ｂを
接地する。これにより、演算増幅器５は基準電圧Vrの分
圧回路による分圧値を新しい制御目標値として受けて、
負荷３に流す電流をそれまでより低い一定値に制御す
る。

【００１７】図１(b) に図１(a) の実施例に対応する保
護特性Ａを示す。図の横軸は半導体素子１の主端子間電
圧Ｖ, 縦軸は負荷電流Ｉであり、図にはこの特性Ａのほ
かに前述の図５(b) の従来の特性Ｃが参考用に重ねて示
されている。本発明の場合の保護特性Ａは図示のように
中間設定値Viと最大設定値Vmにより区分された３個の電
圧領域A1，A2，A3に階段状に別れている。主端子間電圧
Ｖが中間設定値Viより低い電圧領域A1は中間電圧保護回
路20がまだ動作しない領域であって、ここでは負荷電流
Ｉが前述のように基準電圧Vrにより指定された目標値に
応じて一定制御される。中間設定値Viは本発明ではこの
実施例のように電源電圧Vsと同じか若干高めに設定する
のがよく、これによって電圧領域A1内で半導体素子１に
その負荷駆動能力を充分に発揮させることができる。

【００１８】主端子間電圧が中間設定値Viを越えると電
圧領域A2に入るが、この領域内での負荷電流Ｉは半導体
素子１が熱的に破壊するおそれがない範囲に設定する必
要があるが、実際面では負荷３がもつ特質, とくに誘導
性負荷としての過渡的特性を考慮して設定するのが合理
的である。この負荷電流の値は前述のように中間電圧保
護回路20内の抵抗27ａと27ｂからなる分圧回路の分圧比
により設定され、演算増幅器５が負荷電流Ｉをこの設定
に応じた一定値に制御する。

【００１９】最大電圧保護回路10を動作させる最大設定
値Vmは従来の図５(a) の例と同様に電源電圧Vsのふつう
は 1.5〜２倍の範囲に設定するのがよく、主端子間電圧
Ｖがこの設定値に到達した後の電圧領域A3では半導体素
子１がオフして負荷電流Ｉが遮断される。図５(a) に対
応する従来の特性Ｃでは、主端子間電圧Ｖが高まるにつ
れて負荷電流Ｉの減少率が図のように小さくなって来る
ため、半導体素子１に許容する最大電圧値が変動したり
ばらついたりしやすいが、本発明では最大電圧保護回路
10によって主端子間電圧Ｖを最大設定値Vm以下に抑えて
半導体素子１に確実な過電圧保護を施すことができる。

【００２０】図２以降には本発明の実施例を中間電圧保
護回路20について示す。図１(a) の電源２と負荷３は図
の簡単化のために省かれている。また、図１(a) の電流
検出抵抗1a, 演算増幅器５および制御トランジスタ６か
らなる負荷電流Ｉの制御系も省かれているが、以下に述
べる実施例のいずれでもこの電流制御系の利用ないしそ
れとの併用がもちろん可能である。

【００２１】図２の実施例の中間電圧保護回路20では、
主端子間電圧Ｖを受ける一対の抵抗23ａと23ｂからなる
抵抗分圧回路と, その分圧を受けるしきい値動作回路要
素としてのナンドゲート24とを用い、抵抗分圧回路の分
圧比とナンドゲートの入力の動作しきい値により中間設
定値Viを設定する。このためナンドゲート24の一方の入
力に抵抗分圧回路による分圧を与えるが、他方の入力に
は図の例では抵抗28とキャパシタ29からなる時定数回路
を介して制御入力電圧Vcのハイを与える。このナンドゲ
ート24の出力は主端子間電圧Ｖが中間設定値Viを越える
とローになって抵抗27ｂを接地するので、制御入力電圧
Vcが一対の抵抗27ａと27ｂからなる抵抗分圧回路により
分圧された上で半導体素子１の制御入力端子に与えら
れ、従って負荷電流Ｉが絞られる。なお、図の例では抵
抗27ａと27ｂを含む抵抗分圧回路により半導体素子１を
直接制御し、その分圧比により負荷電流Ｉを設定するよ
うになっているが、この抵抗分圧回路によって図１(a)
の演算増幅器５に与える基準電圧Vr側の入力を制御する
ようにしてもよい。

【００２２】図３の実施例の中間電圧保護回路20では２
個の中間設定値を設定する。一方の例えば低い方の中間
設定値は抵抗23ａと23ｂからなる抵抗分圧回路とゲート
動作しきい値をもつトランジスタ25により設定され、ト
ランジスタ25がオンしたとき制御入力電圧Vcを抵抗27ａ
とこのトランジスタ25のオン抵抗による分圧で低めて半
導体素子１に与えることにより負荷電流Ｉを絞る。他方
の例えば高い方の中間設定値はツェナーダイオード21と
その電流制限抵抗21ａと検出抵抗22を含む直列回路によ
り設定され、検出抵抗22の検出信号により上とは別のト
ランジスタ25がオンしたとき、抵抗27ａと今度は２個の
トランジスタ25の並列接続のオン抵抗により制御入力電
圧Vcを分圧, 低下させて半導体素子１に与えることによ
り、負荷電流Ｉをさらにもう１段絞り込むようにする。

【００２３】この図３の実施例では、図１(b) の中間設
定値Viを２個設定して負荷電流Ｉを２段に絞り込むこと
により半導体素子１にその熱特性や負荷３の特質に一層
よく適合した過電力保護を施すことができる。また、ト
ランジスタ25に分圧用抵抗やしきい値動作回路要素の機
能を兼ねさせることにより、２段の保護にも拘わらず回
路全体を簡単な構成で済ませることができる。なお、保
護はこの２段に限らず必要に応じてさらに多段とするこ
とができる。

【００２４】次の図４の実施例の中間電圧保護回路20で
は抵抗23ａと23ｂからなる抵抗分圧回路とその分圧を受
けるコンパレータ26とにより中間設定値を設定する。コ
ンパレータ26は主端子間電圧Ｖの分圧を中間設定値用の
基準電圧Vrと比較して前者が後者を越すとその出力をロ
ーにする。この実施例でもコンパレータ26を構成するト
ランジスタのオン抵抗が抵抗27ａとともに抵抗分圧回路
の構成に利用される。従って、コンパレータ26の出力が
ローになると制御入力電圧Vcはこの分圧回路により低め
られた上で半導体素子１に与えられ、これにより負荷電
流Ｉが分圧比で設定された値に絞られる。

【００２５】以上の図１〜図５の実施例からもわかるよ
うに、本発明で用いる最大電圧保護回路10と中間電圧保
護回路20はツェナーダイオード，抵抗，論理ゲート，コ
ンパレータ，制御トランジスタ等の回路要素を組み合わ
せたいずれもごく簡単な回路構成なので動作に時間をほ
とんど要せず、かつ動作に狂いが生じることも非常に少
ない。従って、本発明回路によって電力用半導体素子に
対し高速でかつ確実な過負荷保護を施すことができる。

【００２６】

【発明の効果】以上に述べたとおり本発明の電力用過負
荷保護回路では、半導体素子の主端子間電圧が最大設定
値に達したとき半導体素子の制御入力端子を制御する最
大電圧保護回路と，主端子間電圧が最大設定値より低く
設定された中間設定値を越えたとき半導体素子の制御入
力電圧を制御する中間電圧保護回路とを用い、まず中間
電圧保護回路により負荷電流を所定の電流制限値まで絞
って過電力保護を施し、次に必要に応じて最大電圧保護
回路により負荷電流を遮断して過電圧保護を施すことに
より、次の効果を挙げることができる。

【００２７】(a) 中間電圧保護回路を動作させる中間設
定値を半導体素子の熱特性や負荷の特質に応じて最適の
値に設定できるので、これを動作させる過電力保護領域
内において半導体素子にそれが電源電圧の給電下で本来
もっている負荷の駆動能力を充分に発揮させることがで
きる。 (b) 過電力保護を中間電圧保護回路に，過電圧保護を最
大電圧保護回路にそれぞれ分担させかつ互いに独立に保
護動作をさせることにより、過電力保護および過電圧保
護の動作を高速化しかつ確実にすることができる。

【００２８】(c) 半導体素子に対する過電力保護と過電
圧保護を段階的に施すことにより、従来のように双曲線
状の保護特性をもたせる保護回路に比べて保護特性を単
純化して、過電力と過電圧の双方に対する保護性能を備
えるにも拘わらず回路の全体構成を簡単化して集積回路
への組み込みを容易にすることができる。なお、中間設
定値を電源電圧値と同程度かそれより若干高めに設定す
る態様は半導体素子に負荷駆動能力を充分発揮させる上
で一層有利であり、中間設定値を複数個設定して主端子
間電圧が各中間設定値を越えるつどに中間電圧保護回路
に負荷電流を順次低下する電流制限値に絞らせる態様は
過電力保護性能を向上する上で有利である。

【００２９】さらに、中間電圧保護回路に対して、(a)
半導体素子の主端子間電圧を受けるツェナーダイオード
を組み込んで、その降伏電圧を中間設定値として負荷電
流を絞り込み、(b) 主端子間電圧を受ける抵抗分圧回路
とその分圧を受けるしきい値動作回路要素を組み込み、
前者の分圧比と後者のしきい値とにより中間設定値を設
定して、しきい値動作回路要素が動作したとき負荷電流
を絞り込み、あるいは(c) 主端子間電圧を受ける抵抗分
圧回路とその分圧を所定の基準電圧と比較するコンパレ
ータを組み込み、前者の分圧比と基準電圧値とにより中
間設定値を設定して、コンパレータの出力に応じ負荷電
流を絞り込む態様は、いずれも中間電圧保護回路の構成
を簡単化しその動作信頼性を高める上で有利である。ま
た、中間電圧保護回路により負荷電流を絞り込む手段と
して半導体素子に対する制御入力電圧を受ける抵抗分圧
回路を設けて、それによる制御入力電圧の分圧値を半導
体素子に与える態様は回路構成を簡単化する上でとくに
有利である。

【図面の簡単な説明】

【図１】本発明の実施例を電力用半導体素子および関連
回路とともに示し、同図(a) は本発明による過負荷保護
回路の一実施例の回路図、同図(b) はその保護特性例を
示す線図である。

【図２】本発明の異なる実施例を中間電圧保護回路につ
いて主な関連回路とともに示す回路図である。

【図３】本発明のさらに異なる実施例を中間電圧保護回
路について主な関連回路とともに示す回路図である。

【図４】本発明のもう一つの異なる実施例を中間電圧保
護回路について主な関連回路とともに示す回路図であ
る。

【図５】従来の保護回路の代表的な例を保護特性面から
示し、同図(a) は従来の過電圧保護回路の保護特性を示
す線図、同図(b) は従来の過電力保護回路の保護特性を
示す線図である。

【符号の説明】

１ 保護対象としての電力用半導体素子 ２ 電源 ３ 負荷 ４ 駆動回路 ５ 負荷電流制御用の演算増幅器 ６ 負荷電流制御用の制御トランジスタ 10 最大電圧保護回路 11 コンパレータ 20 中間電圧保護回路 21 ツェナーダイオード 22 検出抵抗 23ａ, 23ｂ 抵抗分圧回路用の抵抗 24 ナンドゲート 25 トランジスタ 26 コンパレータ 27ａ, 27ｂ 抵抗分圧回路用の抵抗 Ａ 本発明による保護特性 Ｂ 従来の過電圧保護特性 Ｃ 従来の過電力保護特性 Ｉ 負荷電流 Ｖ 半導体素子の主端子間電圧 Vc 半導体素子の制御入力電圧 Vd 制御電源電圧 Vi 中間設定値 Vm 最大設定値 Vs 電源電圧

Claims (7)

【特許請求の範囲】
1. 【請求項１】電源に直列接続された負荷に流す電流を制
   御する電力用半導体素子を過負荷から保護するための回
   路であって、半導体素子の主端子間に掛かる電圧が所定
   の最大設定値に達したとき半導体素子の制御入力端子を
   制御する最大電圧保護回路と、半導体素子の主端子間の
   電圧が最大設定値より低く設定された中間設定値を越え
   たとき半導体素子の制御入力端子に与える電圧を制御す
   る中間電圧保護回路とを設け、中間電圧保護回路により
   負荷電流を電流制限値まで絞るよう半導体素子の制御入
   力端子に与える電圧を制御し、最大電圧保護回路により
   負荷電流を遮断するよう半導体素子の制御入力端子を制
   御するようにしたことを特徴とする電力用半導体素子の
   過負荷保護回路。
2. 【請求項２】請求項１に記載の回路において、複数の中
   間設定値を設定して半導体素子の主端子間電圧が各中間
   設定値を越えるつど中間電圧保護回路により負荷電流を
   順次に低下する電流制限値に絞るようにしたことを特徴
   とする電力用半導体素子の過負荷保護回路。
3. 【請求項３】請求項１に記載の回路において、中間設定
   値を電源電圧の値と同程度ないしそれよりも若干高めに
   設定するようにしたことを特徴とする電力用半導体素子
   の過負荷保護回路。
4. 【請求項４】請求項１に記載の回路において、半導体素
   子の主端子間電圧を受けるツェナーダイオードを中間電
   圧保護回路に設けてそのツェナー降伏電圧を中間設定値
   として負荷電流を絞り込む制御動作をさせるようにした
   ことを特徴とする電力用半導体素子の過負荷保護回路。
5. 【請求項５】請求項１に記載の回路において、中間電圧
   保護回路内に半導体素子の主端子間電圧を受ける抵抗分
   圧回路およびその分圧を受けるしきい値動作回路要素を
   設けて、抵抗分圧回路の分圧比としきい値動作回路要素
   のしきい値とにより中間設定値を設定し、しきい値動作
   回路要素が動作したときに負荷電流を絞り込む制御動作
   を行なわせるようにしたことを特徴とする電力用半導体
   素子の過負荷保護回路。
6. 【請求項６】請求項１に記載の回路において、中間電圧
   保護回路内に半導体素子の主端子間電圧を受ける抵抗分
   圧回路およびその分圧を所定の基準電圧値と比較するコ
   ンパレータを設け、抵抗分圧回路の分圧比と基準電圧値
   とにより中間設定値を設定し、コンパレータの出力に応
   じて負荷電流を絞り込む動作をさせるようにしたことを
   特徴とする電力用半導体素子の過負荷保護回路。
7. 【請求項７】請求項１に記載の回路において、中間電圧
   保護回路内に半導体素子に対する制御入力電圧を受ける
   抵抗分圧回路を設け、半導体素子の主端子間電圧が中間
   設定値を越えたときにその分圧を半導体素子の制御入力
   端子に与えることにより負荷電流を絞り込むようにした
   ことを特徴とする電力用半導体素子の過負荷保護回路。