JPS61264749A - ダイナミツク保護集積装置 - Google Patents

ダイナミツク保護集積装置

Info

Publication number
JPS61264749A
JPS61264749A JP61109351A JP10935186A JPS61264749A JP S61264749 A JPS61264749 A JP S61264749A JP 61109351 A JP61109351 A JP 61109351A JP 10935186 A JP10935186 A JP 10935186A JP S61264749 A JPS61264749 A JP S61264749A
Authority
JP
Japan
Prior art keywords
line
input
mos transistor
threshold
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61109351A
Other languages
English (en)
Other versions
JPH0746726B2 (ja
Inventor
ロベルト・フィナウリーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11170318&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS61264749(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS61264749A publication Critical patent/JPS61264749A/ja
Publication of JPH0746726B2 publication Critical patent/JPH0746726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、特にＭＯＳ技術の人力段を有する集積回路
のためのダイナミック保護集積装置に関するものである
。
公知であるように、かなり精密な構造から形成されるＭ
ＯＳ技術で作られるいくつかの集積回路の入力段は、静
電放電から保護される必要がある。
その目的のために、入力段がその降伏電圧たとえば１５
Ｖに達するとき介入するダイオードによって典型的に形
成される保護が利用される。そのダイオードは、構造的
にかなり強く、かつ保護されるべき集積回路の入力段を
形成するＭＯＳトランジスタのゲート、およびことによ
ると拡散ゾーンも保護することが可能である。一般に、
さらに、人力には、ダイオード自体の保護のための抵抗
器が与えられる。実際、成る減衰時間を有する非常に高
い剥離電流を冑する高電圧放電によって、既に回路は損
傷している。
第３図には、その入力端子２に電圧、たとえば主電圧が
印加される集積回路３が、端子２の１つと集積回路３の
入力との間に配置された外部抵抗器１によって保護され
る構成が示される。第３Ａ図は、保護がダイオード４お
よび抵抗器１によって形成されるＭＯ８入力段を有する
集積回路の入力を示す。ここで、入力段は、そのゲート
に入力信号が保護抵抗器１を介して印加され、そのゲー
トがダイオード４を介して保護されるＭＯＳトランジス
タ５によって概略的に示される。
この公知の保護システムは、装置が、期待入力電圧範囲
で設計される典型的な目的のために利用されるとき十分
であるが、装置が、その設計されたものより広い電圧範
囲のために用いられなければならない場合には十分では
ない。実際、そのような装置は、たとえば、非常に高い
電圧で利用され、たとえば下流に置かれた装置を制御す
るために、零通過を検出し、または主電圧の存在を制御
し、または入力に印加される他の電気信号をモニタする
。その場合には、入力に、減少抵抗器で、典型的な論理
レベル電圧よりはるかに高い電圧（いくつかの場合には
ＩＯＶまたは１００Ｖまで）が印加されることがある。
しかしながら、その場合には、装置の動作を部分的に妨
げるまたは少なくとも妨害する異常現象が生じることが
ある。
たとえば、高い正電位によって、ＭＯＳゲートの酸化物
は、入力段の結果として生じる破壊で損傷され、または
保護ダイオードの破壊が生じることがあり、−力負電圧
によって、ダイオードを介して順バイアス電流が生じる
。たとえば正の半波長の間交流電圧が印加される場合、
入力電圧は、保護の介入値まで上がることがある。それ
から、より低い介入値まで電圧の急な降下が生じ、かつ
　　　　　　　□゛再び一連の振動で、はぼより低いカ
ットオフ値に上がる。その値は、ハイの論理値に近く、
かつそれゆえにＭＯ９集積回路の論理動作の場合にはノ
イズを含む。負の半波長の場合には、さらに悪い動作が
生じる。実際、ダイオードが順方向に導通し始めるとす
ぐ、ダイオードは、サブストレートに電子を注入し、入
力端子から成る距離内のフローティング接続点（たとえ
ば事前ロードデータが存在する）を放電する。その結果
、装置はもはや働かず、かつ得られる結果は信頼性がな
い。その影響は、それほど高くない周波数で、かつ入力
段に接続されるＩＣのＭＯＳ構造の数が増加するとき、
より著しくなる。
それゆえに、この発明の目的は、公知のダイオード静電
保護と組合わせるための、かつ既に説明した望ましくな
い現象を避けるために信頼性があるように動作すること
ができるダイナミックタイプの保護を提供することであ
る。
この発明の特定的な目的は、論理入力およびアナログ入
力の両方で動作し、許容電圧範囲では、吸収電流または
供給電流ではなく回路として動作し、それによって保護
される関連の装置のために完全に「透明」になるダイナ
ミック保護集積回路を提供することである。
この発明の他の目的は、その介入値が、設計の段階で容
易にかつ制御自在に変えられることができる信頼性のあ
るダイナミック保護集積装置を提供することである。
この発明の主たる目的は、領域要求を減じ、かつ既に利
用可能な技術で製作されることができる前記ダイナミッ
ク保護集積装置を提供することである。
以下で明らかとなる上述の目的および他の目的は、特に
ＭＯＳ技術の人力段を有する集積回路のためのダイナミ
ック保護集積装置によって達成され、それは、第１の設
定可能なしきい値以上の電圧から保護する第１部分、お
よび第２の設定可能なしきい値以下の電圧から保護する
第２部分を備え、かつ前記第１および第２部分は、ＭＯ
Ｓ技術で作られ、保護されるべき回路の入力段と電力線
との間に配置され、かつ前記しきい値電圧によって規定
される範囲内の入力電圧についてターンオフ状態では実
質的にダイオードとして動作し、かつ前記第１しきい値
を越えるまたは前記第２しきい値以下に降下する前記入
力電圧で選択的にターンオンするようにされ、前記第１
部分は、入力電圧が前記第１しきい値を越える場合に入
力でピックアップされる電流を電力線の方へ伝えるよう
にされ、かつ前記第２部分は、入力電圧が前記第２しき
い値より降下する場合に電力線上でピックアップされる
電流を強制して入力の方へ伝えるようにされることを特
徴とする。
さらに他の特徴および利点は、図解として示され、かつ
添付の図面に限定されない、好ましい、しかしこれに限
定されない実施例の説明から明らかとなろう。
第３図および第３Ａ図を、この説明の序文で既に説明し
たので、以下では、第１図および第２図を説明する。
したがって、第１図を参照すると、保護されるべき、こ
こでは参照数字１５で識別されるブロックによって概略
的に表わされる集積回路について、この発明による装置
の接続が示される。詳細には、１０で示される、この発
明による集積装置は、入力端子２に接続される抵抗器１
およびダイオード４からなる静電放電のための公知のタ
イプの保護と並列に配置される。より特定的に言えば、
装置１０は、集積回路入力線１４に接続される入力線１
１、および供給電圧ＶＣＣに接続される電力線１２を有
する。装置１０は、さらに、保護されるべき回路１５に
至る線１６に接続される線１３をさらに有する。その線
は、単に仮想線で示されている。というのは、その線は
、単に基準を表わし、かつ入力を介して流れる電流を吸
収し、ないからである。
装置の回路図を示す第２図を参照しよう。見られるよう
に、保護装置１０は、実質的に、それぞれ参照数字１９
および２０で示される２つの部分からなる。それらの部
分は、スイッ≠ング手段として動作し、かつ異なる動作
状態での異なる電圧、で介入する。特に、部分１９は、
電源電圧ＶＣＣ＋設定可能な電圧を越える入力電圧で介
入し、線１１を介して線１４から電流を吸収し、一方部
分２０は、特定のしきい値以下に降下する入力電圧で介
入し、電源線１２からの電流を強制的に線１１を介して
線１４の方へ進める。したがって、部分１９および部分
２０はともに役に立つ。前者は、保護されるべき装置の
入力線から電流を吸収するために、かつ後者は、放電し
ている電力線から、電力線または入力線のいずれかの方
へ電流を吸収するのに役立ち、保護されるべき回路の入
力電圧が、以下で説明する否定的な結果で、設定された
限界から上昇または降下しないようにする。
詳細には、部分１９は、ダイオード接続されるエンハン
スメント形のＭＯＳトランジスタ２１からなる。トラン
ジスタ２１は、ともにかつ線１１によって表わされる装
置の入力と接続される制御ゲートおよびドレインの端子
、および線１２を介して電源ＶＣＣに接続されるソース
端子を有する。
部分２０は、その代わりに、デプレッション形のかつイ
ンバータを形成する１対のＭｏＳトランジスタ２２およ
び２３を備える。そのインバータの出力には、エンハン
スメント形のＭｏ５トランジスタ２４が接続され、その
ソース端子は、インバータ入力に接続され、こうしてソ
ースフォロア構造を形成する。詳細には、トランジスタ
２２は、電源線ＶＣＣに接続されるドレイン、およびト
ランジスタ２３のドレインおよびトランジスタ２４のゲ
ートにともに接続されるゲートおよびソース端子を有す
る。さらに、トランジスタ２３のゲートは、入力線１１
に接続され、一方そのソースは、線１３を介して接地に
接続される。最後に、エンハンスメントトランジスタ２
４のドレインは、電力線ＶＣＣに接続され、かつソース
は、保護されるべき回路の入力段に線１１を介して接続
される。
この発明による装置の動作は次のとおりである。
線１４と１６との間の入力電圧が、部分１９および２０
のしきい値またはカットイン電圧によって規定される電
力範囲内にあるとき、装置は、保護されるべき回路によ
って見られない。実際、トランジスタ２１の電圧ＶＧｓ
は負でありまたはオン値以下であるので、トランジスタ
２１は、オフでありかつ電流を吸収しない。トラジスタ
２４は、負またはオン値以下の電圧ＶＧｓを有し、それ
ゆえにオフであり、一方トランジスタ２３のゲートは電
流を吸収しないので、同じことが部分２０に当てはまる
。その代わりに、入力電圧が、トランジスタ２１の供給
電圧ＶＣＣＣＣジオン電圧って規定される上限しきい値
以上に上がるとき、トランジスタ２１は、正電圧ＶＧｓ
を有し、かつそれゆえにターンオンし、それによって線
１１から電源ＶＣＣ線１２の方へ電流が流れることがで
きる。
この段階中、トランジスタ２４は、オフ状態に留まる。
これに反して、線１４と１６との間の入力上の電圧が、
下限しきい値以下に降下し、それによってトランジスタ
２２および２３によって形成されるインバータ回路が切
換えられるとき、トランジスタ２４のゲート電圧の増加
が生じる。その結果、そのトランジスタ２４はターンオ
ンし、供給電圧ＶＣＣからの電流を強制的に入力線１１
を介して線１４の方へ進める。言い換えると、入力電圧
が下限しきい値以下に降下するとき、入力変動は、イン
バータ２２．２３で増加され（反転され）、それによっ
てトランジスタ２４のゲート電圧は増加し始め、それに
よってそのＶＧｓの変動の二乗としてそのトランジスタ
を介して電流の増加が生じ、人力での電圧減少に抗する
。
装置のカットイン電圧は、装置の設計中適当に変えられ
てもよく、たとえばトランジスタ２１のしきい値電圧、
ならびにインバータ２２．２３の切換電圧によって規定
される下限しきい値電圧は、トランジスタ自体を作るた
めに利用される技術に依存し、特定的には装置のカット
イン電圧は、所望の応用によって適用することができる
ように、トランジスタ２、２２および２３の注入量を適
当に選択することによって調節されてもよいということ
をさらに注目しなければならない。
前述の説明から見られるように、この発明は、前述の目
的を十分達成する。実際、保護されるべき回路の通常の
動作電圧範囲内で見られないように設計されることがで
きる集積装置が作られている。というのはそれは、保護
されるべき回路の入力段または外部（端子２）のいずれ
からも電流を吸収せず、一方入力電圧が設定された上限
しきい値を越えるとき、線１１を介して電流を引き、か
つ電源線１２の方へ電流を放電し始める部分１９のター
ンオンが生じ、それゆえに通常の動作状態（供給された
集積回路で）、静電放電からの公知の保護の介入を妨げ
るからである。それに反して、この発明による装置のな
い従来の保護に関しては、下限しきい値以下にそれ自体
を減少させる入力電圧で、部分２０は、ターンオンし、
かつ電源から電流を入力線１１および線１４の方へ引き
、損傷している電子が注入されて、ダイオード４の入力
電圧および介入がさらに減少するのを妨げる。
さらに、この装置は信頼性があり、その介入のしきい値
は調節されることができ、かつ製造費および領域消費は
低い。最後に、この発明による装置は、説明した誤動作
を防ぐのに十分すぎるほどのかなり早い時間の介入を有
する。
この発明は、発明の概念の範囲内で、多くの修正および
変更が可能である。
【図面の簡単な説明】
第１図は、この発明による集積装置の、保護されるべき
回路への接続の概略図である。 第２図は、この発明による集積装置の簡略化した回路図
を示す。 第３図および第３Ａ図は、公知の保護の簡略化した回路
図である。 図において、１は抵抗器、２は入力端子、４はダイオー
ド、１０は集積装置、１１および１４は入力線、１２は
電力線、１５は集積回路、１６は電位線、１９および２
０は部分、２１および２４はＭＯＳトランジスタ、２２
および２３はＭＯＳインバータである。

Claims (5)

    【特許請求の範囲】
  1. （１）特にＭＯＳ技術の入力を有する集積回路のための
    ダイナミック保護集積装置であって、第１の予め設定さ
    れたしきい値以上の電圧から保護する第１部分（１９）
    、および第２の予め設定されたしきい値以下の電圧から
    保護する第２部分（２０）を備え、前記第１および第２
    部分は、保護されるべき回路（１５）の入力線（１４）
    と電力線（Ｖ＿ｃ＿ｃ）との間に互いに並列に配置され
    、かつ基準電位線（１６）に電気的に接続され、前記第
    １および第２部分は、ＭＯＳトランジスタ（２１−２４
    ）を含むスイッチング手段を備え、かつ前記入力線と前
    記基準線との間の、前記第１しきい値を越えるまたは前
    記第２しきい値以下に降下する入力電圧で選択的にター
    ンオンするようにされ、前記第１部分（１９）は、前記
    入力電圧が前記第１しきい値を越える場合に、前記入力
    線（１１）でピックアップされる電流を電力線（１２）
    の方へ伝えるようにされ、かつ前記第２部分（２０）は
    、前記入力電圧が前記第２しきい値以下に降下する場合
    に、電力線（１２）上でピックアップされる電流を強制
    的に前記入力線（１１）の方へ伝えるようにされること
    を特徴とする、集積装置。
  2. （２）前記第１部分（１９）は、ＭＯＳトランジスタ（
    ２１）に接続されるダイオードを備え、かつ第２部分（
    ２０）は、ＭＯＳトランジスタ（２４）に接続されるＭ
    ＯＳインバータ（２２、２３）を備え、電圧フォロアを
    形成することを特徴とする、特許請求範囲第１項記載の
    集積装置。
  3. （３）前記ＭＯＳインバータ（２２、２３）は、前記下
    限しきい値電圧値の所望の値による調節可能な注入レベ
    ルを有する、デプレッション形の１対のＭＯＳトランジ
    スタからなることを特徴とする、特許請求の範囲第２項
    記載の集積装置。
  4. （４）互いにかつ装置の前記入力線（１１）に接続され
    るゲートおよびドレイン端子、および前記電力線（１２
    ）に接続されるソース端子を有する第１ＭＯＳトランジ
    スタ（２１）、前記電力線（１２）に接続されるドレイ
    ン端子、および互いに接続されるゲートおよびソース端
    子を有する第２ＭＯＳトランジスタ（２２）、前記第２
    ＭＯＳトランジスタ（２２）の前記ゲートおよびソース
    端子に接続されるドレイン端子、前記装置の入力線（１
    １）に接続されるゲート端子、および前記基準電位線（
    １６）に接続されるソース端子を有する第３ＭＯＳトラ
    ンジスタ（２３）、および前記電力線（１２）に接続さ
    れるドレイン端子、前記入力線（１１）に接続されるソ
    ース端子、および第２ＭＯＳトランジスタのゲートおよ
    びソース端子と、第３ＭＯＳトランジスタのドレイン端
    子との共通点に接続されるゲート端子を有する第４蓄積
    ＭＯＳトランジスタ（２４）を備えることを特徴とする
    、特許請求の範囲第１項ないし第３項のいずれかに記載
    の集積装置。
  5. （５）前記第１および第４ＭＯＳトランジスタ（２１、
    ２４）は、エンハンスメント形であり、かつ前記第２お
    よび第３ＭＯＳトランジスタ（２２、２３）はデプレッ
    ション形であることを特徴とする、特許請求の範囲第４
    項記載の装置。
JP61109351A 1985-05-13 1986-05-12 ダイナミツク保護集積装置 Expired - Lifetime JPH0746726B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8520670A IT1214606B (it) 1985-05-13 1985-05-13 Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos.
IT20670A/85 1985-05-13

Publications (2)

Publication Number Publication Date
JPS61264749A true JPS61264749A (ja) 1986-11-22
JPH0746726B2 JPH0746726B2 (ja) 1995-05-17

Family

ID=11170318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61109351A Expired - Lifetime JPH0746726B2 (ja) 1985-05-13 1986-05-12 ダイナミツク保護集積装置

Country Status (6)

Country Link
US (1) US4698720A (ja)
JP (1) JPH0746726B2 (ja)
DE (1) DE3615690C2 (ja)
FR (1) FR2581808B1 (ja)
GB (1) GB2175163B (ja)
IT (1) IT1214606B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181469A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp 半導体装置
JP2008236119A (ja) * 2007-03-19 2008-10-02 Nec Electronics Corp 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750078A (en) * 1987-06-15 1988-06-07 Motorola, Inc. Semiconductor protection circuit having both positive and negative high voltage protection
JPH0748652B2 (ja) * 1987-07-23 1995-05-24 三菱電機株式会社 半導体回路装置の入力保護装置
US4835416A (en) * 1987-08-31 1989-05-30 National Semiconductor Corporation VDD load dump protection circuit
US4829350A (en) * 1988-05-05 1989-05-09 National Semiconductor Corporation Electrostatic discharge integrated circuit protection
DE4004526C1 (ja) * 1990-02-14 1991-09-05 Texas Instruments Deutschland Gmbh, 8050 Freising, De
DE69622465T2 (de) * 1995-04-24 2003-05-08 Conexant Systems Inc Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US7862656B2 (en) * 2007-07-03 2011-01-04 Siemens Medical Solutions Usa, Inc. Apparatus and method for growing a crystal and heating an annular channel circumscribing the crystal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636385A (en) * 1970-02-13 1972-01-18 Ncr Co Protection circuit
DE2539890B2 (de) * 1975-09-08 1978-06-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise
JPS6048106B2 (ja) * 1979-12-24 1985-10-25 富士通株式会社 半導体集積回路
JPS57109375A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Mis type transistor protection circuit
US4400625A (en) * 1981-11-30 1983-08-23 Reliance Electric Company Standby A-C power system with transfer compensation circuitry
US4492876A (en) * 1983-07-18 1985-01-08 At&T Bell Laboratories Power supply switching arrangement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181469A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp 半導体装置
JPH0724310B2 (ja) * 1987-01-23 1995-03-15 松下電子工業株式会社 半導体装置
JP2008236119A (ja) * 2007-03-19 2008-10-02 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
FR2581808A1 (fr) 1986-11-14
IT1214606B (it) 1990-01-18
JPH0746726B2 (ja) 1995-05-17
DE3615690A1 (de) 1986-11-13
GB2175163B (en) 1989-12-13
GB8611213D0 (en) 1986-06-18
GB2175163A (en) 1986-11-19
IT8520670A0 (it) 1985-05-13
US4698720A (en) 1987-10-06
DE3615690C2 (de) 1996-09-12
FR2581808B1 (fr) 1990-10-26

Similar Documents

Publication Publication Date Title
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US7245468B2 (en) Electro-static discharge (ESD) power clamp with power up detection
US4692834A (en) Electrostatic discharge protection circuit with variable limiting threshold for MOS device
US5345357A (en) ESD protection of output buffers
US20070247772A1 (en) Esd clamp control by detection of power state
US5946175A (en) Secondary ESD/EOS protection circuit
US5473500A (en) Electrostatic discharge circuit for high speed, high voltage circuitry
EP0743752B1 (en) Charging of a bootstrap capacitance through an LDMOS transistor
US20070047162A1 (en) Electrostatic protection circuit
US5835328A (en) Breakdown-tiggered transient discharge circuit
US6078487A (en) Electro-static discharge protection device having a modulated control input terminal
JPH07321628A (ja) ヒステリシストリガ回路を用いる静電放電保護
US20040012431A1 (en) Semiconductor controlled rectifier / semiconductor controlled switch based esd power supply clamp with active bias timer circuitry
JPS61264749A (ja) ダイナミツク保護集積装置
JPH0758895B2 (ja) 保護回路
US10320185B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
US4421994A (en) High speed line driver with ground output capability
US6108181A (en) Electrostatic discharge (ESD) circuit
KR100255895B1 (ko) 반도체 장치
JP2598147B2 (ja) 半導体集積回路
KR19980033221A (ko) 고전압 허용 3상태 출력 버퍼
KR100312621B1 (ko) 반도체정전기보호를위한출력버퍼회로
JP2007201431A (ja) 半導体集積回路装置
US5513064A (en) Method and device for improving I/O ESD tolerance
US6437961B1 (en) Electrostatic discharge circuit having power-up and power-down protection

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term