FR2581808A1 - Dispositif integre de protection dynamique, notamment pour des circuits integres a etages d'entree mos - Google Patents
Dispositif integre de protection dynamique, notamment pour des circuits integres a etages d'entree mos Download PDFInfo
- Publication number
- FR2581808A1 FR2581808A1 FR8606709A FR8606709A FR2581808A1 FR 2581808 A1 FR2581808 A1 FR 2581808A1 FR 8606709 A FR8606709 A FR 8606709A FR 8606709 A FR8606709 A FR 8606709A FR 2581808 A1 FR2581808 A1 FR 2581808A1
- Authority
- FR
- France
- Prior art keywords
- mos
- input
- section
- line
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004224 protection Effects 0.000 title claims abstract description 25
- 238000002513 implantation Methods 0.000 claims description 2
- 150000001768 cations Chemical class 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Dispositif de protection dynamique pour des circuits intégrés ayant des étages d'entrée MOS. Il comporte une première section 19 pour se protéger contre des tensions au-dessus d'un premier seuil et une deuxième section 20 pour se protéger contre des tensions en dessous d'un deuxième seuil. Le dispositif est réalisé en technologie MOS et est disposé entre l'entrée 11, 13 du circuit 15 à protéger et l'alimentation en courant VCC. Lorsque la tension d'entrée excède le seuil supérieur, la première section 19 entre en jeu pour absorber du courant à l'entrée 11 et le transporter en direction de la source de courant VCC ; lorsque la tension tombe en dessous du seuil inférieur, la deuxième section entre en jeu pour absorber de la source de courant VCC le courant et le transporter à l'entrée 11. On peut prérégler les valeurs de seuil. (CF DESSIN DANS BOPI)
Description
Dispositif intégré de protection dynamique, notamment pour des circuits
intégrés à étages d'entrée MOS La présente invention concerne un dispositif intégré de protection dynamique, notamment pour des circuits intégrés
avec des étages d'entrée en technologie MOS.
Comme on le sait, les étages d'entrée de certains circuits intégrés fabriqués en technologie MOS sont constitués par des structures relativement délicates et ont besoin
d'être protégés contre des décharges électrostatiques.
Dans ce but, on utilise des protections qui sont, de façon caractéristique, formées par une diode qui intervient lorsque la tension d'entrée atteint sa tension de claquage, par exemple 15 volts. Cette diode est structurellement très résistante et peut protéger la porte et éventuellement également les zones diffusées des transistors MOS constituant l'étage d'entrée du circuit intégré à protéger. En général, il est en outre appliqué sur l'entrée une résistance pour protéger la diode elle-même. En fait, une décharge haute tension avec un courant de démarrage très élevé ayant un certain temps de décroissance peut déjà endommager
le circuit.
La figure 1 montre une réalisation dans laquelle un circuit intégré 3, aux bornes d'entrée 2 duquel est appliquée une tension, par exemple la tension du réseau, est protégé par une résistance extérieure 1 disposée entre une des bornes 2 et l'entrée du circuit intégré 3. La figure la présente l'entrée d'un circuit intégré avec un étage d'entrée MOS ayant une protection formée par une diode 4 et la
résistance 1. Ici, l'étage d'entrée est représenté schémati-
quement par le transistor MOS 5, à la porte duquel est appliqué le signal d'entrée par l'intermédiaire de la résistance de protection 1, cette porte étant protégée
par la diode 4.
Ce système de protection connu convient lorsque le dispositif est utilisé pour le but précis pour lequel il a été conçu à l'intérieur d'une plage de tensions d'entrée donnée, mais pas dans le cas o le dispositif doit être utilisé
sur une plage de tensions plus large que celle prévue.
En fait, ces dispositifs sont utilisés, par exemple avec des tensions très élevées, par exemple pour détecter un passage à zéro, ou pour contrôler la présence de la tension du réseau, ou pour surveiller d'autres signaux électriques appliqués à l'entrée, de façon à commander les dispositifs placés en aval. Dans ce cas, il peut être appliqué sur l'entrée une tension beaucoup plus élevée que le niveau UN logique caractéristique (dans certains cas, jusqu'à des centaines de volts) avec une résistance réductrice. Dans ce cas, il peut survenir des phénomènes anormaux qui empêchent partiellement ou tout au moins perturbent le fonctionnement
du dispositif.
Par exemple, des potentiels positifs élevés peuvent endommager l'oxyde de la porte MOS, avec pour résultat la destruction de l'étage d'entrée, ou peuvent provoquer le claquage de la diode de protection, tandis que des tensions négatives font passer un courant de polarisation vers l'avant à travers la diode. Par exemple, dans le cas d'une tension alternative, la tension d'entrée peut, pendant la demi-onde
positive, atteindre la valeur d'intervention de la protection.
Il survient alors une brutale chute de la tension jusqu'à la valeur d'intervention inférieure et à nouveau une remontée avec une série d'oscillations autour de la valeur inférieure de coupure. Cette valeur est proche de la valeur logique UN et entraîne des parasites dans le fonctionnement logique du circuit intégré MOS. Dans le cas de la demionde négative, le comportement est encore pire. En fait, dès que la diode commence à conduire vers l'avant, elle injecte des électrons dans le substrat, déchargeant les noeuds flottants (o se trouvent par exemple les données préalablement chargées) se trouvant en-deçà d'une certaine distance de la borne d'entrée. En conséquence, le dispositif ne travaille plus et les résultats obtenus ne sont pas fiables. Cet effet devient plus important pour des fréquences moins élevées et lorsque le nombre de structures MOS dans le circuit
intégré, raccordées à l'étage d'entrée, augmente.
C'est en conséquence le but de cette invention de procurer une protection dynamique pour la combiner à la protection électrostatique par diode connue, qui puisse fonctionner de façon fiable pour éviter les phénomènes indésirables
cités ci-dessus.
C'est un but particulier de cette invention de procurer un circuit intégré de protection dynamique opérant à la fois sur des entrées logiques et des entrées analogiques, qui, dans la plage des tensions autorisées, fonctionne en tant que circuit ouvert, n'absorbant ni ne fournissant du courant, étant ainsi complètement "transparent" pour
le dispositif associé protégé.
Un autre but de cette invention est de procurer un dispo-
sitif intégré de protection dynamique fiable dont les valeurs d'intervention peuvent être aisément modifiées
au stade de la réalisation.
Un autre but non moins important de cette invention est de procurer un tel dispositif intégré de protection dynamique, dont le volume est réduit et qui peut être fabriqué avec
des technologies déjà disponibles.
Les buts ci-dessus et d'autres qui apparaîtront ci-après sont obtenus grâce à un dispositif intégré de protection dynamique, notamment pour des circuits intégrés avec un étage d'entrée en technologie MOS, caractérisé en ce qu'il comprend une première section de protection contre des tensions supérieures à une première valeur de seuil réglable et une deuxième section de protection contre des tensions inférieures à une deuxième valeur de seuil réglable, et en ce que la première section et la deuxième section sont réalisées en technologie MOS, sont disposées entre l'étage d'entrée du circuit à protéger et la ligne d'alimentation encourant et fonctionnent pratiquement comme des diodes
à l'état hors service pour des tensions d'entrée à l'inté-
rieur de la plage définie par les tensions de seuil et sont adaptées pour être mises en service sélectivement lorsque la tension d'entrée est supérieure au premier seuil ou tombe en dessous du deuxième seuil, la première
section étant adaptée pour transporter vers la-ligne d'ali-
mentation le courant prélevé à l'entrée dans le cas o la tension d'entrée excède le premier seuil et la deuxième section étant adaptée pour repousser vers l'entrée le courant prélevé sur la ligne d'alimentation dans le cas
o la tension d'entrée tombe en dessous du deuxième seuil.
L'invention sera mieux comprise à la lecture de la descriptior détaillée, donnée ci-après à titre d'exemple seulement, d'une réalisation préférée, en liaison avec le dessin joint sur lequel: les figures 1 et la sont des schémas de circuit simplifiés de protections connues; - la figure 2 est un schéma du raccordement du dispositif intégré selon l'invention au circuit à protéger; et - la figure 3 est un schéma de circuit simplifié du dispositif
intégré selon l'invention.
On ne décrira ci-après que les figures 2 et 3, du fait que les figures 1 et la ont déjà été décrites dans le préambule. Ainsi, en se reportant à la figure 2, on voit le raccordement du dispositif selon l'invention à un circuit intégré à protéger, représenté ici schématiquement par un bloc repéré en 15. De façon détaillée, le dispositif intégré selon l'invention, repéré en 10, est monté en parallèle avec
la protection de type connu pour des décharges électrosta-
tiques, constituée par une résistance 1 et une diode 4 raccordéesaux bornes d'entrée 2. De façon plus particulière, le dispositif 10 a une ligne d'entrée 11 raccordée à la ligne d'entrée du circuit intégré 14 et une ligne d'alimentation 12 raccordée à la tension d'alimentation Vcc. En outre, le dispositif 10 a une autre ligne 13 raccordée à la ligne 16 conduisant au circuit à protéger 15. Cette ligne a seulement été représentée en tirets, car elle représente seulement une référence et n'absorbe pas le courant circulant
à travers l'entrée.
On se réfère maintenant à la figure 3, qui représente le schéma du dispositif. Comme on peut le voir, le dispositif de protection 10 comporte pratiquement deux sections, repérées respectivement 19 et 20. Ces sections fonctionnent en tant que moyens de commutation et interviennent pour
différentes tensions et différentes conditions de fonctionne-
ment. En particulier, la section 19 intervient lorsque la tension d'entrée est supérieure à la tension d'alimentation
Vcc plus une tension réglable, absorbant un courant prove-
nant de la ligne 14 par l'intermédiaire de la ligne 11; la section 20 intervient lorsque la tension d'entrée tombe en dessous d'une valeur de seuil particulière, repoussant un courant de la ligne d'alimentation 12 en direction de la ligne 14 à travers la ligne 11. Ainsi, la section 19 et la section 20 sont toutes deux utiles, la première pour absorber le courant en provenance de la ligne d'entrée du dispositif à protéger, et la deuxième pour absorber du courant de la ligne d'alimentation en le déchargeant ensuite soit vers la ligne d'alimentation, soit vers la ligne d'entrée, de façon à empêcher la tension d'entrée du circuit à protéger de sortir des limites fixées, soit au-dessus, soit en dessous, avec les conséquences néfastes explicitées ci-dessus. De façon détaillée, la section 19 est constituée d'un
transistor MOS à enrichissement 21, qui est monté en diode.
Les bornes de la porte de commande et du drain de ce transistor 21 sont raccordées ensemble et avec l'entrée du dispositif représenté par la ligne 11 et sa borne de source est raccordée
à l'alimentation en courant Vcc par la ligne 12.
La section 20 comprend deux transistors à appauvrissement 22
et 23, formant un inverseur. Un transistor MOS à enrichisse-
ment 24 est raccordé à la sortie de cet inverseur et sa borne de source est raccordée à l'entrée de l'inverseur, formant ainsi une structure de suiveur de source. De façon détaillée, le drain du transistor 22 est raccordé à la ligne d'alimentation en courant Vcc et les bornes de porte
et de source sont raccordées en commun au drain du transis-
tor 23 et à la porte du transistor 24. En outre, la porte du transistor 23 est raccordée à la ligne d'entrée 11,
tandis que sa source est mise à la terre par la ligne 13.
Enfin, le transistor à enrichissement 24 est raccordé par son drain à la ligne d'alimentation Vcc et par sa source à l'étage d'entrée du circuit à protéger par la
ligne 11.
Le dispositif selon l'invention fonctionne comme suit.
Lorsque la tension d'entrée entre les lignes 14 et 16 se trouve à l'intérieur de la plage de tensions délimitée
par les tensions de seuil des sections 19 et 20, le dispo-
sitif est transparent vis-à-vis du circuit à protéger.
En fait, du fait que la tension VGS du transistor 21 est négative ou inférieure à la valeur de mise en circuit,
le transistor 21 ne conduit pas et n'absorbe pas de courant.
Le même raisonnement s'applique à la section 20, car le transistor 24 a une tension VGS négative ou inférieure à la valeur de mise en service et en conséquence il ne conduit pas, tandis que la porte du transistor 23 n'absorbe pas de courant. Au contraire, lorsque la tension d'entrée s'élève au-dessus de la valeur de seuil supérieure, définie par la tension d'alimentation Vcc + la tension de mise en service du transistor 21, ce dernier a une tension positive VGS et en conséquence devient conducteur en laissant passer le courant de la ligne 21 vers la ligne 12 d'alimentation en courant VCC. Pendant ce temps, le transistor 24 reste
à l'état non conducteur.
Au contraire, lorsque la tension sur l'entrée entre les lignes 14 et 16 tombe en dessous de la valeur de seuil inférieure, provoquant la commutation du circuit inverseur formé par les transistors 22 et 23, il en résulte une augmentation de la tension de porte du transistor 24. En conséquence, ce transistor 24 devient conducteur et repousse le courant de la tension d'alimentation VCC en direction de la ligne 14 par l'intermédiaire de la ligne d'entrée 11. En d'autres termes, lorsque la tension d'entrée tombe en dessous de la valeur de seuil inférieure, la variation à l'entrée est multipliée (inversée) dans l'inverseur 22, 23, et de ce fait la tension de porte du transistor 24 commence à augmenter, ce qui provoque une augmentation du courant traversant ce transistor égale au carré de la variation de sa tension VGS de façon à s'opposer à
la diminution de tension sur l'entrée.
On doit en outre noter que les tensions de mise en circuit du dispositif peuvent être modifiées de façon appropriée lors de la conception du dispositif; par exemple, la tension de seuil du transistor 21 ainsi que la tension de seuil
inférieure, définie par la tension de commutation de l'inver-
seur 22, 23, dépendent de la technologie utilisée pour fabriquer le transistor lui-même; en particulier, elles peuvent être ajustées en choisissant de façon appropriée la dose d'implantation des transistors 21, 22 et 23 de
façon à permettre une adaptation à l'application désirée.
Comme on peut le voir dans la description précédente,
l'invention atteint complètement les buts qu'elle s'est fixés. En fait, elle propose un dispositif intégré qui peut être conçu pour ne pas être vu à l'intérieur de la plage de tensions de fonctionnement normal du circuit à protéger, car il n'absorbe de courant, ni de l'étage d'entrée du circuit à protéger, ni de l'extérieur (bornes 2), tandis que, lorsque la tension d'entrée est supérieure à la valeur de seuil supérieure réglée, il en résulte la mise en circuit de la section 19 qui commence à attirer du courant par la ligne 11 et à l'évacuer en direction de la ligne d'alimentation en courant 12, empêchant ainsi la protection connue contre des décharges électrostatiques d'intervenir dans les conditions de fonctionnement normal (avec circuit intégré alimenté). Au contraire, lorsque la tension d'entrée diminue en dessous de la valeur de seuil inférieure, la section 20 est mise en tension et attire le courant de la source de courant en direction de la ligne d'entrée 11 et de la ligne 14, empêchant toute
réduction ultérieure de la tension d'entrée et l'interven-
tion de la diode 4 avec l'injection-d'électrons dommageables, comme pour une protection conventionnelle sans le dispositif
selon l'invention.
En outre, le dispositif est fiable, ses seuils d'intervention
peuvent être réglés et son coût de fabrication et sa consomma-
tion sont faibles. Enfin, le dispositif selon l'invention a des temps d'intervention relativement rapides, convenant suffisamment pour empêcher les défauts de fonctionnement précités. L'invention est susceptible de nombreux modifications
et changements en restant dans la portée du concept inventif.
Claims (5)
1.- Dispositif intégré de protection dynamique, notamment
pour des circuits intégrés avec un étage d'entrée en techno-
logie MOS, caractérisé en ce qu'il comprend une première section (19) de protection contre des tensions supérieures à une première valeur de seuil préréglée et une deuxième section (20) de protection contre des tensions inférieures à une deuxième valeur de seuil préréglée, la première ssection et la deuxième section étant disposées en parallèle l'une avec l'autre entre une ligne d'entrée (14) du circuit (15) à protéger et une ligne d'alimentation en courant (Vcc) et étant électriquement raccordées à une ligne de potentiel de référence (16), la première et la deuxième section
comportant des moyens de commutation comportant des transis-
tors MOS (21-24) et adaptées pour être mises sélectivement en service lorsque la tension d'entrée entre la ligne d'entrée et la ligne de référence excède le premier seuil ou tombe en dessous du deuxième seuil, cette première section (19) étant adaptée pour transporter en direction de la ligne d'alimentation (12) le courant prélevé sur la ligne d'entrée (11) dans le cas o la tension d'entrée est supérieure à ce premier seuil, et la deuxième section (20) étant adaptée pour repousser vers la ligne d'entrée (11) le courant prélevé sur la ligne d'alimentation (12) dans le cas o la tension d'entrée tombe en dessous du deuxième
seuil.
2.- Dispositif intégré selon la revendication 1, caractérisé en ce que la première section (19) comporte un transistor MOS monté en diode (21) et que la deuxième section (20) comporte un inverseur MOS (22,23) raccordé à un transistor
MOS (24) pour former une structure de suiveur de tension.
3.- Dispositif intégré selon la revendication 2, caractérisé en ce que cet inverseur MOS (22,23) est constitué par deux transistors MOS à appauvrissement, avec des niveaux d'implantation réglables selon la valeur désirée de la
valeur de tension de seuil inférieure du dispositif.
4.- Dispositif intégré selon l'une ou plusieurs des revendi-
cations précédentes, caractérisé en ce qu'il comporte un premier transistor MOS (21) dont les bornes de porte et de drain sont raccordées l'une à l'autre et à la ligne d'entrée (11) du dispositif et dont la borne de source est raccordée à la ligne d'alimentation en courant (12), un deuxième transistor. MOS (22) dont la borne de drain est raccordée à la ligne d'alimentation en courant (12) et dont les bornes de porte et de source sont raccordées l'une à l'autre, un troisième transistor MOS (23) dont la borne de drain est raccordée aux bornes de porte et de source du deuxième transistor MOS (22), la borne de porte est raccordée à la ligne d'entrée du dispositif (11) et la borne de source est raccordée à la ligne de potentiel de référence (16), et un quatrième transistor MOS de stockage
(24) ayant sa borne de drain raccordée à la ligne d'alimenta-
tion en courant (12), sa borne de source raccordée à la ligne d'entrée (11) et sa borne de porte raccordée au point commun des bornes de porte et de source du deuxième transistor MOS et de la borne de drain du troisième transistor MOS.
5.- Dispositif selon la revendication 4, caractérisé en ce que le premier et le quatrième transistor MOS (21,24) sont du type à enrichissement et que le deuxième et le
troisième transistor MOS (22,23) sont du type à appauvrisse-
ment.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8520670A IT1214606B (it) | 1985-05-13 | 1985-05-13 | Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2581808A1 true FR2581808A1 (fr) | 1986-11-14 |
| FR2581808B1 FR2581808B1 (fr) | 1990-10-26 |
Family
ID=11170318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR868606709A Expired - Lifetime FR2581808B1 (fr) | 1985-05-13 | 1986-05-09 | Dispositif integre de protection dynamique, notamment pour des circuits integres a etages d'entree mos |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4698720A (fr) |
| JP (1) | JPH0746726B2 (fr) |
| DE (1) | DE3615690C2 (fr) |
| FR (1) | FR2581808B1 (fr) |
| GB (1) | GB2175163B (fr) |
| IT (1) | IT1214606B (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0724310B2 (ja) * | 1987-01-23 | 1995-03-15 | 松下電子工業株式会社 | 半導体装置 |
| US4750078A (en) * | 1987-06-15 | 1988-06-07 | Motorola, Inc. | Semiconductor protection circuit having both positive and negative high voltage protection |
| JPH0748652B2 (ja) * | 1987-07-23 | 1995-05-24 | 三菱電機株式会社 | 半導体回路装置の入力保護装置 |
| US4835416A (en) * | 1987-08-31 | 1989-05-30 | National Semiconductor Corporation | VDD load dump protection circuit |
| US4829350A (en) * | 1988-05-05 | 1989-05-09 | National Semiconductor Corporation | Electrostatic discharge integrated circuit protection |
| DE4004526C1 (fr) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| DE69622465T2 (de) * | 1995-04-24 | 2003-05-08 | Conexant Systems, Inc. | Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| JP4917460B2 (ja) * | 2007-03-19 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7862656B2 (en) * | 2007-07-03 | 2011-01-04 | Siemens Medical Solutions Usa, Inc. | Apparatus and method for growing a crystal and heating an annular channel circumscribing the crystal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0032018A1 (fr) * | 1979-12-24 | 1981-07-15 | Fujitsu Limited | Dispositif à circuit semiconducteur intégré |
| EP0055552A2 (fr) * | 1980-12-26 | 1982-07-07 | Fujitsu Limited | Circuit protecteur d'entrée pour un transistor MIS |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3636385A (en) * | 1970-02-13 | 1972-01-18 | Ncr Co | Protection circuit |
| DE2539890B2 (de) * | 1975-09-08 | 1978-06-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise |
| US4400625A (en) * | 1981-11-30 | 1983-08-23 | Reliance Electric Company | Standby A-C power system with transfer compensation circuitry |
| US4492876A (en) * | 1983-07-18 | 1985-01-08 | At&T Bell Laboratories | Power supply switching arrangement |
-
1985
- 1985-05-13 IT IT8520670A patent/IT1214606B/it active
-
1986
- 1986-05-08 GB GB8611213A patent/GB2175163B/en not_active Expired
- 1986-05-09 DE DE3615690A patent/DE3615690C2/de not_active Expired - Fee Related
- 1986-05-09 FR FR868606709A patent/FR2581808B1/fr not_active Expired - Lifetime
- 1986-05-12 US US06/862,321 patent/US4698720A/en not_active Expired - Lifetime
- 1986-05-12 JP JP61109351A patent/JPH0746726B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0032018A1 (fr) * | 1979-12-24 | 1981-07-15 | Fujitsu Limited | Dispositif à circuit semiconducteur intégré |
| EP0055552A2 (fr) * | 1980-12-26 | 1982-07-07 | Fujitsu Limited | Circuit protecteur d'entrée pour un transistor MIS |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2581808B1 (fr) | 1990-10-26 |
| GB8611213D0 (en) | 1986-06-18 |
| DE3615690A1 (de) | 1986-11-13 |
| JPS61264749A (ja) | 1986-11-22 |
| JPH0746726B2 (ja) | 1995-05-17 |
| DE3615690C2 (de) | 1996-09-12 |
| GB2175163A (en) | 1986-11-19 |
| IT1214606B (it) | 1990-01-18 |
| US4698720A (en) | 1987-10-06 |
| GB2175163B (en) | 1989-12-13 |
| IT8520670A0 (it) | 1985-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0579561B1 (fr) | Circuit de protection d'un composant de puissance contre des surtensions directes | |
| FR2581808A1 (fr) | Dispositif integre de protection dynamique, notamment pour des circuits integres a etages d'entree mos | |
| FR3107627A1 (fr) | Circuit de contrôle d'une photodiode SPAD | |
| FR3004019A1 (fr) | Composant de protection contre des surtensions | |
| EP0316211A1 (fr) | Circuit intégré protégé contre des décharges électrostatiques, avec seuil de protection variable | |
| FR2704991A1 (fr) | Circuit de protection contre les décharges électrostatiques à déclenchement dynamique. | |
| FR2678769A1 (fr) | Systeme pour interrompre rapidement, sans formation d'arc, un courant alternatif fourni a une charge. | |
| FR2693327A1 (fr) | Circuit de commutation de haute tension. | |
| FR2679082A1 (fr) | Dispositif de commutation a semiconducteurs pouvant etre commande et comportant un systeme integre de limitation de courant et de coupure pour temperature excessive. | |
| EP3070798B1 (fr) | Dispositif de protection contre des surtensions | |
| FR2748611A1 (fr) | Dispositif de coupure a tec de puissance et detection de court-circuit | |
| FR2634311A1 (fr) | Circuit tampon de sortie de donnees pour une memoire d'octets | |
| FR2602620A1 (fr) | Circuit de commutation a semiconducteurs | |
| EP0493238B1 (fr) | Circuit de protection contre les court-circuits pour un interrupteur électronique | |
| FR2484740A1 (fr) | Circuit de protection pour un transistor de commutation et son procede de realisation | |
| FR2547133A1 (fr) | Circuit destine a prevenir une dissipation excessive d'energie dans les dispositifs commutateurs de puissance | |
| EP0664564A1 (fr) | Circuit intégré incorporant une protection contre les décharges électrostatistiques | |
| EP3806162A1 (fr) | Extinction d'une spad | |
| FR2832000A1 (fr) | Dispositif de protection contre les surtensions d'un composant de puissance | |
| EP2348528A1 (fr) | Structure de protection d'un circuit intégré contre des décharges électrostatiques | |
| CH634182A5 (fr) | Circuit de commande de grille pour convertisseur a thyristors. | |
| FR2857793A1 (fr) | Circuit de commutation d'un composant electronique et d'une alimentation | |
| EP0466619B1 (fr) | Dispostif de protection contre des surtensions | |
| EP0180487A1 (fr) | Circuit de puissance et dispositif de déclenchement le comportant | |
| FR2741756A1 (fr) | Circuit de protection contre les surtensions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |