DE2539890B2 - Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise - Google Patents

Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise

Info

Publication number
DE2539890B2
DE2539890B2 DE2539890A DE2539890A DE2539890B2 DE 2539890 B2 DE2539890 B2 DE 2539890B2 DE 2539890 A DE2539890 A DE 2539890A DE 2539890 A DE2539890 A DE 2539890A DE 2539890 B2 DE2539890 B2 DE 2539890B2
Authority
DE
Germany
Prior art keywords
circuit
circuit arrangement
mos
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2539890A
Other languages
English (en)
Other versions
DE2539890A1 (de
Inventor
Heinrich Dipl.-Phys. 8000 Muenchen Kessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2539890A priority Critical patent/DE2539890B2/de
Priority to US05/717,704 priority patent/US4061928A/en
Priority to FR7626499A priority patent/FR2323232A1/fr
Priority to GB36299/76A priority patent/GB1564013A/en
Priority to JP51107198A priority patent/JPS5233486A/ja
Publication of DE2539890A1 publication Critical patent/DE2539890A1/de
Publication of DE2539890B2 publication Critical patent/DE2539890B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise gegen Überspannungen infolge von statischen Aufladungen, bei der dort Schutzdioden vorgesehen sind, deren Ansprechspannung oberhalb der Nennspannung, aber unterhalb der zulässigen Spannung am Gate der MOS-Schaltkreise liegt.
In integrierten MOS-Schaltkreisen können an den Eingängen durch statische Aufladung Spannungen in Größenordnungen von kV auftreten. Diese hohen Spannungen führen zu einer Durchschlagung des Oxids der Schaltkreise, beispielsweise des Gate-Oxids von Eingangstransistoren. Die Durchschlagsspannungen liegen dabei in der Größenordnung von 60 V.
Es ist im Prinzip bekannt, an den Eingängen von integrierten MOS-Schaltkreisen Ableitkreise vorzusehen, um Durchschläge infolge zu hoher Spannungen zu vermeiden.
So ist aus dem Applikationsbericht der Firma Telefunken »Einführung in die MOS-Technik«, B 2/V.7.26/1171, Seite 12, bekannt, das Gate-Oxid gegen durch statische Aufladungen bedingte sehr hohe Spannungen durch Schutzdioden an den Eingängen zu schützen. Dabei handelt es sich um Dioden, die bei normalem Betrieb gesperrt sind. Bei einer bestimmten Spannung, die unter der zulässigen Spannung des Gates liegt, gelangen die Dioden an den Durchbruch, und die Ladung fließt ab. Bei sehr hohen Spannungen in der Größenordnung von kV kann es jedoch zu irreversiblen zerstörenden Durchbrüchen der Dioden kommen, so daß die Schaltkreise nach einem solchen zerstörenden
Durchbruch nicht mehr normal funktionsfähig sind.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Zerstörsicherheit zu verbessern, das heißt, eine Schaltungsanordnung zu schaffen, die auch noch rj bei Spannungen von mehreren kV Sicherheit bietet.
Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß durch folgende Merkmale gelöst:
Einem ersten, am MOS-Schaltkreis liegenden Kreis mit zwei bei unterschiedlichen Eingangsspannungswerten ansprechenden Ableitzweigen und einem hochohmigen Vorwiderstand und durch einen zweiten, dem ersten Kreis vorgeschalteten Kreis mit einem Ableitkreis und einem hochohmigen Vorwiderstand.
Weiterbildungen des Erfindungsgedankens sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden an Hand eines in der Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert:
In der in der Figur dargestellten Schaltungsanordnung wird ein durch gestrichelte Linien eingefaßter Eingangskreis einer integrierten MOS-Schaltung durch zwei MOS-Transistoren Ti und Ti gebildet. Es handelt sich dabei um eine Inverter-Stufe mit dem Transistor Tj als Eingangstransistor und dem als Widerstand geschalteten Transistor T} als Last. Die Versorgungsspannung wird an Klemmen 1 und 2 zugeführt, wobei insbesondere die Klemme 1 an Bezugspotential (Erde) und die Klemme 2 an einem positiven Potential + V55 liegt.
jo An den Eingang dieser Stufe ist ein erster Kreis mit zwei Ableitzweigen T2 beziehungsweise D2 sowie einem hochohmigen Vorwiderstand R2 angekoppelt. Der eine dieser Ableitzweige wird durch einen MOS-Transistor T2 gebildet, der mit seiner Source-Drain-Strecke
J5 zwischen dem Gate des Transistors Ti und Erde sowie mit seinem Gate am Eingang (Gate) des Transistors Ti liegt. Der zweite Ableitzweig wird durch eine gate-gesteuerte pn-Diode D2 gebildet, welche zwischen dem Gate des Transistors Ti und der Klemme 2 liegt.
Dem vorbeschriebenen Kreis ist ein zweiter Kreis vorgeschaltet, der durch einen MOS-Transistor Ti und einem hochohmigen Vorwiderstand R\ gebildet ist. Der im Ableitzweig liegende Transistor Ti ist vorzugsweise ein Dickoxid MOS-Transistor.
Schließlich liegt zwischen einem Eingang fund der Klemme 2 eine pn-Ableitdiode D].
Treten bei dieser Ausführungsform der Schutz-Schaltungsanordnung am Eingang E negative Überspannungen auf, so ist zunächst einmal durch die hochohmigen Vorwiderstände R\ und R2 eine Spannungsteilung gegeben. Überschreitet die Spannung am Verbindungspunkt der Widerstände R\ und R2 die Einsatzspannung des Transistors T], die beispielsweise etwa 35 V betragen kann, so beginnt dieser Transistor zu leiten. Er stellt dann einen niederohmigen Ableitzweig für den Eingang des Transistors T3 dar.
Liegt auch die Spannung hinter dem Widerstand R2 über der Einsatzspannung des Transistors T2 beziehungsweise über der Durchbruchsspannung (beispielsweise etwa —35 V) der Diode D2, so bilden auch diese Elemente Ableitzweige für den Eingang des Transistors T3.
Insgesamt ergibt sich für die beschriebene Schutz-Schaltungsanordnung eine Zerstörsicherheit für den
tir> Eingang des Transistors T3 von 4 bis 4,5 kV.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise gegen Überspannungen infolge von statischen Aufladungen, bei der dort Schutzdioden vorgesehen sind, deren Ansprechspannung oberhalb der Nennspannung, aber unterhalb der zulässigen Spannung am Gate der MOS-Schaltkreise liegt, gekennzeichnet durch einen ersten, am MOS-Schaltkreis (Ti, 74) liegenden Kreis (T2, D2, R2) mit zwei bei unterschiedlichen Eingangsspannungswerten ansprechenden Ableitzweigen (T2 beziehungsweise D2) und einem hochohmigen Vorwiderstand (R2) und durch einen zweiten, dem ersten Kreis (T2, D2, R2) vorgeschalteten Kreis (Ti, R\) mit einem Ableitkreis (T]) und einem hochohmigen Vorwiderstand (R\).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in den Ableitzweigen des ersten Kreises (T2, D2) ein MOS-Transistor (T2) beziehungsweise eine gate-gesteuerte pn-Diode (D2) liegt.
3. Schaltungsanordnung nach Anspruch 1 und/ oder 2, dadurch gekennzeichnet, daß im Ableitzweig des zweiten Kreises (T\, R]) ein Dickoxid-MOS-Transistor (T,) liegt.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß den Kreisen (T2, D2, R2; Ti, A1) eine pn-Ableitdiode (D]) vorgeschaltet ist.
DE2539890A 1975-09-08 1975-09-08 Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise Ceased DE2539890B2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2539890A DE2539890B2 (de) 1975-09-08 1975-09-08 Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise
US05/717,704 US4061928A (en) 1975-09-08 1976-08-25 Circuit arrangement for the protection of inputs of integrated MOS circuits
FR7626499A FR2323232A1 (fr) 1975-09-08 1976-09-02 Montage pour proteger les entrees de circuits mos integres
GB36299/76A GB1564013A (en) 1975-09-08 1976-09-02 Input circuits for protecting integrated circuit assemblies
JP51107198A JPS5233486A (en) 1975-09-08 1976-09-07 Circuit for protecting input terminal of mos ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2539890A DE2539890B2 (de) 1975-09-08 1975-09-08 Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise

Publications (2)

Publication Number Publication Date
DE2539890A1 DE2539890A1 (de) 1977-03-17
DE2539890B2 true DE2539890B2 (de) 1978-06-01

Family

ID=5955873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2539890A Ceased DE2539890B2 (de) 1975-09-08 1975-09-08 Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise

Country Status (5)

Country Link
US (1) US4061928A (de)
JP (1) JPS5233486A (de)
DE (1) DE2539890B2 (de)
FR (1) FR2323232A1 (de)
GB (1) GB1564013A (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422413Y2 (de) * 1974-03-26 1979-08-04
US4148015A (en) * 1975-10-24 1979-04-03 Citizen Watch Co., Ltd. Electronic timepiece with an electrochromic display
JPS54159188A (en) * 1978-06-06 1979-12-15 Nec Corp Semiconductor device
JPS5572081A (en) * 1978-11-27 1980-05-30 Fujitsu Ltd Input clamping circuit
US4296335A (en) * 1979-06-29 1981-10-20 General Electric Company High voltage standoff MOS driver circuitry
US4295176A (en) * 1979-09-04 1981-10-13 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit protection arrangement
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus
JPS57109375A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Mis type transistor protection circuit
US4421994A (en) * 1981-11-02 1983-12-20 Ibm Corporation High speed line driver with ground output capability
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
US4745450A (en) * 1984-03-02 1988-05-17 Zilog, Inc. Integrated circuit high voltage protection
IT1214606B (it) * 1985-05-13 1990-01-18 Ates Componenti Elettron Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos.
US4716302A (en) * 1986-12-22 1987-12-29 Motorola, Inc. Identity circuit for an integrated circuit using a fuse and transistor enabled by a power-on reset signal
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
US5212617A (en) * 1989-12-29 1993-05-18 Robert Bosch Gmbh Circuit for compensating very fast current fluctuations
JPH0465878A (ja) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd 半導体装置
US5333093A (en) * 1991-11-06 1994-07-26 Siemens Aktiengesellschaft Protection apparatus for series pass MOSFETS
JPH08293744A (ja) * 1995-04-21 1996-11-05 Mitsubishi Electric Corp 半導体回路
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US6501318B1 (en) * 2001-05-04 2002-12-31 Lsi Logic Corporation High speed input buffer circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395290A (en) * 1965-10-08 1968-07-30 Gen Micro Electronics Inc Protective circuit for insulated gate metal oxide semiconductor fieldeffect device
GB1131675A (en) * 1966-07-11 1968-10-23 Hitachi Ltd Semiconductor device
DE2015815B2 (de) * 1969-04-21 1976-06-24 Rca Corp., New York, N.Y. (V.St.A.) Schutzschaltung fuer einen integrierten schaltkreis
US3676742A (en) * 1971-05-24 1972-07-11 Signetics Corp Means including a spark gap for protecting an integrated circuit from electrical discharge
DE2148445A1 (de) * 1971-09-24 1973-05-17 Zschimmer Gero Elektrisches geraet
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3947727A (en) * 1974-12-10 1976-03-30 Rca Corporation Protection circuit for insulated-gate field-effect transistors
US3967295A (en) * 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element

Also Published As

Publication number Publication date
GB1564013A (en) 1980-04-02
JPS5233486A (en) 1977-03-14
DE2539890A1 (de) 1977-03-17
FR2323232A1 (fr) 1977-04-01
US4061928A (en) 1977-12-06

Similar Documents

Publication Publication Date Title
DE2539890B2 (de) Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise
DE69232257T2 (de) Durch Verarmung kontrollierte Isolationsstufe
DE69622465T2 (de) Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme
DE102015212952A1 (de) Schutzschaltungen und Schutzvorrichtungen gegen transiente Spannungen
EP0401410B1 (de) Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE102010054402A1 (de) Schaltung zum Schutz eines elektrischen Verbrauchers gegen Überspannungen
DE102021101889A1 (de) Verfahren zum Schutz vor elektrostatischer Entladung, Schaltung zum Schutz vor elektrostatischer Entladung und integrierte Schaltung
DE69410929T2 (de) Überspannungsschutzschaltung
DE3238486C2 (de) Integrierte Halbleiterschaltung
DE69222831T2 (de) Stromversorgungssystem mit Serien-Schutzschaltung
DE3422132C1 (de) Schutzschaltungsanordnung
DE102017003272A1 (de) Eingangsüberspannungsschutzschaltung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE68912778T2 (de) Mittel zum reduzieren von schäden an jfets durch elektrostatische entladungen.
EP1565974A1 (de) Schaltungsanordnung zum schutz integrierter schaltungen vor elektrostatischen entladungen
DE102018112509B4 (de) Schutz vor elektrostatischer entladung (esd) für eine high-side-treiberschaltung
DE10216080A1 (de) Halbleiter-Bauelement
DE102006021747A1 (de) Schutzschaltung
EP1127377A1 (de) Esd-schutztransistor
DE2015815A1 (de) Schutzschaltung für gitterisolierte Feldeffekttransistoren
DE2011303B2 (de) Schutzschaltung fuer einen eingangskreis eines sperrschicht feldeffekt transistors
DE2843213C2 (de) Schaltungsanordnung zur Spannungsbegrenzung
DE1193594B (de) UEberspannungsschutz
DE10342305A1 (de) ESD-Schutzvorrichtung

Legal Events

Date Code Title Description
8235 Patent refused