KR20150029866A - 소프트 턴-오프 회로 및 방법 - Google Patents
소프트 턴-오프 회로 및 방법 Download PDFInfo
- Publication number
- KR20150029866A KR20150029866A KR20130108807A KR20130108807A KR20150029866A KR 20150029866 A KR20150029866 A KR 20150029866A KR 20130108807 A KR20130108807 A KR 20130108807A KR 20130108807 A KR20130108807 A KR 20130108807A KR 20150029866 A KR20150029866 A KR 20150029866A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- current
- semiconductor switching
- switching element
- semiconductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
본 발명은 소프트 턴-오프 회로에 관한 것으로서, 제1 반도체 스위칭 소자의 전류조절단자에 전류유입단자가 연결되고, 전류유출단자는 그라운드(Ground)에 연결되는 제2 반도체 스위칭 소자, 제2 반도체 스위칭 소자의 전류유입단자에 일단이 연결되고, 제2 반도체 스위칭 소자의 전류조절단자에 타단이 연결되는 저항 및 제2 반도체 스위칭 소자의 전류조절단자에 로우(Low)값을 인가할 수 있는 싱크(Sink)핀을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 스위칭 소자의 구동 회로의 소프트 턴-오프 회로에 관한 것이다.
대용량 스위칭소자인 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar transistor)의 기술 발전에 힘입어, 이를 이용한 전력변환장치나 전동기 구동회로에 대한 개발이나 응용이 널리 진행되고 있으며, 이러한 절연 게이트 양극성 트랜지스터는 기존의 게이트 턴-오프 사이리스터(GTO, Gate Turn-off Thyristor) 소자 등을 빠르게 대체해 가고 있다.
그리고, 이와 함께 이러한 절연 게이트 양극성 트랜지스터를 구동하는 회로도 더 안정된 기능 및 신뢰도를 확보하는 것이 중요하게 되었으며, 그 중에서도 과도한 전압변화나 전류변화에 의한 소자의 손상이나 노이즈의 발생을 효과적으로 방지할 수 있는 회로가 요구되고 있는 실정이다.
즉, 절연 게이트 양극성 트랜지스터의 개발 기술이 획기적으로 발전하고 있는 가운데, 이러한 절연 게이트 양극성 트랜지스터를 사용한 시스템의 신뢰성 및 수명을 보장하기 위한 절연 게이트 양극성 트랜지스터의 구동 기술 또한 상당히 중요해지고 있다고 할 수 있다. 따라서, 절연 게이트 양극성 트랜지스터의 안정적인 스위칭 동작을 보장하는 것은 기본이고, 소자 및 시스템의 보호를 위한 보호동작이 이루어질 때 과도한 전압변화(dv/dt) 및 전류변화(di/dt)에 의한 소자의 손상이나 노이즈에 대한 대책이 필요해지고 있는 실정이다.
일반적으로 절연 게이트 양극성 트랜지스터의 고장 상황은 부하에 전류가 과다하게 걸리는 과전류 상황과 절연 게이트 양극성 트랜지스터의 암(Arm)이 동시에 도통되어 쇼트(Short)되는 암 쇼트(Arm Short)상황으로 분류된다.
이러한 고장상황에 대하여, 절연 게이트 양극성 트랜지스터의 게이트 신호의 제어를 담당하는 '게이트보드'는 고장을 감지하여, 모듈을 보호하기 위하여 게이트 신호를 오프(off) 신호를 내보내는 것과 같은 조치를 취하게 된다.
그러나, 게이트 오프 신호가 빠르게 차단되는 경우, 절연 게이트 양극성 트랜지스터의 도통 전류가 급격하게 변화게 되고, 이로 인하여 과도한 전압이 발생하게 된다. 즉, 절연 게이트 양극성 트랜지스터의 콜렉터(Collector)와 에미터(Emitter) 양단 사이의 전류변화(di/dt)가 커져서 Vce가 과다하게 되고, 이 Vce의 피크(peak)값이 모듈의 내압을 초과하게 되면 모듈이 소손되게 되는 것이다. 따라서 이를 방지하기 위하여 '소프트 턴-오프'와 같은 기법이 사용되기도 한다.
도면 5도는 직접회로를 사용하여 절연 게이트 양극성 트랜지스터를 보호하는 종래 회로를 나타내는 도면이다.
종래의 소프트 턴 오프 회로는 절연 게이트 양극성 트랜지스터의 게이트 단자에는 전용 구동 회로(10, Driver IC)의 Vout 단자와 Soft-off 단자가 연결되어 있다.
이러한 종래 회로는 전용 구동 회로(10)를 이용하여 소프트 턴-오프를 구현하기 때문에, 구동회로 자체에서 소프트 턴-오프 기능을 제공하여야 하고, 이러한 기능이 없으면 소프트 턴-오프 기능을 구현하기 불가능하였다.
그리고, 전용 구동 회로(10)에 따라 이미 정해진 사양(Spec)에 따라 소프트 턴-오프를 구현하여야 하므로, 시간 제어와 싱크(Sink) 전류량 제어에 어려움이 존재하는 문제점이 있었다.
또한, 이러한 종래 회로는 상대적으로 고가인 전용 구동 회로(10)를 사용하여 소프트 턴-오프를 구현하기 때문에, 전체적인 제작 비용이 높아지는 문제점도 있었다.
도면 6도는 알씨(RC) 방전을 이용하여 소프트 턴-오프를 구현한 종래 회로를 나타내는 도면이다.
도면 6도의 회로는 저항(20)과 캐패시터(30)을 이용하여 간단한 RC 회로를 구현할 수 있다는 장점이 있으나, 절연 게이트 양극성 트랜지스터의 게이트 단의 전류를 소모하는 방법은 방전 시간이 매번 다르므로 일정한 소프트-턴 오프 제어에 어려움이 있다는 문제가 있었다.
그리고, 싱크 핀의 내부의 드레인-소스 저항 및 싱크 전류 최대량 등의 싱크 핀의 속성이 상이하여 턴-오프 시정수를 결정하기가 용이하지 않다는 문제점이 있었다.
도면 7도는 소프트 턴-오프가 구현됨에 따라 절연 게이트 양극성 트랜지스터의 콜렉터 단자와 에미터 단자 사이의 전압값의 변화를 보여주는 그래프이다.
도면 7도의 그래프를 통하여, 절연 게이트 양극성 트랜지스터의 게이트 단자의 전압을 빠르게 차단하면 피크 전압(Vpeak)가 약 1360 볼트(V)까지 상승하는 것을 볼 수 있다. 그러나, 소프트 턴-오프가 구현되어 게이트 단자의 전류를 천천히 빼주면, 절연 게이트 양극성 트랜지스터의 피크 전압이 1280 볼트까지 떨어지는 것을 확인할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 일정한 소프트 턴-오프 특성을 보이는 소프트 턴-오프 회로를 제공하고자 한다.
또한, 오픈 드레인 방식의 싱크 핀, 저항 및 트랜지스터를 이용하여, 전용 구동 회로를 사용하지 않고도 절연 게이트 양극성 트랜지스터의 소프트 턴-오프가 가능한 간단한 구조의 소프트 턴-오프 회로를 제공하고자 한다.
또한, 시정수의 조절이 용이한 소프트 턴-오프 회로를 제공하고자 한다.
또한, 소프트 턴-오프 시의 싱크 경로를 PNP 트랜지스터를 이용하여 제공함으로써, 보다 상승된 전류 내압을 가지는 소프트 턴-오프 회로를 제공하고자 한다.
상기한 목적을 달성하기 위해, 본 발명에서는 제1 반도체 스위칭 소자의 전류조절단자에 전류유입단자가 연결되고, 전류유출단자는 그라운드(Ground)에 연결되는 제2 반도체 스위칭 소자; 상기 제2 반도체 스위칭 소자의 상기 전류유입단자에 일단이 연결되고, 상기 제2 반도체 스위칭 소자의 전류조절단자에 타단이 연결되는 저항; 상기 제2 반도체 스위칭 소자의 상기 전류조절단자에 로우(Low)값을 인가할 수 있는 싱크(Sink)핀;을 포함하는 것을 특징으로 하는 소프트 턴-오프 회로를 제공한다.
또한, 상기 제2 반도체 스위칭 소자는 피엔피 트랜지스터(PNP TR)이고, 상기 제2 반도체 스위칭 소자의 전류조절단자는 베이스(Base) 단자이고, 상기 제2 반도체 스위칭 소자의 전류유입단자는 에미터(Emiiter) 단자이며, 상기 제2 반도체 스위칭 소자의 전류유출단자는 콜렉터(Collector) 단자인 것을 특징으로 하는 소프트 턴-오프 회로를 제공한다.
또한, 상기 싱크핀은 오픈 드레인(Open Drain) 방식의 싱크핀 또는 다용도 입출력 포트(GPIO)인 것을 특징으로 하는 소프트 턴-오프 회로를 제공한다.
또한, 상기 제1 반도체는 절연 게이트 양방향 트랜지스터(IBGT)이고, 상기 제1 반도체의 전류조절단자는 게이트(Gate) 단자인 것을 특징으로 하는 소프트 턴-오프 회로를 제공한다.
또한, 본 발명에서는 제1 반도체 스위칭 소자의 고장 상황이 발생하면 싱크핀의 출력이 로우(Low)로 변화시키는 단계; 상기 제1 반도체 스위칭 소자의 전류조절단자에 축적되었던 전류가 제2 반도체 소자의 전류유입단자와 전류유출단자 사이의 저항을 통하여 상기 싱크(Sink)핀으로 흘러서 상기 저항에 전압을 발생시키는 단계; 상기 저항에 전압이 발생 됨에 따라. 상기 제1 반도체 소자의 전류조절단자에 축적된 전류가 상기 제2 반도체 스위칭 소자의 전류유입단자와 전류유출단자를 통하여 그라운드(Ground)로 빠지는 단계;를 포함하는 것을 특징으로 하는 소프트 턴-오프 방법을 제공한다.
또한, 상기 제1 반도체 스위칭는 절연 게이트 양방향 트랜지스터(IGBT)이고, 상기 제1 반도체의 전류조절단자는 게이트(Gate) 단자이며, 상기 제2 반도체 스위칭 소자는 피엔피 트랜지스터(PNP TR)이고, 상기 제2 반도체 스위칭 소자의 전류조절단자는 베이스(Base)이며, 상기 제2 반도체 스위칭 소자의 전류유입단자는 에미터(Emiiter) 단자이고, 상기 제2 반도체 스위칭 소자의 전류유출단자는 콜렉터(Collector) 단자이며, 상기 싱크핀은 오픈 드레인(Open Drain) 방식의 싱크핀 또는 다용도 입출력 포트(GPIO)인 것을 특징으로 하는 소프트 턴-오프 방법을 제공한다.
이상에서 설명한 바와 같이 본 발명에 따른 소프트 턴-오프 회로는 다음과 같은 효과가 있다.
첫째, 싱크(Sink) 방식의 오픈-드레인(Open drain) 핀만 있으면 구현이 가능하므로, 전용 드라이브 집적회로(Drive IC) 없이도 일반적인 마이컴 또는 CPLD가 가지고 있는 GPIO 포트로도 구현이 가능하다. 따라서, 게이트 IC에 비의존적인 소프트 턴-오프 회로를 제공할 수 있는 효과가 있다.
둘째, 고정된 바이어스(Bias) 전압에 의해 턴-오프시 싱크 전류량을 제어하므로 일정한 소프트 턴 오프 특성을 가지는 회로를 제공할 수 있는 효과가 있다.
셋째, 소프트 턴-오프의 싱크 경로를 피엔피 트랜지스터(PNP TR)를 이용해 제공함으로써, 일반적 IC의 싱크 전유 내압보다 크게 가져갈 수 있고, 보다 안전한 솔루션을 제공할 수 있는 효과가 있다.
도면 1도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 절연 게이트 양극성 트랜지스터의 게이트 드라이버 회로에 연결된 모습을 보여주는 도면이다.
도면 2도는 피엔피 트랜지스터의 베이스 단자와 에미터 단자에 인가되는 전압에 따라서 피엔피 트랜지스터의 에미터 단자와 콜렉터 단자에 흐르는 전류(Ic)의 값을 측정한 결과를 보여주는 그래프이다.
도면 3도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 실제 절연 게이트 양극성 트랜지스터의 구동회로에 설치되어 있는 모습을 보여주는 그래프이다.
도면 4도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 작동함으로써 절연 게이트 양극성 트랜지스터의 게이트 단자의 전압이 서서히 떨어지는 소프트 턴-오프 효과가 구현된 것을 확인한 그래프이다.
도면 5도는 직접회로를 사용하여 절연 게이트 양극성 트랜지스터를 보호하는 종래 회로를 나타내는 도면이다.
도면 6도는 알씨(RC) 방전을 이용하여 소프트 턴-오프를 구현한 종래 회로를 나타내는 도면이다.
도면 7도는 소프트 턴-오프가 구현됨에 따라 절연 게이트 양극성 트랜지스터의 콜렉터 단자와 에미터 단자 사이의 전압값의 변화를 보여주는 그래프이다.
도면 2도는 피엔피 트랜지스터의 베이스 단자와 에미터 단자에 인가되는 전압에 따라서 피엔피 트랜지스터의 에미터 단자와 콜렉터 단자에 흐르는 전류(Ic)의 값을 측정한 결과를 보여주는 그래프이다.
도면 3도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 실제 절연 게이트 양극성 트랜지스터의 구동회로에 설치되어 있는 모습을 보여주는 그래프이다.
도면 4도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 작동함으로써 절연 게이트 양극성 트랜지스터의 게이트 단자의 전압이 서서히 떨어지는 소프트 턴-오프 효과가 구현된 것을 확인한 그래프이다.
도면 5도는 직접회로를 사용하여 절연 게이트 양극성 트랜지스터를 보호하는 종래 회로를 나타내는 도면이다.
도면 6도는 알씨(RC) 방전을 이용하여 소프트 턴-오프를 구현한 종래 회로를 나타내는 도면이다.
도면 7도는 소프트 턴-오프가 구현됨에 따라 절연 게이트 양극성 트랜지스터의 콜렉터 단자와 에미터 단자 사이의 전압값의 변화를 보여주는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들은 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도면 1도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 절연 게이트 양극성 트랜지스터의 게이트 드라이버 회로에 연결된 모습을 보여주는 도면이다.
본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로는 피엔피 트랜지스터(200, PNP Transistor), 저항(100) 그리고 피엔피 트랜지스터(200)의 게이트 단자에 로우(Low) 신호를 인가할 수 있는 싱크(Sink)핀(300)을 포함하여 구성될 수 있다.
본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로는 절연 게이트 양극성 트랜지스터(400)의 게이트 단자에 축적된 전하를 그라운드로 천천히 빠지도록 하기 위하여, 피엔피 트랜지스터(200)의 에미터 단자와 베이스 단자 사이에 저항(100)을 구비할 수 있다. 이러한 저항(100)은 피엔피 트랜지스터(200)의 에미터 단자와 베이스 단자에 설치되기 때문에, 저항 알비이(Rbe)로 약칭될 수도 있다. 그리고, 피엔피 트랜지스터(200)의 콜렉터 단자는 접지, 즉 그라운드 측에 연결될 수 있다. 피엔피 트랜지스터(200)의 게이트 단자에는 싱크핀(300)이 연결될 수 있다
싱크핀(300)은 오픈 드레인(Open Drain)방식의 싱크핀으로 구성될 수 있으며, 또한 일반적인 마이컴(Micom)의 다용도 입출력 포트(GPIO, General Purpose Input Output)로도 구성될 수 있다. 그리고, 일반적인 마이컴으로는 복합 프로그래머블 논리 소자(CPLD, Complex Programmagle Logic Device)이 사용될 수 있다. 하지만, 이러한 싱크핀(300)을 제공하는 수단은 이에 한정되는 것은 아니고, 피엔피 트랜지스터(200)의 게이트 단자에 로우 신호를 인가할 수 있는 것이면 다른 이와 균등한 수단을 활용할 수도 있다. 그리고, 여기서 지칭하는 로우 신호라는 것은 일반적인 전자 장비 내에서 사용되는 전압값의 하이(High)에 대응되는 값일 수 있고, 이진수로 표현하면 '1'에 대응되는 '0'에 해당하는 값일 수 있다.
본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로의 동작과정을 살펴보면 다음과 같다.
일반적으로 게이트 드라이버(500)는 절연 게이트 양극성 트랜지스터(400)의 게이트 단자에 게이트 오프 신호를 게이트 오프 저항(Roff)를 통하여 빠르게 차단할 수 있다. 하지만, 이렇게 게이트 오프 신호를 빠르게 차단하는 경우, 절연 게이트 양극성 트랜지스터(400)의 콜렉터 단자와 에미터 단자 사이에 흐르는 도통 전류가 급격하게 변하게 된다. 이는 절연 게이트 양극성 트랜지스터(400)의 콜레터 단자와 에미터 단자 사이의 급격한 전압 증가를 발생시킬 수 있다. 따라서, 이를 위하여 절연 게이트 양극성 트랜지스터(400)의 게이트 단자의 전하를 천천히 제거시키는 기술이 필요하다. 이러한 기술은 일반적으로 소프트 턴-오프 기술이라고 불려질 수 있다.
본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로는 절연 게이트 양극성 트랜지스터(400)의 게이트 단자의 전하를 천천히 제거하기 위하여, 절연 게이트 양극성 트랜지스터(400)의 게이트 단자에 피엔피 트랜지스터(200)의 에미터가 연결되고 피엔피 트랜지스터(200)의 콜렉터 단자는 접지에 연결되는 형식으로 구성될 수 있다.
먼저, 절연 게이트 양극성 트랜지스터(400)의 부하에 전류가 과다하게 걸리는 과전류 상황이나 절연 게이트 양극성 트랜지스터(400)의 암이 동시에 도통되어 쇼트되는 암쇼트 상황이 발생하게 되면, 암 쇼트 디텍트 시그널(Arm Short Detect Signal) 등이 오픈 드레인 방식의 싱크핀(300)을 구비하고 있는 마이컴 등에 인가될 수 있다. 이러한 암 쇼트 디텍트 시그널을 입력받은 마이컴은 싱크핀(300)의 전압을 로우로 떨어뜨릴 수 있다.
싱크핀(300)의 전압이 로우로 떨어지게 되면, 싱크핀(300)을 통하여 전류(Isink)가 흐르게 되고 이는 피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 연결된 저항(100)을 통하여 전압이 형성되게 한다. 따라서, 피엔피 트랜지스터(200)의 에미터 단자와 베이스 단자에 전압이 바이어스(Bias)됨으로서 피엔피 트랜지스터(200)는 턴 온이 되게 된다.
피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 인가된 전압 값은 피엔피 트랜지스터(200)의 에미터 단자와 콜렉터 단자로 흐르는 전류(Ic)의 값을 결정할 수 있다. 즉, 피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 인가되는 전압이 크면 클수록 전류(Ic)의 값이 커지게 되고, 작아지면 작아질수록 전류(Ic)의 값도 작아질 수 있다. 따라서, 피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 연결되는 저항(100)의 값을 자유롭게 선택함에 따라, 절연 게이트 양극성 트랜지스터(400)의 게이트 단자에 축적되어 있는 전하를 그라운드로 빼주는 시간을 자유롭게 결정할 수 있다.
본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로의 피엔피 트랜지스터(200)에서는 에미터 단자가 전류유입단자로, 콜렉터 단자가 전류유출단자로 지칭될 수 있다. 그리고, 본 발명의 바람직한 실시예에 따른 피엔피 트랜지스터(200)의 베이스 단자는 전류조절단자로 지칭될 수 있다.
이렇게, 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로는 싱크 방식의 오픈 드레인 싱크핀만 있으면 구현이 가능하므로 전용 드라이브 집적회로가 일반적인 마이컴 또는 복합 프로그래머블 논리 소자가 구비하고 있는 다용도 입출력 포트만으로도 구현이 가능하므로, 게이트 집적회로에 비의존적인 소프트 턴-오프 회로를 제공할 수 있는 것이다.
도면 2도는 피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 인가되는 전압에 따라서 피엔피 트랜지스터(200)의 에미터 단자와 콜렉터 단자에 흐르는 전류(Ic)의 값을 측정한 결과를 보여주는 그래프이다.
해당 실험을 각각 상이한 온도에서 실시되었으며, 도면 2도 상에서 ①은 약 - 55℃에서 측정한 결과를 나타내는 그래프이고, ②는 약 25℃, ③은 약 100℃에서의 결과를 나타내는 그래프이다.
도면 2도의 그래프를 통하여 피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 걸리는 전압이 커질수록, 피엔피 트랜지스터(200)의 에미터 단자와 콜렉터 단자를 통하여 흐르는 전류(Ic)의 값이 커지는 것을 확인할 수 있다.
또한, 도면 2도를 통하여, 온도가 높아질수록 피엔피 트랜지스터(200)의 베이트 단자와 이미터 단자에 걸리는 전압이 작아도, 피엔피 트랜지스터(200)의 에미터 단자와 콜렉터 단자 사이에 흐르는 전류(Ic)의 값이 더 커지는 것을 확인할 수 있었다.
따라서, 도면 2도의 실험을 통하여 본 발명의 바람직한 실시예에 사용되는 소프트 턴-오프 회로가 작동되는 범위인 -55℃에서 부터 100℃까지의 범위에서 피엔피 트랜지스터(200)의 베이스 단자와 에미터 단자에 걸리는 전압을 적절히 조절함으로써 피엔피 트랜지스터(200)의 에미터 단자와 콜렉터 단자에 흐르는 전류를 조절할 수 있음을 확인할 수 있었다.
도면 3도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 실제 절연 게이트 양극성 트랜지스터(400)의 구동회로에 설치되어 있는 모습을 보여주는 그래프이다.
본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로는 그러나 반드시 도면 3도의 회로에 설치될 필요는 없으며, 절연 게이트 양극성 트랜지스터(400)의 게이트 단자에 피엔피 트랜지스터(200)의 에미터 단자가 연결되고, 피엔피 트랜지스터(200)의 콜렉터 단자가 접지에 연결될 수 있으면 다양하게 변경되어 절연 게이트 양극성 트랜지스터(400)의 게이트 구동 회로에 구비될 수 있다.
도면 4도는 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 작동함으로써 절연 게이트 양극성 트랜지스터(400)의 게이트 단자의 전압이 서서히 떨어지는 소프트 턴-오프 효과가 구현된 것을 확인한 그래프이다.
도면 4도 상에서 ①번 그래프는 절연 게이트 양극성 트랜지스터(400)의 게이트 단자의 전압값을 보여주는 그래프이고, ②번 그래프는 피엔피 트랜지스터(200)의 베이스 단자의 전압, ③번 그래프는 디세추레이션 전압(desaturation voltage), ④번 그래프는 피엔피 트랜지스터(200)의 컬렉터 단자와 에미터 단자 양단의 전압값을 나타내는 그래프이다.
도면 4도 상의 절연 게이트 양극성 트랜지스터(400)의 게이트 단자의 전압이 서서히 떨어지는 것을 통하여, 본 발명의 바람직한 실시예에 따른 소프트 턴-오프 회로가 절연 게이트 양극성 트랜지스터(400)의 고장 상황이 발생하여 게이트 오프 신호가 빠르게 차단되는 상황에서도 바람직하게 작동하고 있음을 확인할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 전용 구동 회로
20 : 저항
30 : 캐패시터
100 : 저항
200 : 피엔피 트랜지스터
300 : 싱크핀
400 : 절연 게이트 양극성 트랜지스터
500 : 게이트 드라이버
20 : 저항
30 : 캐패시터
100 : 저항
200 : 피엔피 트랜지스터
300 : 싱크핀
400 : 절연 게이트 양극성 트랜지스터
500 : 게이트 드라이버
Claims (6)
- 제1 반도체 스위칭 소자의 전류조절단자에 전류유입단자가 연결되고, 전류유출단자는 그라운드(Ground)에 연결되는 제2 반도체 스위칭 소자;
상기 제2 반도체 스위칭 소자의 상기 전류유입단자에 일단이 연결되고, 상기 제2 반도체 스위칭 소자의 전류조절단자에 타단이 연결되는 저항;
상기 제2 반도체 스위칭 소자의 상기 전류조절단자에 로우(Low)값을 인가할 수 있는 싱크(Sink)핀;을 포함하는 것을 특징으로 하는 소프트 턴-오프 회로.
- 제1항에 있어서,
상기 제2 반도체 스위칭 소자는 피엔피 트랜지스터(PNP TR)이고,
상기 제2 반도체 스위칭 소자의 전류조절단자는 베이스(Base) 단자이고,
상기 제2 반도체 스위칭 소자의 전류유입단자는 에미터(Emiiter) 단자이며,
상기 제2 반도체 스위칭 소자의 전류유출단자는 콜렉터(Collector) 단자인 것을 특징으로 하는 소프트 턴-오프 회로.
- 제1항에 있어서,
상기 싱크핀은 오픈 드레인(Open Drain) 방식의 싱크핀 또는 다용도 입출력 포트(GPIO)인 것을 특징으로 하는 소프트 턴-오프 회로.
- 제1항에 있어서,
상기 제1 반도체는 절연 게이트 양방향 트랜지스터(IBGT)이고,
상기 제1 반도체의 전류조절단자는 게이트(Gate) 단자인 것을 특징으로 하는 소프트 턴-오프 회로.
- 제1 반도체 스위칭 소자의 고장 상황이 발생하면 싱크핀의 출력이 로우(Low)로 변화시키는 단계;
상기 제1 반도체 스위칭 소자의 전류조절단자에 축적되었던 전류가 제2 반도체 소자의 전류유입단자와 전류유출단자 사이의 저항을 통하여 상기 싱크(Sink)핀으로 흘러서 상기 저항에 전압을 발생시키는 단계;
상기 저항에 전압이 발생 됨에 따라. 상기 제1 반도체 소자의 전류조절단자에 축적된 전류가 상기 제2 반도체 스위칭 소자의 전류유입단자와 전류유출단자를 통하여 그라운드(Ground)로 빠지는 단계;를 포함하는 것을 특징으로 하는 소프트 턴-오프 방법.
- 제5항에 있어서,
상기 제1 반도체 스위칭는 절연 게이트 양방향 트랜지스터(IGBT)이고,
상기 제1 반도체의 전류조절단자는 게이트(Gate) 단자이며,
상기 제2 반도체 스위칭 소자는 피엔피 트랜지스터(PNP TR)이고,
상기 제2 반도체 스위칭 소자의 전류조절단자는 베이스(Base)이며,
상기 제2 반도체 스위칭 소자의 전류유입단자는 에미터(Emiiter) 단자이고,
상기 제2 반도체 스위칭 소자의 전류유출단자는 콜렉터(Collector) 단자이며,
상기 싱크핀은 오픈 드레인(Open Drain) 방식의 싱크핀 또는 다용도 입출력 포트(GPIO)인 것을 특징으로 하는 소프트 턴-오프 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130108807A KR20150029866A (ko) | 2013-09-11 | 2013-09-11 | 소프트 턴-오프 회로 및 방법 |
US14/141,059 US20150070078A1 (en) | 2013-09-11 | 2013-12-26 | Circuit and method for conducting soft turn-off of a driving circuit of semiconductor switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130108807A KR20150029866A (ko) | 2013-09-11 | 2013-09-11 | 소프트 턴-오프 회로 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150029866A true KR20150029866A (ko) | 2015-03-19 |
Family
ID=52625017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20130108807A KR20150029866A (ko) | 2013-09-11 | 2013-09-11 | 소프트 턴-오프 회로 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150070078A1 (ko) |
KR (1) | KR20150029866A (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9698654B2 (en) * | 2013-09-25 | 2017-07-04 | Silicon Laboratories Inc. | Soft shutdown for isolated drivers |
TWI552499B (zh) * | 2015-09-07 | 2016-10-01 | 通嘉科技股份有限公司 | 用以提升電源轉換器效率的控制器及其相關方法 |
CN106533177B (zh) * | 2015-09-10 | 2019-03-12 | 通嘉科技股份有限公司 | 用于提升电源转换器效率的控制器及其相关方法 |
US11057029B2 (en) | 2019-11-25 | 2021-07-06 | Silicon Laboratories Inc. | Gate driver with integrated miller clamp |
US10917081B1 (en) | 2020-03-11 | 2021-02-09 | Silicon Laboratories Inc. | Adjustable soft shutdown and current booster for gate driver |
US11581840B2 (en) | 2020-03-30 | 2023-02-14 | Skyworks Solutions, Inc. | Flexible fault detection |
US11362646B1 (en) | 2020-12-04 | 2022-06-14 | Skyworks Solutions, Inc. | Variable current drive for isolated gate drivers |
US11641197B2 (en) | 2021-04-28 | 2023-05-02 | Skyworks Solutions, Inc. | Gate driver output protection circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2564263B1 (fr) * | 1984-05-11 | 1986-09-19 | Radiotechnique Compelec | Relais statique pour courant continu basse tension |
US5017816A (en) * | 1989-11-08 | 1991-05-21 | National Semiconductor Corp. | Adaptive gate discharge circuit for power FETS |
US5103148A (en) * | 1990-11-06 | 1992-04-07 | Motorola, Inc. | Low voltage circuit to control high voltage transistor |
EP0757512B1 (en) * | 1995-07-31 | 2001-11-14 | STMicroelectronics S.r.l. | Driving circuit, MOS transistor using the same and corresponding applications |
US6344768B1 (en) * | 2000-08-10 | 2002-02-05 | International Business Machines Corporation | Full-bridge DC-to-DC converter having an unipolar gate drive |
JP4528321B2 (ja) * | 2007-09-26 | 2010-08-18 | シャープ株式会社 | スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路 |
-
2013
- 2013-09-11 KR KR20130108807A patent/KR20150029866A/ko not_active Application Discontinuation
- 2013-12-26 US US14/141,059 patent/US20150070078A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150070078A1 (en) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20150029866A (ko) | 소프트 턴-오프 회로 및 방법 | |
JP7038758B2 (ja) | 半導体デバイスおよびそれを含む電子回路 | |
CN107645157B (zh) | 具有瞬态激活和激活释放控制的高电压钳位装置 | |
US9214934B2 (en) | Desaturation detection circuit for use between the desaturation detection input of an optocoupler and the output of a power switching device | |
US5444591A (en) | IGBT fault current limiting circuit | |
US10222422B2 (en) | Short-circuit detection circuits, system, and method | |
Fayyaz et al. | Transient robustness testing of silicon carbide (SiC) power MOSFETs | |
CN105281307A (zh) | 用于具有正反馈的瞬态过载保护的装置和方法 | |
Jones et al. | A fast overcurrent protection scheme for GaN GITs | |
JP7305303B2 (ja) | 駆動装置及びパワーモジュール | |
CN105990825B (zh) | 过电压保护装置 | |
KR101540147B1 (ko) | 오작동 방지 기능이 구비된 전력 모듈 및 그 제어 방법 | |
US11233504B2 (en) | Short-circuit protection of power semiconductor device by sensing current injection from drain to gate | |
US8755156B2 (en) | Structure of protection of an integrated circuit against electrostatic discharges | |
JPWO2012043146A1 (ja) | 半導体装置 | |
US11799467B2 (en) | Device including power transistor and overcurrent detection logic and method for operating a power transistor | |
US20140168829A1 (en) | Gate Drive Circuits that Control Electromagnetic Interference and Switching Losses and Related Methods | |
Min et al. | An Ultrafast Desaturation-Based Protection Circuit for GaN HEMTs | |
JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
KR100625214B1 (ko) | 보호회로를 내장한 절연게이트형 반도체 장치 | |
US20240219449A1 (en) | Semiconductor device and overcurrent protection device | |
KR100887805B1 (ko) | 절연 게이트 바이폴라 트랜지스터의 보호장치 | |
KR20220028898A (ko) | 전력 스위치용 단락보호회로 | |
Lee et al. | Review of Short-circuit Protection Circuits for SiC MOSFETs | |
KR20140128907A (ko) | 오작동 방지 기능이 구비된 전력 모듈 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |