KR100887805B1 - 절연 게이트 바이폴라 트랜지스터의 보호장치 - Google Patents

절연 게이트 바이폴라 트랜지스터의 보호장치 Download PDF

Info

Publication number
KR100887805B1
KR100887805B1 KR1020070092367A KR20070092367A KR100887805B1 KR 100887805 B1 KR100887805 B1 KR 100887805B1 KR 1020070092367 A KR1020070092367 A KR 1020070092367A KR 20070092367 A KR20070092367 A KR 20070092367A KR 100887805 B1 KR100887805 B1 KR 100887805B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
mosfet
igbt
type floating
Prior art date
Application number
KR1020070092367A
Other languages
English (en)
Inventor
한민구
지인환
조규헌
김수성
임준채
Original Assignee
현대자동차주식회사
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 재단법인서울대학교산학협력재단 filed Critical 현대자동차주식회사
Priority to KR1020070092367A priority Critical patent/KR100887805B1/ko
Application granted granted Critical
Publication of KR100887805B1 publication Critical patent/KR100887805B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 절연 게이트 바이폴라 트랜지스터의 보호장치에 대한 것으로서, 더욱 상세하게는 하이브리드 자동차의 모터의 예상치 못한 파손으로 인해 발생할 수 있는 단락 회로 조건에서 IGBT 모듈이 단락 회로에 의한 과전류에 의해 파손되는 것을 방지하는 보호회로를 IGBT 외부가 아닌 내부에 집적시킴으로써 IGBT 모듈 보호를 강화할 수 있는 절연 게이트 바이폴라 트랜지스터의 보호장치에 관한 것이다.
이를 위해,
p형 플로팅 웰을 포함하여 구성되는 메인 IGBT;
상기 p형 플로팅 웰에서 흐르는 전류를 감지하여 풀-다운 회로 내 제2 모스펫의 게이트에 전압을 인가하는 제1 모스펫을 포함하여 구성되는 전류감지 회로;
상기 전류감지 회로의 전압 인가에 의하여 온(on)되어 메인IGBT의 게이트 전압을 낮추는 제2 모스펫을 포함하여 구성되는 풀-다운 회로;
를 포함하여 구성되는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 보호장치를 제공한다.
절연 게이트 바이폴라 트랜지스터, IGBT, 단락, 보호회로.

Description

절연 게이트 바이폴라 트랜지스터의 보호장치 {Apparatus For Protecting Insulated Gate Bipolar Transistor}
본 발명은 IGBT(Insulated Gate Bipolar Transistor) 소자의 오류 감지(fault detection) 및 보호회로에 관한 기술이다.
일반적으로 IGBT는 바이폴라 트랜지스터의 온(on)상태에서의 저온저항특성과 전계효과 트랜지스터(MOSFET)의 고속 스위칭 성질을 합친 스위칭 소자로서 개발된 반도체 장치이다.
상기와 같은 IGBT는 고전압, 고전류 전력 시스템에서 사용되며, 이때 발생할 수 있는 다양한 종류의 오류(fault) 상황 하에서 소자가 보호 되도록 설계되어야 한다. 이러한 오류(fault) 중 대표적인 것이 단락 회로 오류(Short-circuit fault)로서, 이는 대용량 모터 구동시스템에서 모터 와인딩 결함(motor winding failure)등을 통해 야기되는 현상이다. 일반적으로 IGBT는 단락 회로 오류(Short-circuit fault)에 대비해서 10 us의 단락 회로 현상을 견딜 수 있도록 설계된다.
한편 상기에서 언급한 단락 회로 상황에서는 소자에 고전압과 고전류가 동시에 인가된 상태로서 소자에서는 높은 전력 소모가 발생하게 된다. 이 현상이 계속 지속될 경우 접합 온도 상승으로 인한 소자의 파괴를 일으킬 수 있고, 이를 방지하기 위해 시스템 설계자는 이러한 종류의 오류(fault)를 감지하여 외부회로를 통하여 소자를 오프(Off)시키도록 시스템을 설계한다.
현재 다양한 보호회로 기법들이 제안되었는데, 그 중 대표적인 예로서 IGBT의 컬렉터 전압을 직접 감지하는 전압 감지 기법, IGBT에 병렬로 전류를 흘려줄 수 있는 작은 IGBT를 집적한 전류 감지 기법, p형 플로팅 웰(Floating p-well) 전압을 감지하는 전압 감지 기법 등이 있다.
이중 p형 플로팅 웰(Floating p-well) 전압 감지 기법은 종래의 컬렉터 전압을 직접 감지하는 기술에 비해 우수한 장점은 있으나 전류 감지 기법과 같이 전류 감지를 통한 정확한 오류(fault) 전류 감지가 불가능한 단점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 하이브리드 자동차의 모터의 예상치 못한 파손으로 인해 발생할 수 있는 단락 회로 조건에서 IGBT 모듈이 단락 회로에 의한 과전류에 의해 파손되는 것을 방지하는 보호회로를 IGBT 외부가 아닌 내부에 집적시킴으로써 IGBT 모듈 보호를 강화할 수 있는 절연 게이트 바이폴라 트랜지스터의 보호장치를 제공하는데 그 목적이 있다.
상기와 같은 본 발명 절연 게이트 바이폴라 트랜지스터의 보호장치는,
p형 플로팅 웰을 포함하여 구성되는 메인 IGBT;
상기 p형 플로팅 웰에서 흐르는 전류를 감지하여 풀-다운 회로 내 제2 모스펫의 게이트에 전압을 인가하는 제1 모스펫을 포함하여 구성되는 전류감지 회로;
상기 전류감지 회로의 전압 인가에 의하여 온(on)되어 메인IGBT의 게이트 전압을 낮추는 제2 모스펫을 포함하여 구성되는 풀-다운 회로;
를 포함하여 구성되는 것을 특징으로 한다.
특히, 상기 메인 IGBT, 전류감지 회로, 풀-다운 회로는 하나의 웨이퍼(wafer) 상에 함께 집적되는 것을 특징으로 한다.
또한, 상기 p형 플로팅 웰의 전압은 상기 제1 모스펫 소자의 게이트와 드레인에 함께 인가되는 것을 특징으로 한다.
또한, 상기 전류감지 회로는 소스저항을 더 포함하여 구성되며, 상기 소스저항은 상기 제1 모스펫 소자의 소스에 연결되어 상기 풀-다운 회로의 게이트에 전압을 상승시키는 것을 특징으로 한다.
또한, 상기 메인 IGBT 소자의 게이트에 인가되는 전압의 크기는 상기 제2 모스펫의 온(on) 저항과 상기 메인 IGBT의 게이트 저항의 저항비에 의해 결정되는 것을 특징으로 한다.
또한, 상기 제1 모스펫과 제2 모스펫은 LDMOS (Lateral MOSFET)인 것을 특징으로 한다.
상기와 같은 본 발명 절연 게이트 바이폴라 트랜지스터의 보호장치에 의하면, 모터 구동을 위한 인버터 모듈에 활용되는 전력 반도체 소자 분야를 비롯하여 유도성 부하를 이용하는 모든 전력시스템에서의 여러 오류 상황에서 IGBT의 보호가 가능하며, IGB와 동시에 집적되어 빠르고 정확한 감지가 가능하고 외부 구동 IC의 기능을 간소화시킬 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 출원에서, “포함하다” 또는 “가 지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명을 첨부도면을 참조하여 상세하게 설명한다.
먼저, 본 발명에서 사용되는 구성에 대하여 먼저 설명한다.
메인 IGBT(100)는 종래의 IGBT와 다르게 p형 플로팅 웰(110)을 더 포함하여 구성된며, 상기 p형 플로팅 웰의 전극(112)은 MF의 드레인 전극(213)과 게이트(217)에 동시에 연결되어 있다.
본 발명에서 제2 모스펫이라 명명되는 풀-다운 모스펫(MP, 310)은 노드 GP의 전압이 문턱 전압값 이상으로 상승하면 턴-온 되어 메인 IGBT의 게이트 전압(DP)을 낮추는 역할을 한다. MP의 드레인 전극(313)은 게이트 저항(RG, 321)과 메인 IGBT의 게이트(106)에 연결되어 있으며, MP의 게이트는 MF의 소스전극(215)과 RF(211)에 연결되어 있다. 또한 소스전극(315)은 접지되어 있다.
본 발명에서 제1 모스펫이라 명명되는 다이벌팅(diverting) 모스펫(MF, 210)은 오류 (fault)에 의하여 p형 플로팅-웰(Floating p-well) 전압이 상승하여 다이벌팅 모스펫(MF)의 문턱 전압값 이상이 되면 턴-온되어 소스저항 RF(221)에 전류를 흘려주는 역할을 수행한다.
상기의 MP와 MF는 LDMOS (Lateral MOSFET)로 구성될 수 있다.
소스저항(RF , 221)은 필드산화막(220)위에 형성되며, MF의 소스(215)에 연결되어 오류(fault) 전류의 일부가 흐름으로써 GP 전압을 상승시키는 풀-업(pull-up) 기능을 수행한다. 상기 소스저항(221)의 한쪽 끝(223)은 접지되어 있다.
게이트저항(RG, 321)은 필드산화막(320)위에 형성되며, MP(310)가 흘리는 전류에 의해서 전압강하를 발생시키는 저항으로서, 상기 전압강하를 통해 메인 IGBT의 게이트 전압(DP)이 감소된다. 상기 게이트저항(321)의 한쪽 끝은 VG와 연결되어 있다.
DP는 Mp(310)의 드레인 포텐셜(Drain potential)로서, 메인 IGBT(100)의 게이트 전압이 된다.
GP는 Mp(310)의 게이트 포텐셜(Gate potential)로서 오류(Fault) 전류가 전압으로 변환되어 인가되는 노드이다.
이하, 첨부도면을 참조하여 본 발명에 대하여 보다 상세하게 설명한다.
본 발명에 따른 보호회로는 기존의 평면(planar) IGBT와 동일한 공정 조건으로 보호회로와 함께 같은 웨이퍼(wafer) 상에 집적된다. 보호회로와 메인 IGBT의 동작원리는 다음과 같다.
메인 IGBT가 포워드 블락킹(Forward blocking) 상태(VG = OV, VCC = 300V)를 유지할 때의 메인 IGBT는 오프(off) 상태를 유지한다. 이때 VG에 15V가 인가되면, 부하가 0인 상태에서 오류(fault) 전류가 급격히 상승하게 된다. (Hard Switching Fault condition; Short-circuit by shoot-through).
이 경우 도 3에 도시된 바와 같이 컬렉터 전압이 상승함에 따라 p형 플로팅 웰(110)의 전압도 같이 상승하게 된다. p형 플로팅 웰(110)의 전압은 다이오드 구성(즉, 게이트와 드레인을 공통으로 연결한 구성)으로 연결된 MF(210)의 게이트(217)와 드레인(212)에 인가된다. MF(210)의 소스에 연결된 저항 RF(221) 노드 GP의 전압을 상승시켜 MP(310)를 턴-온 시킨다. 즉, MF(210)와 RF(221)를 통해 흐르는 오류(fault) 전류에 의하여 MP(310)가 동작하게 된다.
MP(310)를 이용한 풀-다운(pull-down) 동작과 관련된 회로는 기존의 p형 플로팅 웰(Floating p-well) 전압 감지 방법과 동일하다.
MP(310)의 드레인(312)은 노드 DP를 통하여 게이트저항 RG(321)와 메인 IGBT의 게이트(106)와 연결되어있다. 즉, VG에 인가된 15V는 RG(321)의 저항값과 MP의 온(on) 저항 값의 비에 의해 나누어지게 된다. MP가 오프(off) 상태일 때에는 큰 저항 값을 가지므로 노드 DP의 전압은 VG(=15V)와 동일하게 유지되지만, 오류(Fault) 신호를 감지하여 온(on) 상태가 되면 낮은 저항 값을 갖게되어 노드 DP의 전압은 낮 아진 RG(321)와의 저항비만큼 낮아지게 된다.
도 4은 스위칭 특성을 보여준다. 제안된 보호회로가 턴-온 동작 시 미치는 영향에 대하여 각각의 감지기법에 따른 메인 IGBT의 게이트 전압을 보여준다. 제안된 전류 감지 기법은 스위칭 특성에 영향을 미치지 않는 반면, 기존의 전압 감지기법은 RC 필터(filter)를 통해 거짓 감지 현상을 방지하는 것을 확인할 수 있다.
도 5는 실제 단락 회로 오류(short-circuit fault) 상황 하에서의 각 노드의 전압 전류 파형을 보여준다. 오류에 의해 급격히 상승하던 메인 IGBT 소자의 컬렉터 전류가 보호회로 동작에 의해 낮아지는 것을 확인할 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
도 1은 기존의 IGBT 소자의 단면 구성을 나타낸 도면,
도 2는 본 발명에 따른 메인 IGBT와 보호회로 (MP, MF, RF, RG)가 집적된 소자의 단면 구성을 나타낸 도면,
도 3은 보호회로가 없는 기존의 IGBT 소자와 제안된 보호 회로가 있는 IGBT의 IV 특성을 나타낸 그래프,
도 4는 보호회로가 없는 기존의 IGBT 소자와 제안된 보호 회로가 있는 IGBT의 스위칭 특성을 나타낸 그래프,
도 5는 제안된 보호회로가 있는 IGBT 소자의 단락 회로 오류(short-circuit fault) 상황에서 시간에 따른 전류 및 전압 파형을 나타낸 그래프이다.
<도면의 주요부분에 대한 부호 설명>
1 : 콜렉터 전극 2 : p형 콜렉터층
3 : n형 버퍼층 4 : n형 드리프트층
100 : 주IGBT 영역 101 : p형 베이스층
102 : p형 에미터층 103 : 에미터전극
104 : n형 소스층 105 : 게이트절연막
106 : 게이트전극 110 : p형 플로팅 웰(floating well)
112 : p형 플로팅 웰 전극 200 : p형 플로팅 웰 전류 감지 회로
210 : 다이버팅(diverting) 모스펫(MF)
211 : MF의 p형 베이스층 212 : MF의 n형 드레인층
213 : MF의 드레인전극 214 : MF의 p형 소스층
215 : MF의 소스전극 216 : MF의 게이트절연막
217 : MF의 게이트전극 220 : 필드산화막
221 : 소스저항(RF) 222, 223 : 전극
300 : 풀-다운 회로 310 : 풀-다운 모스펫(Mp)
311 : Mp의 p형 베이스층 312 : Mp의 n형 드레인층
313 : Mp의 드레인전극 314 : Mp의 p형 소스층
315 : Mp의 소스전극 316 : Mp의 게이트절연막
317 : Mp의 게이트전극 320 : 필드산화막
321 : 게이트저항(RG) 322, 323 : 전극

Claims (6)

  1. 삭제
  2. 삭제
  3. p형 플로팅 웰을 포함하여 구성되는 메인 IGBT;
    상기 p형 플로팅 웰에서 흐르는 전류를 감지하여 풀-다운 회로 내 제2 모스펫의 게이트에 전압을 인가하는 제1 모스펫을 포함하여 구성되는 전류감지 회로;
    상기 전류감지 회로의 전압 인가에 의하여 온(on)되어 메인IGBT의 게이트 전압을 낮추는 제2 모스펫을 포함하여 구성되는 풀-다운 회로;
    를 포함하여 구성되는 절연 게이트 바이폴라 트랜지스터의 보호장치에 있어서,
    상기 p형 플로팅 웰의 전압은 상기 제1 모스펫 소자의 게이트와 드레인에 함께 인가되는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 보호장치.
  4. 청구항 3에 있어서,
    상기 전류감지 회로는 소스저항을 더 포함하여 구성되며, 상기 소스저항은 상기 제1 모스펫 소자의 소스에 연결되어 상기 풀-다운 회로의 게이트에 전압을 상승시키는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 보호장치.
  5. 청구항 4에 있어서,
    상기 메인 IGBT 소자의 게이트에 인가되는 전압의 크기는 상기 제2 모스펫의 온(on) 저항과 상기 메인 IGBT의 게이트 저항의 저항비에 의해 결정되는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 보호장치.
  6. 삭제
KR1020070092367A 2007-09-12 2007-09-12 절연 게이트 바이폴라 트랜지스터의 보호장치 KR100887805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092367A KR100887805B1 (ko) 2007-09-12 2007-09-12 절연 게이트 바이폴라 트랜지스터의 보호장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092367A KR100887805B1 (ko) 2007-09-12 2007-09-12 절연 게이트 바이폴라 트랜지스터의 보호장치

Publications (1)

Publication Number Publication Date
KR100887805B1 true KR100887805B1 (ko) 2009-03-09

Family

ID=40697939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092367A KR100887805B1 (ko) 2007-09-12 2007-09-12 절연 게이트 바이폴라 트랜지스터의 보호장치

Country Status (1)

Country Link
KR (1) KR100887805B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263641A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 保護回路を内蔵した絶縁ゲート型半導体装置
KR960012458A (ko) * 1994-09-16 1996-04-20 김광호 과전류 보호기능을 가지는 전력공급용 반도체장치
JPH09321302A (ja) * 1995-11-06 1997-12-12 Toshiba Corp 半導体装置及びその保護方法
KR100625214B1 (ko) * 2005-01-20 2006-09-20 재단법인서울대학교산학협력재단 보호회로를 내장한 절연게이트형 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263641A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 保護回路を内蔵した絶縁ゲート型半導体装置
KR960012458A (ko) * 1994-09-16 1996-04-20 김광호 과전류 보호기능을 가지는 전력공급용 반도체장치
JPH09321302A (ja) * 1995-11-06 1997-12-12 Toshiba Corp 半導体装置及びその保護方法
KR100625214B1 (ko) * 2005-01-20 2006-09-20 재단법인서울대학교산학협력재단 보호회로를 내장한 절연게이트형 반도체 장치

Similar Documents

Publication Publication Date Title
US9013848B2 (en) Active clamp protection circuit for power semiconductor device for high frequency switching
US4994904A (en) MOSFET having drain voltage detection function
US7916439B2 (en) Semiconductor switch arrangement and an electronic device
US9590616B2 (en) Drive control device
US6717785B2 (en) Semiconductor switching element driving circuit
US7212036B2 (en) Driving apparatus of H bridge circuit and protection method of the same
US10290625B2 (en) Insulated gate semiconductor device
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
US7394631B2 (en) Electrostatic protection circuit
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
JP2009225506A (ja) 電力変換器
US6181186B1 (en) Power transistor with over-current protection controller
WO2008027663A2 (en) Distributed electrostatic discharge protection circuit with varying clamp size
JP2006517350A (ja) 低電圧ｎｍｏｓ型静電気放電クランプ
US20120307407A1 (en) Semiconductor device
US6169439B1 (en) Current limited power MOSFET device with improved safe operating area
KR20150029866A (ko) 소프트 턴-오프 회로 및 방법
US5561391A (en) Clamp circuit and method for detecting an activation of same
JP2013146008A (ja) 駆動回路およびパワー集積回路装置
CN1992495A (zh) 输入电压检测电路
JP4501178B2 (ja) 半導体装置のための保護装置
US20110181991A1 (en) Structure of protection of an integrated circuit against electrostatic discharges
CN1037044C (zh) 电源集成电路
US8384124B2 (en) Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device
KR100887805B1 (ko) 절연 게이트 바이폴라 트랜지스터의 보호장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 12