CN1992495A - 输入电压检测电路 - Google Patents

Abstract

一种输入电压检测电路，包括电路输入端；具有第一和第二输入端的比较器，所述第一输入端耦合到参考电压；在所述电路输入端和所述比较器的第二输入端之间提供的开关电路，所述开关被设置为保护所述比较器的电压不会超过预定电压，当比较器的电压达到该预定电压时所述开关关断；以及耦合到所述电路输入端的静电放电电路，用于对超过预定值的静电感应电压进行放电。

Description

输入电压检测电路

相关申请

本发明要求2005年12月20日提交的名称为“INPUT VOLTAGE SENSINGCIRCUIT”的美国临时申请60/751912的优先权，其全部的公开内容作为引用而结合于此。

背景技术

本发明涉及检测电路，尤其是涉及检测具有从负电压至很高的正电压的较宽动态电压范围的电压并且能够准确而迅速检测到跨越阈值的检测电路。

对这种类型电路的要求是输入信号范围很宽，并且必须能够接收宽输入信号范围而不会损坏电路。例如，从负10伏至200伏的信号范围在本发明的应用范围内。而且，输入级必须具有很小的延迟，阈值检测必须非常准确并且输入必须被静电放电(ESD)保护。

图1显示了一种用于检测输入电压的现有技术的电路。包括电阻R1和R2的分压器通过设置在位于IC内的快速比较器的集成电路输入引脚处的齐纳二极管D1而钳位。这种电路的缺陷是非常缓慢，归因于电阻R1和寄生电容产生的外部RC时间常数。而且，当输入为高电压时，在分压器内会耗散功率。另外，这种电路很昂贵，并且需要用于IC外部的外部元件的空间。

图2显示了采用电阻R1和齐纳二极管D1的另一种现有技术的电路。该电路的优点在于它可以完全集成到IC内。其缺陷在于RC延迟仍然很大，因为为了在电阻R1耗散功率与RC时间常数之间进行平衡，需要较大的R1值以实现较低的功耗。而且，这种电路需要高电压电阻R1，这种电阻并不容易得到。

发明内容

本发明提供了一种新的高电压输入结构，该结构允许进行快速而准确的检测，同时提供ESD保护。所述结构还可以承受很宽范围的输入电压，例如但不限于-10伏至200伏。另一个优点在于它可以完全集成到IC内，通过直接检测提供低廉的解决方案。而且，所述结构可以使用高电压IC制造工艺中可用的标准元件制造。

根据本发明，提供了一种输入电压检测电路，包括电路输入端；具有第一和第二输入端的比较器，所述第一输入端耦合到参考电压；在所述电路输入端和所述比较器的第二输入端之间提供的开关电路，所述开关被设置为保护所述比较器的电压不会超过预定电压，当比较器的电压达到该预定电压时所述开关关断；以及耦合到所述电路输入端的静电放电电路，用于对超过预定值的静电感应电压进行放电。

本发明的其他目的、特征和优点通过下面的详细描述可以更加明白。

附图说明

在下文中将参考附图更加详细的描述本发明，其中：

图1显示了现有技术的电路；

图2显示了现有技术的另一个电路；

图3显示了根据本发明的电路；

图4显示了ESD电路；

图5显示了根据本发明的包含ESD结构的结构；以及

图6显示了图3所示电路的应用。

具体实施方式

现在参考附图，图3显示了根据本发明的输入电压检测电路。晶体管M1为高电压金属氧化物半导体场效应晶体管(MOSFET)，例如(N型场效应晶体管)NMOS。当输入电压高于VCC达到漏极击穿电压，例如大于200伏时，它会关断自身以保护快速比较器(COMP)的低电压输入。

反向耦合的二极管D2和D1形成了高电压ESD保护电路。D2可以包括高电压终端二极管。它具有两个作用：形成高电压ESD设备(例如200伏)以及提供电阻R1的高电压衬底。通过这种方式，电阻R1将仅为正常的低电压多晶硅电阻而不是高电压电阻，并且它不会影响检测的准确度。

二极管D1可以包括低电压二极管，用于在输入被设置为达到-10伏的负电压时阻断ESD电路的通路。

电阻R1还具有保护晶体管M1不静电放电的作用，从而在输入电压为负时限制电流，并且提供对负电压进行检测的可能性。通过从电流源向M1的源极注入电流I，并且设定VFORWARDMAX作为通过M1的体二极管(未显示)可接受的最大正向偏置，例如50毫伏，则可以检测的最小负电压为VFORWARDMAX×R1/RDSONM1。

高电压ESD电路应当设计为避免在输入电压变为负时的闩锁。

图4显示了图中区域2和区域3之间的正常的高电压二极管D2。区域3是环绕区域2(高电压N取向附生区域)的环形P隔离区域。区域4为低电压元件的低电压(低至20伏)Nepi。

图4所示结构包括区域2、3和4中的寄生NPN晶体管，以及区域1、2和3中的寄生PNP晶体管。这两个寄生设备形成半导体闸流管，在输入电压变为负时开启。根据本发明的高电压电路通过大幅度降低所述NPN结构的β增益使得βNPN×βPNP小于1而避免所述半导体闸流管开启，并且所述闸流管始终保持关断。

图5显示了根据本发明的高电压ESD结构的一个实施例的截面图。区域4和5均为环形。区域4保持悬浮，从而没有电流可以流过。寄生NPN晶体管的集电极为区域6。通过区域2注入的电流不会通过晶体管效应而传送到区域4，并且传送到区域6的电流很小。因此，寄生NPN晶体管的电流增益被大大降低。为了进一步降低NPN晶体管增益，可以增加另一个悬浮Nepi和P隔离环。

VINPUT(图3中的VD节点)和区域2之间的电阻被用于调节通过区域1、2和3形成的PNP晶体管的击穿电压VCEO。击穿电压过低(当没有电阻时最低)会限制正常工作时输入端的最大电压，并且击穿电压过高会减弱ESD能力。

图6显示了输入电压检测电路的一种应用。所述电路被集成在控制器60中(在IN-和IN+输入)以检测同步整流器70上的电压，从而确定当电流向一方向流动时，何时通过控制器60开启同步整流器设备。

尽管参考示例实施例描述了本发明，本领域技术人员可以对其做出各种变化和修改以及其他使用。因此，本发明不应限制于在此公开的内容，而是仅由所附权利要求限制。

Claims (15)

1.一种输入电压检测电路，该电路包括：

电路输入端；

具有第一和第二输入端的比较器，所述第一输入端耦合到参考电压；

在所述电路输入端和所述比较器的第二输入端之间提供的开关电路，所述开关被设置为保护所述比较器的电压不会超过预定电压，当比较器的电压达到该预定电压时所述开关关断；以及

耦合到所述电路输入端的静电放电电路，用于对超过预定值的静电感应电压进行放电。

2.根据权利要求1所述的输入电压检测电路，其中所述开关电路包括晶体管。

3.根据权利要求2所述的输入电压检测电路，其中所述晶体管包括MOSFET，其漏极端和源极端在所述电路输入端和所述比较器的第二输入端之间串联，并且其栅极连接到与使得所述晶体管关断的电平接近的电平。

4.根据权利要求1所述的输入电压检测电路，其中所述静电放电电路包括第一和第二反向串联二极管，所述第一二极管包括低电压二极管用于在输入电压超过预定负电压时阻断通路，并且所述第二二极管包括高电压终端二极管。

5.根据权利要求1所述的输入电压检测电路，还包括与所述开关串联的电阻。

6.根据权利要求4所述的输入电压检测电路，还包括与所述开关串联的电阻。

7.根据权利要求6所述的输入电压检测电路，其中所述第二二极管提供了所述电阻的高电压衬底。

8.根据权利要求5所述的输入电压检测电路，其中所述电阻包括低电压多晶硅电阻。

9.根据权利要求3所述的输入电压检测电路，还包括耦合到所述比较器的第二输入端的电流源，该电流源用于提供电流使所述MOSFET的体二极管正向偏置，从而允许检测负输入电压。

10.根据权利要求4所述的输入电压检测电路，其中所述静电放电电路包括如下结构，其中所述第二二极管包括PN结，并且其中形成所述二极管的P区为环绕形成所述二极管的N区的假定的高电压N取向附生区域的环形隔离区域，在所述P区相对于所述高电压N的取向附生区域的相反侧上提供有低电压N取向附生区域；所述结构包括寄生NPN晶体管，该晶体管包括所述N取向附生高电压区域、P区域以及低电压N取向附生区域，并且还包括寄生PNP晶体管，该晶体管通过其他的P区连接到所述电路输入端、所述N取向附生高电压区域和所述假定的隔离区域，并且其中所述寄生NPN和PNP晶体管形成半导体闸流管，其中所述寄生NPN晶体管的增益被降低，从而所述NPN晶体管的增益乘以所述PNP晶体管的增益的积小于1，从而防止在输入电压变为负值时所述半导体闸流管开启。

11.根据权利要求10所述的输入电压检测电路，其中提供了环绕所述低电压N取向附生区域的第二P隔离区域，并且所述低电压N附生区域保持悬浮，那么在所述第二P区域的相反侧还提供了N取向附生区域。

12.根据权利要求11所述的输入电压检测电路，其中提供了电阻用于调节置于所述电路输入端和所述高电压N取向附生区域之间的所述寄生PNP晶体管的集电极一发射极的击穿电压。

13.根据权利要求11所述的输入电压检测电路，其中所述P区域耦合到接地，并且所述第二N取向附生区域耦合到电压源。

14.根据权利要求11所述的输入电压检测电路，还包括至少一个附加悬浮的N取向附生区域和P隔离区域，从而进一步降低所述寄生NPN晶体管的增益。

15.根据权利要求1所述的输入电压检测电路，其中所述电路提供为检测作为同步整流器使用的MOSFET的源极-漏极端上的电压，从而确定何时开启所述MOSFET。

Images