JP2002184940A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JP2002184940A
JP2002184940A JP2000383631A JP2000383631A JP2002184940A JP 2002184940 A JP2002184940 A JP 2002184940A JP 2000383631 A JP2000383631 A JP 2000383631A JP 2000383631 A JP2000383631 A JP 2000383631A JP 2002184940 A JP2002184940 A JP 2002184940A
Authority
JP
Japan
Prior art keywords
semiconductor device
power semiconductor
main
module
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000383631A
Other languages
English (en)
Other versions
JP4040838B2 (ja
Inventor
Satoshi Chikai
智 近井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000383631A priority Critical patent/JP4040838B2/ja
Publication of JP2002184940A publication Critical patent/JP2002184940A/ja
Application granted granted Critical
Publication of JP4040838B2 publication Critical patent/JP4040838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【課題】 モジュール間で構成部品や樹脂ケースが共通
化され、定格電流値の増大に伴うストレス等の不具合を
防止し、各半導体素子個々の特性が測定可能で、テスト
やメンテナンスが容易な電力用半導体装置を提供する。 【解決手段】 それぞれ４個の半導体装置モジュール１
００で構成される第１および第２のモジュールアレイＭ
Ａ１およびＭＡ２を接合する部分において、底面金属基
板９の一方の端部の上部に、金属で構成される連結板で
あるユニット枠２２１が第１および第２のモジュールア
レイＭＡ１およびＭＡ２に跨るように配設され、該ユニ
ット枠２２１によって底面金属基板９どうしを連結する
構成となっている。そして、第１および第２のモジュー
ルアレイＭＡ１およびＭＡ２を構成する半導体装置モジ
ュール１００の本体部の上面全域を覆うように制御基板
２０が配設されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電力用半導体装置に
関し、特に複数の電力用ＩＧＢＴモジュールで構成され
るモジュールユニットに関する。
【０００２】
【従来の技術】従来からトランジスタ、ＩＧＢＴ（Insu
lated Gate Bipolar Transistor）、ダイオード等の電
力用半導体素子をモジュール化した構成（以後、半導体
装置モジュールと呼称）が知られている。
【０００３】これらの半導体装置モジュールの電流容量
はモジュール内部の各半導体素子の電流容量と、その半
導体素子の並列数で決まる。すなわちモジュールの定格
電流容量を決定し、定格電流容量を満たすために複数の
半導体素子を並列に配設してパッケージングして１個の
モジュールを構成している。
【０００４】従来の半導体装置モジュールの一例とし
て、図２４に特開平１０−１２５８５６号公報に示され
た構成を示す。
【０００５】図２４はモジュールの内部構成を示す平面
図であり、底面金属基板１０９の上に同じ構成を有した
６つのブロックが配設されている。
【０００６】各ブロックにおいては、４個のＩＧＢＴ素
子１０１、２個のダイオード素子１０２および４個の抵
抗素子１０８を有し、それらは絶縁基板１０３上に配設
されている。
【０００７】また、絶縁基板１０３上のエミッタ配線１
０４上にはエミッタ端子接続位置１１０が設けられ、コ
レクタ配線１０５上にはコレクタ端子接続位置１１２が
設けられ、ゲート配線１０６上にはゲート端子接続位置
１１３が設けられている。
【０００８】これらエミッタ端子接続位置１１０、コレ
クタ端子接続位置１１２およびゲート端子接続位置１１
３には外部との接続のための電極板（図示せず）が接続
される。
【０００９】そして、底面金属基板１０９の端縁部を囲
むように樹脂ケースを配設し、その内部に熱硬化型エポ
キシ樹脂を封入することで１個の半導体装置モジュール
が完成する。
【００１０】
【発明が解決しようとする課題】以上説明したように、
従来はモジュールの定格電流容量に応じて複数の電力用
半導体素子を並列に配設していたが、以下のような問題
点を有していた。
【００１１】すなわち、第１の問題点は、モジュールの
定格電流に応じた底面金属基板、樹脂ケースおよび電極
板が必要であり、定格電流値の異なるモジュールとの部
品の共用が困難ということである。
【００１２】特に、ＩＧＢＴモジュールにはゲートおよ
びエミッタの接続端子が必要であり、また制御回路を内
蔵したＩＰＭ（Intelligent Power Module）では制御基
板のスペースが必要であるとともに、保護機能の関係か
らゲートおよびエミッタに加えてさらに多くの端子が必
要でありパッケージの共通化が困難である。
【００１３】なお、樹脂ケース（パッケージ）および各
種電極板の作成には、費用的に高額な金型が必要であ
り、また、モジュールの種類を増やすことは、モジュー
ルを供給する立場としては、管理が煩雑になり得策では
ない。
【００１４】第２の問題点は、定格電流値が大きくなる
と半導体素子数が増え、底面金属基板の面積を広くする
必要があることである。その結果、熱応力による歪みを
受けやすくなり、ハンダ付け部分のストレス増大に起因
する信頼性の低下などの問題が発生しやすくなる。
【００１５】第３の問題点は、並列に接続された複数の
半導体素子に電流を流すために、電極板には厚い金属板
を使用する必要があることである。上述したように各種
電極板は、絶縁基板１０３上に配設された各種配線パタ
ーンにハンダ付けにより接続するが、電極板が厚いと、
振動やヒートサイクルを受けた場合に、ハンダ付け部分
にストレスが加わりやすくなり、信頼性の低下などの問
題が発生しやすくなる。
【００１６】第４の問題点は、電極に流れる電流は測定
できるが、並列に接続された複数の半導体素子のそれぞ
れに流れる電流は測定できないことである。このため、
モジュールに定格電流を流した場合、電極間の電流バラ
ンスは確認できるが、各半導体素子間の電流バランスは
確認することはできない。
【００１７】第５の問題点は、モジュール内の１素子に
不具合が発生すると、モジュール全体を交換する必要が
生じ、また修理もできなということである。また、大容
量になればなるほどロスコストが多くなるが、モジュー
ルを作り込む前に１素子のみを使用状態と同様の条件下
でテストをしようとしても困難である。
【００１８】この発明は上記のような課題を解決するた
めになされたものであり、モジュール間で構成部品や樹
脂ケースが共通化され、定格電流値の増大に伴うストレ
ス等の不具合を防止し、各半導体素子個々の特性が測定
可能で、テストやメンテナンスが容易な電力用半導体装
置を提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明に係る請求項１記
載の電力用半導体装置は、金属基板と、前記金属基板を
覆うように配設される箱状の樹脂ケースと、所定の回路
パターンを有し、前記金属基板上に配設される絶縁基板
と、前記絶縁基板上に設けられた電力用半導体素子と、
それぞれの一方端が前記電力用半導体素子の２つの主電
極に電気的に接続され、それぞれの他方端が前記樹脂ケ
ースの上面から外部へ突出し、前記電力用半導体素子の
主電流が流れる１対の主電極板と、それぞれの一方端が
前記電力用半導体素子に電気的に接続され、それぞれの
他方端が前記樹脂ケースの上面から外部へ突出する前記
電力用半導体素子の駆動制御のための制御信号が入力さ
れる第１および第２の制御信号端子とを有した半導体装
置モジュールを複数個と、複数の前記半導体装置モジュ
ールの上部に渡って配設される制御基板と、を備え、前
記制御基板は、複数の前記半導体装置モジュールの、そ
れぞれの前記第１および第２の制御信号端子が直接に接
続される第１および第２の配線パターンと、前記第１お
よび第２の配線パターンを介して複数の前記第１および
第２の制御信号端子がそれぞれ共通に接続される第１お
よび第２の制御信号端子板とを主面上に有する。
【００２０】本発明に係る請求項２記載の電力用半導体
装置は、前記電力用半導体素子が、１個のＩＧＢＴ素子
を含み、前記第１および第２の制御信号端子は、前記Ｉ
ＧＢＴ素子のエミッタ電極およびゲート電極に電気的に
接続される。
【００２１】本発明に係る請求項３記載の電力用半導体
装置は、前記電力用半導体素子が、２個のＩＧＢＴ素子
を含み、前記第１および第２の制御信号端子は、前記Ｉ
ＧＢＴ素子のそれぞれに対して１対ずつ配設され、対に
なった前記第１および第２の制御信号端子は、それぞれ
対応する前記ＩＧＢＴ素子のエミッタ電極およびゲート
電極に電気的に接続される。
【００２２】本発明に係る請求項４記載の電力用半導体
装置は、前記所定の回路パターンが、前記電力用半導体
素子が搭載され、その一方の主電極が直接に接続される
第１の主回路パターンと、前記電力用半導体素子の他方
の主電極が電気的に接続される第２の主回路パターン
と、前記第１および第２の制御信号端子が接続される第
１および第２の信号回路パターンとを含み、前記１対の
主電極板は、前記第１および第２の主回路パターンにそ
れぞれ直接に接続され、前記第１および第２の制御信号
端子は、前記第１および第２の信号回路パターンに直接
に接続される。
【００２３】本発明に係る請求項５記載の電力用半導体
装置は、前記所定の回路パターンが、前記電力用半導体
素子が搭載され、その一方の主電極が直接に接続される
第１の主回路パターンと、前記電力用半導体素子の他方
の主電極が電気的に接続される第２の主回路パターンと
を含み、前記１対の主電極板は、前記第１および第２の
主回路パターンにそれぞれ直接に接続され、前記半導体
装置モジュールは、前記絶縁基板の前記第１および第２
の主回路パターン以外の部分に配設された中継絶縁基板
と、前記中継絶縁基板上に配設され、前記電力用半導体
素子の動作状態を検出する検出手段とをさらに備え、前
記第１および第２の制御信号端子は、前記中継絶縁基板
上に配設された第１および第２の中継絶縁基板上パター
ンに直接に接続される。
【００２４】本発明に係る請求項６記載の電力用半導体
装置は、前記電力用半導体素子がＩＧＢＴ素子を含み、
前記検出手段は、前記ＩＧＢＴ素子の電流センス電極か
らの出力を受ける電流センスパターンと、２つの出力端
が第１および第２のサーミスタパターンに接続されたサ
ーミスタ素子とを有し、前記半導体装置モジュールは、
一方端が前記電流センスパターンに直接に接続され、他
方端が前記樹脂ケースの上面から外部へ突出する電流セ
ンス端子と、それぞれの一方端が前記第１および第２の
サーミスタパターンに直接に接続され、それぞれの他方
端が前記樹脂ケースの上面から外部へ突出する第１およ
び第２のサーミスタ端子とをさらに備え、前記制御基板
は、前記電流センス端子、前記第１および第２のサーミ
スタ端子が直接に接続される第３ないし第５の配線パタ
ーンとをさらに備える。
【００２５】本発明に係る請求項７記載の電力用半導体
装置は、前記制御基板が、前記電力用半導体素子の駆動
制御のための前記制御信号を出力する駆動回路をその主
面上に備える。
【００２６】本発明に係る請求項８記載の電力用半導体
装置は、前記制御基板と複数の前記半導体装置モジュー
ルとの間に配設された前記制御基板と同一形状のシール
ド金属板をさらに備える。
【００２７】本発明に係る請求項９記載の電力用半導体
装置は、前記制御基板と前記シールド金属板との間に配
設された前記制御基板と同一形状の絶縁シートをさらに
備える。
【００２８】本発明に係る請求項１０記載の電力用半導
体装置は、前記半導体装置モジュールが、前記樹脂ケー
スの上面に前記制御基板を固定するネジ穴を有する。
【００２９】本発明に係る請求項１１記載の電力用半導
体装置は、前記金属基板が、前記樹脂ケースによって覆
われず、互いに反対方向に位置する２つの端部を有し、
複数の前記半導体装置モジュールの配列は、複数の前記
半導体装置モジュールのそれぞれの前記金属基板の２つ
の端部のうち、少なくとも一方側の上部に渡るように配
設された連結板によって連結接続される。
【００３０】本発明に係る請求項１２記載の電力用半導
体装置は、前記連結板が、複数の前記半導体装置モジュ
ールを連結接続した状態で、被取り付け部に取り付ける
ための貫通穴を有する。
【００３１】
【発明の実施の形態】＜Ａ．実施の形態１＞ ＜Ａ−１．半導体装置モジュールの構成＞本発明に係る
電力用半導体装置の実施の形態１として、図１に半導体
装置モジュール１００を示す。
【００３２】図１は半導体装置モジュール１００の内部
構成を示す平面図であり、図１において、矩形の底面金
属基板９上に絶縁基板３が配設され、絶縁基板３上には
エミッタパターン４、コレクタパターン５、ゲートパタ
ーン６、制御エミッタパターン８が互いに電気的に分離
されて配設されている。
【００３３】そして、コレクタパターン５上にはＩＧＢ
Ｔ素子１およびダイオード素子２が１個ずつ配設され、
ＩＧＢＴ素子１とエミッタパターン４との間、ＩＧＢＴ
素子１とゲートパターン６および制御エミッタパターン
８との間、ダイオード素子２とエミッタパターン４との
間は、複数の金属ワイヤー７によって電気的に接続され
ている。
【００３４】図２は半導体装置モジュール１００の内部
構成を示す斜視図であり、ゲートパターン６および制御
エミッタパターン８からは、ゲート端子１６および制御
エミッタ端子１８が垂直に延在している。なお、ゲート
端子１６および制御エミッタ端子１８の長さはさらに長
いが、図においては省略している。また、説明に無関係
な部分の金属ワイヤー７も省略している。
【００３５】図３は半導体装置モジュール１００を上面
側から見た外観形状を示す平面図であり、図２に示す内
部構成を樹脂ケース１０で覆った状態を示している。
【００３６】図３において、主エミッタ端子板１１およ
び主コレクタ端子板１２が、樹脂ケース１０の上面にお
いて外部に突出し、樹脂ケース１０の上面に並行になる
ように折り曲げて配設されている。
【００３７】なお、樹脂ケース１０内にはシリコーンゲ
ルおよびエポキシ樹脂等が充填されている。
【００３８】また、樹脂ケース１０には、後に説明する
制御基板２０をネジ止めする複数のナット１３が埋め込
まれている。
【００３９】また、底面金属基板９の長手方向両端部は
樹脂ケース１０で覆われず、そこには円形の貫通穴ＨＬ
と半円形の切欠部ＮＰが設けられている。
【００４０】図４は、図３に示す樹脂ケース１０で覆わ
れた半導体装置モジュール１００を、矢示Ａ方向の側面
側から見た外観形状を示す平面図である。図４に示すよ
うに、樹脂ケース１０は本体部ＢＤと、本体部ＢＤの上
面上に突出するように配設され、主エミッタ端子板１１
および主コレクタ端子板１２の取り出し部位となる突出
部ＤＰとを有した構成となっている。
【００４１】なお、ゲート端子１６および制御エミッタ
端子１８は、本体部ＢＤの上面から外部に突出する構成
となっているしている。
【００４２】ここで、図５にＩＧＢＴ素子１およびダイ
オード素子２の接続関係を示す。図５に示すようにダイ
オード素子２は、フリーホイールダイオードとして機能
するように、ＩＧＢＴ素子１に対して順電流が還流する
向きに並列に接続されている。
【００４３】なお、ＩＧＢＴ素子１のエミッタはエミッ
タパターン４を介して主エミッタ端子板１１に接続され
るとともに、制御エミッタパターン８を介して制御エミ
ッタ端子１８にも接続されている。
【００４４】制御エミッタ端子１８はＩＧＢＴ素子１の
駆動に際して使用され、制御エミッタ端子１８とゲート
端子１６との間にゲート−エミッタ間電圧（例えば１５
Ｖ程度）を印加することでＩＧＢＴ素子１を駆動するこ
とができる。
【００４５】次に、図６を用いて、主エミッタ端子板１
１および主コレクタ端子板１２の構成について説明す
る。
【００４６】図６に示すように、主エミッタ端子板１１
および主コレクタ端子板１２の平面視形状は略Ｌ字形状
であり、Ｌ字形状の底辺にあたる部分の端部が外部に突
出して外部端子となり、Ｌ字形状の長辺にあたる部分
に、上記底辺とは反対方向に延在する内部端子１１１お
よび１２１を有している。なお、内部端子１１１および
１２１は同方向に９０度折り曲げられた構成となってい
る。
【００４７】主エミッタ端子板１１および主コレクタ端
子板１２は、Ｌ字形状の長辺にあたる部分の主面どうし
が対向するように配設されるが、それぞれの外部端子部
分どうしが対面しないように、１８０度回転した位置関
係となるように配設されている。
【００４８】そして、主エミッタ端子板１１および主コ
レクタ端子板１２の対向する主面間には、両者を電気的
に絶縁する絶縁シートＩＳが挟まれ、さらに、主エミッ
タ端子板１１および主コレクタ端子板１２の互いに反対
方向を向く主面を覆うように絶縁シートＩＳがそれぞれ
配設され、主エミッタ端子板１１および主コレクタ端子
板１２を、その周囲の構成から電気的に絶縁する構成と
なっている。
【００４９】なお、各絶縁シートＩＳは、主エミッタ端
子板１１および主コレクタ端子板１２の各主面に接着さ
れている。
【００５０】図７に主エミッタ端子板１１および主コレ
クタ端子板１２の半導体装置モジュール１００中での配
設状態を示す。
【００５１】図７に示すように、絶縁基板３上のコレク
タパターン５に主コレクタ端子板１２の内部端子１２１
が接合され、エミッタパターン４に主エミッタ端子板１
１の内部端子１１１が接合されている。なお、両者の外
部端子部分は、これらが突出するように樹脂ケース１０
を被せた後、図３に示すように折り曲げられる。
【００５２】主エミッタ端子板１１および主コレクタ端
子板１２は、例えば銅板で構成され、３枚の絶縁シート
ＩＳで挟まれて１枚の板状となっているので、ラミネー
ト板と呼称されることもある。
【００５３】なお、ラミネート板を用いない構成として
も良い。図８（Ａ）、（Ｂ）にその構成例を示す。
【００５４】図８(Ａ)に示す主エミッタ端子板１１Ａお
よび主コレクタ端子板１２Ａは、矩形の細長形状の銅板
の長辺方向の両端部の一方が折り曲げられ、内部端子１
１１Ａおよび１２１Ａとなった構成を有している。
【００５５】なお、主エミッタ端子板１１Ａおよび主コ
レクタ端子板１２Ａを使用する場合、それぞれの外部端
子の位置関係は、主エミッタ端子板１１および主コレク
タ端子板１２を使用する場合とは入れ替わる。
【００５６】また、図８(Ｂ)に示す主エミッタ端子板１
１Ｂおよび主コレクタ端子板１２Ｂは、銅板の折り曲げ
られた部分１１１Ｂおよび１２１Ｂが絶縁基板３上に直
接配設され、主エミッタ端子板１１Ｂの表面がエミッタ
パターン４を兼用し、主コレクタ端子板１２Ｂの表面が
コレクタパターン５を兼用する構成となっている。
【００５７】このように、主電極板としてラミネート板
を使用しないことで、コスト低減、製作工程数の低減が
可能となる。
【００５８】＜Ａ−２．モジュールユニット＞半導体装
置モジュール１００は、１個のＩＧＢＴ素子１を有する
ので、半導体装置モジュール１００を複数個集め、電気
的に並列に接続して１ユニット（モジュールユニットと
呼称）を構成することで、並列に接続された複数のＩＧ
ＢＴ素子を有する１個の半導体装置モジュールと等価な
構成となる。以下、モジュールユニットの構成例につい
て図９〜図１４を用いて説明する。
【００５９】＜Ａ−２−１．第１の構成例＞図９に、複
数の半導体装置モジュール１００で構成されるモジュー
ルユニット１０００を上部側から見た構成を、図１０に
は図９における矢示Ｂ方向から見た構成を示す。
【００６０】図９に示すように、モジュールユニット１
０００は、４個の半導体装置モジュール１００（図３参
照）を、それぞれの主エミッタ端子板１１および主コレ
クタ端子板１２が一直線上に並ぶように密接して配列し
た第１および第２のモジュールアレイＭＡ１およびＭＡ
２を有している。
【００６１】第１および第２のモジュールアレイＭＡ１
およびＭＡ２は、１８０度回転した位置関係となるよう
に密接して並列に配設されている。
【００６２】そして図１０に示すように、第１および第
２のモジュールアレイＭＡ１およびＭＡ２を接合する部
分においては、底面金属基板９の一方の端部の上部に、
金属で構成される連結板であるユニット枠２２１が第１
および第２のモジュールアレイＭＡ１およびＭＡ２に跨
るように配設され、該ユニット枠２２１によって底面金
属基板９どうしを連結する構成となっている。
【００６３】ユニット枠２２１と各底面金属基板９との
接続は、例えば、各底面金属基板９の裏面に皿穴加工を
施し、対応するユニット枠２２１側にネジ穴を設け、皿
ネジにて両者を固定するようにすれば良い。
【００６４】また、各底面金属基板９の切欠部ＮＰ（図
３参照）が隣り合うことによって形成される貫通穴（図
示省略）と、当該貫通穴に対応するようにユニット枠２
２１に配設された貫通穴ＨＬ１とを重ね合わせ、両者を
貫通するようにネジを挿入して、放熱フィン（図示省
略）に設けたネジ穴に固定することでモジュールユニッ
ト１０００を放熱フィンに固定することができる。
【００６５】また、第１および第２のモジュールアレイ
ＭＡ１およびＭＡ２を構成する半導体装置モジュール１
００のそれぞれの底面金属基板９の他方の端部の上部に
は、それぞれユニット枠２２２（連結板）が配設され、
該ユニット枠２２２によって底面金属基板９どうしを連
結する構成となっている。なお、ユニット枠２２２と各
底面金属基板９との接続は、ユニット枠２２１と同様で
あり、放熱フィンとの固定もユニット枠２２１と同様で
ある。
【００６６】また、図９に示すように、第１および第２
のモジュールアレイＭＡ１およびＭＡ２を構成する半導
体装置モジュール１００の本体部ＢＤ（図３参照）の上
面全域を覆うように制御基板２０が配設されている。
【００６７】制御基板２０は絶縁材で構成され、その主
面表面にゲート配線パターン５６および制御エミッタ配
線パターン５８が配設されている。なお、図９において
はゲート配線パターン５６および制御エミッタ配線パタ
ーン５８が裏面に配設された構成を示しており、上部か
らは見えないが、便宜的にゲート配線パターン５６およ
び制御エミッタ配線パターン５８を示している。
【００６８】制御基板２０は本体部ＢＤの上面上だけで
なく、ユニット枠２２１の上部を跨ぐように構成され、
ユニット枠２２１の貫通穴ＨＬ１の上部および半導体装
置モジュール１００の突出部ＤＰに対応する部分が開口
部となった構成を有している。
【００６９】また、半導体装置モジュール１００の本体
部ＢＤの上面から垂直に突出するゲート端子１６および
制御エミッタ端子１８および（図３参照）に対応する部
分には貫通穴ＨＬ２およびＨＬ３が設けられ、当該貫通
穴ＨＬ２およびＨＬ３にゲート端子１６および制御エミ
ッタ端子１８が挿入される構成となっている。
【００７０】ここで、図９における領域Ｘの断面構成を
示す図１１を用いて、制御基板２０の構成について説明
する。
【００７１】図１１に示すように、半導体装置モジュー
ル１００から垂直に突出する制御エミッタ端子１８は制
御基板２０の貫通穴ＨＬ３に挿入されハンダＳＤにより
固定されている。制御エミッタ配線パターン５８は制御
基板２０の下面側（半導体装置モジュール１００側）か
ら貫通穴ＨＬ３の内および制御基板２０の上面側（半導
体装置モジュール１００とは反対側）にかけて配設され
ており、ハンダＳＤにより制御エミッタ端子１８と制御
エミッタ配線パターン５８が電気的に接続されることに
なる。
【００７２】なお、図１１においては制御エミッタ配線
パターン５８は制御基板２０の下面側に配設されている
が、制御基板２０の上面側に配設されていても良い。
【００７３】また、ゲート端子１６は貫通穴ＨＬ２に挿
入されるが、貫通穴ＨＬ２にはゲート配線パターン５６
が係合していることは言うまでもない。
【００７４】また、ゲート配線パターン５６は制御基板
２０の下面側、上面側のどちらに配設しても良く、ま
た、制御エミッタ配線パターン５８およびゲート配線パ
ターン５６が同じ主面側に配設されずとも良い。
【００７５】なお、制御エミッタ配線パターン５８およ
びゲート配線パターン５６のパターン形状は特に限定さ
れるものではなく、両者が混線しないように配設できる
のであればどのような形状であっても良い。
【００７６】そして、制御基板２０のそれぞれ複数の貫
通穴ＨＬ２およびＨＬ３に係合するゲート配線パターン
５６および制御エミッタ配線パターン５８は、制御基板
２０上に配設されたゲート端子板２３および制御エミッ
タ端子板２４に共通に接続され、ゲート端子板２３およ
び制御エミッタ端子板２４を介して外部の駆動装置に電
気的に接続され、ＩＧＢＴの駆動信号を受ける構成とな
っている。
【００７７】なお、全てのゲート配線パターン５６およ
び制御エミッタ配線パターン５８は、ゲート端子板２３
および制御エミッタ端子板２４に共通に接続されるの
で、全ての半導体装置モジュール１００のＩＧＢＴ素子
は電気的に並列に接続され、モジュールユニット１００
０は８個のＩＧＢＴ素子が並列に接続された構成とな
る。
【００７８】なお、制御基板２０の半導体装置モジュー
ル１００の本体部ＢＤの上面に埋め込まれた複数のナッ
ト１３（図３参照）に対応する部分には貫通穴（図示省
略）が設けられ、当該貫通穴を通してネジ２５により制
御基板２０が第１および第２のモジュールアレイＭＡ１
およびＭＡ２に固定される。このような構成にすること
で、貫通穴ＨＬ２およびＨＬ３にゲート端子１６および
制御エミッタ端子１８が挿入された場合に、ゲート端子
１６および制御エミッタ端子１８に制御基板２０の荷重
がかかることを防止できる。
【００７９】＜Ａ−２−２．第２の構成例＞図１２に、
複数の半導体装置モジュール１００で構成されるモジュ
ールユニット２０００を上部側から見た構成を、図１３
には図１２における矢示Ｃ方向から見た構成を示す。
【００８０】図１２に示すように、モジュールユニット
２０００は、４個の半導体装置モジュール１００（図３
参照）を、それぞれの主エミッタ端子板１１および主コ
レクタ端子板１２が一直線上に並ぶように密接して配列
した第１および第２のモジュールアレイＭＡ１およびＭ
Ａ２を有している。
【００８１】第１および第２のモジュールアレイＭＡ１
およびＭＡ２は、並行移動した位置関係となるように密
接して並列に配設されている。
【００８２】そして、図１２に示すように、第１および
第２のモジュールアレイＭＡ１およびＭＡ２の半導体装
置モジュール１００の本体部ＢＤ（図３参照）の上面上
には、互いに独立した制御基板２０Ａが配設されてい
る。
【００８３】制御基板２０Ａの平面視形状はＬ字形であ
り、Ｌ字形状の底辺にあたる部分にゲート端子板２３お
よび制御エミッタ端子板２４が配設され、Ｌ字形状の長
辺にあたる部分に、各半導体装置モジュール１００のゲ
ート端子１６および制御エミッタ端子１８を挿入する複
数の貫通穴ＨＬ２およびＨＬ３が設けられている。
【００８４】その他、図９を用いて説明したモジュール
ユニット１０００と同一の構成については同一の符号を
付し、重複する説明は省略する。
【００８５】モジュールユニット１０００と異なるの
は、第１および第２のモジュールアレイＭＡ１およびＭ
Ａ２で、それぞれ独立した２枚の制御基板２０Ａを用い
ている点であり、第１および第２のモジュールアレイＭ
Ａ１およびＭＡ２は独立して動作させることが可能であ
る。
【００８６】すなわち、第１および第２のモジュールア
レイＭＡ１およびＭＡ２は、それぞれ４個のＩＧＢＴ素
子が並列に接続された独立したモジュールユニットとし
て動作させることができる。
【００８７】なお、例えば、第１および第２のモジュー
ルアレイＭＡ１およびＭＡ２の主エミッタ端子板１１ど
うし、および主コレクタ端子板１２どうしを電気的に接
続し、２枚の制御基板２０Ａのそれぞれのゲート端子板
２３および制御エミッタ端子板２４を共通化すれば、モ
ジュールユニット１０００と同様に８個のＩＧＢＴ素子
が並列に接続された構成にもできる。
【００８８】なお、モジュールユニット２０００では、
第１および第２のモジュールアレイＭＡ１およびＭＡ２
で、それぞれ独立した２枚の制御基板２０Ａを用いる構
成を示したが、図１４に示すように構造的には一体化し
た制御基板２０Ｂを用いるようにしても良い。
【００８９】すなわち、図１４に示す制御基板２０Ｂ
は、図１２に示した第１モジュールアレイＭＡ１側の制
御基板２０Ａに相当する部分のＬ字形状の底辺にあたる
部分と、第２モジュールアレイＭＡ２側の制御基板２０
Ａに相当する部分のＬ字形状の底辺にあたる部分とを構
造的に一体化したものであるが、ゲート端子板２３およ
び制御エミッタ端子板２４は、第１モジュールアレイＭ
Ａ１側および第２モジュールアレイＭＡ２側のそれぞれ
に配設され、第１モジュールアレイＭＡ１側と第２モジ
ュールアレイＭＡ２側とで、ゲート配線パターン５６お
よび制御エミッタ配線パターン５８は独立している。
【００９０】＜Ａ−３．作用効果＞以上説明したよう
に、本発明に係る半導体装置モジュール１００において
は、ＩＧＢＴ素子１およびダイオード素子２を１個ずつ
有する構成であり、底面金属基板９の面積を小さくする
ことができるので、熱応力による歪みを受けにくく、ハ
ンダ付け部分のストレス増大に起因する信頼性の低下な
どの問題の発生を防止できる。
【００９１】また、電流容量が小さいので、主エミッタ
端子板１１および主コレクタ端子板１２の厚みを薄くす
ることができ、絶縁基板３上のエミッタパターン４およ
びコレクタパターン５との接続において接合部にストレ
スが加わることが抑制され、信頼性の低下などの問題の
発生を防止できる。
【００９２】また、絶縁基板３も小さくできるので、コ
スト低減が可能となる。
【００９３】そして、定格電流容量を大きくするには半
導体装置モジュール１００を複数個集め、電気的に並列
に接続してモジュールユニットを構成すれば、並列に接
続された複数のＩＧＢＴ素子を有する１個の半導体装置
モジュールと等価な構成にできる。
【００９４】従って、あらゆる電流容量に対応したＩＧ
ＢＴモジュールユニットを容易に得ることができる。
【００９５】すなわち、モジュールユニット１０００を
例に採れば、電流容量を大きくするには半導体装置モジ
ュール１００の個数を増やし、それに合わせて大型化し
た制御基板２０、ユニット枠２２１および２２２を準備
すれば良いのでコスト低減が可能となる。
【００９６】ここで、制御基板２０においては、ゲート
配線パターン５６および制御エミッタ配線パターン５８
を通じて、各半導体装置モジュール１００のゲート端子
１６および制御エミッタ端子１８を共通化できるので、
複数の半導体装置モジュール１００で構成されるモジュ
ールユニット１０００の駆動制御には不可欠の構成であ
る。
【００９７】また、半導体装置モジュール１００の使用
個数が増えれば、量産効果によりさらなるコスト低減が
可能となる。
【００９８】例えば、従来、８００アンペアのＩＧＢＴ
モジュールを１００台製造していたのに対し、本発明に
よれば１００アンペアのＩＧＢＴモジュールを８００台
製造することになる。
【００９９】また、工場出荷試験時およびユーザー使用
時に過電流等により素子が破壊した場合でも、半導体装
置モジュール１００単位での交換が可能であるので、１
つの素子の故障により装置全体が不良品になるという事
態を回避でき、ロスコスト（廃却によるロス）を低減で
きる。
【０１００】また、半導体装置モジュール１００の主端
子間に流れる電流を測定することにより、ＩＧＢＴ素子
１個ずつについての電流バランスを確認することがで
き、特性にバラつきを有する半導体装置モジュール１０
０を除外することで、特性の揃ったＩＧＢＴモジュール
ユニットを得ることができる。
【０１０１】また、モジュールユニット２０００のよう
に、モジュールアレイごとにそれぞれ独立した制御基板
を用いることで、電流容量だけでなく、異なるアーム数
を有する回路など、回路構成の多種多様なバリエーショ
ンに対応することが可能となる。
【０１０２】なお、制御基板２０および２０Ａ上に半導
体装置モジュール１００の並列駆動に関して必要なゲー
トバランス抵抗や、ゲート電圧保護用ツェナーダイオー
ド等の電気部品を搭載することもでき、これらの電気部
品を外部に配設する場合に比べて、占有面積を低減でき
る。
【０１０３】＜Ｂ．実施の形態２＞ ＜Ｂ−１．半導体装置モジュールの構成＞本発明に係る
半導体装置の実施の形態２として、図１５に半導体装置
モジュール２００を示す。
【０１０４】図１５は半導体装置モジュール２００の内
部構成を示す斜視図であり、ＩＧＢＴ素子１は、中継絶
縁基板３１上に配設されたゲート抵抗３６の一方端が電
気的に接続されるゲート抵抗パターン２６１、制御エミ
ッタパターン２８（中継絶縁基板上パターン）および電
流センスパターン２９に金属ワイヤー７によって電気的
に接続されている。
【０１０５】そして、制御エミッタパターン２８および
電流センスパターン２９からは、制御エミッタ端子１８
および電流センス端子１９が垂直に延在し、ゲート抵抗
３６の他方端が電気的に接続されるゲート抵抗パターン
２６２（中継絶縁基板上パターン）からはゲート端子１
６が垂直に延在している。
【０１０６】なお、中継絶縁基板３１上にはサーミスタ
３５が配設されており、サーミスタ３５の２つの端子に
電気的に接続されるサーミスタパターン２５１および２
５２からはサーミスタ端子１５１および１５２が垂直に
延在している。
【０１０７】その他、図２に示した半導体装置モジュー
ル１００の内部構成と同一の構成については同一の符号
を付し、重複する説明は省略する。
【０１０８】図１６に半導体装置モジュール２００の回
路構成を示す。図１６に示すように、中継絶縁基板３１
上にはゲート抵抗３６およびサーミスタ３５が配設され
ている。ここで、電流センスパターン２９はＩＧＢＴ素
子１の電流センス電極に接続されるが、電流センス電極
とは主エミッタ電極１１に流れる電流の数千分の１の電
流（センス電流）が流れるように形成された電極であ
り、センス電流を検出することで、ＩＧＢＴ素子１の過
電流保護および短絡保護が可能となる。
【０１０９】また、サーミスタ３５により半導体装置モ
ジュール２００内の温度検出が可能になるので、モジュ
ールの過熱保護が可能となる。なお、サーミスタ３５の
代わりに温度検出のための集積回路を使用することもで
きる。
【０１１０】なお、半導体装置モジュール２００におい
ては、ゲート端子１６および制御エミッタ端子１８の他
に、電流センス端子１９、サーミスタ端子１５１および
１５２を有し、これらは樹脂ケース１０の外部に突出す
るので、樹脂ケース１０にはこれらに対応した部分に貫
通穴が必要となる。しかし、半導体装置モジュール１０
０および２００において、ゲート端子１６および制御エ
ミッタ端子１８の配設位置や配設間隔を同じにし、樹脂
ケース１０に、ゲート端子１６および制御エミッタ端子
１８のための貫通穴ＨＬ２およびＨＬ３とともに、電流
センス端子１９、サーミスタ端子１５１および１５２に
対応した貫通穴を予め配設しておけば、半導体装置モジ
ュール１００および２００において樹脂ケース１０を共
用できる。
【０１１１】＜Ｂ−２．モジュールユニット＞図１７
に、複数の半導体装置モジュール１００と１個の半導体
装置モジュール２００で構成されるモジュールユニット
３０００を上部側から見た構成を、図１８には図１７に
おける矢示Ｄ方向から見た構成を示す。
【０１１２】図１７に示すように、モジュールユニット
３０００は、３個の半導体装置モジュール１００と１個
の半導体装置モジュール２００を配列した第１のモジュ
ールアレイＭＡ１１と、４個の半導体装置モジュール１
００を配列した第２のモジュールアレイＭＡ１２とを有
している。
【０１１３】なお、第１および第２のモジュールアレイ
ＭＡ１１およびＭＡ１２は、それぞれの主エミッタ端子
板１１および主コレクタ端子板１２が一直線上に並ぶよ
うに密接して配列されており、第１および第２のモジュ
ールアレイＭＡ１１およびＭＡ１２は、１８０度回転し
た位置関係となるように密接して並列に配設されてい
る。
【０１１４】図１７に示すように、第１のモジュールア
レイＭＡ１１の半導体装置モジュール１００および２０
０の本体部ＢＤ（図３参照）の上面上、第２のモジュー
ルアレイＭＡ１２の本体部ＢＤの上面上には、制御基板
２１が配設されている。
【０１１５】より正確に言えば、制御基板２１は略Ｃ字
形状をなし、Ｃ字形状の２つの腕にあたる部分が、第１
および第２のモジュールアレイＭＡ１１およびＭＡ１２
上において制御基板腕部２１１および２１２として配設
されている。
【０１１６】そして、制御基板腕部２１１には、半導体
装置モジュール１００および２００のゲート端子１６お
よび制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ
２およびＨＬ３に加えて、半導体装置モジュール２００
の電流センス端子１９、サーミスタ端子１５１および１
５２を挿入する貫通穴ＨＬ４、ＨＬ５およびＨＬ６が配
設されている。なお、貫通穴ＨＬ２およびＨＬ３にはゲ
ート配線パターン５６および制御エミッタ配線パターン
５８が係合し、貫通穴ＨＬ４、ＨＬ５およびＨＬ６には
電流センス配線パターン５９、サーミスタ配線パターン
５５１および５５２が係合する。
【０１１７】なお、図１７においては各種配線パターン
が裏面に配設された構成を示しており、上部からは見え
ないが、便宜的に各種配線パターンを示している。
【０１１８】また、制御基板腕部２１２には、半導体装
置モジュール１００のゲート端子１６および制御エミッ
タ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３
が配設されている。
【０１１９】そして、制御基板２１のＣ字形状の胴体部
をなす部分は、第１および第２のモジュールアレイＭＡ
１１およびＭＡ１２の上部から外れて位置し、当該部分
を制御基板胴体部２１３と呼称する。
【０１２０】制御基板胴体部２１３には、駆動回路や保
護回路などが形成された回路部４１が配設され、また、
ゲート配線パターン５６および制御エミッタ配線パター
ン５８が共通に接続されるゲート端子板２３および制御
エミッタ端子板２４、電流センス配線パターン５９、サ
ーミスタ配線パターン５５１および５５２に接続される
電流センス端子板３９およびサーミスタ端子板３５１お
よび３５２が配列された端子台４２が配設されている。
【０１２１】回路部４１に配設される駆動回路は、８個
のＩＧＢＴ素子のオン／オフ動作を並列して行う回路で
あり、保護回路は、半導体装置モジュール２００の電流
センス端子１９およびサーミスタ端子１５１および１５
２の出力を受けて半導体装置モジュール１００および２
００の過電流保護および過熱保護を行う回路である。
【０１２２】また、図１７に示すように、第１および第
２のモジュールアレイＭＡ１１およびＭＡ１２を接合す
るユニット枠２３は略Ｅ字形状をなし、Ｅ字形状の中央
の腕にあたる部分が、第１および第２のモジュールアレ
イＭＡ１１およびＭＡ１２を接合する部分の上部におい
てユニット枠腕部２３１として配設されている。
【０１２３】図１８に示すように、ユニット枠腕部２３
１は、半導体装置モジュール１００および２００の底面
金属基板９の一方の端部の上部に、第１および第２のモ
ジュールアレイＭＡ１およびＭＡ２に跨るように配設さ
れ、該ユニット枠腕部２３１によって底面金属基板９ど
うしを連結する構成となっている。
【０１２４】また、Ｅ字形状のユニット枠２３の両端の
２つの腕にあたる部分が、底面金属基板９の他方の端部
の上部に、それぞれユニット枠腕部２３２として配設さ
れ、該ユニット枠腕部２３２によって底面金属基板９ど
うしを連結する構成となっている。
【０１２５】そして、Ｅ字形状のユニット枠２３の胴体
部をなす部分はユニット枠胴体部２３３と呼称され、制
御基板胴体部２１３に対応する位置に配設されている。
【０１２６】ユニット枠胴体部２３３は制御基板胴体部
２１３をスペーサ５１を介して支えるために配設されて
いる。スペーサ５１は少なくともユニット枠胴体部２３
３側で固定されている。
【０１２７】その他、図９を用いて説明したモジュール
ユニット１０００と同一の構成については同一の符号を
付し、重複する説明は省略する。
【０１２８】＜Ｂ−３．作用効果＞以上説明したよう
に、半導体装置モジュール２００においては、図１を用
いて説明した半導体装置モジュール１００の基本構成を
変えることなく、中継絶縁基板３１を付加するだけで、
付加機能（電流センス、温度センス）を有した半導体装
置モジュールを得ることができ、また絶縁基板の共用化
を図ることができる。
【０１２９】従って、半導体装置モジュール１００と同
様の作用効果に加え、サーミスタ３５およびＩＧＢＴ素
子１のセンス電流を検出する構成を内部に有しているの
で、ＩＧＢＴ素子１の過電流保護、短絡保護および過熱
保護が可能となる。
【０１３０】また、モジュールユニット３０００を例に
採れば、制御基板２１上に駆動回路や保護回路などが形
成された回路部４１を有しているので、ＩＧＢＴ素子１
の駆動および制御がモジュールユニット３０００だけで
可能となる。
【０１３１】また、半導体装置モジュール２００を組み
込み、センス電流や内部温度をモニタすることで、モジ
ュールユニット３０００に含まれる８個のＩＧＢＴ素子
１の何れかに不具合が生じた場合に、保護回路を動作さ
せてＩＧＢＴ素子１の過電流保護、短絡保護を行うこと
ができる。また、保護回路を動作とともにエラー信号を
外部に送信することもできる。
【０１３２】また、制御基板２１上に絶縁トランスおよ
び光データリンクを搭載することで、モジュールユニッ
ト３０００を高電位部に配設した場合でも、低電位部か
らの制御が可能となり、アイソレーション機能を有した
モジュールユニットにすることができる。
【０１３３】なお、上述のように、駆動回路や保護回路
を有したモジュールユニットをＩＰＭユニットと称す
る。
【０１３４】＜Ｂ−４．変形例＞モジュールユニット３
０００においては、半導体装置モジュール１００および
２００の近傍に駆動回路や保護回路を有するので、半導
体装置モジュール１００および２００内のＩＧＢＴ素子
１のスイッチング動作に際して発生するスイッチングノ
イズが駆動回路や保護回路に影響を及ぼす可能性があ
る。
【０１３５】そこで、制御基板２１と半導体装置モジュ
ール１００および２００との間にシールド板を配設する
ことでスイッチングノイズの影響を低減することができ
る。
【０１３６】図１９は、シールド板６１を配設するため
の構成を示す図であり、制御基板２１の下面側（半導体
装置モジュール１００側）に、まず制御基板２１と同等
の形状を有する絶縁シート６２を配設し、絶縁シート６
２を間に介して、金属板で構成される制御基板２１と同
等の形状を有するシールド板６１を配設する。
【０１３７】絶縁シート６２は制御基板２１の下面に各
種配線パターンが配設されている場合に、シールド板６
１が各種配線パターンに接触して配線パターン間の短絡
を防止するために設けられている。
【０１３８】なお、シールド板６１および絶縁シート６
２には、制御基板２１における貫通穴ＨＬ７に対応する
部分に貫通穴ＨＬ７１およびＨＬ７２が配設されてお
り、これらの貫通穴を通してネジ２５（図１７参照）に
より第１および第２のモジュールアレイＭＡ１１および
ＭＡ１２に固定される。
【０１３９】図２０に、図１７に示す領域Ｙに相当する
部分の断面図を示す。図２０に示すように、制御基板２
１、シールド板６１および絶縁シート６２がネジ２５に
より固定されている。
【０１４０】図２０に示すように、ゲート端子１６は、
シールド板６１および絶縁シート６２に接触しないよう
に、両者に配設された開口部を通って制御基板２１に達
している。これは他の端子においても同様である。
【０１４１】なお、シールド板６１はスペーサ５２の上
に載置されており、シールド板６１の半導体装置モジュ
ール１００および２００上での高さ方向の位置が保持さ
れている。スペーサ５２内は空洞であり、ネジ２５はス
ペーサ５２内を通って半導体装置モジュール１００およ
び２００の本体部ＢＤの上面埋め込まれた複数のナット
１３（図３参照）に固定されている。
【０１４２】＜Ｃ．実施の形態３＞ ＜Ｃ−１．半導体装置モジュールの構成＞本発明に係る
半導体装置の実施の形態３として、図２１に半導体装置
モジュール３００を示す。
【０１４３】図２１は半導体装置モジュール３００の内
部構成を示す平面図であり、図２１において、矩形の底
面金属基板９Ａ上に絶縁基板３Ａが配設され、絶縁基板
３Ａ上にはエミッタパターン４Ａ、コレクタパターン５
Ａ、２つのゲートパターン６Ａ、２つの制御エミッタパ
ターン８Ａが互いに電気的に分離されて配設されてい
る。
【０１４４】そして、コレクタパターン５Ａ上にはＩＧ
ＢＴ素子１およびダイオード素子２が２個ずつ配設さ
れ、ＩＧＢＴ素子１とエミッタパターン４との間、ＩＧ
ＢＴ素子１とゲートパターン６および制御エミッタパタ
ーン８との間、ダイオード素子２とエミッタパターン４
との間は、複数の金属ワイヤー７によって電気的に接続
されている。
【０１４５】そして、２つのＩＧＢＴ素子１は、それぞ
れ異なるゲートパターン６および制御エミッタパターン
８に電気的に接続され、それぞれのゲートパターン６お
よび制御エミッタパターン８からは、ゲート端子１６お
よび制御エミッタ端子１８が垂直に延在していること
は、図２に示した半導体装置モジュール１００と同じで
ある。
【０１４６】図２２は半導体装置モジュール３００を上
面側から見た外観形状を示す平面図であり、図２１に示
す内部構成を樹脂ケース１０Ａで覆った状態を示してい
る。
【０１４７】図２２において、主エミッタ端子板１１お
よび主コレクタ端子板１２が、樹脂ケース１０Ａの上面
において外部に突出し、樹脂ケース１０の上面に並行に
なるように折り曲げて配設されている。
【０１４８】その他、図３に示した半導体装置モジュー
ル１００と同一の構成については同一の符号を付し、重
複する説明は省略する。
【０１４９】＜Ｃ−２．作用効果＞以上説明したよう
に、半導体装置モジュール３００はＩＧＢＴ素子１およ
びダイオード素子２を２個ずつ有しており、各素子は電
気的に並列に接続されているが、２つのＩＧＢＴ素子１
は、それぞれ異なるゲートパターン６および制御エミッ
タパターン８に電気的に接続され、それぞれのゲートパ
ターン６および制御エミッタパターン８からは、ゲート
端子１６および制御エミッタ端子１８が延在しているの
で、２つのＩＧＢＴ素子１を別々に駆動することができ
る。
【０１５０】そのため各ＩＧＢＴ素子の閾値電圧（Ｖｔ
ｈ）および飽和電圧（Ｖｓａｔ）を測定でき、並列動作
させた場合の分流比を予め把握した上で使用することが
できる。
【０１５１】また、実施の形態１および２において説明
した半導体装置モジュール１００および２００に比べ
て、電流容量を２倍にできるが、モジュールの短手方向
の幅は２倍以下にすることができる。
【０１５２】＜Ｄ．実施の形態４＞ ＜Ｄ−１．半導体装置モジュールの構成＞本発明に係る
半導体装置の実施の形態４として、図２３に半導体装置
モジュール４００を示す。
【０１５３】図２３は半導体装置モジュール４００の内
部構成を示す平面図であり、図２３において、矩形の底
面金属基板９上に絶縁基板３が配設され、絶縁基板３上
にはアノードパターン７４、カソードパターン７５、ゲ
ートパターン６、制御エミッタパターン８が互いに電気
的に分離されて配設されている。
【０１５４】そして、カソードパターン７５上にはダイ
オード素子２が２個配設され、ダイオード素子２とアノ
ードパターン７４との間は複数の金属ワイヤー７によっ
て電気的に接続されている。
【０１５５】なお、アノードパターン７４およびカソー
ドパターン７５は、図１に示す半導体装置モジュール１
００のエミッタパターン４およびコレクタパターン５と
同じものであり、半導体装置モジュール１００の絶縁基
板３を兼用できる。
【０１５６】また、ゲートパターン６および制御エミッ
タパターン８は使用しないが、半導体装置モジュール１
００の絶縁基板３を兼用しているので、絶縁基板３上に
存在している。
【０１５７】なお、半導体装置モジュール４００の外観
形状は、図３および図４に示す半導体装置モジュール１
００と基本的には同じであるので図示は省略するが、樹
脂ケース１０の上面においてゲート端子１６および制御
エミッタ端子１８は存在せず、また、主エミッタ端子板
１１および主コレクタ端子板１２はアノード端子板およ
びカソード端子板となる。
【０１５８】＜Ｄ−２．作用効果＞以上説明したよう
に、半導体装置モジュール４００は２個のダイオード素
子を有するだけであるが、モジュールユニット１０００
〜３０００と同様に、複数の半導体装置モジュール４０
０を用いてモジュールユニットを構成することで、あら
ゆる電流容量に応じたダイオードモジュールユニットを
得ることができる。
【０１５９】また、絶縁基板３は半導体装置モジュール
１００と兼用できるので、コストを低減したモジュール
を得ることができる。
【０１６０】
【発明の効果】本発明に係る請求項１記載の電力用半導
体装置によれば、半導体装置モジュールを複数集めて１
つの半導体装置を構成するので、電流容量を増減するに
は半導体装置モジュールを増減すれば良く、あらゆる電
流容量に対応した半導体装置を低コストで得ることがで
きる。また、電力用半導体素子に不具合が生じた場合、
半導体装置モジュールを効果することで対応でき、メン
テナンスが容易となる。また、制御基板において複数の
第１および第２の制御信号端子が直接に第１および第２
の配線パターンに接続され、第１および第２の配線パタ
ーンを介して複数の第１および第２の制御信号端子が第
１および第２の制御信号端子板に共通に接続されるの
で、複数の半導体装置モジュールに含まれる電力用半導
体素子を共通に駆動制御するには、第１および第２の制
御信号端子板に制御信号を入力すれば良く、複数の第１
および第２の制御信号端子を個々に接続する手間が省け
る。
【０１６１】本発明に係る請求項２記載の電力用半導体
装置によれば、半導体装置モジュールが電力用半導体素
子として１個のＩＧＢＴ素子を含んで構成されるので、
半導体装置モジュール１個あたりの定格電流容量は小さ
く、また、金属基板の面積を小さくすることができるの
で、熱応力による歪みを受けにくく、ハンダ付け部分の
ストレス増大に起因する信頼性の低下などの問題の発生
を防止できる。また、電流容量が小さいので、１対の主
電極板の厚みを薄くすることができ、絶縁基板上の回路
パターンとの接続において接合部にストレスが加わるこ
とが抑制され、信頼性の低下などの問題の発生を防止で
きる。また、絶縁基板も小さくできるので、コスト低減
が可能となる。
【０１６２】本発明に係る請求項３記載の電力用半導体
装置によれば、半導体装置モジュールが電力用半導体素
子として２個のＩＧＢＴ素子を含んで構成され、第１お
よび第２の制御信号端子が、ＩＧＢＴ素子のそれぞれに
対して１対ずつ配設されるので、２つのＩＧＢＴ素子を
別々に駆動することができる。そのため各ＩＧＢＴ素子
の閾値電圧および飽和電圧を測定でき、並列動作させた
場合の分流比を予め把握した上で使用することができ
る。
【０１６３】本発明に係る請求項４記載の電力用半導体
装置によれば、絶縁基板上に比較的簡単な回路パターン
を配設するだけで電力用半導体素子を搭載することがで
き、コスト的に安価な半導体装置モジュールを得ること
ができる。
【０１６４】本発明に係る請求項５記載の電力用半導体
装置によれば、中継絶縁基板には第１および第２の制御
信号端子を接続するための第１および第２の中継絶縁基
板上パターンを備えるので、検出手段を備えない場合の
半導体装置モジュールの絶縁基板では第１および第２の
制御信号端子が接続される部分に中継絶縁基板を搭載す
ることで、検出手段を備えた半導体装置モジュールを容
易に得ることができ、絶縁基板を共用化して、コストを
削減することができる。
【０１６５】本発明に係る請求項６記載の電力用半導体
装置によれば、検出手段が、ＩＧＢＴ素子の電流センス
電極からの出力を受ける電流センスパターンと、サーミ
スタ素子とを有しているので、ＩＧＢＴ素子の過電流保
護、短絡保護および過熱保護が可能となる。また、制御
基板が電流センス端子、第１および第２のサーミスタ端
子が直接に接続される第３ないし第５の配線パターンを
さらに備えるので、電流センス端子、第１および第２の
サーミスタ端子への配線作業の手間が省ける。
【０１６６】本発明に係る請求項７記載の電力用半導体
装置によれば、制御基板が、電力用半導体素子の駆動制
御のための駆動回路を備えるので、駆動回路を外部に設
ける場合に比べて占有面積を低減できる。
【０１６７】本発明に係る請求項８記載の電力用半導体
装置によれば、制御基板と複数の半導体装置モジュール
との間にシールド金属板を備えるので、電力用半導体素
子がスイッチング素子である場合に、スイッチング動作
に際して発生するスイッチングノイズが駆動回路等に影
響を及ぼす可能性を低減できる。
【０１６８】本発明に係る請求項９記載の電力用半導体
装置によれば、制御基板とシールド金属板との間に絶縁
シートを備えるので、制御基板の下面に何れかの配線パ
ターンが配設されている場合に、シールド金属板が接触
して配線パターン間の短絡を防止することができる。
【０１６９】本発明に係る請求項１０記載の電力用半導
体装置によれば、樹脂ケースに制御基板を固定すること
ができるので、第１および第２の制御信号端子を第１お
よび第２の配線パターンに接続しても、第１および第２
の制御信号端子に制御基板の荷重等が作用することを防
止できる。
【０１７０】本発明に係る請求項１１記載の電力用半導
体装置によれば、複数の半導体装置モジュールの配列
を、金属基板の２つの端部のうち、少なくとも一方側の
上部に渡るように配設された連結板によって連結接続す
るので、半導体装置モジュールの個数を増加した場合で
も、連結板を変更することで容易に対応できるので、コ
スト増加を抑制できる。
【０１７１】本発明に係る請求項１２記載の電力用半導
体装置によれば、複数の半導体装置モジュールを連結接
続した状態で取り付けできるので、被取り付け部への取
り付け作業が容易となる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置モジ
ュールの内部構成を示す平面図である。
【図２】 本発明に係る実施の形態１の半導体装置モジ
ュールの内部構成を示す斜視図である。
【図３】 本発明に係る実施の形態１の半導体装置モジ
ュールの上面外観図である。
【図４】 本発明に係る実施の形態１の半導体装置モジ
ュールの側面外観図である。
【図５】 ＩＧＢＴ素子およびダイオード素子の接続関
係を示す図である。
【図６】 主端子板の構成を示す斜視図である。
【図７】 主端子板の取り付け状態を示す斜視図であ
る。
【図８】 主端子板の他の構成を示す斜視図である。
【図９】 本発明に係る実施の形態１のモジュールユニ
ットの上面外観図である。
【図１０】 本発明に係る実施の形態１のモジュールユ
ニットの側面外観図である。
【図１１】 制御基板の断面構成を示す図である。
【図１２】 本発明に係る実施の形態１のモジュールユ
ニットの上面外観図である。
【図１３】 本発明に係る実施の形態１のモジュールユ
ニットの側面外観図である。
【図１４】 本発明に係る実施の形態１のモジュールユ
ニットの上面外観図である。
【図１５】 本発明に係る実施の形態２の半導体装置モ
ジュールの内部構成を示す斜視図である。
【図１６】 本発明に係る実施の形態２の半導体装置モ
ジュールの回路構成を示す図である。
【図１７】 本発明に係る実施の形態２のモジュールユ
ニットの上面外観図である。
【図１８】 本発明に係る実施の形態２のモジュールユ
ニットの側面外観図である。
【図１９】 制御基板にシールド板を備えた構成を示す
斜視図である。
【図２０】 制御基板にシールド板を備えた構成を示す
部分断面図である。
【図２１】 本発明に係る実施の形態３の半導体装置モ
ジュールの内部構成を示す平面図である。
【図２２】 本発明に係る実施の形態３の半導体装置モ
ジュールの上面外観図である。
【図２３】 本発明に係る実施の形態４の半導体装置モ
ジュールの内部構成を示す平面図である。
【図２４】 従来の半導体装置モジュールの内部構成を
示す平面図である。
【符号の説明】
１ ＩＧＢＴ素子、２ ダイオード素子、３ 絶縁基
板、４ エミッタパターン、５ コレクタパターン、６
ゲートパターン、８ 制御エミッタパターン、９ 底
面金属基板、１０ 樹脂ケース、１１ 主エミッタ端子
板、１２ 主コレクタ端子板、１６ ゲート端子、１８
制御エミッタ端子、１９ 電流センス端子、２０，２
０Ａ，２０Ｂ，２１ 制御基板、２２１，２２２，２３
ユニット枠、１５１，１５２ サーミスタ端子、２５
１，２５２ サーミスタパターン、６１ シールド板、
６２ 絶縁シート。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 金属基板と、 前記金属基板を覆うように配設される箱状の樹脂ケース
    と、 所定の回路パターンを有し、前記金属基板上に配設され
    る絶縁基板と、 前記絶縁基板上に設けられた電力用半導体素子と、 それぞれの一方端が前記電力用半導体素子の２つの主電
    極に電気的に接続され、それぞれの他方端が前記樹脂ケ
    ースの上面から外部へ突出し、前記電力用半導体素子の
    主電流が流れる１対の主電極板と、 それぞれの一方端が前記電力用半導体素子に電気的に接
    続され、それぞれの他方端が前記樹脂ケースの上面から
    外部へ突出する前記電力用半導体素子の駆動制御のため
    の制御信号が入力される第１および第２の制御信号端子
    とを有した半導体装置モジュールを複数個と、 複数の前記半導体装置モジュールの上部に渡って配設さ
    れる制御基板と、を備え、 前記制御基板は、 複数の前記半導体装置モジュールの、それぞれの前記第
    １および第２の制御信号端子が直接に接続される第１お
    よび第２の配線パターンと、 前記第１および第２の配線パターンを介して複数の前記
    第１および第２の制御信号端子がそれぞれ共通に接続さ
    れる第１および第２の制御信号端子板とを主面上に有す
    る、電力用半導体装置。
  2. 【請求項２】 前記電力用半導体素子は、１個のＩＧＢ
    Ｔ素子を含み、 前記第１および第２の制御信号端子は、前記ＩＧＢＴ素
    子のエミッタ電極およびゲート電極に電気的に接続され
    る、請求項１記載の電力用半導体装置。
  3. 【請求項３】 前記電力用半導体素子は、２個のＩＧＢ
    Ｔ素子を含み、 前記第１および第２の制御信号端子は、前記ＩＧＢＴ素
    子のそれぞれに対して１対ずつ配設され、 対になった前記第１および第２の制御信号端子は、それ
    ぞれ対応する前記ＩＧＢＴ素子のエミッタ電極およびゲ
    ート電極に電気的に接続される、請求項１記載の電力用
    半導体装置。
  4. 【請求項４】 前記所定の回路パターンは、 前記電力用半導体素子が搭載され、その一方の主電極が
    直接に接続される第１の主回路パターンと、 前記電力用半導体素子の他方の主電極が電気的に接続さ
    れる第２の主回路パターンと、 前記第１および第２の制御信号端子が接続される第１お
    よび第２の信号回路パターンとを含み、 前記１対の主電極板は、前記第１および第２の主回路パ
    ターンにそれぞれ直接に接続され、 前記第１および第２の制御信号端子は、前記第１および
    第２の信号回路パターンに直接に接続される、請求項１
    記載の電力用半導体装置。
  5. 【請求項５】 前記所定の回路パターンは、 前記電力用半導体素子が搭載され、その一方の主電極が
    直接に接続される第１の主回路パターンと、 前記電力用半導体素子の他方の主電極が電気的に接続さ
    れる第２の主回路パターンとを含み、 前記１対の主電極板は、前記第１および第２の主回路パ
    ターンにそれぞれ直接に接続され、 前記半導体装置モジュールは、 前記絶縁基板の前記第１および第２の主回路パターン以
    外の部分に配設された中継絶縁基板と、 前記中継絶縁基板上に配設され、前記電力用半導体素子
    の動作状態を検出する検出手段とをさらに備え、 前記第１および第２の制御信号端子は、前記中継絶縁基
    板上に配設された第１および第２の中継絶縁基板上パタ
    ーンに直接に接続される、請求項１記載の電力用半導体
    装置。
  6. 【請求項６】 前記電力用半導体素子はＩＧＢＴ素子を
    含み、 前記検出手段は、 前記ＩＧＢＴ素子の電流センス電極からの出力を受ける
    電流センスパターンと、 ２つの出力端が第１および第２のサーミスタパターンに
    接続されたサーミスタ素子とを有し、 前記半導体装置モジュールは、 一方端が前記電流センスパターンに直接に接続され、他
    方端が前記樹脂ケースの上面から外部へ突出する電流セ
    ンス端子と、 それぞれの一方端が前記第１および第２のサーミスタパ
    ターンに直接に接続され、それぞれの他方端が前記樹脂
    ケースの上面から外部へ突出する第１および第２のサー
    ミスタ端子とをさらに備え、 前記制御基板は、 前記電流センス端子、前記第１および第２のサーミスタ
    端子が直接に接続される第３ないし第５の配線パターン
    とをさらに備える、請求項５記載の電力用半導体装置。
  7. 【請求項７】 前記制御基板は、前記電力用半導体素子
    の駆動制御のための前記制御信号を出力する駆動回路を
    その主面上に備える、請求項１記載の電力用半導体装
    置。
  8. 【請求項８】 前記制御基板と複数の前記半導体装置モ
    ジュールとの間に配設された前記制御基板と同一形状の
    シールド金属板をさらに備える、請求項１記載の電力用
    半導体装置。
  9. 【請求項９】 前記制御基板と前記シールド金属板との
    間に配設された前記制御基板と同一形状の絶縁シートを
    さらに備える、請求項８記載の電力用半導体装置。
  10. 【請求項１０】 前記半導体装置モジュールは、 前記樹脂ケースの上面に前記制御基板を固定するネジ穴
    を有する、請求項１記載の電力用半導体装置。
  11. 【請求項１１】 前記金属基板は、前記樹脂ケースによ
    って覆われず、互いに反対方向に位置する２つの端部を
    有し、 複数の前記半導体装置モジュールの配列は、複数の前記
    半導体装置モジュールのそれぞれの前記金属基板の２つ
    の端部のうち、少なくとも一方側の上部に渡るように配
    設された連結板によって連結接続される、請求項１記載
    の電力用半導体装置。
  12. 【請求項１２】 前記連結板は、複数の前記半導体装置
    モジュールを連結接続した状態で、被取り付け部に取り
    付けるための貫通穴を有する、請求項１１記載の電力用
    半導体装置。
JP2000383631A 2000-12-18 2000-12-18 電力用半導体装置 Expired - Fee Related JP4040838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000383631A JP4040838B2 (ja) 2000-12-18 2000-12-18 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000383631A JP4040838B2 (ja) 2000-12-18 2000-12-18 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2002184940A true JP2002184940A (ja) 2002-06-28
JP4040838B2 JP4040838B2 (ja) 2008-01-30

Family

ID=18851253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000383631A Expired - Fee Related JP4040838B2 (ja) 2000-12-18 2000-12-18 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP4040838B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241477A (ja) * 2003-02-04 2004-08-26 Toshiba Corp 半導体モジュール、半導体モジュール組体、主回路構成部品及び電力変換回路
EP1467406A1 (de) * 2003-04-10 2004-10-13 Semikron Elektronik GmbH Patentabteilung Modular aufgebautes Leistungshalbleitermodul
JP2006253568A (ja) * 2005-03-14 2006-09-21 Mitsubishi Electric Corp 電力用半導体モジュールおよびその駆動回路
JP2009064867A (ja) * 2007-09-05 2009-03-26 Keihin Corp 複数の実装基板を有する集合基板
JP2010109158A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体装置
JPWO2013047231A1 (ja) * 2011-09-30 2015-03-26 富士電機株式会社 半導体装置及びその製造方法
CN105374803A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
CN105374811A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
JP2017508287A (ja) * 2014-02-14 2017-03-23 アーベーベー・シュバイツ・アーゲー ２つの補助エミッタ導体経路を有する半導体モジュール
WO2017169693A1 (ja) * 2016-04-01 2017-10-05 三菱電機株式会社 半導体モジュール
WO2018087800A1 (ja) * 2016-11-08 2018-05-17 三菱電機株式会社 半導体モジュールおよび半導体装置
JP2018101734A (ja) * 2016-12-21 2018-06-28 住友電気工業株式会社 半導体モジュール
US10020297B2 (en) 2014-09-09 2018-07-10 Fuji Electric Co., Ltd. Semiconductor module
US10257920B2 (en) 2015-05-29 2019-04-09 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US10276466B2 (en) 2015-05-29 2019-04-30 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and semiconductor device mounting method
JPWO2019016932A1 (ja) * 2017-07-21 2019-12-19 三菱電機株式会社 半導体装置
WO2021175130A1 (zh) * 2020-03-01 2021-09-10 深圳市奕通功率电子有限公司 一种快速功率模块及功率模组
US11594873B2 (en) 2020-03-19 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device and overcurrent protection method

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241477A (ja) * 2003-02-04 2004-08-26 Toshiba Corp 半導体モジュール、半導体モジュール組体、主回路構成部品及び電力変換回路
EP1467406A1 (de) * 2003-04-10 2004-10-13 Semikron Elektronik GmbH Patentabteilung Modular aufgebautes Leistungshalbleitermodul
JP2006253568A (ja) * 2005-03-14 2006-09-21 Mitsubishi Electric Corp 電力用半導体モジュールおよびその駆動回路
JP4517901B2 (ja) * 2005-03-14 2010-08-04 三菱電機株式会社 電力用半導体モジュールおよびその駆動回路
JP2009064867A (ja) * 2007-09-05 2009-03-26 Keihin Corp 複数の実装基板を有する集合基板
JP2010109158A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体装置
JPWO2013047231A1 (ja) * 2011-09-30 2015-03-26 富士電機株式会社 半導体装置及びその製造方法
US9129960B2 (en) 2011-09-30 2015-09-08 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017508287A (ja) * 2014-02-14 2017-03-23 アーベーベー・シュバイツ・アーゲー ２つの補助エミッタ導体経路を有する半導体モジュール
US10020297B2 (en) 2014-09-09 2018-07-10 Fuji Electric Co., Ltd. Semiconductor module
US10257920B2 (en) 2015-05-29 2019-04-09 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US10276466B2 (en) 2015-05-29 2019-04-30 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and semiconductor device mounting method
CN105374811A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
CN105374803A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
JPWO2017169693A1 (ja) * 2016-04-01 2018-12-20 三菱電機株式会社 半導体モジュール
WO2017169693A1 (ja) * 2016-04-01 2017-10-05 三菱電機株式会社 半導体モジュール
CN109168321A (zh) * 2016-04-01 2019-01-08 三菱电机株式会社 半导体模块
CN109168321B (zh) * 2016-04-01 2022-03-01 三菱电机株式会社 半导体模块
JPWO2018087800A1 (ja) * 2016-11-08 2019-01-24 三菱電機株式会社 半導体モジュールおよび半導体装置
WO2018087800A1 (ja) * 2016-11-08 2018-05-17 三菱電機株式会社 半導体モジュールおよび半導体装置
CN109906508A (zh) * 2016-11-08 2019-06-18 三菱电机株式会社 半导体模块及半导体装置
US11152287B2 (en) 2016-11-08 2021-10-19 Mitsubishi Electric Corporation Semiconductor module and semiconductor device
US11854950B2 (en) 2016-11-08 2023-12-26 Mitsubishi Electric Corporation Semiconductor module and semiconductor device
JP2018101734A (ja) * 2016-12-21 2018-06-28 住友電気工業株式会社 半導体モジュール
JPWO2019016932A1 (ja) * 2017-07-21 2019-12-19 三菱電機株式会社 半導体装置
WO2021175130A1 (zh) * 2020-03-01 2021-09-10 深圳市奕通功率电子有限公司 一种快速功率模块及功率模组
US11594873B2 (en) 2020-03-19 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device and overcurrent protection method

Also Published As

Publication number Publication date
JP4040838B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
JP4040838B2 (ja) 電力用半導体装置
JP4583122B2 (ja) 半導体装置及びその製造方法
JP3396566B2 (ja) 半導体装置
US5942797A (en) Power semiconductor module
US5646445A (en) Semiconductor device having electrodes embedded in an insulating case
JP6485257B2 (ja) 半導体装置及び半導体装置の製造方法
JP4490041B2 (ja) 電力用半導体装置
US6101114A (en) Power conversion system having multi-chip packages
US5747876A (en) Semiconductor device and semiconductor module
US6285076B1 (en) Press-connection semiconductor device and press-connection semiconductor assembly
JP6929813B2 (ja) パワー半導体装置
US9425016B2 (en) Electronic part and electronic control unit
US20200388550A1 (en) Semiconductor Device
JP2007329428A (ja) 半導体装置
JP2004095769A (ja) 電力用半導体装置
JP6227150B2 (ja) 半導体装置及び多相用半導体装置
WO2015004832A1 (ja) パワーモジュール
JP2002203941A (ja) 半導体実装構造
JP5138714B2 (ja) 電力用半導体装置
JP6841291B2 (ja) 半導体装置及び半導体装置の製造方法
US6232654B1 (en) Semiconductor module
US6664629B2 (en) Semiconductor device
WO2022145097A1 (ja) パワー半導体装置
JP4915907B2 (ja) Ｉｐｍ搭載の太陽光インバータとその製造方法
JP4395096B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees