JP2010109158A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010109158A
JP2010109158A JP2008279838A JP2008279838A JP2010109158A JP 2010109158 A JP2010109158 A JP 2010109158A JP 2008279838 A JP2008279838 A JP 2008279838A JP 2008279838 A JP2008279838 A JP 2008279838A JP 2010109158 A JP2010109158 A JP 2010109158A
Authority
JP
Japan
Prior art keywords
conductor film
semiconductor chip
heat
current
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008279838A
Other languages
English (en)
Other versions
JP5060453B2 (ja
Inventor
Takayuki Kushima
宇幸 串間
Katsuaki Saito
克明 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008279838A priority Critical patent/JP5060453B2/ja
Publication of JP2010109158A publication Critical patent/JP2010109158A/ja
Application granted granted Critical
Publication of JP5060453B2 publication Critical patent/JP5060453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ボンディングワイヤ９ｉを用いて効率的に放熱することができる半導体装置を提供する。
【解決手段】主電極１１ｂに主電流を流す半導体チップ１ａと、主電流が流れ半導体チップ１ａで生じる熱を外部に放熱する放熱用支持基板４と、半導体チップ１ａと放熱用支持基板４との間に設けられ、熱を伝導させる絶縁基板２と、絶縁基板２上に設けられ、電流又は電圧を外部と入出力する外部導出端子７ａ〜７ｄに接続せず、主電流が流れないダミー導体膜３ｄと、主電極１１ｂとダミー導体膜３ｄを接続するボンディングワイヤ９ｉとを有する。
【選択図】図１

Description

本発明は、主電極に主電流を流す半導体チップを有する半導体装置に関する。
半導体装置、特に、電力用半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）に代表される電力制御用半導体チップまたは整流用ダイオードチップを、絶縁基板を介して放熱用支持基板に取付けている。前記絶縁基板の両面に導体膜を備え、電力制御用半導体チップ等と絶縁基板上面の導体膜、絶縁基板下面の導体膜と放熱用支持基板はそれぞれ、はんだや高熱伝導の接着剤等で接合されている。電力制御用半導体チップ等の表面と半導体装置の端子は、アルミニウム（Ａｌ）材等によるワイヤボンディングにより直接的または絶縁基板上面の導体膜を経由して接続されている。
半導体装置の動作時に、電力制御用半導体チップ等に発生する熱は、主に電力制御用半導体チップの下面から絶縁基板及び放熱用金属板を経て、半導体装置の外へ放熱される。半導体装置の放熱（冷却）構造に関しては、特開２００１−３３２６６４号公報等で提案されている。
特開２００１−３３２６６４号公報
半導体装置の放熱の経路としては、電力制御用半導体チップの下面から絶縁基板及び放熱用金属板を経る経路だけでなく、電力制御用半導体チップ等の上面からそこに接続するボンディングワイヤを経る経路も考えられる。しかし、電力制御用半導体チップ等の上面からボンディングワイヤを経る経路は、半導体装置の動作時には、ボンディングワイヤに大電流が流れ、ボンディングワイヤ自身も発熱するため、ボンディングワイヤを経由した放熱は期待できないと従来から考えられていた。
一般に、ボンディングワイヤは、良導体であり、熱伝導率も高いことから、大量の熱を伝導できるのであるが、それでも、ボンディングワイヤが、電力制御用半導体チップ等で発生した熱を、伝導できないのは、前記のようにボンディングワイヤ自身も発熱しているからである。しかし、ボンディングワイヤは、電力制御用半導体チップ等に容易に接続できるので、ボンディングワイヤを発熱しないように電力制御用半導体チップ等に接続できれば、放熱用に好適であると考えられる。
そこで、本発明の目的は、ボンディングワイヤを用いて効率的に放熱することができる半導体装置を提供することにある。
前記目的を達成するために、第１の本発明は、半導体チップと放熱用支持基板との間に設けられた絶縁基板上に設置され電流又は電圧を外部と入出力する外部導出端子に接続せず主電流が流れないダミー導体膜と、半導体チップの主電極とダミー導体膜を接続するボンディングワイヤとを有することを特徴としている。
また、第２の本発明は、半導体チップと放熱用支持基板との間に設けられた絶縁基板上に設置され電流又は電圧を外部に出力する外部導出端子に接続し主電流が流れないモニタ導体膜と、半導体チップの主電極とモニタ導体膜を接続する少なくとも２本以上のボンディングワイヤとを有することを特徴としている。
また、第３の本発明は、半導体チップと放熱用支持基板との間に設けられた絶縁基板上に設置され電流又は電圧を外部から入力する外部導出端子に接続し主電流が流れない制御導体膜と、半導体チップの制御電極と制御導体膜を接続する少なくとも２本以上のボンディングワイヤとを有することを特徴としている。
本発明によれば、ボンディングワイヤを用いて効率的に放熱することができる半導体装置を提供することができる。
次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。なお、各図において、共通する部分には同一の符号を付し重複した説明を省略する。
図１に、本発明の実施形態に係る半導体装置１０の平面図を示し、図２に、図１のＡ−Ａ方向の矢視断面図を示す。
半導体装置（電力用半導体モジュール）１０は、ＩＧＢＴやＦＥＴ（電界効果トランジスタ）に代表される（電力制御用）半導体チップ１ａと整流用ダイオードチップ（半導体チップ）１ｂを、絶縁基板２を介して放熱用支持基板（ヒートシンク）４に取付けている。絶縁基板２の上面に導体膜３ａを備え、半導体チップ１ａ、１ｂの下面と導体膜３ａとは、半田５ａ、５ｂや高熱伝導の接着剤等で接合されている。また、絶縁基板２の下面に導体膜３ｅを備え、導体膜３ｅと放熱用支持基板４の上面とは、半田６や高熱伝導の接着剤等で接合されている。
半導体チップ１ａには、主電流を流す主電極１１ｂ（半導体チップ１ａがＩＧＢＴであればエミッタ電極に対応する）と、制御電極１１ａが設けられている。制御電極１１ａに制御電流を流すことで、主電極１１ｂを流れる主電流を制御することができる。半導体チップ１ａの主電極１１ｂと、半導体チップ１ｂの上面（一方の電極）とは、ボンディングワイヤ９ｂ、９ｈによって接続され、半導体チップ１ｂの上面（一方の電極）は、ボンディングワイヤ９ａによって外部導出端子７ａに接続されている。また、半導体チップ１ａの下面の主電極と、半導体チップ１ｂの下面（他方の電極）とは、絶縁基板２の上面に設けられている導体膜３ａによって接続され、導体膜３ａは、ボンディングワイヤ９ｃによって外部導出端子７ｂに接続されている。このように、半導体チップ１ａと半導体チップ１ｂとは、外部導出端子７ａと外部導出端子７ｂの端子間に、並列接続されている。
絶縁基板２は、半導体チップ１ａ、１ｂと放熱用支持基板４との間に設けられている。絶縁基板２は、主電流が流れることで半導体チップ１ａ、１ｂに生じる熱を、放熱用支持基板４へ伝導させる。
放熱用支持基板４は、主電流が流れることで半導体チップ１ａ、１ｂに生じる熱を、絶縁基板２から受け、外部に放熱する。放熱用支持基板４の部材には、例えば銅（Ｃｕ）を用いることができる。
そして、半導体装置１０は、絶縁基板２の上面に設けられるダミー導体膜３ｄを有している。ダミー導体膜３ｄは、ボンディングワイヤ９ｉによって主電極１１ｂに接続しているが、電流又は電圧を外部と入出力する外部導出端子７ａ〜７ｄは接続しておらず、ダミー導体膜３ｄに、主電流が流れることはない。ダミー導体膜３ｄは、導体膜３ａから離れ絶縁されている。なお、ダミー導体膜３ｄは、ボンディングワイヤ９ｉによって主電極１１ｂに接続しているので、主電極１１ｂと同電位になっている。ダミー導体膜３ｄは、主電極１１ｂの電位の変動に伴って電位が変動し、その際に電流が流れ充放電されるが、主電流ほどの大電流が長時間にわたり流れることはない。このため、ボンディングワイヤ９ｉが過度に発熱することはなく、ボンディングワイヤ９ｉは、半導体チップ１ａのボンディングワイヤ９ｉの接続する主電極１１ｂの周辺で発生した熱を、吸収しダミー導体膜３ｄへ伝導させることができる。ダミー導体膜３ｄへ伝導した熱は、絶縁基板２、半田６、放熱用支持基板４を順に経由して外部に放出される。このように、ダミー導体膜３ｄとダミー導体膜３ｄに接続するボンディングワイヤ９ｉを用いて効率的に放熱することができる。
ところで、主電極１１ｂには、主電流を流すために、ボンディングワイヤ９ｂ、９ｈが接続されているが、そのボンディングワイヤ９ｂ、９ｈの本数は、ボンディングワイヤの９ｂ、９ｈの径（断面積）と主電極１１ｂの面積とで決まる接続可能な最大の本数に達している場合がある。このような場合には、ボンディングワイヤ９ｂと、ボンディングワイヤ９ｉとを、主電極１１ｂ上で１本のボンディングワイヤを切断することなく主電極１１ｂ上の１点に接続することで、形成する。すなわち、ボンディングワイヤ９ｂと、ボンディングワイヤ９ｉとは、連続した１本のボンディングワイヤで形成されている。１本のボンディングワイヤの主電極１１ｂとの接続点から一方の側は、ボンディングワイヤ９ｂとして機能し、他方の側は、ボンディングワイヤ９ｉとして機能している。このようにすれば、ダミー導体膜３ｄに接続するボンディングワイヤ９ｉを、ボンディングワイヤ９ｂ、９ｈの本数によらず、確実に主電極１１ｂに接続することができる。なお、このような接続は、ボンディングワイヤ９ｂ、９ｈの本数が多く、接続可能な最大の本数に達している場合に限って使用するものではなく、本数が少なくても多くても使用してよい。そして、このような接続によれば、熱は、ボンディングワイヤ９ｂと主電極１１ｂとの接合面で主に集中するところ、その集中箇所にボンディングワイヤ９ｉを接続できるので効率よく熱を吸収でき優先的に冷却することができるからである。
また、半導体装置１０は、絶縁基板２の上面に設けられるモニタ導体膜３ｃを有している。モニタ導体膜３ｃは、少なくとも２本以上のボンディングワイヤ９ｅによって主電極１１ｂに接続しており、電流又は電圧を外部に出力する外部導出端子７ｃにボンディングワイヤ９ｇによって接続している。モニタ導体膜３ｃは、導体膜３ａとダミー導体膜３ｄとから離れ絶縁されている。外部導出端子７ｃは、外部から半導体チップ１ａをモニタするための端子であるので、外部導出端子７ｃ、さらには、モニタ導体膜３ｃに、主電流のような大電流が流れることはない。モニタ導体膜３ｃと、少なくとも２本以上のボンディングワイヤ９ｅに、主電流のような大電流が流れないので、ボンディングワイヤ９ｅが過度に発熱することはなく、ボンディングワイヤ９ｅは、半導体チップ１ａのボンディングワイヤ９ｅの接続する主電極１１ｂの周辺で発生した熱を、吸収しモニタ導体膜３ｃへ伝導させる。
半導体チップ１ａをモニタするために電流又は電圧を外部に出力するのであれば、流れる電流も小さいので、モニタ導体膜３ｃと主電極１１ｂとの間を接続するボンディングワイヤ９ｅの本数は、１本でよいが、少なくとも２本以上接続することにより、ボンディングワイヤ９ｅによって半導体チップ１ａから吸収・放出される熱量を増やすことができる。モニタ導体膜３ｃへ伝導した熱は、絶縁基板２、半田６、放熱用支持基板４を順に経由して外部に放出される。このように、モニタ導体膜３ｃとモニタ導体膜３ｃに接続する少なくとも２本以上のボンディングワイヤ９ｅを用いて効率的に放熱することができる。
また、半導体装置１０は、絶縁基板２の上面に設けられる制御導体膜３ｂを有している。制御導体膜３ｂは、少なくとも２本以上のボンディングワイヤ９ｄによって制御電極１１ａに接続しており、電流又は電圧を外部から入力する外部導出端子７ｄにボンディングワイヤ９ｆによって接続している。制御導体膜３ｂは、導体膜３ａとダミー導体膜３ｄとモニタ導体膜３ｃとから離れ絶縁されている。外部導出端子７ｄは、外部から半導体チップ１ａを制御するための端子であるので、外部導出端子７ｄ、さらには、制御導体膜３ｂに、主電流のような大電流が流れることはない。制御導体膜３ｂと、少なくとも２本以上のボンディングワイヤ９ｄに、主電流のような大電流が流れないので、ボンディングワイヤ９ｄが過度に発熱することはなく、ボンディングワイヤ９ｄは、半導体チップ１ａのボンディングワイヤ９ｄの接続する制御電極１１ａの周辺の主電極１１ｂで発生した熱を、吸収し制御導体膜３ｂへ伝導させる。
半導体チップ１ａを制御するために電流又は電圧を外部から入力するのであれば、流れる電流も小さいので、制御導体膜３ｂと制御電極１１ａとの間を接続するボンディングワイヤ９ｄの本数は、前記したボンディングワイヤ９ｅと同様、１本でよいが、少なくとも２本以上接続することにより、ボンディングワイヤ９ｄによって半導体チップ１ａから吸収・放出される熱量を増やすことができる。制御導体膜３ｂへ伝導した熱は、絶縁基板２、半田６、放熱用支持基板４を順に経由して外部に放出される。このように、制御導体膜３ｂと制御導体膜３ｂに接続する少なくとも２本以上のボンディングワイヤ９ｄを用いて効率的に放熱することができる。ボンディングワイヤ９ａ〜９ｉには、例えばアルミニウム（Ａｌ）材を用いることができる。
絶縁基板２の周囲には、樹脂形成ケース８が設けられ、樹脂形成ケース８は、下部を放熱用支持基板４の外周部に固定されている。樹脂形成ケース８は、外部導出端子７ａ〜７ｄを内側から外側へ貫通させながら支持している。その樹脂形成ケース８の内側には、シリコーンゲルのような充填剤１２が充填されている。なお、図１は、充填剤１２を透視して描かれている。
本実施形態によれば、主電流の通電に寄与しないダミー導体膜３ｄと半導体チップ１ａの表面の主電極１１ｂを接続することにより、半導体チップ１ｂの表面からボンディングワイヤ９ｉを介する絶縁基板２への伝熱路を副放熱路とすることができる。ボンディングワイヤ９ｉに主電流が流れず、ボンディングワイヤ９ｉに流れる電流をごく小さくできるので、半導体装置１０の動作に伴う発熱はボンディングワイヤ９ｉでは抑えられ、ボンディングワイヤ９ｉを放熱器としてのみ利用することができるので、効率良く放熱することが可能となる。また、主電極１１ｂに接続するボンディングワイヤの表面積が、ボンディングワイヤ９ｂ、９ｈにボンディングワイヤ９ｉを加えたことにより、増えるので、ボンディングワイヤ表面からの放熱性を向上させることができる。また、本実施形態の従来技術との変更点は、絶縁基板２上にダミー導体膜３ｄを形成するために絶縁基板２の上面の導体膜形成時のレイアウトを変更する点と、及び、ボンディングワイヤ９ｉを形成するためにワイヤボンディング時のレイアウトを変更する点である。従って、製造プロセスは従来技術を変更することなく用い、簡単な変更点のみで、本実施形態を実施でき、半導体装置１０の放熱性を向上させることができる。
本発明の実施形態に係る半導体装置の平面図（ただし、充填剤を透視している）である。 図１のＡ−Ａ方向の矢視断面図である。
符号の説明
１ａ 半導体チップ（ＩＧＢＴ）
１ｂ 半導体チップ（ダイオード）
２ 絶縁基板
３ａ 導体膜
３ｂ 制御導体膜
３ｃ モニタ導体膜
３ｄ ダミー導体膜
３ｅ 導体膜
４ 放熱用支持基板（ヒートシンク）
５ａ、５ｂ、６ 半田
７ａ、７ｂ、７ｃ、７ｄ 外部導出端子
８ 樹脂形成ケース
９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ ボンディングワイヤ
１０ 半導体装置
１１ａ 制御電極
１１ｂ 主電極（エミッタ電極）
１２ 充填剤（シリコーンゲル）

Claims (3)

  1. 主電極に主電流を流す半導体チップと、
    前記主電流が流れ前記半導体チップで生じる熱を外部に放熱する放熱用支持基板と、
    前記半導体チップと前記放熱用支持基板との間に設けられ、前記熱を伝導させる絶縁基板と、
    前記絶縁基板上に設けられ、電流又は電圧を外部と入出力する外部導出端子に接続せず、前記主電流が流れないダミー導体膜と、
    前記主電極と前記ダミー導体膜を接続するボンディングワイヤとを有することを特徴とする半導体装置。
  2. 主電極に主電流を流す半導体チップと、
    前記主電流が流れ前記半導体チップで生じる熱を外部に放熱する放熱用支持基板と、
    前記半導体チップと前記放熱用支持基板との間に設けられ、前記熱を伝導させる絶縁基板と、
    前記絶縁基板上に設けられ、電流又は電圧を外部に出力する外部導出端子に接続し、前記主電流が流れないモニタ導体膜と、
    前記主電極と前記モニタ導体膜を接続する少なくとも２本以上のボンディングワイヤとを有することを特徴とする半導体装置。
  3. 制御電極に制御電流を流し主電極を流れる主電流を制御する半導体チップと、
    前記主電流が流れ前記半導体チップで生じる熱を外部に放熱する放熱用支持基板と、
    前記半導体チップと前記放熱用支持基板との間に設けられ、前記熱を伝導させる絶縁基板と、
    前記絶縁基板上に設けられ、電流又は電圧を外部から入力する外部導出端子に接続し、前記主電流が流れない制御導体膜と、
    前記制御電極と前記制御導体膜を接続する少なくとも２本以上のボンディングワイヤとを有することを特徴とする半導体装置。
JP2008279838A 2008-10-30 2008-10-30 半導体装置 Active JP5060453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008279838A JP5060453B2 (ja) 2008-10-30 2008-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008279838A JP5060453B2 (ja) 2008-10-30 2008-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2010109158A true JP2010109158A (ja) 2010-05-13
JP5060453B2 JP5060453B2 (ja) 2012-10-31

Family

ID=42298305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279838A Active JP5060453B2 (ja) 2008-10-30 2008-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP5060453B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039008A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体素子
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JPWO2018029801A1 (ja) * 2016-08-10 2019-01-17 三菱電機株式会社 半導体装置
JP2019071319A (ja) * 2017-10-06 2019-05-09 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917908A (ja) * 1995-06-27 1997-01-17 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2002184940A (ja) * 2000-12-18 2002-06-28 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917908A (ja) * 1995-06-27 1997-01-17 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2002184940A (ja) * 2000-12-18 2002-06-28 Mitsubishi Electric Corp 電力用半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039008A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体素子
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JPWO2018029801A1 (ja) * 2016-08-10 2019-01-17 三菱電機株式会社 半導体装置
JP2019071319A (ja) * 2017-10-06 2019-05-09 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5060453B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
JP6520437B2 (ja) 半導体装置
JP5627499B2 (ja) 半導体モジュールを備えた半導体装置
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
JP6065979B2 (ja) 半導体装置
JP4985810B2 (ja) 半導体装置
JP2006303290A (ja) 半導体装置
JP7199167B2 (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
JP2015076562A (ja) パワーモジュール
JP2010129746A (ja) 半導体モジュール
JP2013123014A (ja) 半導体装置
JP4575034B2 (ja) インバータ装置
JP6381764B1 (ja) 半導体パワーモジュール
JP5060453B2 (ja) 半導体装置
JPWO2019038876A1 (ja) 半導体装置
JP6590952B2 (ja) 半導体装置
US20080054373A1 (en) Power semiconduction device and circuit module having such power semiconduction device
JP2011035267A (ja) 半導体モジュール
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2017028105A (ja) 半導体装置
JP2009021445A (ja) インバータ装置
JP4120581B2 (ja) パワーモジュール
JP2006066464A (ja) 半導体装置
JP2004096135A5 (ja)
JP2011100855A (ja) 電力用半導体装置
JP2005268496A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5060453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350