JP2018101734A - 半導体モジュール - Google Patents

Abstract

【課題】高速動作を実現可能であって小型化が可能な半導体モジュールを提供する。【解決手段】一形態に係る半導体モジュール１は、第１回路基板１２と、第１回路基板に搭載される複数のトランジスタＴｒと、第２回路基板と、第２回路基板に搭載された少なくとも一つのゲート抵抗２６とを有する回路部品１４、第１回路基板に搭載された複数のトランジスタを収容するケース１６とを備え、回路部品は、複数のトランジスタに対応して配置されており、第２回路基板が第１回路基板に対して交差した状態で第１回路基板に固定されており、ケースのうち第１回路基板と対向する壁部には、回路部品に対応する開口部が形成されており、ケースは、開口部から第１回路基板に向けて延びており、ゲート基板を取り囲む筒部を有する。【選択図】図３

Description

本発明は半導体モジュールに関する。

半導体モジュールとして、回路基板と、回路基板に搭載された複数のトランジスタを備えたモジュールが知られている（特許文献１）。このような半導体モジュールでは、複数のトランジスタは、例えば電気的に配線されることによって、例えばインバータ回路（電力変換回路）といった所定の回路を構成している。複数のトランジスタを駆動するには、トランジスタのゲート電極パッドにゲート抵抗を介して制御信号を入力する必要がある。通常、ゲート抵抗などは、半導体モジュールに外付けされている。

特開２００１−８５６１２号公報

複数のトランジスタを備える半導体モジュールにおいて、ゲート抵抗を外付けする場合には、トランジスタのゲート電極パッドとゲート抵抗との配線長が長くなる。配線長が長いとインダクタンスの影響でトランジスタを高速動作しにくい。これを解決するために、複数のトランジスタが搭載される回路基板に、ゲート抵抗を直接搭載することも考えられるが、その場合、ゲート抵抗の搭載領域を回路基板上に確保しなければならないため、半導体モジュールが大型化する傾向にある。

そこで、本発明は、高速動作を実現可能であって小型化が可能な半導体モジュールを提供することを目的とする。

本発明の一側面に係る半導体モジュールは、第１回路基板と、上記第１回路基板に搭載される複数のトランジスタと、第２回路基板と、上記第２回路基板に搭載された少なくとも一つのゲート抵抗とを有する回路部品と、上記第１回路基板に搭載された複数の上記トランジスタを収容するケースと、を備え、上記回路部品は、複数の上記トランジスタに対応して配置されており、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定されており、上記ケースのうち上記第１回路基板と対向する壁部には、上記回路部品に対応する開口部が形成されており、上記ケースは、上記開口部から上記第１回路基板に向けて延びており、上記回路部品を取り囲む筒部を有する。

本発明によれば、高速動作を実現可能であって小型化が可能な半導体モジュールを提供できる。

図１は、一形態に係る半導体モジュールを模式的に示す斜視図である。 図２は、図１に示した半導体モジュールを上側からみた場合の透視図である。 図３は、図１に示した半導体モジュールが有する第１回路基板上の構成を示す模式図である。 図４は、図２のＩＶ―ＩＶ線に沿った断面図である。 図５は、図２のＶ−Ｖ線に沿った断面図である。 図６は、回路部品としてのゲート基板を一方の面からみた図面である。 図７は、図６に示したゲート基板を、図６のＡ方向からみた側面図である。 図８は、図６に示したゲート基板を、他方の面からみた図面である。 図９は、図６に示したゲート基板を、図６のＢ方向からみた側面図である。 図１０は、図１に示した半導体モジュールの等価回路としての電力変換回路を示す図面である。 図１１は、半導体モジュールが有するケースの変形例を示した図面である。

以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。

［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。

一形態に係る半導体モジュールは、第１回路基板と、上記第１回路基板に搭載される複数のトランジスタと、第２回路基板と、上記第２回路基板に搭載された少なくとも一つのゲート抵抗とを有する回路部品と、上記第１回路基板に搭載された複数の上記トランジスタを収容するケースと、を備え、上記回路部品は、複数の上記トランジスタに対応して配置されており、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定されており、上記ケースのうち上記第１回路基板と対向する壁部には、上記回路部品に対応する開口部が形成されており、上記ケースは、上記開口部から上記第１回路基板に向けて延びており、上記回路部品を取り囲む筒部を有する。

上記半導体モジュールは、ゲート抵抗を有する回路部品を有し、その回路部品は、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定されている。そのため、例えば、ゲート抵抗を半導体モジュールの外部に設けた場合より、複数のトランジスタと、ゲート抵抗との配線長を短くすることが可能である。その結果、複数のトランジスタと、ゲート抵抗との配線に起因するインダクタンスが低減されるので、半導体モジュールを高速動作可能である。更に、回路部品は、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定していることから、第１回路基板における回路部品の配置領域を低減でき、第１回路基板を小型化できる。その結果、半導体モジュールの小型化が図れる。

上記回路部品は、上記第２回路基板が上記第１回路基板に対して垂直な状態となるように上記第１回路基板に固定されていてもよい。これにより、第１回路基板における回路部品の配置領域を更に低減できる。そのため、より小型の半導体モジュールを実現可能である。

上記回路部品は、隣接する上記トランジスタの間に配置されていてもよい。これにより、上記隣接するトランジスタと回路部品が有するゲート抵抗との配線長をより短くできる。

複数の上記トランジスタは、上記回路部品を囲むように配置されていてもよい。これにより、複数の上記トランジスタと回路部品が有するゲート抵抗との配線長をより短くできる。

一形態において、複数の上記トランジスタのうち少なくとも一つの第１トランジスタは、電力変換回路の上アーム側のトランジスタであり、上記複数の上記トランジスタのうち少なくとも一つの第２トランジスタは、上記電力変換回路の下アーム側のトランジスタであり、上記少なくとも一つのゲート抵抗は、上記第１トランジスタに対応した第１ゲート抵抗及び上記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、上記回路部品は、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていてもよい。この構成では、半導体モジュールは、電力変換回路として機能する。上記回路部品が、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていることから、第１トランジスタと第１ゲート抵抗との配線長、及び第２トランジスタと第２ゲート抵抗との配線長を短くすることが可能である。

一形態において、上記第１回路基板は、絶縁基板と、上記絶縁基板上に設けられた第１入力用配線パターン、第２入力用配線パターン、出力用配線パターン、第１ゲート配線パターン及び第２ゲート配線パターンと、を有し、複数の上記トランジスタのうち少なくとも一つの第１トランジスタは、上記第１トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが上記第１入力用配線パターン、上記出力用配線パターン及び上記第１ゲート配線パターンに電気的に接続された状態で、上記第１回路基板に搭載されており、複数の上記トランジスタのうち少なくとも一つの第２トランジスタは、上記第２トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが上記出力用配線パターン、上記第２入力用配線パターン及び上記第２ゲート配線パターンに電気的に接続された状態で、上記第１回路基板に搭載されており、上記少なくとも一つのゲート抵抗は、上記第１トランジスタに対応した第１ゲート抵抗及び上記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、上記回路部品は、上記第１ゲート配線パターンに上記第１ゲート抵抗が電気的に接続されるとともに、上記第２ゲート配線パターンに上記第２ゲート抵抗が電気的に接続された状態で上記第１回路基板に固定されており、上記回路部品は、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていてもよい。この構成では、半導体モジュールは、第１トランジスタが上アーム側のトランジスタであり、第２トランジスタが下アーム側のトランジスタである電力変換回路として機能する。上記回路部品が、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていることから、第１トランジスタと第１ゲート抵抗との配線長、及び第２トランジスタと第２ゲート抵抗との配線長を短くすることが可能である。

上記第１ゲート抵抗は、上記第２回路基板の一方の面に搭載され、上記第２ゲート抵抗は、上記第２回路基板の他方の面に搭載されていてもよい。第２回路基板の両面を利用して第１ゲート抵抗及び第２ゲート抵抗を配置することから、省スペース化が図れている。

上記ケースには、上記筒部に連通する凹部が形成されていてもよい。これにより、筒部内に配置された回路部品への通気性が向上する。この場合、半導体モジュールを高速動作しても、ゲート抵抗を効率的に冷却可能である。

上記凹部は、上記ケースの一側壁から反対側の側壁まで延びていてもよい。これにより、筒部内に配置された回路部品への通気性が更に向上する。

上記トランジスタは、ダイオード内蔵型のトランジスタであってもよい。これにより、トランジスタとは別部品としてダイオードを配置しなくてもよい。そのため、第１回路基板におけるダイオード搭載領域が不要になるので、半導体モジュールを小さくできる。

上記トランジスタは、ＭＯＳＦＥＴであってもよい。ＭＯＳＦＥＴは、高速動作に適している。そのため、トランジスタがＭＯＳＦＥＴである形態は、半導体モジュールの高速動作に有効である。更にＭＯＳＦＥＴは、その構成上、ダイオードを内蔵しているため、前述したように、半導体モジュールの小さくできる。

上記トランジスタの材料は、ワイドバンドギャップ半導体を含み得る。

［本願発明の実施形態の詳細］
本発明の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。

図１は、一形態に係る半導体モジュールを模式的に示す斜視図である。図２は、図１に示した半導体モジュールを上側からみた場合の透視図である。図２では、半導体モジュールの主要構成要素を示している。図３は、半導体モジュールが有する第１回路基板上の構成を示した模式図である。図４は、図２のＩＶ―ＩＶ線に沿った断面図である。図５は、図２のＶ−Ｖ線に沿った断面図である。以下の説明では、図１に示したＸ方向、Ｙ方向、Ｚ方向を使用する場合もある。Ｚ方向は、第１回路基板の厚さ方向に対応する。Ｘ方向及びＹ方向は、Ｚ方向に直交する方向であり、Ｘ方向とＹ方向は互いに直交している。

半導体モジュール１は、第１回路基板１２と、４つの第１トランジスタＴｒ１、４つの第２トランジスタＴｒ２と、２つのゲート基板(回路部品)１４と、ケース１６とを備える。半導体モジュール１では、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の一端がケース１６から引き出されており、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の他端は、第１回路基板１２に接続されている。

図２〜図５に示したように、第１回路基板１２は、絶縁基板１２１と、絶縁基板１２１上に形成されたＰパッド１２２、Ｏパッド１２３、Ｎパッド１２４、２つの第１制御用パッド１２５ａ及び２つの第２制御用パッド１２５ｂとを有する。第１回路基板１２は、２つの第１補助パッド１２６ａ及び２つの第２補助パッド１２６ｂを有してもよい。断らない限り、第１回路基板１２が第１補助パッド１２６ａ及び第２補助パッド１２６ｂを有する形態を説明する。

絶縁基板１２１は例えばセラミックス基板である。絶縁基板１２１の材料の例は、ＡｌＮ、ＳｉＮ及びＡｌ_２Ｏ_３を含む。絶縁基板１２１の厚さ方向から見た形状は限定されないが、例えば矩形及び正方形が挙げられる。

図２及び図３に示したように、Ｐパッド（第１入力用配線パターン）１２２及びＯパッド（出力用配線パターン）１２３及びＮパッド（第２入力用配線パターン）１２４は、Ｘ方向に延びており、例えば銅からなる導電層である。Ｙ方向において、Ｐパッド１２２、Ｏパッド１２３及びＮパッド１２４は、この順に離間して対向配置されている。図1に示した正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の他端（ケース１６内の端）は、Ｐパッド１２２、Ｏパッド１２３、Ｎパッド１２４に接続されている。例えば、Ｘ方向において、Ｐパッド１２２及びＮパッド１２４それぞれの同じ側の端部に正電圧入力端子１８及び負電圧入力端子２０が接続され、出力端子２２は、正電圧入力端子１８及び負電圧入力端子２０が配置されている側と反対側においてＯパッド１２３の端部に接続されている。

Ｏパッド１２３において、Ｐパッド１２２との対向領域には、Ｘ方向に離間して２つの凹部１２３ａが形成されている。各凹部１２３ａ内には、第１制御用パッド１２５ａと第１補助パッド１２６ａの組と、第２制御用パッド１２５ｂと第２補助パッド１２６ｂの組が配置されている。凹部１２３ａ内において、第１制御用パッド１２５ａ及び第１補助パッド１２６ａは、Ｐパッド１２２側（凹部１２３ａの開口側）に配置されている。第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂは、凹部１２３ａの底部側に配置されている。

第１制御用パッド１２５ａ、第２制御用パッド１２５ｂ、第１補助パッド１２６ａ及び第２補助パッド１２６ｂはＹ方向に延びており、例えば銅からなる導電層である。第１制御用パッド１２５ａと第１補助パッド１２６ａとは、Ｘ方向に離間して配置されており、例えば平行配置されている。同様に、第２制御用パッド１２５ｂと第２補助パッド１２６ｂとはＸ方向に離間して配置されており、例えば平行配置されている。

第２制御用パッド１２５ｂは、第１補助パッド１２６ａと実質的に同じ直線上において、第１補助パッド１２６ａから離間して配置されている。第２補助パッド１２６ｂは、第１制御用パッド１２５ａと実質的に同じ直線上において、第１制御用パッド１２５ａから離間して配置されている。

Ｙ方向において、第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組と、第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組との間にゲート基板１４が配置されている。

第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、同じ構成を有するトランジスタＴｒである。トランジスタＴｒは、本実施形態において、縦型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ドレイン電極パッドＤＰ、ソース電極パッドＳＰ及びゲート電極パッドＧＰを有する。ソース電極パッドＳＰ及びゲート電極パッドＧＰは、ドレイン電極パッドＤＰと反対側に配置されており、ソース電極パッドＳＰ及びゲート電極パッドＧＰは互いに絶縁されている。ＭＯＳＦＥＴは、その構成上、内部にダイオードを有する。したがって、第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、ダイオードを内蔵するトランジスタＴｒである。トランジスタＴｒ（第１トランジスタＴｒ１及び第２トランジスタＴｒ２）の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどを含む。

４つの第１トランジスタＴｒ１は、Ｘ方向に離間して配置されている。具体的には、第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組に対応して２つの第１トランジスタＴｒ１が配置されている。換言すれば、Ｘ方向において隣接す２つの第１トランジスタＴｒ１の間に第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組が配置されている。同様に、４つの第２トランジスタＴｒ２は、Ｐパッド１２２にＸ方向に離間して配置されている。具体的には、第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組に対応して２つの第２トランジスタＴｒ２が配置されている。換言すれば、Ｘ方向において、隣接する２つの第２トランジスタＴｒ２の間に第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組が配置されている。

前述したように、Ｙ方向において、第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組と、第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組との間にゲート基板１４が配置されている。したがって、上記第１トランジスタＴｒ１及び第２トランジスタＴｒ２の配置では、Ｘ方向において、各ゲート基板１４の両側に第１トランジスタＴｒ１が配置されているとともに、各ゲート基板１４の両側に第２トランジスタＴｒ２も配置されている。更に、ゲート基板１４は、ゲート基板１４に対応して配置される２つの第１トランジスタＴｒ１及び２つの第２トランジスタＴｒ２に囲まれている。

第１トランジスタＴｒ１は、図４及び図５に示したように、ドレイン電極パッドＤＰがＰパッド１２２に対向し且つ電気的に接続された状態でＰパッド１２２に搭載されている。ドレイン電極パッドＤＰとＰパッド１２２とは、例えば半田といった導電性接着材で接続され得る。第１トランジスタＴｒ１において、ドレイン電極パッドＤＰと反対側に配置されたソース電極パッドＳＰ及びゲート電極パッドＧＰは、図２及び図３に示したように、それぞれ導線を介してＯパッド１２３及び第１制御用パッド１２５ａに接続されている。第１トランジスタＴｒ１のソース電極パッドＳＰは、導線を介して第１補助パッド１２６ａにも接続されている。導線の例は、ワイヤ、リボンを含む。

第２トランジスタＴｒ２は、図５に示したように、ドレイン電極パッドＤＰがＯパッド１２３に対向し且つ電気的に接続された状態でＯパッド１２３に搭載されている。ドレイン電極パッドＤＰとＯパッド１２３とは、例えば半田といった導電性接着材で接続され得る。第２トランジスタＴｒ２において、ドレイン電極パッドＤＰと反対側に配置されたソース電極パッドＳＰ及びゲート電極パッドＧＰは、図２及び図３に示したように、Ｎパッド１２４及び第２制御用パッド１２５ｂに導線を介して接続されている。第２トランジスタＴｒ２のソース電極パッドＳＰは、導線を介して第２補助パッド１２６ｂにも接続されている。導線の例は、ワイヤ、リボンを含む。

ゲート基板１４は、図３に示したように、第１回路基板１２に対して垂直に固定されている。本明細書において、「垂直」とは、９０度に対して±１０度程度の許容範囲(誤差範囲)を含む概念である。ゲート基板１４について、図６〜図９を利用して説明する。図６〜図９では、ゲート基板１４と、第１回路基板１２との接続関係を示すために、第１回路基板１２の一部を図示している。図６は、ゲート基板１４を一方の面からみた図面である。図７は、ゲート基板１４を、図６のＡ方向からみた側面図である。図８は、ゲート基板１４を、他方の面からみた図面である。図９は、ゲート基板１４を、図６のＢ方向からみた側面図である。

ゲート基板１４は、第２回路基板２４と、第１ゲート抵抗２６と、第２ゲート抵抗２８と、導電板３０Ａと、導電板３０Ｂと、導電板３２Ａと、導電板３２Ｂと、第１ゲート端子３４と、第２ゲート端子３６と、第１補助端子３８と、第２補助端子４０と、を有する。

第２回路基板２４は、絶縁基板２４１を有し、絶縁基板２４１の第１主面２４１ａ及び第２主面２４１ｂのそれぞれには、第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３が形成されている。図６は、第１主面２４１ａ側からゲート基板１４をみた図に対応し、図８は、第２主面２４１ｂ側からゲート基板１４をみた図に対応する。

絶縁基板２４１は、縁部２４１ｃ、縁部２４１ｄ、縁部２４１ｅ及び縁部２４１ｆを有する。縁部２４１ｅは、縁部２４１ｃと反対側に位置している。縁部２４１ｅ及び縁部２４１ｆは、縁部２４１ｃ及び縁部２４１ｄを繋いでおり、縁部２４１ｆは、縁部２４１ｅと反対側に位置している。絶縁基板２４１は、第１主面２４１ａの法線方向からみた場合、例えば矩形又は正方形を有する。絶縁基板２４１の材料の例は、絶縁基板１２１の場合と同様である。

ゲート基板１４における第１主面２４１ａ側の構成について説明する。

図６、図７及び図９に示したように、第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３は、第１主面２４１ａ上において縁部２４１ｃと縁部２４１ｄとの間に延在しており、例えば銅からなる導電層である。第１配線パターン２４２ａ及び第２配線パターン２４２ｂは、図６に示したように、縁部２４１ｅ寄りに形成されており、第３配線パターン２４３は、第１配線パターン２４２ａ及び第２配線パターン２４２ｂに対して、縁部２４１ｆ寄りに配置されている。図７に示したように、第１配線パターン２４２ａ及び第２配線パターン２４２ｂは、縁部２４１ｃから縁部１２１ｄに向かう方向（Ｚ方向）において、離間している。

第１ゲート抵抗２６は、端子２６ａ及び端子２６ｂがそれぞれ第１配線パターン２４２ａ及び第２配線パターン２４２ｂに接続されることによって、第１回路基板１２に搭載されている。端子２６ａ及び端子２６ｂと第１配線パターン２４２ａ及び第２配線パターン２４２ｂとは、例えば半田といった導電性接着材で接続され得る。第１ゲート抵抗２６は、第１トランジスタＴｒ１に対応したゲート抵抗であり、第１ゲート抵抗２６の抵抗値は、第１トランジスタＴｒ１へのゲート信号に応じた値であればよい。

図６及び図７に示したように、第１配線パターン２４２ａの縁部２４１ｃ側の端部には導電板３０Ａの一端が接続されている。導電板３０Ａの他端は、第１制御用パッド１２５ａに接続されている。第１配線パターン２４２ａと導電板３０Ａ及び導電板３０Ａと第１制御用パッド１２５ａのそれぞれは例えば半田といった導電性接着材で接続され得る。

第２配線パターン２４２ｂの縁部２４１ｄ側の端部には、第１ゲート端子３４の一端が接続されている。第１ゲート端子３４の他端は、ケース１６の上面（後述する天板１６３）から引き出されている（図１参照）。

第３配線パターン２４３の縁部２４１ｃ側の端部には、導電板３２Ａの一端が接続されている。導電板３２Ａの他端は、第１補助パッド１２６ａに接続されている。第３配線パターン２４３と導電板３２Ａ及び導電板３２Ａと第１補助パッド１２６ａのそれぞれは例えば半田といった導電性接着材で接続され得る。

次に、ゲート基板１４における第２主面２４１ｂ側の構成について説明する。

第２主面２４１ｂにおける、第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３の構成は、図８に示したように、第１配線パターン２４２ａ及び第２配線パターン２４２ｂが縁部２４１ｆ寄りに配置され、第３配線パターン２４３が縁部２４１ｅ寄りに配置されている点以外は、第１主面２４１ａ側の構成と同様である。第１主面２４１ａと第２主面２４１ｂにおける第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３の配置は互いに反転している。

第２ゲート抵抗２８は、端子２８ａ及び端子２８ｂがそれぞれ第１配線パターン２４２ａ及び第２配線パターン２４２ｂに接続されることによって、第２回路基板２４に搭載されている。端子２８ａ及び端子２８ｂと第１配線パターン２４２ａ及び第２配線パターン２４２ｂとは、例えば半田といった導電性接着材で接続され得る。第２ゲート抵抗２８は、第２トランジスタＴｒ２に対応したゲート抵抗であり、第２ゲート抵抗２８の抵抗値は、第２トランジスタＴｒ２へのゲート信号に応じた値であればよい。

図８及び図９に示したように、第１配線パターン２４２ａの縁部２４１ｃ側の端部には導電板３０Ｂの一端が接続されている。導電板３０Ｂの他端は、第２制御用パッド１２５ｂに接続されている。第１配線パターン２４２ａと導電板３０Ｂ及び導電板３０Ｂと第２制御用パッド１２５ｂのそれぞれは例えば半田といった導電性接着材で接続され得る。

第２配線パターン２４２ｂの縁部２４１ｄ側の端部には、第２ゲート端子３６の一端が接続されている。第２ゲート端子３６の他端は、ケース１６の上面から引き出されている（図１参照）。

第３配線パターン２４３の縁部２４１ｃ側の端部には、導電板３２Ｂの一端が接続されている。導電板３２Ｂの他端は、第２補助パッド１２６ｂに接続されている。第３配線パターン２４３と導電板３２Ｂ及び導電板３２Ｂと第２補助パッド１２６ｂのそれぞれは例えば半田といった導電性接着材で接続され得る。

導電板３０Ａ、導電板３０Ｂ、導電板３２Ａ及び導電板３２Ｂは、ゲート基板１４を第１回路基板１２に搭載するための導電性接続部材である。導電板３０Ａ、導電板３０Ｂ、導電板３２Ａ及び導電板３２Ｂは、図７及び図９に示したように、一部が湾曲した形状を有してもよい。これにより、ゲート基板１４の振動を吸収してゲート基板１４を安定した状態で第１回路基板１２に固定可能である。

上記ゲート基板１４の構成及び第１回路基板１２への接続形態では、第１ゲート端子３４は、第１ゲート抵抗２６を介して第１トランジスタＴｒ１に電気的に接続されており、第２ゲート端子３６は、第２ゲート抵抗２８を介して第２トランジスタＴｒ２に電気的に接続されている。更に、第１補助端子３８は、第１トランジスタＴｒ１のソース電極パッドＳＰに電気的に接続されており、第２補助端子４０は、第２トランジスタＴｒ２のソース電極パッドＳＰに電気的に接続されている。

したがって、第１ゲート端子３４及び第２ゲート端子３６を利用して第１トランジスタＴｒ１及び第２トランジスタＴｒ２にゲート信号を供給可能であるとともに、第１補助端子３８及び第２補助端子４０を利用して、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のソース電極パッドＳＰの電位を取り出し得る。

図１、図２、図４及び図５を利用してケース１６について説明する。ケース１６は、第１回路基板１２及び第１回路基板１２に搭載された第１トランジスタＴｒ１及び第２トランジスタＴｒ２などを収容する。ケース１６は、底板１６１と、外囲ケース１６２と、天板１６３と、２つの筒部１６４とを有する。

底板１６１は、図２、図４及び図５に示したように、第１回路基板１２が搭載される板状部材である。底板１６１は熱伝導率の高い材料から構成された放熱板（ヒートシンク）であり、底板１６１の材料の例はアルミニウム、銅、モリブデン、タングステン、ＳｉＣ、及び、それらの化合物等である。第１回路基板１２は、図４及び図５に示したように、放熱層４２を介して底板１６１に固定されている。

外囲ケース１６２は、側壁１６２ａ、側壁１６２ｂ、側壁１６２ｃ及び側壁１６２ｄを有する枠状体であり、第１回路基板１２の周囲を囲んで底板１６１に固定されている。側壁１６２ｂは、側壁１６２ａと反対側に位置している。側壁１６２ｃ及び側壁１６２ｄは、側壁１６２ａ及び側壁１６２ｂを繋いでおり、側壁１６２ｄは、側壁１６２ｂと反対側に位置している。外囲ケース１６２は、絶縁材料(例えば樹脂)からなる。

天板１６３は、外囲ケース１６２の底板１６１と反対側の開口を塞ぐ部材であり、第１回路基板１２と対向する壁部である。天板１６３は、絶縁材料（例えば樹脂）からなる。天板１６３の材料は、外囲ケース１６２と同じ材料であり得る。天板１６３は、外囲ケース１６２と一体成形された構成を有してもよいし、例えば外囲ケース１６２とは別部材として形成され、外囲ケース１６２にネジ又は接着材で固定されていてもよい。天板１６３には、２つのゲート基板１４の配置位置に対応した開口部１６３ａが形成されている。

２つの筒部１６４のそれぞれは、対応する開口部１６３ａに連通して天板１６３に設けられており、開口部１６３ａから底板１６１側（第１回路基板１２側）に向けて延びている。筒部１６４の長さは、天板１６３と第１回路基板１２との間の距離と同じでもよいし、天板１６３と第１回路基板１２との距離より短く、筒部１６４と第１回路基板１２との間に若干隙間が生じる長さであってもよい。筒部１６４の端部が第１回路基板１２と接する場合は、筒部１６４は、例えば接着材で第１回路基板１２に固定されてもよい。

筒部１６４は、対応するゲート基板１４を囲う囲いである。すなわち、ゲート基板１４は、筒部１６４の内側に配置されており、筒部１６４の周壁で囲われている。Ｚ方向からみた筒部１６４の形状は、図１に示したように、四角形状（矩形、正方形など）でもよいし、円形でもよい。Ｚ方向からみた筒部１６４の大きさは、ゲート基板１４を内側に配置可能な大きさであればよい。

ケース１６内には、図４に示したように、第１回路基板１２、第１回路基板１２上の第１トランジスタＴｒ１及び第２トランジスタＴｒ２などを埋設する樹脂部４４Ａが設けられていてもよい。樹脂部４４Ａの材料は、例えばシリコーン樹脂である。樹脂部４４Ａと天板１６３との間には、隙間が生じていてもよい。図４に示したように、筒部１６４の内側（ゲート基板１４の配設領域）にも樹脂部４４Ｂが設けられてもよい。樹脂部４４Ｂの材料は、樹脂部４４Ａの材料と同じとし得る。樹脂部４４Ｂの厚さは、樹脂部４４Ａの厚さより小さくてもよい。例えば、樹脂部４４Ｂは、第２回路基板２４より下方に配置されていればよい。これにより、ゲート基板１４がより安定して第１回路基板１２に固定され得る。樹脂部４４Ａを形成するために、ケース１６には、樹脂注入層の孔部が形成されていてもよい。この孔部は、樹脂注入後に塞げば良い。

上記半導体モジュール１は、例えば、次のようにして製造され得る。第１回路基板１２上に、第１トランジスタＴｒ１及び第２トランジスタＴｒ２をそれぞれ前述したような配置で搭載し、それらを電気的に接続する。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の端部を、Ｐパッド１２２、Ｎパッド１２４及びＯパッド１２３に接続しておく。第１トランジスタＴｒ１、第２トランジスタＴｒ２などが搭載された第１回路基板１２を底板１６１に固定した後、天板１６３が固定された外囲ケース１６２を底板１６１に固定する。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の一端を、天板１６３から導出する。外囲ケース１６２と底板１６１とは例えばネジ止めでもよいし、接着材で固定してもよい。天板１６３に設けられた筒部１６４と第１回路基板１２とは例えば接着材で固定されてもよい。次いで、筒部１６４内にゲート基板１４を挿入し、ゲート基板１４と第１回路基板１２とを固定する。その後、外囲ケース１６２内に、樹脂部４４Ａの材料樹脂を注入し、樹脂部４４Ａを形成するとともに、筒部１６４内に樹脂部４４Ｂの材料樹脂を供給し、樹脂部４４Ｂを形成する。

或いは、天板１６３が外囲ケース１６２と別部材である形態では、第１回路基板１２上に、第１トランジスタＴｒ１、第２トランジスタＴｒ２、ゲート基板１４をそれぞれ前述したような配置で搭載し、それらを電気的に接続する。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の端部を、Ｐパッド１２２、Ｎパッド１２４及びＯパッド１２３に接続しておく。次に、第１トランジスタＴｒ１、第２トランジスタＴｒ２などが搭載された第１回路基板１２を、底板１６１に固定する。続いて、外囲ケース１６２を底板１６１に固定した後、天板１６３で外囲ケース１６２の底板１６１と反対側の開口を塞ぐ。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の一端を、天板１６３から導出する。その後、前述したようにして樹脂部４４Ａ及び樹脂部４４Ｂを形成する。

半導体モジュール１の製造方法の一例を説明したが、半導体モジュール１を製造できれば、上記製造方法に限定されない。

上記半導体モジュール１の構成では、４つの第１トランジスタＴｒ１は並列接続されており、第１トランジスタＴｒ１のドレイン電極パッドＤＰは、正電圧入力端子１８が接続されたＰパッド１２２に電気的に接続されているので、４つの第１トランジスタＴｒ１は、Ｐパッド１２２を介して正電圧入力端子１８に電気的に接続されている。４つの第２トランジスタＴｒ２は並列接続されており、第２トランジスタＴｒ２のソース電極パッドＳＰは、負電圧入力端子２０が接続されたＮパッド１２４に電気的に接続されているので、４つの第２トランジスタＴｒ２は、Ｎパッド１２４を介して負電圧入力端子２０に電気的に接続されている。更に、４つの第１トランジスタＴｒ１のソース電極パッドＳＰは、Ｏパッド１２３に電気的に接続され、４つの第２トランジスタＴｒ２のドレイン電極パッドＤＰは、Ｏパッド１２３に電気的に接続されている。したがって、並列接続された第１トランジスタＴｒ１の群と、並列接続された第２トランジスタＴｒ２の群とは、正電圧入力端子１８と負電圧入力端子２０との間に直列接続されている。Ｏパッド１２３には、出力端子２２が接続されているので、並列接続された第１トランジスタＴｒ１の群と、並列接続された第２トランジスタＴｒ２の群との直列回路における中間ノードは、出力端子２２に電気的に接続されている。

各ゲート基板１４に対応して設けられた２つの第１トランジスタＴｒ１のゲート電極パッドＧＰは、第１ゲート抵抗２６を介して第１ゲート端子３４に電気的に接続されている。更に、２つの第１トランジスタＴｒ１のソース電極パッドＳＰは、対応するゲート基板１３が有する第１補助端子３８に電気的に接続されている。同様に、各ゲート基板１４に対応して設けられた２つの第２トランジスタＴｒ２のゲート電極パッドＧＰは、第２ゲート抵抗２８を介して第２ゲート端子３６に電気的に接続されている。更に、２つの第２トランジスタＴｒ２のソース電極パッドＳＰは、対応するゲート基板１４が有する第２補助端子４０に電気的に接続されている。

したがって、半導体モジュール１は、図１０に示した電力変換回路２として機能する。図１０では、半導体モジュール１の要素と対応する要素には同じ符号を付している。図１０では、便宜的にダイオードＤｉを第１トランジスタＴｒ１及び第２トランジスタＴｒ２とは分離して図示しているが、図１０のダイオードＤｉは、第１トランジスタＴｒ１及び第２トランジスタＴｒ２に内蔵されているダイオードである。図１０に示したように、半導体モジュール１において、第１トランジスタＴｒ１は電力変換回路２の上アームとして機能し、第２トランジスタＴｒ２は電力変換回路２の下アームとして機能する。

半導体モジュール１は、同じ構成のゲート基板１４を２つ有する。したがって、半導体モジュール１は、第１ゲート端子３４及び第２ゲート端子３６を２つ有するため、図１０では、２つの第１トランジスタＴｒ１の組に対してそれぞれ一つの第１ゲート端子３４を図示している。第２ゲート端子３６についても同様である。ただし、２つの第１ゲート端子３４には、電力変換回路２における上アーム用のトランジスタに対するゲート信号として同じゲート信号が入力され、２つの第２ゲート端子３６には電力変換回路２における下アーム用のトランジスタに対するゲート信号として同じゲート信号が入力される。半導体モジュール１が２つのゲート基板１４を有することから、２つの第１補助端子３８及び２つの第２補助端子４０を有する。よって、図１０では、２つの第１トランジスタＴｒ１の組に対してそれぞれ一つの第１補助端子３８を図示している。第２補助端子４０についても同様である。ただし、２つの第１補助端子３８から取り出される電位は同じであり、２つの第２補助端子４０から取り出された電位は同じである。

半導体モジュール１は、ゲート基板１４が、第１回路基板１２に対して垂直に固定されている。ゲート基板１４には、第１ゲート抵抗２６及び第２ゲート抵抗２８が搭載されている。したがって、第１ゲート抵抗２６及び第２ゲート抵抗２８を半導体モジュールの外部に配置する場合より、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の近くに、第１ゲート抵抗２６及び第２ゲート抵抗２８を配置できている。

これにより、第１トランジスタＴｒ１及び第２トランジスタＴｒ２と第１ゲート抵抗２６及び第２ゲート抵抗２８との配線長が短くなるので、インダクタンスを低減できる。更に、ゲート基板１４が、第１回路基板１２に対して垂直に固定されていることから、第１ゲート抵抗２６及び第２ゲート抵抗２８と、第１トランジスタＴｒ１及び第２トランジスタＴｒ２とを繋ぐ配線経路（以下、「信号用配線経路」と称す）の一部は、電力変換回路２において主電流が流れるＰパッド１２２及びＮパッド１２４とは同一平面上に位置しない。その結果、信号用配線経路に対して主電流に起因して生じる誘導インダクタンスの影響も低減できる。したがって、半導体モジュール１を高速動作（高周波動作）可能である。

信号用配線経路のインダクタンスを低減できていることから、インダクタンスの影響を考慮して第１ゲート抵抗２６及び第２ゲート抵抗２８の抵抗値を決定する際、第１ゲート抵抗２６及び第２ゲート抵抗２８の選択の自由度が向上している。

上記信号用配線経路の一部が、Ｐパッド１２２及びＮパッド１２４と同一平面上にないことで信号用配線経路への、主電流からの影響を低減していることから、第１制御用パッド１２５ａを絶縁基板１２１上で、主電流の影響を抑制するように、Ｐパッド１２２及びＮパッド１２４と一定の距離を確保しながら引き回す必要がない。その結果、絶縁基板１２１（第１回路基板１２）を小さくできるとともに、第１トランジスタＴｒ１及び第２トランジスタＴｒ２をゲート基板１４の近くに集めて配置できるので、半導体モジュール１の小型化が図れる。

半導体モジュール１では、ゲート基板１４は、絶縁性の筒部１６４によって取り囲まれており、ケース１６における第１トランジスタＴｒ１及び第２トランジスタＴｒ２の収容空間とは実質的に分離されている。この点で、筒部１６４は隔壁として機能している。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の近くにゲート基板１４を配置しても、第１トランジスタＴｒ１及び第２トランジスタＴｒ２と、第１ゲート抵抗２６及び第２ゲート抵抗２８とをより確実に絶縁できている。更に、例えば、第１トランジスタＴｒ１及び第２トランジスタＴｒ２などが搭載された第１回路基板１２をケース１６に収容した後に、ゲート基板１４を第１回路基板１２に搭載する形態では、筒部１６４によって、ゲート基板１４の搭載位置を確定し易い。

Ｘ方向において、各ゲート基板１４の両側には、２つの第１トランジスタＴｒ１及び２つの第２トランジスタＴｒ２が配置され、各ゲート基板１４は、２つの第１トランジスタＴｒ１及び２つの第２トランジスタＴｒ２で囲まれている。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２と第１ゲート抵抗２６及び第２ゲート抵抗２８との配線長をより短くできる。その結果、信号用配線経路のインダクタンスをより低減可能であることから、半導体モジュール１を高速動作可能である。

第１トランジスタＴｒ１及び第２トランジスタＴｒ２が、ダイオードＤｉ（図１０参照）を内蔵したトランジスタ（具体的にはＭＯＳＦＥＴ）であることから、絶縁基板１２１上においてダイオード搭載領域を確保する必要がない。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２をより密集して配置できるので、より小さい第１回路基板１２を使用でき、半導体モジュール１を小型化可能である。

ＭＯＳＦＥＴは、ＩＧＢＴより高速動作が可能であり、前述したようにダイオードＤｉを内蔵している。したがって、半導体モジュール１の構成は、第１トランジスタＴｒ１及び第２トランジスタＴｒ２がＭＯＳＦＥＴである形態において、より有効である。

第１トランジスタＴｒ１及び第２トランジスタＴｒ２の材料がワイドバンドギャップ半導体であれば、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の耐圧性が向上する。ワイドバンドギャップ半導体を使用していることにより、シリコン材料適用のＭＯＳＦＥＴと比較して同様のオン抵抗で高圧特性を実現できる。そのため、半導体モジュール１を、電力変換回路２として使用しやすい。

ゲート基板１４の一方の面に、上アーム用の第１ゲート抵抗２６を配置して、他方の面に下アーム用の第２ゲート抵抗２８を配置しており、そのゲート基板１４は、第１回路基板１２に対して垂直に固定されている。したがって、第１ゲート抵抗２６及び第２ゲート抵抗２８を直接第１回路基板１２上に搭載する場合より省スペース化が図れているので、半導体モジュール１を小型化可能である。

図６〜図９を利用して説明したように、ゲート基板１４が有する絶縁基板２４１の第１主面２４１ａ及び第２主面２４１ｂ上の構成を反転させている形態では、上アーム用のゲート信号と下アーム用のゲート信号との相互作用（干渉）を低減できている。

以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、変形可能である。

例えば、図１１に示した半導体モジュール１Ａのように、ケース１６には、筒部１６４に連通する凹部４６が形成されていてもよい。凹部４６は、例えば、ケース１６の一つの側壁から反対側の側壁まで延在し得る。このような凹部４６が形成されていることで、ゲート基板１４への通気性が向上する。そのため、ゲート基板１４の冷却効率が高まる。半導体モジュール１を高速動作（高周波駆動）した際、ゲート基板１４はより発熱し易い。よって、ケース１６に凹部４６を設けた形態では、半導体モジュール１をより高速動作させやすい。

第１トランジスタＴｒ１及び第２トランジスタＴｒ２の配置状態は、図２〜図５に例示した形態に限定されない。同様に、絶縁基板１２１上の各種パッド（Ｐパッド１２２、Ｏパッド１２３、Ｎパッド１２４など）の配置状態及び形状も図２〜図５に例示した形態に限定されない。

第１トランジスタＴｒ１、第２トランジスタＴｒ２、ゲート基板１４の数（及びそれに対応した筒部１６４の数）は一例であり、上記実施形態で例示した数に限定されない。半導体モジュールは、複数のトランジスタＴｒを備えておればよく、例えば、そのうちの少なくとも一つを第１トランジスタＴｒ１として使用し、残部のトランジスタを第２トランジスタＴｒ２として使用し得る。

トランジスタ（第１トランジスタ及び第２トランジスタ）が、ダイオード内蔵型のトランジスタであるＭＯＳＦＥＴである場合を例にして説明したが、トランジスタは、例えばダイオードを内蔵しないＩＧＢＴでもよい。この場合でも、ゲート基板１４を、ＩＧＢＴの近くに配置可能であり、前述した信号用配線経路を短くできるので、ＩＧＢＴをより速く駆動可能であるとともに、半導体モジュールの小型化が可能である。

回路部品としてのゲート基板１４は、第１回路基板１２に対して交差していれば、第１回路基板１２に対して垂直に配置されていなくてもよい。ゲート基板１４は、第１回路基板１２に対して交差するとは、第１回路基板１２及び第２回路基板２４の厚さ方向が交わる配置であり、第１回路基板１２及び第２回路基板２４が非平行な状態を意味する。ゲート基板１４と、第１回路基板１２との間のなす角度（或いは、第１回路基板１２及び第２回路基板２４の厚さ方向の為す角度）は、ゲート基板１４が、図３に示したように、ゲート基板１４の外部出力端子（第１ゲート端子３４、第２ゲート端子３６等）がケース１６に接触することなく、第１回路基板１２の上方に開口した開口部１６３ａの外に突出するように固定されている範囲であればよい。

ゲート基板１４には、第１ゲート抵抗２６及び第２ゲート抵抗２８に加えて他の素子（例えばダイオード）が搭載されていてもよい。

半導体モジュールの等価回路が電力変換回路である場合を例にして説明したが、複数のトランジスタで構成される回路であればよい。

１，１Ａ…半導体モジュール、２…電力変換回路、１２…第１回路基板、１４…ゲート基板（回路部品）、１６…ケース、２４…第２回路基板、２６…第１ゲート抵抗、２８…第２ゲート抵抗、３４…第１ゲート端子、３６…第２ゲート端子、４６…凹部、１２１…絶縁基板、１２２…Ｐパッド（第１入力用配線パターン）、１２３…Ｏパッド（出力用配線パターン）、１２４…Ｎパッド（第２入力用配線パターン）、１２５ａ…第１制御用パッド（第１ゲート配線パターン）、１２５ｂ…第２制御用パッド（第２ゲート配線パターン）、１６２ａ…側壁、１６２ｂ…側壁、１６３…天板（回路基板と対向する壁部）、１６３ａ…開口部、１６４…筒部。

Claims (12)

1. 第１回路基板と、
   前記第１回路基板に搭載される複数のトランジスタと、
   第２回路基板と、前記第２回路基板に搭載された少なくとも一つのゲート抵抗とを有する回路部品と、
   前記第１回路基板に搭載された複数の前記トランジスタを収容するケースと、
   を備え、
   前記回路部品は、複数の前記トランジスタに対応して配置されており、前記第２回路基板が前記第１回路基板に対して交差した状態で前記第１回路基板に固定されており、
   前記ケースのうち前記第１回路基板と対向する壁部には、前記回路部品に対応する開口部が形成されており、
   前記ケースは、前記開口部から前記第１回路基板に向けて延びており、前記回路部品を取り囲む筒部を有する、
   半導体モジュール。
2. 前記回路部品は、前記第２回路基板が前記第１回路基板に対して垂直な状態となるように前記第１回路基板に固定されている、
   請求項１に記載の半導体モジュール。
3. 前記回路部品は、隣接する前記トランジスタの間に配置されている、
   請求項１又は２に記載の半導体モジュール。
4. 複数の前記トランジスタは、前記回路部品を囲むように配置されている、
   請求項１から請求項３のいずれか１項に記載の半導体モジュール。
5. 複数の前記トランジスタのうち少なくとも一つの第１トランジスタは、電力変換回路の上アーム側のトランジスタであり、
   複数の前記トランジスタのうち少なくとも一つの第２トランジスタは、前記電力変換回路の下アーム側のトランジスタであり、
   前記少なくとも一つのゲート抵抗は、前記第１トランジスタに対応した第１ゲート抵抗及び前記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、
   前記回路部品は、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタに囲まれている、
   請求項１から請求項４のいずれか１項に記載の半導体モジュール。
6. 前記第１回路基板は、
   絶縁基板と、
   前記絶縁基板上に設けられた第１入力用配線パターン、第２入力用配線パターン、出力用配線パターン、第１ゲート配線パターン及び第２ゲート配線パターンと、
   を有し、
   複数の前記トランジスタのうち少なくとも一つの第１トランジスタは、前記第１トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが前記第１入力用配線パターン、前記出力用配線パターン及び前記第１ゲート配線パターンに電気的に接続された状態で、前記第１回路基板に搭載されており、
   複数の前記トランジスタのうち少なくとも一つの第２トランジスタは、前記第２トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが前記出力用配線パターン、前記第２入力用配線パターン及び前記第２ゲート配線パターンに電気的に接続された状態で、前記第１回路基板に搭載されており、
   前記少なくとも一つのゲート抵抗は、前記第１トランジスタに対応した第１ゲート抵抗及び前記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、
   前記回路部品は、前記第１ゲート配線パターンに前記第１ゲート抵抗が電気的に接続されるとともに、前記第２ゲート配線パターンに前記第２ゲート抵抗が電気的に接続された状態で前記第１回路基板に固定されており、
   前記回路部品は、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタに囲まれている、
   請求項１から請求項４のいずれか１項に記載の半導体モジュール。
7. 前記第１ゲート抵抗は、前記第２回路基板の一方の面に搭載され、前記第２ゲート抵抗は、前記第２回路基板の他方の面に搭載されている、
   請求項５又は請求項６に記載の半導体モジュール。
8. 前記ケースには、前記筒部に連通する凹部が形成されている、
   請求項１から請求項７のいずれか１項に記載の半導体モジュール。
9. 前記凹部は、前記ケースの一側壁から反対側の側壁まで延びている、
   請求項８に記載の半導体モジュール。
10. 前記トランジスタは、ダイオード内蔵型のトランジスタである、
    請求項１から請求項９のいずれか１項に記載の半導体モジュール。
11. 前記トランジスタは、ＭＯＳＦＥＴである、
    請求項１から請求項１０のいずれか１項に記載の半導体モジュール。
12. 前記トランジスタの材料は、ワイドバンドギャップ半導体を含む、
    請求項１から請求項１１のいずれか１項に記載の半導体モジュール。

Images