KR101332954B1 - 전극봉을 이용한 회로기판 조립체 및 그 제조 방법 - Google Patents
전극봉을 이용한 회로기판 조립체 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101332954B1 KR101332954B1 KR1020100061345A KR20100061345A KR101332954B1 KR 101332954 B1 KR101332954 B1 KR 101332954B1 KR 1020100061345 A KR1020100061345 A KR 1020100061345A KR 20100061345 A KR20100061345 A KR 20100061345A KR 101332954 B1 KR101332954 B1 KR 101332954B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- electrode
- circuit
- fastening grooves
- board assembly
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
회로기판 조립체 및 그 제조 방법이 개시된다. 개시된 회로기판 조립체는 2 이상의 회로기판을 포함하는 회로기판 조립체로서, 적어도 하나의 측면에 측면 전극이 형성된 제1 회로기판; 적어도 하나의 측면에 측면 전극이 형성된 제2 회로기판; 및 일단이 상기 제1 회로기판의 측면 전극과 연결되고, 타단이 상기 제2 회로기판의 측면 전극과 연결되어, 상기 제1 회로기판과 상기 제2 회로기판을 전기적으로 연결하는 적어도 하나의 전극봉을 포함한다. 본 발명은 2 이상의 회로기판들을 3차원으로 고밀도 실장할 수 있는 장점이 있다.
Description
본 발명의 실시예들은 회로기판 조립체 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 전극봉을 이용하여 2 이상의 회로기판들을 다층으로 3차원 적층한 회로기판 조립체 및 이의 제조 방법에 관한 것이다.
급속히 발전하고 있는 반도체 기술은 백만 개 이상의 셀(cell) 집적, 비메모리 소자의 경우 많은 입출력(Input/Output; I/O) 핀 개수, 큰 다이 크기, 많은 열 방출, 고전기적 성능 등의 경향으로 발전하고 있다. 그러나 이러한 반도체 기술의 급속한 발전에도 불구하고 반도체 패키지 기술은 이를 뒷받침하지 못하고 있다.
반도체 패키지 기술은 최종전자 제품의 성능, 크기, 가격, 신뢰성 등을 결정하는 중요한 기술중의 한 분야로서 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호 처리, 영구적 신뢰성을 추구하고 있다.
이러한 반도체 패키지 기술과 관련하여 2 이상의 회로기판을 효율적으로 적층하기 위한 방법에 대한 관심이 증대되고 있다.
종래의 회로기판 적층 방법은 도 1에 도시된 바와 같이 적층하고자 하는 회로기판의 측면에 오목부와 볼록부를 형성한 다음 연결부를 납땜하거나 또는 다시 나사 등을 이용하여 지지체에 체결하는 방식을 사용하고 있는데, 이는 기판과 기판 사이의 회로 연결이 어렵고, 접합부(오목부, 볼록부)에서 발열 또는 전기적 단락이 발생할 수 있는 문제점이 있었다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 전극봉을 이용하여 2 이상의 회로기판들을 다층으로 3차원 적층한 회로기판 조립체 및 이의 제조 방법을 제안하고자 한다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일실시예에 따르면, 2 이상의 회로기판을 포함하는 회로기판 조립체에 있어서, 적어도 하나의 측면에 측면 전극이 형성된 제1 회로기판; 적어도 하나의 측면에 측면 전극이 형성된 제2 회로기판; 및 일단이 상기 제1 회로기판의 측면 전극과 연결되고, 타단이 상기 제2 회로기판의 측면 전극과 연결되어, 상기 제1 회로기판과 상기 제2 회로기판을 전기적으로 연결하는 적어도 하나의 전극봉을 포함하는 회로기판 조립체를 제공한다.
상기 제1 회로기판의 측면 전극은 상기 제1 회로기판 내에 구비된 회로 또는 반도체 칩의 출력단과 연결되고, 상기 제2 회로기판의 측면 전극은 상기 제2 회로기판 내에 구비된 회로 또는 반도체 칩의 출력단과 연결될 수 있다.
상기 제1 회로기판의 측면 전극 및 상기 제2 회로기판의 측면 전극은 Au 및 Cu 중 하나 이상의 금속으로 이루어질 수 있다.
상기 적어도 하나의 전극봉은 인듐 또는 비스머스로 이루어질 수 있다.
상기 적어도 하나의 전극봉의 일단 및 타단은 초음파 접합을 통해 상기 제1 회로기판의 측면 전극 및 상기 제2 회로기판의 측면 전극과 연결될 수 있다.
상기 적어도 하나의 전극봉의 일단은 상기 제1 회로기판의 모서리 부분에 형성된 측면 전극과 연결되고, 상기 적어도 하나의 전극봉의 타단은 상기 제2 회로기판의 모서리 부분에 형성된 측면 전극과 연결될 수 있다.
상기 제1 회로기판의 모서리 부분 및 상기 제2 회로기판의 모서리 부분에는 체결홈이 형성되고, 상기 적어도 하나의 전극봉의 일단 및 타단은 상기 체결홈에 삽입되어 상기 제1 회로기판의 측면 전극 및 상기 제2 회로기판의 측면 전극과 연결될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 적어도 하나의 전극봉을 이용하여 2 이상의 회로기판을 포함하는 회로기판 조립체를 제조하는 방법에 있어서, 제1 회로기판의 적어도 하나의 측면에 전극을 형성하는 단계; 제2 회로기판의 적어도 하나의 측면에 전극을 형성하는 단계; 및 상기 적어도 하나의 전극봉의 일단을 상기 제1 회로기판의 측면 전극과 연결하고, 상기 적어도 하나의 전극봉의 타단을 상기 제2 회로기판의 측면 전극과 연결하여 상기 제1 회로기판과 상기 제2 회로기판을 전기적으로 연결하는 단계를 포함하는 회로기판 조립체의 제조 방법이 제공된다.
본 발명에 따른 회로기판 조립체는 2 이상의 회로기판들을 다층으로 3차원 고밀도 실장할 수 있는 장점이 있다.
또한, 본 발명에 따른 회로기판 조립체는 회로기판들의 고밀도 실장시에 발생하는 발열을 최소화할 수 있게 된다.
도 1은 종래의 회로기판 조립체의 연결관계를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 회로기판 조립체의 사시도를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 회로기판 조립체의 단면도를 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 회로기판 조립체의 분해 사시도를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 회로기판 조립체의 제조 방법의 전체적인 흐름을 도시한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 회로기판 조립체의 사시도를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 회로기판 조립체의 단면도를 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 회로기판 조립체의 분해 사시도를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 회로기판 조립체의 제조 방법의 전체적인 흐름을 도시한 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
이하 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 회로기판 조립체의 사시도를 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 회로기판 조립체의 단면도를 도시한 도면이며, 도 4는 본 발명의 일 실시예에 따른 회로기판 조립체의 분해 사시도를 도시한 도면이다.
도 2 내지 도 4에 도시된 회로기판 조립체(200)는 2 이상의 회로기판들이 다단으로 적층된 조립체로서, 도 2 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 회로기판 조립체(200)는 2 이상의 회로기판들(210, 220) 및 적어도 하나의 전극봉(230)을 포함한다. 여기서, 회로기판(210)은 메인(main) 회로기판이다.
여기서, 각 회로기판(210, 220) 내에는 회로 또는 반도체 칩(211, 221)이 구비되어 있다. 일례로, 각 회로기판(210, 220)은 인쇄된 회로를 구비하는 인쇄 회로 기판(PCB: Printed Circuit Board)일 수 있다.
또한, 각 회로기판(210, 220)의 측면에는 전극(측면 전극)(212, 222)이 형성되어 있다. 이러한 측면 전극(212, 222)은 회로 또는 반도체 칩(211, 221, 231)의 출력단과 연결된다.
도 2 및 도 4에서는 각 회로기판(210, 220)의 4개의 측면에 모두에 측면 전극(212, 222)이 형성되어 있는 것으로 도시하였지만, 이는 일례에 불과한 것으로서, 측면 전극(212, 222)은 각각의 회로 기판(210, 220)의 일부의 측면에 형성될 수 도 있다. 즉, 측면 전극(212, 222)은 각 회로기판(210, 220)의 적어도 하나의 측면에 형성될 수 있다.
본 발명의 일 실시예에 따르면, 측면 전극(212, 222)은 Cu, Au과 같은 열전도도가 높은 금속성 물질의 하나 또는 2 이상의 결합으로 이루어질 수 있다.
도 2 내지 도 4에서는 측면 전극이 사각형의 형상을 갖는 것으로 도시하였으나, 이는 일례에 불과한 것으로서 측면 전극은 원형 등의 다양한 형상을 가질 수 있음은 당업자에게 있어 자명할 것이다.
이와 같은 측면 전극(212, 222)은 서로 다른 2개의 회로기판(제1 회로기판 및 제2 회로기판)들을 전기적으로 연결하는데 이용된다. 또한 상기의 전기적 연결을 위해 전극봉(230)이 추가적으로 이용된다.
전극봉(230)은 일단이 제1 회로기판의 측면 전극과 연결되고, 타단이 제2 회로기판의 측면 전극과 연결되어, 제1 회로기판과 제2 회로 기판을 전기적으로 연결한다. 이 때, 적어도 하나의 전극봉(230)(바람직하게는 복수개의 전극봉(230))이 사용될 수 있다.
다시 말해, 제1 회로기판의 측면 전극 중 하나의 측면 전극에 전극봉(230)의 일단이 연결되고, 제2 회로기판의 측면 전극 중 하나의 측면 전극에 전극봉(230)의 타단이 연결되며, 이에 따라 제1 회로기판과 제2 회로기판이 전기적으로 연결된다. 따라서, 제1 회로기판의 내부에 구비된 회로 또는 반도체 칩과 제2 회로기판의 내부에 구비된 회로 또는 반도체 칩이 전기적으로 연결되며, 회로기판의 적층 내지 수직 탑재가 가능하게 된다.
도 2 내지 도 4에서는 전극봉(230)이 원기둥 형상을 갖는 것으로 도시하였으나, 이는 일례에 불과한 것으로서 전극봉(230)이 육면체 등의 다양한 형상을 가질 수 있음은 당업자에게 있어 자명할 것이다.
본 발명의 일 실시예에 따르면, 전극봉(230)은 인듐 또는 비스머스와 같이 용융점이 낮은 금속으로 이루어질 수 있다. 이에 따라 복수의 회로기판들의 3차원 고밀도 실장이 가능하게 된다.
또한, 본 발명의 일 실시예에 따르면, 전극봉(230)의 일단 및 타단은 초음파 접합을 통해 제1 회로기판의 측면 전극 및 제2 회로기판의 측면 전극과 연결될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 전극봉(230)의 일단은 제1 회로기판의 모서리 부분에 형성된 측면 전극과 연결되고, 전극봉(230)의 타단은 제2 회로기판의 모서리 부분에 형성된 측면 전극과 연결될 수 있다. 이를 위해, 제1 회로기판의 모서리 부분 및 제2 회로기판의 모서리 부분에는 체결홈이 형성되고, 전극봉(230)의 일단 및 타단은 상기 체결홈에 삽입되어 제1 회로기판의 측면 전극 및 제2 회로기판의 측면 전극과 연결될 수 있다.
이 때, 전극봉(230)의 길이는 회로기판을 적층하고자 하는 높이에 따라 조절될 수 있다. 이에 따라 3차원으로 회로기판을 적층할 수 있는 범위를 무한히 할 수 있게 된다.
이와 같이, 본 발명의 일 실시예에 따른 회로기판 조립체(200)는 용융점이 낮은 금속인 인듐 또는 비스머트 재질의 전극봉을 이용하여 회로기판의 모서리 부분에 전극봉(230)을 삽입한 후 초음파 접합을 함으로써 회로기판의 고밀도 실장시에 발생할 수 있는 발열을 최소화하여 회로기판간의 연결이 열응력의 영향을 받지 않게 되어 안정적으로 3차원 고밀도 실장이 가능한 장점이 있다.
요컨데, 본 발명의 일 실시예에 따른 회로기판 조립체(200)는 회로기판 측면에 전극(회로)을 형성시켜 전기 회로 또는 반도체 칩의 출력단(아웃리드)에서 나오는 출력 신호를 인접한 다른 회로기판으로 전송함으로써, Through Hole 타입의 회로기판 조립체와 같이 구멍을 뚫지 않고서도 회로기판들의 전기적 연결이 가능하게 된다. 이와 같은 회로기판들의 연결을 표면 실장 기술(SMT: Surface Mount Technology) 회로에 응용하는 경우, 고밀도 고실장 탑재 시스템을 구성할 수 있다. 또한 2 이상의 회로기판들을 수직 방향으로의 적층함으로써 고밀도 및 자유도가 높은 탑재 실장을 구현할 수 있다.
도 5는 본 발명의 일 실시예에 따른 회로기판 조립체의 제조 방법의 전체적인 흐름을 도시한 순서도이다. 이하, 도 5를 참고하여 각 단계 별로 수행되는 과정을 설명한다.
단계(S510)에서는 제1 회로기판의 적어도 하나의 측면에 전극을 형성하고, 단계(S520)에서는 제2 회로기판의 적어도 하나의 측면에 전극을 형성한다.
이 때, 단계(S510) 및 단계(S520)에서는 각각의 회로기판의 내부에 구비된 회로 또는 반도체 칩의 출력단과 연결되도록 측면 전극을 형성시킬 수 있다. 또한, 단계(S510) 및 단계(S520)에서는 Cu, Au 등과 같은 열전도도가 높은 금속성 물질을 하나 또는 2 이상 결합하여 측면 전극을 형성할 수 있다.
단계(S530)에서는 적어도 하나의 전극봉의 일단을 제1 회로기판의 측면 전극과 연결하고, 적어도 하나의 전극봉의 타단을 제2 회로기판의 측면 전극과 연결하여 제1 회로기판과 제2 회로기판을 전기적으로 연결한다.
본 발명의 일 실시예에 따르면, 회로기판 조립체의 조립 방법은 단계(S530)에 선행하여 제1 회로기판의 모서리 부분 및 제2 회로기판의 모서리 부분에 체결홈을 형성하는 단계(미도시)를 더 포함할 수 있다. 이 경우, 단계(S530)는 적어도 하나의 전극봉의 일단 및 타단을 체결홈에 삽입하여 전극봉과 측면 전극을 연결할 수 있다.
이와 같은 단계(S510) 내지 단계(S530)는 새로운 회로기판을 추가적으로 접합하는 경우 동일한 방법에 따라 반복적으로 수행될 수 있다.
지금까지 본 발명에 따른 회로기판 조립체의 제조 방법의 실시예에 대하여 설명하였고, 앞서 도 2 내지 도 4에서 설명한 회로기판 조립체(200)에 에 관한 구성이 본 실시예에도 그대로 적용 가능하다. 이에, 보다 상세한 설명은 생략하기로 한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
Claims (9)
- 2 이상의 회로기판을 포함하는 회로기판 조립체에 있어서,
적어도 하나의 측면에 측면 전극이 형성된 제1 회로기판-상기 제1 회로기판의 모서리 부분에는 체결홈이 형성됨;
적어도 하나의 측면에 측면 전극이 형성된 제2 회로기판-상기 제2 회로기판의 모서리 부분에는 체결홈이 형성됨; 및
일단 및 타단이 상기 체결홈에 삽입되며, 상기 제1 회로기판과 상기 제2 회로기판의 측면 전극을 전기적으로 연결하는 전극봉을 포함하되,
상기 제1 회로기판 및 상기 제2 회로기판의 모세리 부분에 형성된 체결홈은 각각 측면 전극과 연결되며,
상기 제1 회로기판은 상기 제2 회로기판의 모서리 부분의 체결홈이 위치되는 수직선상의 위치에 상기 전극봉을 삽입하기 위한 복수의 체결홈이 더 형성되되, 상기 복수의 체결홈은 상기 제1 회로기판의 측면 전극과는 연결되지 않는 것을 특징으로 하는 회로기판 조립체.
- 제1항에 있어서,
상기 제1 회로기판의 측면 전극은 상기 제1 회로기판 내에 구비된 회로 또는 반도체 칩의 출력단과 연결되고,
상기 제2 회로기판의 측면 전극은 상기 제2 회로기판 내에 구비된 회로 또는 반도체 칩의 출력단과 연결되는 것을 특징으로 하는 회로기판 조립체 - 제1항에 있어서,
상기 제1 회로기판의 측면 전극 및 상기 제2 회로기판의 측면 전극은 Au 및 Cu 중 하나 이상의 금속으로 이루어지는 것을 특징으로 하는 회로기판 조립체. - 제1항에 있어서,
상기 적어도 하나의 전극봉은 인듐 또는 비스머스로 이루어지는 것을 특징으로 하는 회로기판 조립체. - 제1항에 있어서,
상기 적어도 하나의 전극봉의 일단 및 타단은 초음파 접합을 통해 상기 제1 회로기판의 측면 전극 및 상기 제2 회로기판의 측면 전극과 연결되는 것을 특징으로 하는 회로기판 조립체. - 삭제
- 삭제
- 복수의 전극봉을 이용하여 2 이상의 회로기판을 포함하는 회로기판 조립체를 제조하는 방법에 있어서,
(a) 제1 회로기판의 적어도 하나의 측면에 측면 전극을 형성하는 단계;
(b) 제2 회로기판의 적어도 하나의 측면에 측면 전극을 형성하는 단계;
(c) 상기 제1 회로기판의 모서리 부분 및 상기 제2 회로기판의 모서리 부분에 체결홈을 각각 형성하는 단계;
(d) 상기 제1 회로기판의 상위로 적층되는 상기 제2 회로기판의 모서리 부분의 체결홈이
되는 상기 제1 회로기판내부의 수직 위치에 복수의 체결홈을 형성하는 단계; 및
(e) 상기 전극봉의 일단을 상기 제1 회로기판에 형성된 체결홈에 삽입하고, 상기 전극봉의 타단을 상기 제2 회로기판에 형성된 체결홈에 삽입하는 단계를 포함하되,
상기 제1 회로기판 및 상기 제2 회로기판의 모서리에 형성된 체결홈은 상기 제1 회로기판 및 상기 제2 회로기판의 측면 전극과 연결되며, 상기 체결홈을 삽입된 전극봉을 통해 상기 제1 회로기판 및 상기 제2 회로기판은 전기적으로 연결되며,
상기 제1 회로기판의 모서리 부분에 형성된 체결홈 이외의 체결홈은 상기 1 회로기판의 측면 전극과 연결되지 않는 것을 특징으로 하는 회로기판 조립체의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100061345A KR101332954B1 (ko) | 2010-06-28 | 2010-06-28 | 전극봉을 이용한 회로기판 조립체 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100061345A KR101332954B1 (ko) | 2010-06-28 | 2010-06-28 | 전극봉을 이용한 회로기판 조립체 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120000860A KR20120000860A (ko) | 2012-01-04 |
| KR101332954B1 true KR101332954B1 (ko) | 2013-11-25 |
Family
ID=45608622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100061345A KR101332954B1 (ko) | 2010-06-28 | 2010-06-28 | 전극봉을 이용한 회로기판 조립체 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101332954B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277881A (ja) * | 1999-03-23 | 2000-10-06 | Denso Corp | 回路基板の接続構造およびその接続方法 |
| JP2000332373A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 電子部品実装体およびその製造方法 |
| KR20010073345A (ko) * | 2000-01-14 | 2001-08-01 | 윤종용 | 적층 패키지 |
| US20030232460A1 (en) * | 2002-06-18 | 2003-12-18 | Poo Chia Yong | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
-
2010
- 2010-06-28 KR KR1020100061345A patent/KR101332954B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277881A (ja) * | 1999-03-23 | 2000-10-06 | Denso Corp | 回路基板の接続構造およびその接続方法 |
| JP2000332373A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 電子部品実装体およびその製造方法 |
| KR20010073345A (ko) * | 2000-01-14 | 2001-08-01 | 윤종용 | 적층 패키지 |
| US20030232460A1 (en) * | 2002-06-18 | 2003-12-18 | Poo Chia Yong | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120000860A (ko) | 2012-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319333B2 (en) | Power semiconductor module | |
| KR100344926B1 (ko) | 체결 수단이 장착된 히트 싱크와 이 히트 싱크가 부착된메모리 모듈 및 그 제조 방법 | |
| US9443818B2 (en) | Power semiconductor module | |
| JP5100694B2 (ja) | 半導体装置 | |
| JP2007293800A (ja) | 半導体装置とそれを用いたメモリカード | |
| JPWO2007125849A1 (ja) | 基板接合部材ならびにそれを用いた三次元接続構造体 | |
| US6762487B2 (en) | Stack arrangements of chips and interconnecting members | |
| KR20160091250A (ko) | 콤팩트하고 향상된 조립체 처리량을 위한 유기 지지체를 사용하는 조립체 구조 | |
| US9000571B2 (en) | Surface-mounting light emitting diode device and method for manufacturing the same | |
| US10340617B2 (en) | Power modules and pin thereof | |
| US20160365306A1 (en) | Package module and method of fabricating the same | |
| CN106663673A (zh) | 半导体晶片和封装拼板式基台 | |
| US11410977B2 (en) | Electronic module for high power applications | |
| JP6680850B2 (ja) | 金属塊溶接コラム組合せ及びそれを適用する電源モジュール | |
| KR101332954B1 (ko) | 전극봉을 이용한 회로기판 조립체 및 그 제조 방법 | |
| JP6443265B2 (ja) | 実装基板 | |
| KR101096320B1 (ko) | 회로기판 조립체 및 그 제조 방법 | |
| US7672140B2 (en) | Circuit board configuration | |
| JP2005158360A (ja) | 三次元基板間接続部品および三次元基板間接続構造 | |
| JP4950581B2 (ja) | 回路モジュール | |
| JP2011044519A (ja) | 電子部品実装構造 | |
| CN218647917U (zh) | 一种功率模块 | |
| US20070002549A1 (en) | Electronic package connected to a substrate | |
| US20230209717A1 (en) | Packaging module and electronic device | |
| JP2010283265A (ja) | 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161117 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |