KR101210140B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101210140B1
KR101210140B1 KR1020060023955A KR20060023955A KR101210140B1 KR 101210140 B1 KR101210140 B1 KR 101210140B1 KR 1020060023955 A KR1020060023955 A KR 1020060023955A KR 20060023955 A KR20060023955 A KR 20060023955A KR 101210140 B1 KR101210140 B1 KR 101210140B1
Authority
KR
South Korea
Prior art keywords
semiconductor
chip
connection
wiring
semiconductor substrate
Prior art date
Application number
KR1020060023955A
Other languages
English (en)
Other versions
KR20060100263A (ko
Inventor
마사끼 하따노
유지 다까오까
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060100263A publication Critical patent/KR20060100263A/ko
Application granted granted Critical
Publication of KR101210140B1 publication Critical patent/KR101210140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/02—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
    • E04C2/26—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups
    • E04C2/284—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating
    • E04C2/292—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating composed of insulating material and sheet metal
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/38—Connections for building structures in general
    • E04B1/61—Connections for building structures in general of slab-shaped building elements with each other
    • E04B1/6108—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together
    • E04B1/612—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces
    • E04B1/6125—Connections for building structures in general of slab-shaped building elements with each other the frontal surfaces of the slabs connected together by means between frontal surfaces with protrusions on the one frontal surface co-operating with recesses in the other frontal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 염가이면서 신호 전송의 지연도 억제할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 그 목적으로 한다. 복수의 반도체칩(2a, 2b)과, 반도체칩(2a, 2b) 사이를 전기적으로 접속하기 위한 칩간 접속 배선(4)과 그 칩간 접속 배선(4)에 접속된 칩 접속용 패드(5)가 동일한 면측에 형성된 반도체 기판(3)과, 랜드(6)를 갖는 배선 기판(7)을 구비하고, 반도체칩(2a, 2b)은 그 주면이 제1 접속 단자(8, 9)를 통해 칩 접속용 패드(5)에 접속되어 반도체 기판(3)에 탑재되어 있고, 반도체칩(2a, 2b)의 주면에서 반도체 기판(3)과 대향되지 않은 부분에는 외부 접속용 패드(13)가 형성되고, 이 외부 접속용 패드(13)는 제2 접속 단자(12)를 통해 배선 기판(7)의 랜드(6)와 접속되어 있다.
반도체 장치, 시스템 인 패키지, 실리콘 인터포저 기판, 반도체칩, 칩간 접속 배선

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시 형태에 관한 반도체 장치의 일부 단면 사시도.
도 2는 본 발명의 제1 실시 형태에 관한 반도체 장치의 단면도.
도 3은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제1).
도 4는 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제2).
도 5는 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제3).
도 6은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제4).
도 7은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제5).
도 8은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제6).
도 9는 본 발명의 제2 실시 형태에 관한 반도체 장치의 일부 단면 사시도.
도 10은 본 발명의 제2 실시 형태에 관한 반도체 장치의 단면도.
도 11은 본 발명의 제2 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제1).
도 12는 본 발명의 제2 실시 형태에 관한 반도체 장치의 제조 공정 단면도(제2).
도 13은 본 발명의 제3 실시 형태에 관한 반도체 장치의 단면도.
도 14는 반도체 기판 상에 복수의 반도체칩이 탑재된 변형예를 도시하는 평면도.
도 15는 본 발명의 변형예에 의한 반도체 장치의 단면도.
도 16은 제1 종래예의 반도체 장치의 단면도.
도 17은 제2 종래예의 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치
2a, 2b : 반도체칩
3 : 반도체 기판
4 : 칩간 접속 배선
5 : 칩 접속용 패드
6 : 랜드
7 : 배선 기판
8 : 제1 접속 단자
9 : 제1 접속 단자
12 : 제2 접속 단자
13 : 외부 접속용 패드
16 : 오목부
21 : 반도체 장치
26 : 오목부
31 : 반도체 장치
[특허 문헌 1] 일본 특허공개 2004-79745호 공보
[특허 문헌 2] 일본 특허공개 평8-250653호 공보
본 발명은, 복수의 반도체칩을 탑재하여 하나의 패키지 형태를 구성하는 이른바 시스템 인 패키지라 불리는 반도체 장치 및 그 제조 방법에 관한 것으로, 자세하게는, 복수의 반도체칩 사이의 전기적 접속을 반도체 기판을 이용하여 행한 구조의 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 전자 기기의 고기능화에 수반하여 이것에 사용되는 반도체칩에도 고기능화가 요구되고 있다. 그러나, 1칩에 대규모 기능 시스템을 형성한 시스템 온 칩(S0C: System on Chip)으로 고기능화를 실현하고자 하면 대규모의 칩 개발이 필요 하게 되어, 개발 기간이 길어지거나, 코스트가 높아지는 등의 문제가 있다. 따라서, 복수의 반도체칩을 인터포저 기판 상에 탑재하고, 이것을 하나의 패키지 부품으로 한 시스템 인 패키지(SiP: System in Package)가 제안되어 있다.
예를 들면, 특허 문헌 1에는, 실리콘 인터포저 기판을 이용하여 복수 칩을 플립칩 접속시켜 수평으로 탑재한 구조의 SiP가 개시되어 있다.
이것에 대해 도 16을 참조하여 설명하면, 실리콘 인터포저 기판(53)은, 표층 배선층(50)과 관통 비아부(56)를 갖는다. 표층 배선층(50)은 복수의 칩간 접속을 위한 미세 배선(예를 들면 서브 마이크론 오더의 라인 앤드 스페이스의 배선)과, 칩 접속용의 협피치(예를 들면 60㎛피치 이하)의 패드를 갖는다. 관통 비아부(56)는 실리콘 인터포저 기판(53)의 두께 방향을 관통하여 형성된 관통 비아의 내벽면에 절연막을 통해, 예를 들면 도금법으로 그 관통 비아를 충전하도록 형성된 도체부로서, 유기 인터포저 기판(57)에 접속하기 위한 비교적 여유있는 피치(예를 들면 100㎛ 피치 이상)로 변환(재배치)된 패드(49)를, 실리콘 인터포저 기판(53) 하면(칩 탑재면의 반대면)으로 인출하는 역할을 담당한다.
실리콘 인터포저 기판(53)의 표층 배선층(50)에는, 복수의 반도체칩(2a, 2b)이 땜납 범프(51, 51)를 통해 플립칩 접속되어 실리콘 인터포저 기판(53)상에 탑재되어 있고, 반도체칩(2a, 2b)과 실리콘 인터포저 기판(53) 사이에는 언더필 수지재(54)가 충전되어 있다.
실리콘 인터포저 기판(53)은, 하면측으로 인출된 패드(49), 땜납 범프(58), 및 유기 인터포저 기판(57)의 랜드(59)를 통해, 유기 인터포저 기판(57)과 전기적 으로 접속되어 탑재되어 있고, 실리콘 인터포저 기판(53)과 유기 인터포저 기판(57) 사이에는 언더필 수지재(55)가 충전되어 있다.
또한, 특허 문헌 2에는 관통 비아부를 갖지 않는 실리콘 인터포저 기판을 이용한 SiP가 개시되어 있다. 이것은, 도 17에 도시하고 있는 바와 같이, 복수의 반도체칩(62a, 62b)은, 땜납 범프(64)를 통해 실리콘 인터포저 기판(61)에 접속되고, 실리콘 인터포저 기판(61)은 반도체칩(62a, 62b) 탑재면과 동일한 면측이, 땜납 범프(65)를 통해 유기 인터포저 기판(63)과 접속되어 있다.
상기 특허 문헌 1에서는, 실리콘 인터포저 기판(53)의 표리를 관통하는 관통 비아의 형성 및 그 관통 비아에 충전되는 도체(56)의 형성이 필요하고, 그 관통 비아 형성을 위한 실리콘 에칭이나 관통 비아내에 도금으로 도체(56)를 석출시키는데 코스트나 시간을 필요로 하여, 결과적으로 반도체 장치 전체의 제조 코스트가 높아진다고 하는 문제가 있다.
또한, 실리콘 인터포저 기판(53)에는, 반도체칩(2a, 2b)의 디자인 룰에 맞춘 미세 디자인 룰의 칩간 접속 배선층(50) 외에, 유기 인터포저 기판(57)의 디자인 룰에 맞춘 비교적 여유있는 피치의 패드(49)를 하면측으로 인출하고 있어, 실리콘 인터포저 기판(53)의 평면 방향 사이즈가 커지는 일이 많아, 이것도 고비용의 요인이 된다.
또한, 특허 문헌 2에서는, 실리콘 인터포저 기판(61)에서 반도체칩(62a, 62b) 탑재면과 동일한 면측에, 유기 인터포저 기판(63)과의 접속용의 패드를 인출 하고 있고, 반도체칩(62a, 62b)은 실리콘 인터포저 기판(61)에 형성된 배선을 경유하고 나서 유기 인터포저 기판(63)에 접속되는 구성으로 되어 있다. 그 때문에, 반도체칩(62a, 62b)과 유기 인터포저 기판(63)간의 배선 길이가 길어지는 일이 많아져, 반도체칩(62a, 62b)과 유기 인터포저 기판(63)간의 신호 전송 지연을 초래하기 쉽다.
또한 실리콘 인터포저 기판(61)에는, 반도체칩(62a, 62b) 사이를 접속하는 배선 외에, 반도체칩(62a, 62b)을 외부(이 경우 유기 인터포저 기판(63))에 접속시키기 위한 배선도 형성되어 있기 때문에, 그 외부 인출용 배선에 의해 칩간 접속 배선의 주회 레이아웃의 자유도가 작아져서, 칩간 접속의 배선 길이도 길어지기 쉬워, 반도체칩(62a, 62b)간의 신호 전송 지연도 초래하기 쉽다.
본 발명은 전술한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 염가이면서 또한 신호 전송의 지연도 억제할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명은 상기 과제를 해결하기 위해 이하의 구성을 채용하였다.
즉, 본 발명의 반도체 장치는, 복수의 반도체칩과, 이들 복수의 반도체칩간을 전기적으로 접속하기 위한 칩간 접속 배선과 그 칩간 접속 배선에 접속된 복수의 칩 접속용 패드가 동일한 면측에 형성된 반도체 기판과, 칩 접속용 패드보다 큰 피치로 배치된 복수의 랜드를 갖는 배선 기판을 구비하고, 복수의 반도체칩은 그 주면이 제1 접속 단자를 통해 칩 접속용 패드에 접속되어 반도체 기판에 탑재되어 있고, 반도체칩의 주면에서 반도체 기판과 대향되지 않는 부분에는 외부 접속용 패드가 형성되고, 이 외부 접속용 패드는 제2 접속 단자를 통해 배선 기판의 랜드와 접속되어 있다.
또한, 본 발명의 반도체 장치는, 복수의 반도체칩과, 이들 복수의 반도체칩간을 전기적으로 접속하기 위한 칩간 접속 배선과 그 칩간 접속 배선에 접속된 복수의 칩 접속용 패드가 동일한 면측에 형성된 반도체 기판을 구비하고, 복수의 반도체칩은 그 주면이 접속 단자를 통해 칩 접속용 패드에 접속되어 반도체 기판에 탑재되어 있고, 반도체칩의 주면에서 반도체 기판과 대향되지 않는 부분에는, 칩 접속용 패드보다 큰 피치로 배치된 복수의 외부 접속용 패드가 형성되어 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 반도체 기판에, 칩간 접속 배선 및 그 칩간 접속 배선과 접속된 복수의 칩 접속용 패드를 동일한 면측에 형성하고, 반도체칩의 주면에서 반도체 기판과 대향되지 않는 부분에, 칩 접속용 패드보다 큰 피치로 배치된 복수의 외부 접속용 패드를 형성하고, 배선 기판에 외부 접속용 패드와 동일한 피치인 랜드를 형성하고, 반도체 기판의 칩 접속용 패드에, 제1 접속 단자를 통해 복수의 반도체칩의 주면을 접속시켜 복수의 반도체칩을 반도체 기판에 탑재하고, 제1 접속 단자의 주위에 언더필 수지재를 충전하고, 반도체칩의 외부 접속용 패드와, 배선 기판의 랜드를 제2 접속 단자를 통해 접속시키고, 제2 접속 단자의 주위에 언더필 수지재를 충전하는 반도체 장치의 제조 방법이다.
상기 복수의 반도체칩은, 반도체 기판에 형성된 칩간 접속 배선을 통해 상호 전기적으로 접속되고, 또한 반도체칩은, 배선 기판에 대해 반도체 기판을 경유하지 않고 직접 접속되어 있다.
상기 반도체 기판은 복수의 반도체칩 사이의 접속을 담당하는 기능만을 갖는다. 상기 배선 기판에서 반도체칩과 접속되는 랜드의 형성면의 반대면측에는, 이른바 마더보드라 불리는 배선판의 설계 룰에 맞춘 랜드가 형성되어, 배선 기판은 반도체칩과 그 마더보드 사이의 접속을 담당하는 인터포저로서 기능한다.
반도체칩 주면에 형성된 미세하면서 협피치인 전극 패드는, 마더보드의 설계 룰에 맞춘 사이즈 및 피치의 외부 접속용 패드로서 인출되어 있다(재배치되어 있다).
반도체 기판에는, 배선 기판과의 접속용으로 그 배선 기판의 디자인 룰에 맞춘 비교적 여유있는 사이즈 및 피치의 패드를 형성할 필요가 없고, 즉 반도체 기판에는 반도체칩과의 접속용의 것보다 미세한 사이즈 및 피치의 칩 접속용 패드만을 형성하면 되기 때문에, 반도체 기판의 평면 방향 사이즈의 소형화를 도모할 수 있어, 반도체 기판에 필요로 하는 코스트 저감을 도모할 수 있다.
반도체칩은, 반도체 기판을 경유하지 않고, 반도체칩으로부터 직접 인출된 외부 접속용 패드를 통해 외부(배선 기판)와 접속되는 구성으로 되어 있으므로, 반도체 기판을 경유하여 반도체칩이 배선 기판에 접속되는 상기 특허 문헌 2에 비해, 반도체칩과 배선 기판 간의 배선 길이를 짧게 할 수 있어, 반도체칩과 배선 기판 간의 신호 전송 지연을 저감할 수 있다.
또한, 반도체 기판에는 칩간 접속 배선만이 형성되고, 반도체칩과 배선 기판을 접속하기 위한 배선은 형성되어 있지 않기 때문에, 반도체칩과 배선 기판을 접속하기 위한 배선에 방해받지 않고, 어느 영역에 집약하여 칩간 접속 배선을 반도 체 기판에 형성할 수 있어, 이 칩간 접속 배선의 배선 길이를 짧게 할 수 있고, 따라서 반도체칩 사이의 신호 전송 지연도 저감할 수 있다.
또한, 반도체 기판을, 배선 기판 내에 형성된 오목부 내에 배치하면 반도체 장치 전체의 두께의 증대를 억제할 수 있다. 또한, 그 오목부 내에 수지재를 공급하여 반도체 기판을 배선 기판에 고정시키면, 상기 제1 접속 단자, 제2 접속 단자를 통한 접합부에 가해지는 응력을 분산할 수 있어, 그 접합부의 접합 신뢰성을 높일 수 있다.
또한, 반도체칩과 반도체 기판을 접합하기 전에, 먼저 반도체 기판을 배선 기판 내에 형성된 오목부 내에 배치시켜 버리면, 기존의 실장 장치, 예를 들면 진공 흡착구를 이용하여, 반도체칩을 1개씩 픽업하여 반도체 기판에 탑재하는 기존의 탑재 방법과 동일한 방법을 채용할 수 있어, 고비용이나 실장 효율의 저하를 초래하지 않는다.
이하, 본 발명을 적용한 구체적인 실시 형태에 대해, 도면을 참조하면서 상세히 설명한다. 또, 본 발명은 이하의 실시 형태에 한정되는 것이 아니라, 본 발명의 기술적 사상에 기초하여 여러 가지의 변형이 가능하다.
[제1 실시 형태]
도 1은 본 발명의 제1 실시 형태에 관한 반도체 장치(1)의 일부 단면 사시도를 도시하고, 도 2는 그 반도체 장치(1)의 단면도를 도시한다.
반도체 장치(1)는 반도체 기판(3)과, 이 반도체 기판(3)에 탑재된 복수의 반도체칩(2a, 2b)과, 반도체칩(2a, 2b)과 접속된 배선 기판(7)을 구비한다.
반도체 기판(3)에는, 반도체칩(2a, 2b)간을 전기적으로 접속하기 위한 칩간 접속 배선(4)과 이 칩간 접속 배선(4)에 접속된 복수의 칩 접속용 패드(5)가 동일한 면측에 형성되어 있다.
반도체칩(2a, 2b)은 그 주면(집적 회로 형성면)이, 제1 접속 단자(8, 9)를 통해 반도체 기판(3)의 칩 접속용 패드(5)에 접속되어 있다. 이에 따라, 반도체칩(2a, 2b)은, 반도체 기판(3)에 형성된 칩간 접속 배선(4)을 통해 서로 전기적으로 접속되어 있다. 이 반도체칩(2a, 2b)과 반도체 기판(3)의 접합부에는 언더필 수지재(14)가 충전되어 그 접합부를 보호하고 있다.
반도체칩(2a, 2b)의 주면에서 반도체 기판(3)과 대향되지 않는 부분에는 복수의 외부 접속용 패드(13)가 형성되어 있다. 배선 기판(7)에는, 복수의 랜드(6)가 형성되어 있다. 그들 외부 접속용 패드(13)간 피치 및 랜드(6)간 피치는, 반도체 기판(3)의 칩 접속용 패드(5)간 피치(제1 접속 단자(8, 9)간 피치)보다 크다. 외부 접속용 패드(13)와 랜드(6)는 제2 접속 단자(12)를 통해 접속되고, 이에 따라 반도체칩(2a, 2b)과 배선 기판(7)이 전기적으로 접속되어 있다. 이 반도체칩(2a, 2b)과 배선 기판(7)의 접합부에는 언더필 수지재(15)가 충전되어, 그 접합부를 보호하고 있다.
다음으로, 그 반도체 장치(1)의 제조 방법의 일례에 대해 설명한다.
반도체 기판(3)은 예를 들면 실리콘 기판이며, 그 일면측에는 도 3에 도시하는 바와 같이 칩간 접속 배선(4) 및 이것에 접속된 복수의 칩 접속용 패드(5)가 형성된다. 이들 칩간 접속 배선(4) 및 칩 접속용 패드(5)는 일반적인 반도체 웨이퍼 프로세스의 기술 및 설비를 이용하여 형성된다. 칩간 접속 배선(4)은 예를 들면 다층이며, 각 층간에는 절연층이 개재된다. 칩간 접속 배선(4) 및 칩 접속용 패드(5)의 재료로서는 예를 들면 구리, 알루미늄 등을 들 수 있고, 절연층의 재료로서는 예를 들면 반도체 기판(3)이 실리콘인 경우에는 산화 실리콘, 질화 실리콘으로 형성할 수 있으며, 혹은 폴리이미드와 같은 수지 재료를 이용하여도 된다. 또, 칩간 접속 배선(4)은 단층이어도 된다. 칩간 접속 배선(4)의 라인 앤드 스페이스(최소 선폭)는 서브 마이크론(0.1㎛～1㎛) 정도이며, 칩 접속용 패드(5)간의 피치는 수 ㎛～60㎛ 정도이다. 이러한 디자인 룰의 배선 및 패드는, 일반적인 반도체 프로세스에서 실리콘 기판인 반도체 기판(3)에 용이하게 형성할 수 있다.
또, 반도체 기판(3)은 실리콘 기판에 한정하지 않고, 게르마늄, 화합물 반도체 등의 반도체 기판이어도 된다. 본 실시 형태에서는, 반도체 기판(3)에 탑재하는 반도체칩(2a, 2b)을 실리콘 칩으로 하고 있기 때문에, 이것과 선팽창 계수를 매칭시키기 위해 반도체 기판(3)으로서 실리콘 기판을 이용하였다. 반도체 기판(3)과 이것에 탑재되는 반도체칩(2a, 2b)의 선팽창 계수가 동일 혹은 근접하면, 양자가 온도 사이클을 받았을 때에 양자의 접합부에 작용하는 응력을 억제하여 접합 신뢰성을 높게 할 수 있다. 따라서, 반도체 기판(3)과 반도체칩(2a, 2b)은 동일한 재료 혹은 선팽창 계수가 근접한 재료를 이용하는 것이 바람직하다.
다음으로, 각 4에 도시하는 바와 같이, 칩 접속용 패드(5) 위에 제1 접속 단자(9)를 형성한다. 제1 접속 단자(9)는, 예를 들면 도금법이나 인쇄법 등으로 형성되는 반구 형상의 땜납 범프이다. 제1 접속 단자(9)로서는, 땜납 이외의 금속이 나 합금을 이용해도 되며, 또한 그 형상도 기둥 형상이어도 된다.
제1 접속 단자(9)가 형성된 후, 반도체 기판(3)의 이면(칩간 접속 배선(4), 칩 접속용 패드(5), 및 제1 접속 단자(9)의 형성면의 반대면)을 백그라인더를 이용하여 이면 연삭하여 박형화한다. 또한, 다이싱 소우나 레이저 등의 수단을 이용하여 두께 방향을 따라 절단하여 개편화(個片化)한다.
다음으로, 상기 반도체 기판(3)에 대해 복수(본 실시 형태에서는 예를 들면 2개)의 반도체칩(2a, 2b)을, 도 5에 도시하는 바와 같이 제1 접속 단자(8, 9)를 통해 접합한다.
각 반도체칩(2a, 2b)에서 주면(집적 회로 형성면)측에는 각각 배선(10) 및 이 배선(10)에 접속하는 복수의 패드(11)가 형성되고, 반도체칩(2a, 2b)의 전극 패드(도시 생략)는, 배선(10)을 개재하여 보다 확대된 피치의 패드(11)에 재배치되어 있다. 이들 배선(10) 및 패드(11)는, 반도체 기판(3)에 형성된 칩간 접속 배선(4) 및 칩 접속용 패드(5)와 마찬가지의 공정으로 형성되고, 반도체칩(2a, 2b)측의 패드(11)와 반도체 기판(3)측의 패드(5)는 각각 동일한 피치로 동일 수 배치되어 있다.
반도체칩(2a, 2b)의 패드(11)상에는, 상기 반도체 기판(3)의 칩 접속용 패드(5)상에 형성된 제1 접속 단자(9)와 마찬가지의 제1 접속 단자(예를 들면 땜납 범프)(8)가 형성되고, 이들 서로의 접속 단자(8, 9)끼리를 맞춘 상태에서 그들 접속 단자(8, 9)가 가열 용융됨으로써 접속 단자(8, 9)끼리가 접합되고, 이에 따라 반도체칩(2a, 2b)의 배선(10)과 반도체 기판(3)의 칩간 접속 배선(4)이 전기적으로 접 속된다. 따라서, 반도체 기판(3)의 칩간 접속 배선(4)을 통해 2개의 반도체칩(2a, 2b)간이 전기적으로 접속된다.
반도체 기판(3)과 각 반도체칩(2a, 2b) 사이에는, 제1 접속 단자(8, 9)를 통한 접합 부분을 덮도록 언더 필 수지재(14)가 충전되어, 그 접합 부분이 응력이나 쓰레기, 수분 등으로부터 보호된다. 언더필 수지재(14)는, 예를 들면, 액상 또는 페이스트상의 열경화성 수지가, 반도체 기판(3)을 아래로, 반도체칩(2a, 2b)을 위로 한 상태에서 반도체 기판(3)과 각 반도체칩(2a, 2b) 사이에 공급된 후, 열경화됨으로써 형성된다.
또한, 각 반도체칩(2a, 2b)에는, 반도체 기판(3)과의 접속용 패드(11) 이외에도 이 패드(11)와 동일한 면측에, 복수의 외부 접속용 패드(13)가 형성되어 있다. 외부 접속용 패드(13)는 상기 패드(11)와 동시에 만들어져, 배선(10)과 접속된다. 외부 접속용 패드(13)는, 반도체칩(2a, 2b)에서 반도체 기판(3)과 대향되지 않는 부분, 구체적으로는 반도체칩(2a, 2b)의 외연부에 가까운 부분에, 패드(11)보다 큰 사이즈 및 피치(예를 들면 100㎛ 이상의 피치)로 배치되어 있다. 이 외부 접속용 패드(13)는, 도 6에 도시하는 배선 기판(7)과 제2 접속 단자(12)를 통해 접합된다.
배선 기판(7)은, 예를 들면 유리 에폭시 배선 기판 등의 유기 배선 기판이다. 배선 기판(7)의 한쪽의 표면에는 복수의 랜드(6)가 형성되어 있다. 랜드(6)는, 반도체칩(2a, 2b)에 형성된 외부 접속용 패드(13)와 동일한 피치로 동일 수 배치되어 있다. 배선 기판(7)에서 그 랜드 형성면의 반대면에는, 랜드(6)보다 큰 피 치로 복수의 랜드(17)가 형성되어 있다. 랜드(6)와 랜드(17)는, 배선 기판(7)내에 형성된 비아를 충전하는 도전체(18) 및 배선(19)을 통해 전기적으로 접속되어 있다. 랜드(17)는, 랜드(6)의 피치를 보다 확대해 재배치한 랜드이다. 랜드(6, 17), 도전체(18), 배선(19)은, 예를 들면 구리 등의 금속 재료로 이루어진다. 배선(19)은 다층 구조로서, 각 층간에는 절연층이 개재되어 있다.
배선(19)의 라인 앤드 스페이스나 랜드(6, 17)의 피치는, 일반적인 유기 배선 기판에서 채용되고 있는 설계 룰이다. 예를 들면, 랜드(6, 17)의 피치는 100㎛ 이상이다. 또, 배선 기판(7)으로서는, 그 외, 알루미나 등의 세라믹 배선 기판을 이용해도 된다.
배선 기판(7)의 중앙 부분에는, 반도체 기판(3)의 평면 치수보다 큰 평면 치수의 오목부(16)가 배선 기판(7)의 두께 방향을 관통하는 관통공으로서 형성되어 있다. 이 오목부(16)는, 예를 들면, 공작 기계, 레이저, 에칭 등의 수단으로 형성할 수 있다.
배선 기판(7)의 랜드(6)상에는 제2 접속 단자(12)로서, 예를 들면 땜납 범프가 형성된다. 예를 들면 볼 탑재기를 이용한 전사법 등으로 랜드(6)상에 땜납볼이 탑재된 후 리플로우에 의해 반구 형상으로 된다. 그 외, 제2 접속 단자(12)로서는 도금법이나 인쇄법 등으로 형성되는 기둥 형상의 금속 범프라도 무방하다.
배선 기판(7)의 오목부(16)내에 반도체 기판(3)을 위치시키면서, 또한 제2 접속 단자(12)와 반도체칩(2a, 2b)의 외부 접속용 패드(13)를 맞춘 상태에서 제2 접속 단자(12)가 가열 용융됨으로써 제2 접속 단자(12)를 통해 반도체칩(2a, 2b)의 외부 접속용 패드(13)와 배선 기판(7)의 랜드(6)가 접합된다. 이에 따라, 도 1, 2에 도시하는 반도체 장치(1)를 얻을 수 있다.
2개의 반도체칩(2a, 2b)은, 반도체 기판(3)에 형성된 칩간 접속 배선(4)을 통해 서로 전기적으로 접속되고, 또한 반도체칩(2a, 2b)은 배선 기판(7)에 대해 반도체 기판(3)을 경유하지 않고 직접 접속되어 있다.
배선 기판(7)에서 반도체칩(2a, 2b)과 접합된 면의 반대면측에는, 이른바 마더보드라고 불리는 배선판의 설계 룰에 맞춘 랜드(17)가 형성되고, 배선 기판(7)은 반도체칩(2a, 2b)과 그 마더보드 사이의 접속을 담당하는 인터포저로서 기능한다. 반도체 기판(3)은 2개의 반도체칩(2a, 2b)간의 접속을 담당하는 기능만을 갖는다.
반도체칩(2a, 2b)의 주면에 형성된 미세하면서 협피치인 전극 패드는, 배선(10)을 통해, 마더보드의 설계 룰에 맞춘 사이즈 및 피치의 패드(13)로서 인출되어 있다(재배치되어 있다).
배선 기판(7)의 랜드(17)에는, 예를 들면 땜납볼, 금속 범프 등의 접속 단자가 형성되어, 그 접속 단자를 통해 마더보드에 형성된 랜드 및 배선과 접속된다. 마더보드에는, 이 반도체 장치(1) 이외에도 그 외 많은 부품(반도체 장치, 저항, 콘덴서, 커넥터 등)이 탑재되고, 그들 부품과 반도체 장치(1)가 마더보드에 형성된 배선을 통해 전기적으로 접속된다.
또, 반도체 장치의 구성으로서는, 도 15에 도시하는 바와 같이 배선 기판(7)이 없는 구성이어도 된다. 즉, 반도체칩(2a, 2b)의 외부 접속용 패드(13)가 땜납볼이나 금속 범프 등의 접속 단자를 통해 직접 마더보드에 탑재되도록 해도 된다. 단, 반도체칩(2a, 2b)에 형성되는 외부 접속용 패드(13)는 반도체칩 사이즈의 제약으로부터 그다지 사이즈 및 피치를 크게 할 수 없기 때문에, 디자인 룰이 비교적 여유있는 마더보드에는 대응할 수 없을 가능성이 있다. 따라서, 반도체칩(2a, 2b)의 외부 접속용 패드(13)를 배선 기판(7)을 통해 보다 확대된 피치(17)로 재배치하는 구성이, 마더보드측에 특별한 코스트가 드는 미세 가공을 행하는 것을 회피할 수 있어 바람직하다.
또, 상기 제조예에 한정하지 않고, 도 7에 도시하는 바와 같이, 제1 접속 단자(8) 및 제2 접속 단자(12)를 모두 반도체칩(2a, 2b)의 패드(11, 13)상에 각각 형성한 다음, 제1 접속 단자(8)를 통한 반도체칩(2a, 2b)과 반도체 기판(3)의 접합(도 8), 및, 제2 접속 단자(12)를 통한 반도체칩(2a, 2b)과 배선 기판(7)의 접합을 행하도록 해도 된다.
이상 기술한 바와 같이 본 실시 형태의 반도체 장치(1)에서는, 반도체 기판(3)은, 복수의 반도체칩(2a, 2b)간을 전기적으로 접속하는 기능만을 갖고, 반도체칩(2a, 2b)의 전극 패드를 외부와 접속시키기 위해 확대하여 인출하기 위한 기능은 갖지 않는다. 따라서, 도 16에 도시하는 종래예와 같이, 반도체 기판(3)의 표리를 관통하는 관통공의 형성 및 그 관통공에 충전되는 도체의 형성이 불필요하여, 그것들의 가공 코스트 및 필요로 하는 시간의 삭감을 꾀할 수 있다. 결과적으로, 반도체 장치(1) 전체의 코스트를 저감할 수 있다.
또한, 배선 기판(7)과의 접속용으로 그 배선 기판(7)의 디자인 룰에 맞춘, 보다 확대된 사이즈 및 피치의 패드를 반도체 기판(3)에는 형성할 필요가 없고, 즉 반도체 기판(3)에는 반도체칩(2a, 2b)과의 접속용의 보다 미세한 사이즈 및 피치의 패드(5)만을 형성하면 되기 때문에, 반도체 기판(3)의 평면 방향 사이즈의 소형화를 도모할 수 있다. 이는, 반도체 기판(3)에 필요로 하는 코스트 저감으로 된다.
또한 반도체칩(2a, 2b)은, 반도체 기판(3)에 형성된 배선을 경유하지 않고, 반도체칩(2a, 2b)으로부터 직접 인출된 외부 접속용 패드(13)를 통해 배선 기판(7)과 접속되는 구성으로 되어 있으므로, 도 17에 도시하는 바와 같이 반도체 기판(61)을 경유해 반도체칩(62a, 62b)이 배선 기판(63)에 접속되는 종래예에 비해, 반도체칩(2a, 2b)과 배선 기판(7)간의 배선 길이를 짧게 할 수 있어, 반도체칩(2a, 2b)과 배선 기판(7)간의 신호 전송 지연을 저감할 수 있다.
또한, 전술한 바와 같이 본 실시 형태의 반도체 기판(3)에는, 칩간 접속 배선(4)만이 형성되고, 반도체칩(2a, 2b)과 배선 기판(7)을 접속하기 위한 배선은 형성되어 있지 않기 때문에, 반도체칩(2a, 2b)과 배선 기판(7)을 접속하기 위한 배선에 방해받지 않고, 어느 영역에 집약해 칩간 접속 배선(4)을 형성할 수 있어, 이 칩간 접속 배선(4)의 배선 길이를 짧게 할 수 있고, 따라서 반도체칩(2a, 2b)간의 신호 전송 지연도 저감할 수 있다.
[제2 실시 형태]
다음으로, 도 9는 본 발명의 제2 실시 형태에 관한 반도체 장치(21)의 일부 단면 사시도를 도시하고, 도 10은 그 반도체 장치(21)의 단면도를 도시한다. 또한, 상기 제1 실시 형태와 동일한 구성 부분에는 동일한 부호를 부여하고 그 상세한 설명은 생략한다.
본 실시 형태에 관한 반도체 장치(21)는, 반도체 기판(3)과, 이 반도체 기판(3)에 탑재된 복수의 반도체칩(2a, 2b)과, 반도체칩(2a, 2b)과 접속된 배선 기판(27)을 구비한다.
반도체 기판(3)에는, 반도체칩(2a, 2b)간을 전기적으로 접속하기 위한 칩간 접속 배선(4)과 이 칩간 접속 배선(4)에 접속된 복수의 칩 접속용 패드(5)가 동일한 면측에 형성되어 있다.
반도체칩(2a, 2b)은 그 주면(집적 회로 형성면)이, 제1 접속 단자(8, 9)를 통해 반도체 기판(3)의 칩 접속용 패드(5)에 접속되어 있다. 이에 따라, 반도체칩(2a, 2b)은, 반도체 기판(3)에 형성된 칩간 접속 배선(4)을 통해 서로 전기적으로 접속되고 있다.
반도체칩(2a, 2b)의 주면에서 반도체 기판(3)과 대향되지 않는 부분에는 복수의 외부 접속용 패드(13)가 형성되어 있다. 배선 기판(27)에는, 복수의 랜드(6)가 형성되어 있다. 그것들 외부 접속용 패드(13)간 피치 및 랜드(6)간 피치는, 반도체 기판(3)의 칩 접속용 패드(5)간 피치(제1 접속 단자(8, 9)간 피치)보다 크다. 외부 접속용 패드(13)와 랜드(6)는 제2 접속 단자(12)를 통해 접속되어, 이에 따라 반도체칩(2a, 2b)과 배선 기판(27)이 전기적으로 접속되어 있다.
반도체칩(2a, 2b)과 반도체 기판(3) 사이, 및 반도체칩(2a, 2b)과 배선 기판(27) 사이에는 언더필 수지재(24)가 충전되어, 반도체칩(2a, 2b)과 반도체 기판(3)의 접합부, 및 반도체칩(2a, 2b)과 배선 기판(27)의 접합부를 보호하고 있다.
반도체 기판(3)은, 칩 접속용 패드(5) 및 이것에 형성된 제1 접속 단자(9)를 배선 기판(27)에 형성된 오목부(26)로부터 노출시키고, 그 오목부(26)내에 배치되어 있다. 오목부(26)는 바닥이 있는 함몰로서 형성되어 있다. 오목부(26)의 내벽면과, 반도체 기판(3)의 바닥면 및 측면과의 사이에는 수지재가 충전되고, 그 수지재를 통해 반도체 기판(3)은 오목부(26)에 고정되어 있다. 그 수지재는, 상기 언더필 수지재(24)를, 반도체칩(2a, 2b)과 반도체 기판(3)의 사이 및 반도체칩(2a, 2b)과 배선 기판(27)의 사이에 유입할 때, 함께 오목부(26)내에 공급하도록 해도 되고, 언더필 수지재(24)의 충전 전에 오목부(26) 공급용의 수지재를 별도 오목부(26)에 공급해도 된다.
이와 같이 본 실시 형태에서는, 반도체 기판(3)은, 배선 기판(27)내에 매립되어 배선 기판(27)과 일체화된 구조로 되어 있다. 이 때문에, 반도체칩(2a, 2b) 및 반도체 기판(3)이, 제2 접속 단자(12)를 통한 접합부에서만 배선 기판(7)에 지지되고 있는 구조의 상기 제1 실시 형태에 비해, 제2 접속 단자(12)를 통한 접합부에 가해지는 응력(특히, 선팽창 계수가 큰 유기 배선 기판(27)이 받는 온도 사이클에 의한 수축에 의해 발생하는 응력)을 분산할 수 있어, 그 접합부의 접합 신뢰성을 높게 할 수 있다. 또한, 반도체 기판(3)이 배선 기판(27)의 오목부(26)내에 지지됨으로써, 미세 사이즈의 제1 접속 단자(8, 9)를 통한 반도체칩(2a, 2b)과 반도체 기판(3)의 접합부에도 과잉 응력이 작용하는 것을 회피할 수 있어, 그 접합부의 접합 신뢰성을 높게 한다. 결과적으로, 반도체칩(2a, 2b), 반도체 기판(3), 및 배선 기판(27) 상호의 접합 신뢰성을 제1 실시 형태보다 높게 할 수 있다.
그 외 얻을 수 있는 효과는 상기 제1 실시 형태와 마찬가지이다.
이 제2 실시 형태에 관한 반도체 장치(21)의 제조예를 도 11, 도 12를 참조해 설명한다.
도 11에 도시하는 바와 같이, 배선 기판(27)의 중앙 부분에는, 반도체 기판(3)의 평면 치수보다 약간 큰 평면 치수의 오목부(26)가 바닥이 있는 함몰로서 형성된다. 이 오목부(26)는, 예를 들면, 공작 기계, 레이저, 에칭 등의 수단으로 형성할 수 있다.
그 오목부(26)의 바닥면 및 내벽면에 액상 또는 페이스트상의 수지재를 공급한 후, 도 12에 도시하는 바와 같이 반도체 기판(3)을 오목부(26)내에 배치하여, 수지재를 예를 들면 열경화시켜 반도체 기판(3)을 배선 기판(27)에 대해 고정시킨다. 혹은, 먼저 반도체 기판(3)을 오목부(26)내에 배치한 후에, 반도체 기판(3)과 오목부(26)의 간극에 수지재를 공급해 경화시켜도 된다.
그 상태로, 반도체 기판(3)의 칩 접속용 패드(5)는, 배선 기판(27)에서의 랜드(6) 형성면보다 조금 위에 위치되고, 제1 접속 단자(8, 9)를 통해, 그 칩 접속용 패드(5)에 반도체칩(2a, 2b)이 접합된다. 또한, 이와 동시에, 제2 접속 단자(12)를 통해, 반도체칩(2a, 2b)의 외부 접속용 패드(13)와 배선 기판(27)의 랜드(6)가 접합된다. 또, 제1, 제2 접속 단자(8, 9, 12)의 높이를 적절히 설정하면, 반도체 기판(3)의 칩 접속용 패드(5)는, 배선 기판(27)에서의 랜드(6) 형성면과 평평하게 또는 오목부(26)내에 조금 들어가 있어도 된다.
이와 같이, 반도체칩(2a, 2b)과 반도체 기판(3)을 접합하기 전에, 먼저 반도체 기판(3)을 배선 기판(27)에 매립하여 고정시키면, 기존의 실장 장치, 예를 들면 진공 흡착구를 이용해, 1개씩 반도체칩(2a, 2b)을 픽업해 반도체 기판(3)에 탑재할 수 있다.
먼저 반도체칩(2a, 2b)과 반도체 기판(3)을 접합하고 나서, 그 접합체를 배선 기판(27)에 대해 접합시키게 되면, 복수의 반도체칩(2a, 2b)측을 진공 흡착할 때에, 칩 간의 간극으로부터의 에어 누설에 의한 흡착 불량이나, 흡착한 상태에서의 기울기를 방지하기 위해 복수의 반도체칩(2a, 2b)간에 두께를 일치시켜야만 하는 등의 문제가 있다.
전술한 바와 같이 먼저 반도체 기판(3)을 배선 기판(27)에 매립해 두면, 그 반도체 기판(3)에 대해, 기존의 진공 흡착구를 이용하여 반도체칩(2a, 2b)을 1개씩 픽업하여 기존의 방식으로 탑재할 수 있다.
[제3 실시 형태]
다음으로, 도 13은 본 발명의 제3 실시 형태에 관한 반도체 장치(31)를 도시한다. 또, 상기 제1, 제2 실시 형태와 동일한 구성 부분에는 동일한 부호를 부여하고 그 상세한 설명은 생략한다.
본 실시 형태에 관한 반도체 장치(31)는, 반도체 기판(3)과, 이 반도체 기판(3)에 탑재된 복수의 반도체칩(2a, 2b)과, 반도체칩(2a, 2b)과 접속된 배선 기판(37)을 구비한다.
반도체 기판(3)에는, 반도체칩(2a, 2b)간을 전기적으로 접속하기 위한 칩간 접속 배선(4)과 이 칩간 접속 배선(4)에 접속된 복수의 칩 접속용 패드(5)가 동일한 면측에 형성되어 있다.
반도체칩(2a, 2b)은 그 주면(집적 회로 형성면)이, 제1 접속 단자(8, 9)를 통해 반도체 기판(3)의 칩 접속용 패드(5)에 접속되어 있다. 이에 따라, 반도체칩(2a, 2b)은, 반도체 기판(3)에 형성된 칩간 접속 배선(4)을 통해 서로 전기적으로 접속되어 있다.
반도체칩(2a, 2b)의 주면에서 반도체 기판(3)과 대향되지 않는 부분에는 복수의 외부 접속용 패드(13)가 형성되어 있다. 배선 기판(37)에는, 복수의 랜드(6)가 형성되어 있다. 그들 외부 접속용 패드(13)간 피치 및 랜드(6)간 피치는, 반도체 기판(3)의 칩 접속용 패드(5)간 피치(제1 접속 단자(8, 9)간 피치)보다 크다. 외부 접속용 패드(13)와 랜드(6)는 제2 접속 단자(38)를 통해 접속되어, 이에 따라 반도체칩(2a, 2b)과 배선 기판(37)이 전기적으로 접속되어 있다.
반도체칩(2a, 2b)과 반도체 기판(3) 사이, 및 반도체칩(2a, 2b)과 배선 기판(37) 사이에는 언더필 수지재(36)가 충전되어, 반도체칩(2a, 2b)과 반도체 기판(3)의 접합부, 및 반도체칩(2a, 2b)과 배선 기판(37)의 접합부를 보호하고 있다.
본 실시 형태에서는, 반도체 기판(3)은 배선 기판(37)내에 배치되지 않고, 배선 기판(37)에서의 랜드(6) 형성면 상에 탑재되어 있다. 따라서, 상기 제1, 제2 실시 형태와 같이 배선 기판(17, 27)에 오목부(16, 26)를 형성할 필요가 없어, 그로 인한 가공 코스트 및 가공 시간을 삭감할 수 있다. 단, 배선 기판(7, 27)내에 반도체 기판(3)이 배치되는 상기 제1, 제2 실시 형태에 비해 반도체 장치 전체의 박형화에는 불리하다.
또한, 반도체칩(2a, 2b)의 외부 접속용 패드(13)와, 배선 기판(37)의 랜드 (6) 사이의 거리가 커지게 되는 만큼, 그것들을 접속하는 제2 접속 단자(38)의 사이즈도 큰 편이 될 수밖에 없고, 이에 맞추어 외부 접속용 패드(13) 및 랜드(6)의 사이즈 및 피치가 큰 편이 되어 버린다. 반대로 말하면, 제3 실시 형태보다 제2 접속 단자(12), 외부 접속용 패드(13) 및 랜드(6)의 사이즈 및 피치를 작게 할 수 있는 제1, 제2 실시 형태가, 평면 방향에서의 치수 증대를 억제할 수 있다.
반도체 기판(3)에 탑재되는 반도체칩은 2개에 한정되지 않고, 3개 이상이어도 된다. 예를 들면, 도 14에는, 4개의 반도체칩(70a～70d)이 반도체 기판(3)에 탑재된 예를 도시한다. 복수의 반도체칩(70a～70d) 가운데, 예를 들면, 어느 반도체칩은 메모리 소자로서 기능하고, 다른 반도체칩은 로직 소자로서 기능한다. 그들 복수의 반도체칩(70a～70d)에는, 외부의 배선 기판과는 직접 접속되지 않는 반도체칩(70b)을 포함하고 있어도 된다. 적어도 1개의 반도체칩이 외부의 배선 기판과 접속되면 된다.
본 발명에 따르면, 반도체 기판은, 복수의 반도체칩 사이를 전기적으로 접속하는 기능만을 갖고, 반도체칩의 전극 패드를 외부와 접속시키기 위해 확대하여 인출하기 위한 기능은 갖지 않는다. 따라서, 반도체 기판의 표리를 관통하는 관통공의 형성 및 그 관통공에 충전되는 도체의 형성이 불필요하여, 그들의 가공 코스트 및 필요로 하는 시간의 삭감을 꾀할 수 있다. 결과적으로, 반도체 장치 전체에 필요로 하는 코스트를 저감할 수 있다. 또한, 반도체칩은, 반도체 기판을 경유하지 않고, 반도체칩으로부터 직접 인출된 외부 접속용 패드를 통해 외부(배선 기판)와 접속되는 구성으로 되어 있으므로, 반도체칩과 배선 기판 간의 배선 길이를 짧게 할 수 있어, 반도체칩과 배선 기판 간의 신호 전송 지연을 저감할 수 있다. 또한, 반도체 기판에는 칩간 접속 배선만이 형성되고, 반도체칩과 배선 기판을 접속하기 위한 배선은 형성되어 있지 않기 때문에, 반도체칩과 배선 기판을 접속하기 위한 배선에 방해받지 않고, 어느 영역에 집약하여 칩간 접속 배선을 반도체 기판에 형성할 수 있어, 이 칩간 접속 배선의 배선 길이를 짧게 할 수 있으며, 따라서 반도체칩 간의 신호 전송 지연도 저감할 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 장치의 제조 방법으로서,
    반도체 기판에, 칩간 접속 배선 및 그 칩간 접속 배선과 접속된 복수의 칩 접속용 패드를 동일한 면측에 형성하고,
    반도체칩의 주면에서 상기 반도체 기판과 대향되지 않는 부분에, 상기 칩 접속용 패드보다 큰 피치로 배치된 복수의 외부 접속용 패드를 형성하고,
    배선 기판에 상기 외부 접속용 패드와 동일한 피치인 랜드를 형성하고,
    상기 반도체 기판의 상기 칩 접속용 패드에, 제1 접속 단자를 통해 복수의 상기 반도체칩의 상기 주면을 접속시켜 복수의 상기 반도체칩을 상기 반도체 기판에 탑재하고,
    상기 제1 접속 단자의 주위에 언더필 수지재를 충전하고,
    상기 반도체칩의 상기 외부 접속용 패드와, 상기 배선 기판의 상기 랜드를 제2 접속 단자를 통해 접속시키고,
    상기 제2 접속 단자의 주위에 언더필 수지재를 충전하는, 반도체 장치의 제조 방법.
  6. 삭제
KR1020060023955A 2005-03-16 2006-03-15 반도체 장치의 제조 방법 KR101210140B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005075165A JP4581768B2 (ja) 2005-03-16 2005-03-16 半導体装置の製造方法
JPJP-P-2005-00075165 2005-03-16

Publications (2)

Publication Number Publication Date
KR20060100263A KR20060100263A (ko) 2006-09-20
KR101210140B1 true KR101210140B1 (ko) 2012-12-07

Family

ID=37002912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023955A KR101210140B1 (ko) 2005-03-16 2006-03-15 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US7402901B2 (ko)
JP (1) JP4581768B2 (ko)
KR (1) KR101210140B1 (ko)
CN (1) CN100470793C (ko)
TW (1) TW200636972A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170089746A (ko) * 2016-01-27 2017-08-04 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
KR20190055683A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호접속 칩

Families Citing this family (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356683B2 (ja) * 2005-01-25 2009-11-04 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
TWI303874B (en) * 2006-08-08 2008-12-01 Via Tech Inc Multi-chip structure
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7605477B2 (en) * 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US8225824B2 (en) * 2007-11-16 2012-07-24 Intelligent Hospital Systems, Ltd. Method and apparatus for automated fluid transfer operations
JP5117270B2 (ja) * 2008-04-25 2013-01-16 シャープ株式会社 配線基板、半導体装置、ならびに半導体装置の製造方法
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP5367413B2 (ja) * 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
US9735136B2 (en) * 2009-03-09 2017-08-15 Micron Technology, Inc. Method for embedding silicon die into a stacked package
US20100244276A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
JP5169985B2 (ja) * 2009-05-12 2013-03-27 富士ゼロックス株式会社 半導体装置
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP2011044654A (ja) * 2009-08-24 2011-03-03 Shinko Electric Ind Co Ltd 半導体装置
JP5282005B2 (ja) * 2009-10-16 2013-09-04 富士通株式会社 マルチチップモジュール
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TW201142998A (en) * 2010-05-24 2011-12-01 Mediatek Inc System-in-package
US8735735B2 (en) * 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US8354297B2 (en) 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
TW201222072A (en) * 2010-10-12 2012-06-01 Sharp Kk Liquid crystal module and liquid crystal display device provided with the module
JP5655244B2 (ja) * 2010-11-01 2015-01-21 新光電気工業株式会社 配線基板およびその製造方法、並びに半導体装置およびその製造方法
JP2012169440A (ja) * 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN107720689A (zh) 2011-06-30 2018-02-23 村田电子有限公司 系统级封装器件的制造方法和系统级封装器件
KR101810940B1 (ko) * 2011-10-26 2017-12-21 삼성전자주식회사 관통 개구부가 형성된 반도체 칩을 포함하는 반도체 패키지
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
JP6021383B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 基板および半導体装置
CN103208501B (zh) 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
US9799627B2 (en) * 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
JP5916898B2 (ja) * 2012-02-08 2016-05-11 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 複数のインターポーザを伴うスタックドダイアセンブリ
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
KR101904926B1 (ko) * 2012-05-04 2018-10-08 에스케이하이닉스 주식회사 반도체 패키지
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
KR101420514B1 (ko) * 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9064705B2 (en) * 2012-12-13 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging with interposers
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
DE102013106965B4 (de) * 2013-03-15 2021-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Die-Package und Verfahren zum Bilden desselben
DE102013108106B4 (de) 2013-03-15 2021-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Verpackungsmechanismen für Chips mit Verbindern
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
JP5839503B2 (ja) * 2013-03-28 2016-01-06 Ｎｅｃプラットフォームズ株式会社 半導体装置、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）及び電子機器
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9147638B2 (en) * 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge
US20150035163A1 (en) * 2013-08-02 2015-02-05 Siliconware Precision Industries Co., Ltd. Semiconductor package and method of fabricating the same
TWI582913B (zh) * 2013-08-02 2017-05-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
KR101754843B1 (ko) 2013-10-16 2017-07-06 인텔 코포레이션 집적 회로 패키지 기판
US9642259B2 (en) 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9685425B2 (en) * 2014-01-28 2017-06-20 Apple Inc. Integrated circuit package
US10038259B2 (en) * 2014-02-06 2018-07-31 Xilinx, Inc. Low insertion loss package pin structure and method
US9754890B2 (en) 2014-02-26 2017-09-05 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
DE102014003462B4 (de) * 2014-03-11 2022-12-29 Intel Corporation Substrat-Routing mit lokaler hoher Dichte und Verfahren zum Herstellen einer entsprechenden Vorrichtung
CN104952838B (zh) * 2014-03-26 2019-09-17 英特尔公司 局部高密度基底布线
JP6311407B2 (ja) * 2014-03-31 2018-04-18 日本電気株式会社 モジュール部品及びその製造方法
JP2015220291A (ja) * 2014-05-15 2015-12-07 株式会社ソシオネクスト 半導体装置及びその製造方法
US9385110B2 (en) * 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
JP6398396B2 (ja) * 2014-07-08 2018-10-03 日本電気株式会社 電子装置又はその製造方法
US9935081B2 (en) * 2014-08-20 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect for chip stacking
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
WO2016043779A1 (en) 2014-09-19 2016-03-24 Intel Corporation Semiconductor packages with embedded bridge interconnects
US9542522B2 (en) 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9355963B2 (en) 2014-09-26 2016-05-31 Qualcomm Incorporated Semiconductor package interconnections and method of making the same
US20160111406A1 (en) * 2014-10-17 2016-04-21 Globalfoundries Inc. Top-side interconnection substrate for die-to-die interconnection
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US9595496B2 (en) 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
CN104637909A (zh) * 2015-01-30 2015-05-20 华进半导体封装先导技术研发中心有限公司 一种三维芯片集成结构及其加工工艺
US9418966B1 (en) * 2015-03-23 2016-08-16 Xilinx, Inc. Semiconductor assembly having bridge module for die-to-die interconnection
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
TWI556387B (zh) 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US9893034B2 (en) * 2015-10-26 2018-02-13 Altera Corporation Integrated circuit packages with detachable interconnect structures
JP2017092094A (ja) * 2015-11-04 2017-05-25 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
CN116110887A (zh) * 2015-12-11 2023-05-12 英特尔公司 具有利用嵌入微电子衬底中的微电子桥连接的多个微电子器件的微电子结构
US9852994B2 (en) * 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
US10497674B2 (en) 2016-01-27 2019-12-03 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10312220B2 (en) 2016-01-27 2019-06-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9806044B2 (en) * 2016-02-05 2017-10-31 Dyi-chung Hu Bonding film for signal communication between central chip and peripheral chips and fabricating method thereof
US10325841B2 (en) * 2016-02-10 2019-06-18 Renesas Electronics Corporation Semiconductor device
US11018080B2 (en) * 2016-03-21 2021-05-25 Agency For Science, Technology And Research Semiconductor package and method of forming the same
KR102473408B1 (ko) * 2016-03-29 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
JP6625491B2 (ja) 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
US10177107B2 (en) 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
KR102632563B1 (ko) 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
US10797014B2 (en) 2016-08-16 2020-10-06 Intel Corporation Rounded metal trace corner for stress reduction
DE112016007586B3 (de) 2016-08-16 2022-07-21 Intel Corporation Abgerundete metall-leiterbahn-ecke zur spannungsreduzierung
WO2018048443A1 (en) * 2016-09-12 2018-03-15 Intel Corporation Emib copper layer for signal and power routing
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10366968B2 (en) * 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
US10971453B2 (en) * 2016-09-30 2021-04-06 Intel Corporation Semiconductor packaging with high density interconnects
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
CN106449440B (zh) * 2016-10-20 2019-02-01 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构的制造方法
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
KR102619666B1 (ko) 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
US11183458B2 (en) 2016-11-30 2021-11-23 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit packaging structure and method
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
KR102666151B1 (ko) 2016-12-16 2024-05-17 삼성전자주식회사 반도체 패키지
US11004824B2 (en) 2016-12-22 2021-05-11 Intel Corporation Scalable embedded silicon bridge via pillars in lithographically defined vias, and methods of making same
CN115188729A (zh) * 2016-12-29 2022-10-14 英特尔公司 用于系统级封装设备的与铜柱连接的裸管芯智能桥
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
JP6880777B2 (ja) * 2017-01-27 2021-06-02 富士通株式会社 光モジュール
WO2018182597A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10468374B2 (en) 2017-03-31 2019-11-05 Intel Corporation Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
JP2018195723A (ja) * 2017-05-18 2018-12-06 富士通株式会社 光モジュールおよびその製造方法並びに光トランシーバ
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10861773B2 (en) * 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
DE102017218273B4 (de) 2017-10-12 2022-05-12 Vitesco Technologies GmbH Halbleiterbaugruppe
TWI652788B (zh) * 2017-11-09 2019-03-01 大陸商上海兆芯集成電路有限公司 晶片封裝結構及晶片封裝結構陣列
US11177201B2 (en) * 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10483156B2 (en) 2017-11-29 2019-11-19 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
CN108091629B (zh) * 2017-12-08 2020-01-10 华进半导体封装先导技术研发中心有限公司 一种光电芯片集成结构
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
WO2019132968A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies with communication networks
DE112017008336T5 (de) 2017-12-29 2020-09-17 Intel Corporation Mikroelektronische Anordnungen
CN111133575A (zh) 2017-12-29 2020-05-08 英特尔公司 具有通信网络的微电子组件
TWI670824B (zh) * 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
CN110265384B (zh) * 2018-03-12 2021-07-16 欣兴电子股份有限公司 封装结构
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US11152363B2 (en) * 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10796999B2 (en) * 2018-03-30 2020-10-06 Intel Corporation Floating-bridge interconnects and methods of assembling same
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10700051B2 (en) * 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11469206B2 (en) 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US10535608B1 (en) * 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
US11393758B2 (en) * 2018-09-12 2022-07-19 Intel Corporation Power delivery for embedded interconnect bridge devices and methods
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
MY202246A (en) * 2018-10-22 2024-04-19 Intel Corp Devices and methods for signal integrity protection technique
KR102615197B1 (ko) * 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11676941B2 (en) 2018-12-07 2023-06-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
US10854548B2 (en) * 2018-12-28 2020-12-01 Intel Corporation Inter-die passive interconnects approaching monolithic performance
CN111384609B (zh) * 2018-12-28 2022-08-02 中兴通讯股份有限公司 芯片与背板连接器互连装置
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US11798865B2 (en) 2019-03-04 2023-10-24 Intel Corporation Nested architectures for enhanced heterogeneous integration
KR102644598B1 (ko) * 2019-03-25 2024-03-07 삼성전자주식회사 반도체 패키지
US11031373B2 (en) * 2019-03-29 2021-06-08 International Business Machines Corporation Spacer for die-to-die communication in an integrated circuit
EP3739618A1 (en) * 2019-05-15 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with surface-contactable component embedded in laminated stack
JP7289719B2 (ja) * 2019-05-17 2023-06-12 新光電気工業株式会社 半導体装置、半導体装置アレイ
JP7404665B2 (ja) * 2019-06-07 2023-12-26 Ｔｏｐｐａｎホールディングス株式会社 フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
US11600567B2 (en) * 2019-07-31 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11393759B2 (en) 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly
TWI734455B (zh) * 2019-10-09 2021-07-21 財團法人工業技術研究院 多晶片封裝件及其製造方法
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11616026B2 (en) 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11139269B2 (en) 2020-01-25 2021-10-05 International Business Machines Corporation Mixed under bump metallurgy (UBM) interconnect bridge structure
US11302643B2 (en) 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US11302674B2 (en) 2020-05-21 2022-04-12 Xilinx, Inc. Modular stacked silicon package assembly
US11502056B2 (en) * 2020-07-08 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure in semiconductor package and manufacturing method thereof
US11551939B2 (en) 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
US20220149005A1 (en) * 2020-11-10 2022-05-12 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device
CN112420534B (zh) * 2020-11-27 2021-11-23 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件
CN112687619A (zh) * 2020-12-25 2021-04-20 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
KR20220151989A (ko) 2021-05-07 2022-11-15 삼성전자주식회사 반도체 패키지
CN113855032B (zh) * 2021-09-13 2024-08-16 江西脑虎科技有限公司 一种脑电极器件的制备方法及脑电极器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233748A (ja) * 1988-03-14 1989-09-19 Nec Corp 集積回路集合体
JP2861686B2 (ja) * 1992-12-02 1999-02-24 日本電気株式会社 マルチチップモジュール
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
JP3584930B2 (ja) * 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP2004079745A (ja) * 2002-08-16 2004-03-11 Sony Corp インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法
JP2005260053A (ja) * 2004-03-12 2005-09-22 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP4580671B2 (ja) * 2004-03-29 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170089746A (ko) * 2016-01-27 2017-08-04 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
KR102616760B1 (ko) * 2016-01-27 2023-12-21 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
KR20190055683A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호접속 칩
US10720401B2 (en) 2017-11-15 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
KR102148907B1 (ko) * 2017-11-15 2020-08-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호접속 칩

Also Published As

Publication number Publication date
TW200636972A (en) 2006-10-16
KR20060100263A (ko) 2006-09-20
TWI303096B (ko) 2008-11-11
JP2006261311A (ja) 2006-09-28
US20080138932A1 (en) 2008-06-12
CN100470793C (zh) 2009-03-18
US20060226527A1 (en) 2006-10-12
CN1835229A (zh) 2006-09-20
JP4581768B2 (ja) 2010-11-17
US7402901B2 (en) 2008-07-22

Similar Documents

Publication Publication Date Title
KR101210140B1 (ko) 반도체 장치의 제조 방법
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7586188B2 (en) Chip package and coreless package substrate thereof
US6479903B2 (en) Flip chip thermally enhanced ball grid array
US20180240789A1 (en) Stackable electronic package and method of fabricating same
US20030038378A1 (en) Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein
US20040090756A1 (en) Chip packaging structure and manufacturing process thereof
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
TW201351579A (zh) 高密度立體封裝
US12040313B2 (en) Semiconductor package and a method for manufacturing the same
JPH08255965A (ja) マイクロチップモジュール組立体
EP1458024A2 (en) Interposer and semiconductor device
US8058723B2 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP4494249B2 (ja) 半導体装置
JP2004349714A (ja) 集積回路パッケージ
KR101321170B1 (ko) 패키지 및 이의 제조 방법
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
US6627978B2 (en) Chip package enabling increased input/output density
CN113964093A (zh) 封装结构及其制备方法
KR100778912B1 (ko) 반도체 패키지 및 그의 제조방법
US12033906B2 (en) Semiconductor package and manufacturing method thereof
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
JP4660946B2 (ja) 電子部品内蔵型回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7