KR20170089746A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20170089746A
KR20170089746A KR1020160130688A KR20160130688A KR20170089746A KR 20170089746 A KR20170089746 A KR 20170089746A KR 1020160130688 A KR1020160130688 A KR 1020160130688A KR 20160130688 A KR20160130688 A KR 20160130688A KR 20170089746 A KR20170089746 A KR 20170089746A
Authority
KR
South Korea
Prior art keywords
die
block
connection
interconnect structures
functional
Prior art date
Application number
KR1020160130688A
Other languages
English (en)
Other versions
KR102616760B1 (ko
Inventor
데이빗 히너
마이클 켈리
로날드 휴몰러
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/207,186 external-priority patent/US9653428B1/en
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Publication of KR20170089746A publication Critical patent/KR20170089746A/ko
Priority to KR1020230184612A priority Critical patent/KR20240004133A/ko
Application granted granted Critical
Publication of KR102616760B1 publication Critical patent/KR102616760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)

Abstract

반도체 패키지 구조 및 반도체패키지의 제조 방법이 개시된다. 비-한정적인 예들로서, 본 발명의 다양한 양태들이 다수의 다른 반도체 다이 사이에 전기적 신호들을 라우팅하는 접속 다이를 포함하는 다양한 반도체 패키지 구조들, 그리고 그 제조 방법을 제공한다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
본 출원은 2016년1월27일에 출원되고, “반도체 패키지 및 그 제조 방법”의 제목을 갖는, 미국 가출원 번호 62/287,544를 참조하고, 우선권을 주장하며, 그리고 혜택을 주장하는데, 이에 의하여 그 전체로 참조에 의해 여기에 포함된다. 본 출원은 2015년 4월14일에 출원되고, “고라우팅 밀도 패치를 갖는 반도체 패키지”의 제목을 갖는 미국 특허출원번호 14/686,725; 2015년8월11일에 출원되고, “반도체 패키지 및 그 제조 방”의 제목을 갖는 미국 특허출원번호 14/823,689; 2016년3월10일에 출원되고, “반도체 패키지 및 그 제조 방법”의 제목을 갖는 미국 특허출원번호 15/066,724에 관한 것으로, 이에 의하여 각각의 내용들이 그 전체로 참조에 의해 여기에 포함된다.
반도체 패키지들을 위한 현재의 반도체 패키지들 및 방법들은, 예를 들면, 과도한 비용, 감소된 신뢰성, 또는 너무 큰 패키지 크기들을 초래하여 부적절하다. 통상적이고 전통적인 접급 방법들의 추가적인 한계점들 및 단점들이, 도면을 참조하여 본 발명의 나머지 부분에 기재된 현재의 개시와 함께 그러한 접근 방법들의 비교를 통하여, 당업자에게 명확해질 것이다.
본 발명은 반도체 패키지 및 그 제조 방법을 제공한다.
본 발명에 따른 전자 디바이스(반도체 패키지)는 적어도 하나의 유전층, 제1도전체, 및 제2도전체를 포함하는 재분배 구조; 제1접속 다이 상호 접속 구조와 제1접속 다이 상호 접속 구조에 전기적으로 결합된 제2접속 다이 상호 접속 구조를 포함하는 상면; 및 재분배 구조의 상면에 결합된 비-도전성 하면을 포함하는 접속 다이; 제1접속 다이 상호 접속 구조에 접속된 제1다이 상호 접속 구조; 및 재분배 구조의 제1도전체에 접속된 제2다이 상호 접속 구조를 포함하는 제1반도체 다이; 및 제2접속 다이 상호 접속 구조에 접속된 제3다이 상호 접속 구조; 및 재분배 구조의 제2도전체에 접속된 제4다이 상호 접속 구조를 포함하는 제2반도체 다이를 포함한다.
제1다이 상호 접속 구조는 제1금속 구조를 포함하고; 그리고 제2다이 상호 접속 구조는 제1금속 구조보다 높은 제2금속 필라를 포함한다.
제2금속 필라는 적어도 접속 다이의 두께만큼 제1금속 구조보다 높다.
제1다이 상호 접속 구조는 제1금속 필라를 포함하고; 그리고 제2다이 상호 접속 구조는 제1금속 필라보다 적어도 2배 넓은 제2금속 필라를 포함한다.
제2다이 상호 접속 구조는 접속 다이의 하면과 동일 평면을 이루는 단부 표면을 갖는 금속 필라를 포함한다.
제2다이 상호 접속 구조를 둘러싸지 않고 제1다이 상호 접속 구조를 둘러 싸는 제1언더필 재료를 포함한다.
제2다이 상호 접속 구조를 둘러싸는 제2언더필 재료를 포함하되, 제2언더필 재료는 제1언더필 재료와 다른 타입의 언더필 재료이다.
접속 다이는 반도체 서브스트레이트를 포함한다.
접속 다이는 반도체 서브스트레이트 상의 도전층; 및 도전층의 제1영역이 노출되는 제1개구; 및 도전층의 제2영역이 노출되는 제2개구를 포함하는, 도전층 상의 무기 유전층을 포함하되, 제1접속 다이 상호 접속 구조는 제1개구를 통하여 도전층의 제1영역에 전기적으로 접속되고, 그리고 제2접속 다이 상호 접속 구조는 제2개구를 통하여 도전층의 제2영역에 전기적으로 접속된다.
도전층과 반도체 서브스트레이트 사이의 제1무기 유전층을 포함한다.
접속 다이는 다수의 무기 유전층들을 포함하고; 그리고 재분배 구조의 적어도 한 유전층은 다수의 유기 유전층들을 포함한다.
재분배 구조의 하면 상의 상호 접속 구조들을 포함하고, 상호 접속 구조들의 적어도 하나는 제1반도체 다이의 제1풋프린트 외측과 제2반도체 다이의 제2풋프린트 외측에 있다.
재분배 구조의 하면 상의 상호 접속 구조들을 포함하고, 상호 접속 구조들의 적어도 하나는 접속 다이의 풋프린트 내측에 있다.
재분배 구조는 서브스트레이트의 재분배 구조를 포함한다.
본 발명에 따른 전자 디바이스는 적어도 하나의 유전층, 제1도전체, 및 제2도전체를 포함하는 재분배 구조; 다수의 제1접속 다이 상호 접속 구조들과 다수의 제1접속 다이 상호 접속 구조들의 적어도 각 하나에 전기적으로 각각 결합된 다수의 제2접속 다이 상호 접속 구조들을 포함하는 상면; 및 재분배 구조의 상면에 연결된 하면을 포함하는 접속 다이; 제1피치를 갖고 다수의 제1접속 다이 상호 접속 구조들에 접속된 다수의 제1다이 상호 접속 구조들; 및 제1피치보다 큰 제2피치를 갖고, 그리고 재분배 구조에 접속된 다수의 제2다이 상호 접속 구조들을 포함하는 제1반도체 다이; 및 제3피치를 갖고 다수의 제2접속 다이 상호 접속 구조들에 접속된 다수의 제2다이 상호 접속 구조들; 및 제3피치보다 큰 제4피치를 갖고, 그리고 재분배 구조에 접속된 다수의 제4다이 상호 접속 구조들을 포함한다.
다수의 제1다이 상호 접속 구조들의 각각은 제1타입의 금속 필라를 포함하고; 그리고 다수의 제2다이 상호 접속 구조들의 각각은 제2타입의 금속 필라를 포함하되, 제2타입의 금속 필라가 접속 다이의 두께만큼 제1타입의 금속 필라보다 높다.
접속 다이의 하면은 하부 도전성 상호 접속 구조를 포함한다.
본 발명에 따른 전자 디바이스는 적어도 하나의 유전층, 제1도전체, 및 제2도전체를 포함하는 재분배 구조; 제1접속 다이 상호 접속 구조와 제1접속 다이 상호 접속 구조에 전기적으로 결합된 제2접속 다이 상호 접속 구조를 포함하는 상면; 및 재분배 구조의 상면에 결합된 하면을 포함하는 접속 다이; 제1접속 다이 상호 접속 구조에 접속된 제1다이 상호 접속 구조; 및 재분배 구조의 제1도전체에 접속된 제2다이 상호 접속 구조를 포함하는 제1반도체 다이; 제2접속 다이 상호 접속 구조에 접속된 제3다이 상호 접속 구조; 및 재분배 구조의 제2도전체에 접속된 제4다이 상호 접속 구조를 포함하는 제2반도체 다이; 및 제2다이 상호 접속 구조를 감싸지 않고 제1다이 상호 접속 구조를 감싸는 제1언더필 재료를 포함한다.
제2다이 상호 접속 구조를 감싸는 제2언더필 재료를 포함하되, 제2언더필 재료는 제1언더필 재료와 다른 타입의 언더필 재료이다.
제2언더필 재료는 몰디드 언더필 재료를 포함하고; 그리고 제1언더필 재료는 미리 도포된 언더필 재료 또는 캐필러리 언더필 재료일 수 있다.
본 발명은 반도체 패키지 및 그 제조 방법을 제공한다.
도 1은 본 발명의 다양한 양태들에 따른, 전자 디바이스를 제조하는 예시적인 방법의 흐름도를 도시한다.
도 2a 내지 2m은 본 발명의 다양한 양태들에 따른, 예시적인 전자 디바이스 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다.
도 3은 본 발명의 다양한 양태들에 따른, 전자 디바이스를 제조하는 예시적인 방법의 흐름도를 도시한다.
도 4a 내지 4j는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다.
도 5는 본 발명의 다양한 양태에 따른, 전자 디바이스를 제조하는 예시적인 방법의 흐름도를 도시한다.
도 6a 내지 6g는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다.
도 7은 본 발명의 다양한 양태에 따른, 전자 디바이스를 제조하는 예시적인 방법의 흐름도를 도시한다.
도 8a 내지도 8j는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다.
도 9는 본 발명의 다양한 양태에 따른, 전자 디바이스를 제조하는 예시적인 방법의 흐름도를 도시한다.
도 10a 내지 도 10k는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다.
도 11은 본 발명의 다양한 양태에 따른, 전자 디바이스를 제조하는 예시적인 방법의 흐름도를 도시한다.
도 12a 내지 도 12m은 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다.
도 13은 본 발명의 다양한 양태에 따른 예시적인 전자 디바이스의 평면도를 도시한다.
도 14는 본 발명의 다양한 양태에 따른 예시적인 전자 디바이스의 평면도를 도시한다.
본 발명의 다양한 양태들은 반도체 패키지 구조 및 반도체 패키지 제조 방법을 제공한다. 비-한정적인 예로서, 본 발명의 다양한 양태들은 다수의 다른 반도체 다이 사이에 전기적 신호들을 라우팅(routing)하는 접속 다이를 포함하는 다양한 반도체 패키지 구조들, 및 이의 제조 방법을 제공한다.
다음의 논의는 예들을 제공함에 의해 본 발명의 다양한 양태들을 설명한다. 그러한 예들은 비-한정적이며, 그리고 따라서 본 발명의 다양한 양태들의 범위가 제공된 예들의 임의의 특별한 특징들에 의해 한정될 필요는 없다. 다음의 논의에서, 문구 “예를 들면(for example)”, “e.g.,”, 그리고 “예시적인(exemplary)”은 비-한정적이고 그리고 일반적으로 “예를 들어 비-한정적인(by way of example and not limitation)”, “예를 들면 비-한정적인(for example and not limitation)” 등과 동의어이다.
여기에 사용된 바와 같이, "및/또는"은 "및/또는"에 의해 연결된 리스트 중 하나 이상의 항목들을 의미한다. 예를 들어, "x 및/또는 y"는 세 요소 세트{(x), (y), (x, y)}중 임의의 요소를 의미한다. 다른 말로, "x 및/또는 y"는 "x 및 y의 하나 또는 둘 다"를 의미한다. 다른 예로서, "x, y, 및/또는 z"는 일곱 요소 세트{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}중 임의의 요소를 의미한다. 다른 말로, "x, y 및/또는 z"는 "x, y 및 z 중 하나 이상을 의미한다.
여기에 사용된 용어는 단지 특정한 실시예를 설명하기 위한 것이며 본 발명을 한정하려는 의도가 아니다. 여기에 사용된 바와 같이, 단수 형태는, 내용상 명백히 다르게 제시하지 않는 한, 복수의 형태를 포함하도록 의도된다. 본 명세서에서 사용할 때, "포함한다(comprises)", "포함한다(includes)," "포함하는(comprising), "포함하는(including)", "갖는다(has)", "갖는다(have)", "갖는(having)" 등은 특징들, 정수들, 단계들, 동작들, 구성 요소들, 및/또는 부품들을 지칭하며, 특징들, 정수들, 단계들, 동작들, 구성 요소들, 부품들 및/또는 이들의 그룹들 중 하나 이상의 존재 또는 추가를 배재하지 않음이 이해될 것이다.
비록 용어 제1, 제2, 등이 다양한 구성 요소들을 여기서 설명하는데 이용될 수 있으나, 이러한 구성 요소들은 이러한 용어들로 한정되어서는 안됨이 이해될 것이다. 이러한 용어들은 한 구성 요소를 다른 구성 요소와 구별하기 위해 사용된다. 따라서, 예를 들어, 이하에서 설명될 제1구성 요소, 제1부품 또는 제1섹션은 본 발명의 교시로부터 벗어나지 않고 제2구성 요소, 제2부품 또는 제2섹션으로 지칭될 수 있다. 유사하게, "상부(upper)", "하부(lower)", "측부(side)", “상부(top)”, “하부(bottom)” 등과 같은 다양한 공간적 용어는 상대적인 방식으로 한 구성 요소로부터 다른 구성 요소를 구분하는데 사용될 수 있다. 그러나, 부품들은 다른 방식으로 위치될 수 있는데, 예를 들면, 본 발명의 교시를 벗어나지 않고, "상부(top)" 면이 수평으로 바라보고 그리고 그것의 "측부(side)" 면이 수직으로 바라보도록 반도체 디바이스가 옆으로 위치될 수 있다는 것이 이해되어야 한다.
본 발명의 다양한 양태들이 반도체 디바이스 또는 패키지 및 그 제조 방법을 제공하는데, 이는 비용을 감소시키고, 신뢰성을 증가시키며, 그리고/또는 반도체 디바이스 또는 패키지의 제조 능력을 증가시킨다.
본 발명의 상술한 그리고 다른 양태들이 다양한 예시적 구현예들의 다음 설명에 설명되거나 또는 명확해질 것이다. 본 발명의 다양한 양태들이 당업자들이 다양한 양태들을 쉽게 실시할 수 있도록 첨부된 도면들을 참조하여 설명될 것이다.
도 1은 본 발명의 다양한 양태들에 따른, 전자 디바이스(예를 들면, 반도체 패키지 등)를 제조하는 예시적인 방법의 흐름도를 도시한다. 예시적 방법(100)은, 예를 들면, 여기에 논의된 임의 다른 예시적 방법(들) 중 임의의 또는 모든 특징들을 공유할 수 있다(예를 들면, 도 3의 예시적 방법(300), 도 5의 예시적 방법(500), 도 7의 예시적 방법(700), 도 9의 예시적 방법(900) 등). 도 2a 내지 2m은 본 발명의 다양한 양태들에 따른, 예시적인 전자 디바이스(예를 들면, 반도체 패키지 등) 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다. 도 2a 내지 도 2m은, 예를 들면, 도 1의 방법(100) 중 다양한 블록들(또는 단계들)에서의 예시적 전자 디바이스를 도시한다. 도 1 및 도 2a 내지 도 2이 이제 함께 논의될 것이다. 방법(100) 중에서 예시적 블록들의 순서는 본 발명의 범위를 벗어나지 않은 채 변경될 수 있음을 주목하여야 한다.
예시적 방법(100)은 블록(105)에서 실행을 시작할 수 있다. 방법(100)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 원인들 또는 조건들에 응답하여 실행을 시작할 수 있다. 예를 들면, 방법(100)은, 하나 이상의 상류 및/또는 하류 제조 스테이션들로부터 수신된 하나 이상의 신호들에 응답하여, 중앙 제조 라인 컨트롤러 등으로부터 신호에 응답하여, 자동적으로 실행을 시작할 수 있다. 또한 예를 들면, 방법(100)은 시작하라는 오퍼레이터의 명령에 응답하여 실행을 시작할 수 있다. 또한 예를 들면, 방법(100)은 여기에 논의된 임의의 다른 방법 블록(또는 단계)으로부터 실행 흐름을 수신함에 응답하여 실행을 시작할 수 있다.
예시적 방법(100)은, 블록(110)에서, 다수의 기능 다이를 입고 및/또는 제조(receiving and/or fabricating)함을 포함할 수 있다. 블록(110)의 다양한 예시적 양태들이 도 2a에 도시되어 있다.
블록(110)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(110)은, 예를 들면, 동일한 시설 또는 지리적 위치에서 상류 제조 공정으로부터 다수의 기능 다이를 입고하는 단계를 포함할 수 있다. 블록(110)은 또한, 예를 들면, 공급자(예를 들면, 파운드리)로부터 기능 다이를 입고하는 단계를 포함할 수 있다.
입고 및/또는 제조된 기능 다이는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 입고된 다이는 동일한 웨이퍼(예를 들면, 멀티-프로젝트 웨이퍼(Multi-Project Wafer (MPW)) 위에 있는 다른 다수의 다른 다이를 포함할 수 있다. 예를 들면, 도 2a에 도시된 바와 같이, 예시적 웨이퍼(210A)는, 예를 들면 라벨 211인 다이 1과 라벨 212인 다이 2, 다수의 다른 타입들의 기능 다이들을 포함할 수 있다. 예를 들면, 제1다이(211)는 프로세서를 포함할 수 있고, 그리고 제2다이(212)는 메모리 칩을 포함할 수 있다. 또한 예를 들면, 제1다이(211)는은 프로세서를 포함할 수 있고, 그리고 제2다이(212)는 코-프로세서를 포함할 수 있다. 또한 예를 들면, 제1다이(211) 및 제2다이(212)는 둘 다 메모리 칩들을 포함할 수 있다. 일반적으로, 제1다이(211) 및/또는 제2다이(212)는 활성 반도체 회로를 포함할 수 있다.
비록 예시적 웨이퍼(210A)가 MPW로 도시되어 있으나, 블록(110)은 또한 싱글 타입의 다이들로 전용되는 하나 이상의 각 웨이퍼들로 기능 다이들을 입고하는 단계를 포함할 수 있다. 예를 들면, 도 2a에 도시된 바와 같이, 웨이퍼(210B)는 다이 1의 전체 웨이퍼로 전용되며, 이것의 예는 라벨 211로 도시되어 있고, 웨이퍼(210c)는 다이 2의 전체 웨이퍼로 적용되며, 이것의 예는 라벨 212로 도시되어 있다. 비록 여기에 도시된 다양한 예들이 일반적으로 제1 및 제2기능 다이들(예를 들면, 다이 1 및 다이 2)에 관련되지만, 본 발명의 범위는 동일하거나 또는 다른 타입들의 임의의 개수를 갖는 기능 다이들(예를 들면, 3개의 다이, 4개의 다이 등)로 확장됨을 이해하여야 한다.
기능 다이(211 및 212)는 다이 상호 접속 구조들을 포함할 수 있다. 예를 들면, 도 2a에 도시된 바와 같이, 제1기능 다이(211)는 하나 이상의 다이 상호 접속 구조들(213)의 제1셋트, 그리고 하나 이상의 다이 상호 접속 구조들(214)의 제2셋트를 포함할 수 있다. 비슷하게, 제2기능 다이(212)는 그러한 구조들을 포함할 수 있다. 다이 상호 접속 구조들(213 및 214)은, 여기에 제공되는 비-한정적인 예들인, 임의의 다양한 다이 상호 접속 구조들 특징들을 포함할 수 있다.
제1다이 상호 접속 구조들(213)은, 예를 들면, 금속(예를 들면, 구리, 알루미늄 등) 필라들 또는 랜드들을 포함할 수 있다. 제1다이 상호 접속 구조들(213)은 또한, 예를 들면, 도전성 범프들(예를 들면, C4 범프들 등) 또는 볼들, 와이어들 등을 포함할 수 있다.
제1다이 상호 접속 구조들(213)은 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 제1다이 상호 접속 구조들(213)은 기능 다이(211)의 다이 패드들 상에 도금될 수 있다. 또한 예를 들면, 제1다이 상호 접속 구조들(213)은 인쇄 및 리플로우, 와이어 본딩 등이 될 수 있다.
제1다이 상호 접속 구조들(213)은, 예를 들면, 캡(cap)을 가질 수 있다. 예를 들면, 제1다이 상호 접속 구조들(213)은 솔더 캡을 가질 수 있다. 또한 예를 들면, 제1다이 상호 접속 구조들(213)은 금속층(예를 들면, 구리를 갖는 치환형 고체 용액(substitutional solid solution) 또는 금속간 화합물을 형성하는 금속층)의 캡을 가질 수 있다. 예를 들면, 제1다이 상호 접속 구조들(213)은, 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037에 설명된 바와 같이, 형성되고 그리고/또는 접속될 수 있으며, 이에 따라 상기 미국 특허 출원의 전체 내용이 여기에 참조로 포함될 수 있다. 또한, 예를 들면, 제1다이 상호 접속 구조들(213)이 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 설명된 바와 같이, 형성되고 그리고/또는 접속될 수 있으며, 이에 따라 상기 미국 특허 출원의 전체 내용이 여기에 참조로 포함될 수 있다.
제1다이 상호 접속 구조들(213)은, 예를 들면, 임의의 다양한 치수 특징들을 포함할 수 있다. 예를 들면, 예시적인 구현예에서, 제1다이 상호 접속 구조들(213)은 30 마이크론의 피치(예를 들면, 중심 대 중심 사이의 이격 거리) 및 17.5 마이크론의 지름(또는 폭, 작은 축 또는 큰 축의 폭 등)을 포함할 수 있다. 또한, 예를 들면, 예시적 구현예에서, 제1다이 상호 접속 구조(213)는 20 내지 40 마이크론의 범위를 갖는 피치 및 10 내지 25 마이크론의 범위를 갖는 지름(또는 폭, 작은 축 또는 큰 축의 폭 등)을 포함할 수 있다. 제1다이 상호 접속 구조들(213)은, 예를 들면, 15 내지 20 마이크론의 높이를 가질 수 있다.
제2다이 상호 접속 구조들(214)은, 예를 들면, 제1다이 상호 접속 구조들(213)의 임의의 또는 모든 특징들을 공유할 수 있다. 제2다이 상호 접속 구조들(214)의 일부 또는 전부는, 예를 들면, 제1다이 상호 접속 구조들(213)과 상당히/대체로 다를 수 있다.
제2다이 상호 접속 구조들(214)은, 예를 들면, 금속(예를 들면, 구리, 알루미늄 등) 필라들 또는 랜드들을 포함할 수 있다. 제2다이 상호 접속 구조들(214)은 또한, 예를 들면, 도전성 범프들(예를 들면, C4 범프들 등) 또는 볼들, 와이어들 등을 포함할 수 있다. 제2다이 상호 접속 구조들(214)은, 예를 들면, 반드시 그럴 필요는 없지만, 제1다이 상호 접속 구조들(213)과 동일한 상호 접속 구조들의 일반 타입일 수 있다. 예를 들면, 제1다이 상호 접속 구조들(213)과 제2다이 상호 접속 구조들(214)은 둘 다 구리 필라들을 포함할 수 있다. 또한 예를 들면, 제1다이 상호 접속 구조들(213)은 금속 랜드들을 포함할 수 있고, 그리고 제2다이 상호 접속 구조들(214)은 구리 필라들을 포함할 수 있다.
제2다이 상호 접속 구조들(214)은 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 제2다이 상호 접속 구조들(214)은 기능 다이(211)의 다이 패드들 상에 도금될 수 있다. 또한 예를 들면, 제2다이 상호 접속 구조들(214)은 인쇄되고 리플로우, 와이어 본딩 등이 될 수 있다. 제2다이 상호 접속 구조들(214)은 제1다이 상호 접속 구조들(213)과 동일한 공정 단계로 형성될 수 있으나, 그러한 다이 상호 접속 구조들(213 및 214)은 또한 분리된 각각의 단계들 및/또는 중복되는 단계들로 형성될 수 있다.
예를 들면, 제1예시적 시나리오에서, 제2다이 상호 접속 구조들(214)(예를 들면, 첫번째 1/2, 1/3 등)의 각 제1영역이 제1다이 상호 접속 구조(213)와 동일한 제1도금 동작으로 형성될 수 있다. 계속되는 제1예시적 시나리오에서, 제2다이 상호 접속 구조들(214)(예를 들면, 두번째 1/2, 나머지 2/3 등)의 각 제2영역이 그런 후 제2도금 동작으로 형성될 수 있다. 예를 들면, 제2도금 공정 중에, 제1다이 상호 접속 구조들(213)은 추가적인 도금(예를 들면, 그것 위에 형성된 유전 또는 보호 마스크 층에 의해)이 금지될 수 있다. 다른 예시적 시나리오에서, 제2다이 상호 접속 구조들(214)은 제1다이 상호 접속 구조들(213)의 형성을 위해 이용된 제1도금 공정과 완전히 독립된 제2도금 공정으로 형성될 수 있는데, 여기서 제1다이 상호 접속 구조들은 예를 들면 제2도금 공정 동안 보호 마스크 층으로 덮일 수 있다.
제2다이 상호 접속 구조들(211)은, 예를 들면, 캡을 갖지 않을 수 있다. 예를 들면, 제2다이 상호 접속 구조들(214)은 솔더 캡을 갖지 않을 수 있다. 예시적 시나리오에서, 제1다이 상호 접속 구조들(213)은 캡(예를 들면, 솔더 캡, 금속 층 캡 등)을 가질 수 있는 반면 제2다이 상호 접속 구조들(214)은 캡을 갖지 않는다. 다른 예시적 시나리오에서, 제1다이 상호 접속 구조들(213) 및 제2다이 상호 접속 구조들(214)이 캡을 갖지 않는다.
제2다이 상호 접속 구조들(214)은, 예를 들면, 임의의 다양한 치수 특징들을 포함할 수 있다. 예를 들면, 예시적 구현예에서, 제2다이 상호 접속 구조들(214)은 80 마이크론의 피치(예를 들면, 중심 대 중심 사이의 이격 거리)와 25 마이크론 이상의 지름(또는 폭)을 포함할 수 있다. 또한 예를 들면, 예시적인 구현예에서, 제2다이 상호 접속 구조들(214)은 50 내지 80 마이크론 범위의 피치와 20 내지 30 마이크론 범위의 지름(또는 폭, 작은 축 또는 큰 축의 폭 등)을 포함할 수 있다. 또한 예를 들면, 예시적 구현예에서, 제2다이 상호 접속 구조들(214)은 80 내지 150 마이크론 범위의 피치와 25 내지 40 마이크론 범위의 지름(또는 폭, 작은 축 또는 큰 축의 폭 등)을 포함할 수 있다. 제2다이 상호 접속 구조들(214)은, 예를 들면, 40 내지 80 마이크론의 높이를 가질 수 있다.
기능 다이들(예를 들면, 웨이퍼 형태로)은, 반드시 그럴 필요는 없지만, 원래의 다이 두께(예를 들면, 그라인딩, 기계적 및/또는 화학적 박형화 등에 의해)로부터 이때 박형화될 수 있음을 주목해야 한다. 예를 들면, 기능 다이 웨이퍼들(예를 들면, 201A, 210B, 210C 등)은 전체 두께(full thickness) 웨이퍼들일 수 있다. 또한, 예를 들면, 기능 다이 웨이퍼들(예를 들면, 210A, 210B, 210C 등)은 웨이퍼들의 안전한 핸들링을 제공하면서도 완성된 패키지의 두께를 감소시키도록 적어도 부분적으로 박형화될 수 있다.
일반적으로, 블록(110)은 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 입고 및/또는 제조의 임의의 특별한 방식의 특징들에 의해 또는 그러한 기능 다이의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(115)에서, 접속 다이를 제조 및/또는 입고하는 단계를 포함할 수 있다. 블록(115)의 다양한 예시적 양태들이 도 2b 및 도 2c에 도시되어 있다.
블록(115)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 다수의 접속 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(115)은, 예를 들면, 동일한 시설 또는 지리적 위치에서 상류 제조 공정으로부터 다수의 접속 다이를 입고하는 단계를 포함할 수 있다. 블록(115)은 또한, 예를 들면, 공급자(예를 들면, 파운드리로부터)로부터 접속 다이를 입고하는 단계를 포함할 수 있다.
입고 및/또는 제조된 접속 다이는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 입고 및/또는 제조된 다이는 웨이퍼(예를 들면, 실리콘 또는 다른 반도체 웨이퍼 등) 상에 있는 다수의 접속 다이를 포함할 수 있다. 예를 들면, 도 2b에 도시된 바와 같이, 예시적 웨이퍼(215A)는 접속 다이의 전체 웨이퍼를 포함할 수 있는데, 이의 예는 라벨 216a로 도시되어 있다. 비록 여기에 도시된 다양한 예들이 일반적으로 패키지 내에 단독 접속 다이의 이용에 관련되지만, 다수의 접속 다이(예를 들면, 동일 또는 다른 디자인의)가 단독 전자 디바이스 패키지에 이용될 수 있음을 이해해야 한다.
접속 다이는 다이 상호 접속 구조들을 포함할 수 있다. 예를 들면, 도 2b에 도시된 예시적 접속 다이(216a)는 접속 다이 상호 접속 구조들(217)을 포함한다. 접속 다이 상호 접속 구조들(217)은, 여기에 제공되는 비-한정적인 예들인, 임의의 다양한 상호 접속 구조 특징들을 포함할 수 있다. 비록 본 논의에서 모든 접속 다이 상호 접속 구조들(217)이 상호간 동일한 것으로 일반적으로 설명될 것이지만, 그들은 또한 서로 다를 수 있다. 예를 들면, 도 2b를 참조하면, 접속 다이 상호 접속 구조들(217)의 좌측 영역은 접속 다이 상호 접속 구조들(217)의 우측 영역과 동일하거나 또는 다를 수 있다.
접속 다이 상호 접속 구조들(217) 및/또는 그들의 제조 방법은, 여기에서 논의된, 제1다이 상호 접속 구조들(213) 및/또는 제2다이 상호 접속 구조들(214), 및/또는 그들의 제조 방법 중 임의의 또는 모든 특징들을 공유할 수 있다. 예시적 구현예에서, 접속 다이 상호 접속 구조들(217)의 제1영역은 그러한 제1영역이 제1기능 다이(211)의 각 제1다이 상호 접속 구조들(213)에 짝 맞춤을 제공하는 이격 거리, 레이아웃, 형태, 크기, 및/또는 재료 특징들을 포함할 수 있고, 그리고 접속 다이 상호 접속 구조들(217)의 제2영역은 그러한 제2영역이 제2기능 다이(212)의 각 제1다이 상호 접속 구조들(213)에 짝 맞춤을 제공하는 이격 거리, 레이아웃, 형태, 크기, 및/또는 재료 특징들을 포함할 수 있다.
접속 다이 상호 접속 구조들(217)은, 예를 들면, 금속(예를 들면, 구리, 알루미늄 등) 필라들 또는 랜드들을 포함할 수 있다. 접속 다이 상호 접속 구조들(217)은 또한, 예를 들면, 도전성 범프들(예를 들면, C4 범프들 등) 또는 볼들, 와이어들 등을 포함할 수 있다.
접속 다이 상호 접속 구조들(217)은 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(217)은 접속 다이(216a)의 다이 패드들 상에 도금될 수 있다. 또한 예를 들면, 접속 다이 상호 접속 구조들(217)은 인쇄되고 리플로우되며, 와이어 본딩 등이 될 수 있다.
접속 다이 상호 접속 구조들(217)은, 예를 들면, 캡(cap)을 가질 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(217)은 솔더 캡을 가질 수 있다. 또한 예를 들면, 접속 다이 상호 접속 구조들(217)은 금속층(예를 들면, 구리를 갖는 치환형 고체 용액(substitutional solid solution) 또는 금속간 화합물을 형성하는 금속층)의 캡을 가질 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(217)은, 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037에 설명된 바와 같이, 형성되고 그리고/또는 접속될 수 있으며, 이에 따라 상기 미국 특허 출원의 전체 내용이 여기에 참조로 포함될 수 있다. 또한, 예를 들면, 접속 다이 상호 접속 구조들(217)이 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 설명된 바와 같이, 형성되고 그리고/또는 접속될 수 있으며, 이에 따라 상기 미국 특허 출원의 전체 내용이 여기에 참조로 포함될 수 있다.
접속 다이 상호 접속 구조들(217)은, 예를 들면, 임의의 다양한 치수 특징들을 포함할 수 있다. 예를 들면, 예시적인 구현예에서, 접속 다이 상호 접속 구조들(217)은 30 마이크론의 피치(예를 들면, 중심 대 중심 사이의 이격 거리) 및 17.5 마이크론의 지름(또는 폭, 작은 축 또는 큰 축의 폭 등)을 포함할 수 있다. 또한, 예를 들면, 예시적 구현예에서, 접속 다이 상호 접속 구조(217)는 20 내지 40 마이크론의 범위를 갖는 피치 및 10 내지 25 마이크론의 범위를 갖는 지름(또는 폭, 작은 축 또는 큰 축의 폭 등)을 포함할 수 있다. 접속 다이 상호 접속 구조들(217)은, 예를 들면, 15 내지 20 마이크론의 높이를 가질 수 있다.
예시적 시나리오에서, 접속 다이 상호 접속 구조들(217)은 제1기능 다이(211)와 제2기능 다이(212)의 제1다이 상호 접속 구조들(213)(예를 들면, 금속 랜드들, 구리 필라들 등)과 짝 맞춤하는 구리 필라들을 포함할 수 있다.
접속 다이(216a)(또는 그의 웨이퍼(215A))는, 여기에서 논의된 비-한정적인 예들인, 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 도 2c를 참조하면, 접속 다이(216a)(또는 그의 웨이퍼(215A))는, 예를 들면, 지지층(290)(예를 들면, 실리콘 또는 다른 반도체 층 등)을 포함할 수 있다. 재분배(RD) 구조(298)가 지지층(290) 위에 형성될 수 있다. RD 구조(298)는, 예를 들면, 베이스 유전층(291), 제1유전층(293), 제1도전성 트레이스들(292), 제2유전층(296), 제2도전성 트레이스들(295), 및 접속 다이 상호 접속 구조들(217)을 포함할 수 있다.
베이스 유전층(291)은, 예를 들면, 지지층(290) 위에 형성될 수 있다. 베이스 유전층(291)은, 예를 들면, 산화물층, 질화물층 등을 포함할 수 있다. 베이스 유전층(291)은, 예를 들면, 규격으로 정해지고 그리고/또는 자연적으로 형성된 것일 수 있다. 베이스 유전층(291)은 패시베이션층으로 지칭될 수 있다. 베이스 유전층(291)은, 예를 들면, 저압 화학 기상 증착(LPCVD) 공정을 이용하여 형성된 이산화 실리콘층이거나 또는 이를 포함할 수 있다.
접속 다이(216a)(또는 이를 포함하는 웨이퍼(215A))는, 예를 들면, 제1도전성 트레이스들(292)과 제1유전층(293)을 포함할 수 있다. 제1도전성 트레이스들(292)은, 예를 들면, 증착된 도전성 금속(예를 들면, 구리, 알루미늄, 텅스텐 등)을 포함할 수 있다. 제1도전성 트레이스들(292)은, 예를 들면, 스퍼터링, 전해-도금, 무전해 도금 등에 의해 형성될 수 있다. 제1도전성 트레이스들(292)은, 예를 들면, 서브-마이크론 또는 서브-2(two)-마이크론 피치(또는 중심 대 중심 사이의 이격 거리)로 형성될 수 있다. 제1유전층(293)은, 예를 들면, 무기 유전 재료(예를 들면, 실리콘 산화물, 실리콘 질화물 등)을 포함할 수 있다. 다양한 구현예에서, 제1유전층(293)이 제1도전성 트레이스들(292)의 형성 이전에 형성될 수 있는데, 예를 들면, 제1도전성 트레이스들(292) 또는 그의 영역으로 채워지는 개구들과 함께 형성될 수 있음을 주목하라. 예를 들면 구리 도전성 트레이스들을 포함하는 예시적 구현예에서, 듀얼 다마신 공정이 트레이스들을 증착하기 위해 이용될 수 있다.
다른 조립체에서, 제1유전층(293)은 유기 유전 재료를 포함할 수 있다. 예를 들면, 제1유전층(293)은 비스말레이미드트리아진(BT), 페놀 수지, 폴리이미드(PI), 벤조사이클로부틴(BCB), 폴리벤즈옥사졸(PBO), 에폭시 및 그 등가물 그리고 그들의 화합물을 포함할 수 있으나, 본 발명의 양태들이 이로서 한정되지 않는다. 유기 유전 재료는, 예를 들면 화학적 증기 증착(CVD)과 같은 임의의 다양한 방식들로 형성될 수 있다. 그러한 다른 조립체에서, 제1도전성 트레이스들(292)은, 예를 들면, 2 내지 5 마이크론 피치(중심 대 중심 사이의 이격 거리)를 가질 수 있다.
접속 다이(216a)(또는 그의 웨이퍼(215A))는 또는 예를 들면, 제2도전성 트레이스들(295) 및 제2유전층(296)을 포함할 수 있다. 제2도전성 트레이스들(295)은, 예를 들면, 증착된 도전성 금속(예를 들면, 구리 등)을 포함할 수 있다. 제2도전성 트레이스들(295)은, 예를 들면, 각각의 도전성 비아들(294) 또는 개구들(예를 들면, 제1유전층(293))을 통하여 각각의 제1도전성 트레이스들(292)에 접속될 수 있다. 제2유전층(296)은, 예를 들면, 무기 유전 재료(예를 들면, 실리콘 산화물, 실리콘 질화물 등)를 포함할 수 있다. 다른 조립체에서, 제2유전층(296)은 유기 유전 재료를 포함할 수 있다. 예를 들면, 제2유전층(296)은 비스말레이미드트리아진(BT), 페놀 수지, 폴리이미드(PI), 벤조사이클로부틴(BCB), 폴리벤즈옥사졸(PBO), 에폭시 및 그 등가물 그리고 그들의 화합물을 포함할 수 있으나, 본 발명의 양태들이 이로서 한정되지 않는다. 제2유전층(296)은, 예를 들면, CVD 공정을 이용하여 형성될 수 있으나, 본 발명의 범위가 이로서 한정되지 않는다.
비록 2 셋트의 유전층들 및 도전성 트레이스들이 도 2c에 도시되어 있지만, 접속 다이(216a)(또는 그의 웨이퍼)의 RD 구조(298)는 임의의 개수의 그와 같은 층들 및 트레이스들을 포함할 수 있음을 이해하여야 한다. 예를 들면, RD 구조(298)는 단지 하나의 유전층 및/또는 1 셋트의 도전성 트레이스들, 3셋트의 유전층들 및/또는 도전성 트레이스들 등을 포함할 수 있다.
접속 다이 상호 접속 구조들(217)(예를 들면, 도전성 범프들, 도전성 볼들, 도전성 필라들, 도전성 랜드들 또는 패드들 등)은 RD 구조(298)의 표면 상에 형성될 수 있다. 그와 같은 접속 다이 상호 접속 구조들(217)의 예들이 도 2c에 도시되어 있는데, 이는 접속 다이 상호 접속 구조들(217)이 RD 구조(298)의 전방(또는 상부) 면 상에 형성되고 제2유전층(296) 내의 도전성 비아들을 통하여 각각의 제2도전성 트레이스들(295)에 전기적으로 연결됨을 도시하고 있다. 그러한 접속 다이 상호 접속 구조들(217)은, 예를 들면, RD 구조(298)가 예를 들면 여기에 논의된 제1기능 다이(211)와 제2기능 다이(212)를 포함하여, 다양한 전자 부품들(예를 들면, 활성 반도체 부품들 또는 다이, 수동 부품들 등)에 결합(연결, 접속)하는데 이용된다.
접속 다이 상호 접속 구조들(217)은, 예를 들면, 임의의 다양한 도전성 재료들(예를 들면, 구리, 니켈, 금 등 중 임의의 하나 또는 조합)을 포함할 수 있다. 접속 다이 상호 접속 구조들(217)은 또한, 예를 들면, 솔더를 포함할 수 있다. 또한 예를 들면, 접속 다이 상호 접속 구조들(217)은 솔더 볼들 또는 범프들, 다중 볼 솔더 칼럼들, 연장된 솔더 볼들, 금속 코어를 덮는 솔더층을 갖는 금속(예를 들면, 구리) 코어 볼들, 도금된 필라 구조들(예를 들면, 구리 필라들 등), 와이어 구조들(예를 들면, 와이어 본딩 와이어들) 등을 포함할 수 있다.
도 2b를 참조하면, 접속 다이(216a)의 웨이퍼(215A)는, 예를 들면, 박형 접속 다이(216b)의 박형 접속 다이 웨이퍼(215B)를 제조하기 위해 박형화될 수 있다. 예를 들면, 박형 접속 다이 웨이퍼(215B)는, 아직 낮은 프로파일을 제공하면서도, 박형 접속 다이 웨이퍼(215B) 및/또는 개별 박형 접속 다이(216b)의 안전한 취급을 여전히 허용하는 정도로 박형화(예를 들면, 그라인딩, 화학적 및/또는 기계적 박형화 등)될 수 있다. 예를 들면, 도 2c를 참조하면, 지지층(290)이 실리콘을 포함하는 예시적 구현예에서, 박형 접속 다이(216b)는 여전히 실리콘 지지층(290)의 적어도 한 영역을 포함할 수 있다. 예를 들면, 박형 접속 다이(216b)의 하면(또는 후면)이 잔존하는 지지층(290)의 하부면에서 상부면의 도전층들에 도전성 접속이 방지되도록 충분한 비-도전성 지지층(290), 베이스 유전층(291) 등을 포함한다.
예를 들면, 예시적 구현예에서, 박형 접속 다이 웨이퍼(215B)(또는 그의 박형 접속 다이(216b))는 50 마이크론 이하의 두께를 가질 수 있다. 다른 예시적 구현예에서, 박형 접속 다이 웨이퍼(215B)(또는 그의 박형 접속 다이(216b))는 20 내지 40 마이크론 범위의 두께를 가질 수 있다. 여기에서 논의되는 바와 같이 박형 접속 다이(216b)의 두께는, 예를 들면 박형 접속 다이(216b)가 캐리어와 다이들(211 및 212) 사이에 고정되도록, 제1다이(211)와 제2다이(212)의 제2다이 상호 접속 구조들(214)보다 작을 수 있다.
일반적으로, 블록(115)은 접속 다이를 제조 및/또는 입고하는 단계를 포함할 수 있다. 따라서,본 발명의 범위는 그러한 제조 및/또는 입고의 특정한 방식의 특징들 또는 그러한 접속 다이의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(120)에서, 접속 다이를 캐리어에 탑재(mounting)하는 단계를 포함할 수 있다. 블록(120)의 다양한 예시적 양태들이 도 2d에 도시되어 있다.
도 2d에 도시된 바와 같이, 접속 다이(예를 들면, 박형 접속 다이(216b))는 캐리어(221)에 접착될 수 있다. 박형 접속 다이(216b)는, 예를 들면, 개별 다이로 입고되거나 또는 박형 접속 다이 웨이퍼(215B)로 입고된 후 박형 접속 다이 웨이퍼(215B)로부터 싱귤레이션될 수 있다.
캐리어(221)는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 캐리어(221)는 금속 캐리어(예를 들면, 플레이트, 디스크 등)를 포함할 수 있다. 또한 예를 들면 캐리어(221)는 글래스 캐리어, 실리콘 또는 다른 반도체 캐리어 등을 포함할 수 있다. 캐리어(221)는, 예를 들면, 패널-형태(예를 들면, 사각-형태, 직사각-형태 등), 웨이퍼-형태 등일 수 있다.
예시적 구현예에서, 캐리어(221)는 다이 위치 정확성을 향상시키기 위해 패턴을 포함할 수 있다. 따라서, 블록(120)은 그 위에 이미 형성된 그러한 패턴을 갖는 캐리어가 입고되는 단계를 포함할 수 있고 그리고/또는 패턴을 포함하는 단계를 포함할 수 있다. 패턴은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 패턴은 캐리어(예를 들면, 캐리어가 사용되는 각 시간마다 형성되는 등) 위에 임시로 형성되거나 또는 캐리어 위에 영구적으로 형성될 수 있다. 패턴은, 예를 들면, 도전성 트레이스들 및/또는 유전적 특징들(예를 들면, 다이 아웃라인들, 돗트 또는 십자선 또는 화살표 기점 등)의 패턴을 포함할 수 있다. 블록(120)에서의 접속 다이 탑재 및/또는 블록(124)에서의 기능 다이 접착 단계는 그러한 다이(예를 들면, 향상된 기계 다이 배치를 갖는 비젼 시스템을 이용하여)의 정확한 위치를 향상시키기 위해 패턴을 이용할 수 있다.
여기서 더 자세하게 설명될 예시적 구현예에서(예를 들면, 도 5 및 도 6을 참조하여), 캐리어(221)는 상면에 신호 재분배 구조(또는 재분배 구조)가 형성된 캐리어를 포함할 수 있다.
박형 접속 다이(216b)는, 예를 들면, 접착제 층(또는 필름)(222)을 이용하여 캐리어(221)에 접착(또는 연합(연결, 접속))될 수 있다. 접착제(222)는 임의의 다양한 특징들을 포함할 수 있다. 접착제(222)는, 예를 들면, 열-박리 접착제를 포함할 수 있다. 접착제(222)는 또한, 예를 들면, 화학적으로 및/또는 기계적으로 박리되는 접착제, 광-박리 접착제 등을 포함할 수 있다. 접착제(222)는 임의의 다양한 방식으로 도포될 수 있다. 예를 들면, 접착제(222)는 미리 형성된 시트, 인쇄, 방사, 분사, 기상 증착, 압연 등으로 도포될 수 있다.
박형 접속 다이(216b)(예를 들면, 그들의 다수개)는 뒤집어진 채로 캐리어(221) 위에 접착될 수 있다. 예를 들면, 여기에서 설명된 바와 같이, 박형 접속 다이(216b)의 후면(예를 들면, 도 2d에서 하면)이 전기적 신호들이 후면을 통하여 전달되지 않도록 형성될 수 있다. 예를 들면, 박형화된 이후에도, 박형 접속 다이(216b)는 베이스 유전층(291) 및/또는 지지층(290)의 영역(예를 들면, 실리콘 지지층 등)을 포함할 수 있다. 예시적인 구현예에서, 박형 접속 다이(216b)의 후면에 노출된 전기적 도전체들은 없다. 도 2d에 도시된 바와 같이 뒤집어진 상태에서, 접속 다이 상호 접속 구조들(217)은 상부를 향하여 배향되어 있다.(예를 들면, 캐리어(221)로부터 멀어지는 방향을 향하고 그리고/또는 멀어지는 방향으로 연장됨)
비록 여기에서의 논의가 일반적으로 단독 박형 접속 다이(216b)에 초점을 맞추지만, 다양한 도면들에 도시된 바와 같이 다수의 박형 접속 다이들이 단독 캐리어(221)에 접착될 수 있음을 주목해야 한다.
일반적으로, 블록(120)은 접속 다이를 캐리어에 탑재하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 접착 중에서 임의의 특별한 방식의 특징에 의해 또는 그러한 접속 다이 및/또는 캐리어 중에서 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(125)에서, 기능 다이를 접속 다이 및 캐리어에 접착하는 단계를 포함할 수 있다. 블록(125)의 다양한 예시적 양태들이 도 2e에 도시되어 있다.
기능 다이(211 및 212)는, 예를 들면, 개별 다이로서 입고될 수 있다. 또한 예를 들면, 기능 다이(211 및 212)는 단독 웨이퍼(210A) 상에 입고될 수 있고, 기능 다이(211 및 212)는 다수의 각 웨이퍼들(210B 및 210C) 상에 입고될 수 있다. 기능 다이의 하나 또는 둘 다가 웨이퍼 형태로 입고되는 시나리오에서, 기능 다이가 웨이퍼로부터 싱귤레이션될 수 있다. 기능 다이(211 및 212)가 단독 MPW(210A) 상에 입고된 경우, 제1 및 제2다이가 하나의 접착된 쌍(예를 들면, 실리콘으로 접속된)으로서 웨이퍼(210A)로부터 싱귤레이션될 수 있음을 주목하라.
기능 다이(211 및 212)가 박형 접속 다이(216b)에 및/또는 캐리어(221)에 접착될 수 있다. 도 2e에 도시된 예(225)에서, 기능 다이(211 및 212)는 박형 접속 다이(216b)에 그리고 캐리어(221)에 접착된다. 박형 접속 다이(216b)에 그리고 캐리어(221)에의 그와 같은 접속들은, 그러나, 서로 다를 수 있다.
예를 들면, 제1기능 다이(211)의 그리고 제2기능 다이(212)의 제1다이 상호 접속 구조들(213)은 각각의 접속 다이 상호 접속 구조들(217)에 기계적으로 그리고 전기적으로 접속될 수 있다. 제1기능 다이(211)의 제1다이 상호 접속 구조들(213)은 접속 다이 상호 접속 구조들(217)의 좌측 영역에 접속될 수 있고, 그리고 제2기능 다이(212)제1다이 상호 접속 구조들(213)은 접속 다이 상호 접속 구조들(217)의 우측 영역에 접속될 수 있다.
그러한 상호 접속 구조들은 임의의 다양한 방식들로 연결될 수 있다. 예를 들면, 접속은 솔더링에 의해 수행될 수행될 수 있다. 예시적 구현예에서, 제1다이 상호 접속 구조들(213) 및/또는 접속 다이 상호 접속 구조들(217)은 접속을 위해 수행하는 리플로우될 수 있는 솔더 캡들을 포함할 수 있다. 그러한 솔더 캡들은, 예를 들면, 매스 리플로우, 열압착본딩(TCB) 등에 의해 리플로우될 수 있다. 다른 예시적 구현예에서, 제1다이 상호 접속 구조들(213)은 솔더(예를 들면, 솔더 캡을 갖는 구리 필라들 등)를 포함할 수 있고, 그리고 제2다이 상호 접속 구조들(214)은 솔더를 포함하지 않을 수 있다(예를 들면, 솔더가 아닌 캡을 갖는 구리 필라들 등). 다른 예시적 구현예에서, 접속은 직접 금속 대 금속(예를 들면, 구리 대 구리 등) 본딩에 의해 수행될 수 있다. 그러한 접속의 예들은, 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037 및 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 제공되며, 이에 따라 상기 미국 특허 출원들의 전체 내용이 여기에 참조로 포함된다.
박형 접속 다이(216a)에 대한 제1기능 다이(211)의 그리고 제2기능 다이(212)의 제1다이 상호 접속 구조들(213)의 접속 이후에, 박형 접속 다이(216a),는 제1기능 다이(211)의 제1다이 상호 접속 구조들(213)과 제2기능 다이(212)의 각 제1다이 상호 접속 구조들(213) 사이에 전기적 접속을 제공한다. 여기에서 논의된 바와 같이, 제1다이 상호 접속 구조들(213)과 박형 접속 다이(216b)의 후면(예를 들면, 도 2e의 하면) 사이의 전기적 접속성은 제공되지 않을 수 있다.
여기에서 논의된 바와 같이, 언더필이 기능 다이(211 및 212)와 박형 접속 다이(216b) 사이에 도포(적용)될 수 있다. 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그와 같은 PUF는 제1다이 상호 접속 구조들(213)이 접속 다이 상호 접속 구조들(217)에 접착되기 이전에 박형 접속 다이(216b) 및/또는 기능 다이(211 및 212)에 도포(적용)될 수 있다. 또한 예를 들면, 캐필러리 언더필이 그와 같은 접착 이후에 형성될 수 있다.
제1기능 다이(211)의 및/또는 제2기능 다이(212)의 제2다이 상호 접속 구조들(214)은, 예를 들면, 캐리어(221)에 기계적으로 접속될 수 있다. 제1기능 다이(211)의 제2다이 상호 접속 구조들(214)이 박형 접속 다이(216b)의 좌측에서 캐리어(221)에 접속될 수 있고, 그리고 제2기능 다이(212)의 제2다이 상호 접속 구조들(214)이 박형 접속 다이(216b)의 우측에서 캐리어(221)에 접속될 수 있다.
그러한 제2다이 상호 접속 구조들(214)은 임의의 다양한 방식으로 캐리어(221)에 접속될 수 있다. 예를 들면, 제2다이 상호 접속 구조들(214)은 박형 접속 다이(216b)를 캐리어(221)에 접착하는 것에 관하여 여기에서 논의된 바와 같은 동일한 접착 층(222)을 이용하여 캐리어(221)에 기계적으로 결합될 수 있다. 박형 접속 다이(216b)와 함께, 제2다이 상호 접속 구조들(214)은 접착 층(222)의 상부 표면에 접착될 수 있으나, 접착 층(222) 내로 또한 연장될 수 있다. 그와 같은 방식으로, 추후 단계(만약 수행된다면)에서 몰드 재료가 접착 층(222)의 내측으로 연장되는 박형 접속 다이(216b) 및/또는 제2다이 상호 접속 구조들(214) 상으로의 플래시(flash)를 방지할 수 있다. 대안으로, 제2다이 상호 접속 구조들(214)은 박형 접속 다이(216b)와 다른 방식으로 캐리어(221)에 기계적으로 결합될 수 있다.
여기에서 논의된 바와 같이, 이때 제2다이 상호 접속 구조들(214)은 캡을 갖지 않을 수 있으나, 다양한 구현예들에서 캡을 가질 수 있다.
예시적 구현예에서, 기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)이 캐리어(221)에 결합됨과 동시에 기능 다이(211 및 212)의 제1다이 상호 접속 구조들(213)이 각각의 접속 다이 상호 접속 구조들(217)에 결합될 수 있다. 그와 같은 동시성은, 그러나, 필요하지 않음을 주목하라. 예를 들면, 제1다이 상호 접속 구조들(213)의 접속 다이 상호 접속 구조들(217)에 대한 본딩을 완료하기 위한 리플로우 공정은 제2다이 상호 접속 구조들(214)이 캐리어(221)에 끈끈하게 접착된 이후에 수행될 수 있다.
테스트 공정이 제1기능 다이(211)와 제2기능 다이(212)의 접착 사이에 수행될 수 있음을 주목하여야 한다. 그와 같은 시나리오에서, 여기에서 논의된 바와 같이, 언더필은 그와 같은 테스트 이전에 제1기능 다이(211)와 박형 접속 다이(216b) 사이에 도포(적용)될 수 있다. 예시적 시나리오에서, 전기적 테스트를 통과하면, 제2기능 다이(212)가 그런 후에 접착될 수 있다(예를 들면, 언더필과 함께 또는 언더필없이).
비록 여기에서 도면이 상호간에 관련하여 대칭적으로 제1기능 다이(211)(및 그의 상호 접속 구조들) 및 제2기능 다이(212)(및 그의 상호 접속 구조들)가 일반적으로 도시되어 있으나, 그러한 대칭성은 요구되지 않음을 또한 주목하여야 한다. 예를 들면, 기능 다이(211 및 212)는 각각의 형태들 및 크기들이 다를 수 있고, 상호 접속 구조들 등의 각 타입들 및/또는 개수가 다를 수 있다.
비록 여기에서 논의가 단독 접속 다이에 2개의 기능 다이가 결합되는 것에 일반적으로 초점을 맞추고 있으나, 본 발명의 범위가 이로서 한정되지 않음을 또한 주목하여야 한다. 예를 들면, 임의 개수의 기능 다이(예를 들면, 3개의 다이, 4개의 다이, 1개의 다이 등)가 단독 접속 다이에 결합될 수 있다. 또한 예를 들면, 임의 개수의 접속 다이가 단독 패키지에 이용될 수 있다.
일반적으로, 블록(125)은 기능 다이를 접속 다이에 그리고 캐리어에 접속하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그와 같은 접착의 임의의 특별한 방식의 특징들에 의해 또는 그와 같은 기능 다이, 접속 다이, 및/또는 접착 구조들의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(130)에서, 다이를 인캡슐레이팅하는 단계를 포함한다. 블록(130)의 다양한 예시적 양태들이 도 2f 및 도 2g에 도시되어 있다.
여기에서 논의된 바와 같이, 기능 다이(211 및 212)를 박형 접속 다이(216b)에 접착하는 동안 및/또는 이후에, 언더필(223)이 기능 다이(211 및 212)와 박형 접속 다이(216b)의 사이에 도포(적용)될 수 있다. 그와 같은 언더필(223)은 기능 다이(211 및 212)가 박형 접속 다이(216b)에 접속되기 이전에 도포된 미리 도포된 언더필(PUF)를 포함할 수 있다. 또한 예를 들면, 그와 같은 언더필(223)이 접착 이후에 도포될 수 있다. 예를 들면, 캐필러리 언더필 공정이 기능 다이(211 및 212)와 박형 접속 다이(216b) 사이에 캐필러리 언더필(223)을 형성하도록 이용될 수 있다(예를 들면, 기능 다이(211 및 212)의 제1다이 상호 접속 구조들(213)과 박형 접속 다이(216b)의 접속 다이 상호 접속 구조들(217)을 둘러쌈). 도시된 바와 같이, 그와 같은 언더필(223)이 또한 필요하지는 않지만 기능 다이(211 및 212) 사이의 박형 접속 다이(216b)의 전방(또는 상부) 표면을 덮을 수 있다. 도시된 예에서, 언더필(223)은 또한 그럴 필요는 없지만 박형 접속 다이(216b)의 측면들을 덮을 수 있다. 또한, 도시된 예에서, 언더필(223)은 기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)을 덮지 않지만, 다양한 구현예들에서, 그러한 덮음이 구현될 수 있다.
도 2g에 도시된 바와 같이, 인캡슐란트(231)가 기능 다이(211 및 212), 박형 접속 다이(216b), 및 캐리어(221)(또는 접착 층(222))의 다양한 영역들을 덮는 형태로 형성된다. 인캡슐란트(231)는 에폭시 몰딩 컴파운드 또는 임의의 다양한 재료들을 포함할 수 있다. 예를 들면, 인캡슐란트(231)는 폴리머, 폴리머 복합 재료(필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머) 등을 포함할 수 있다.
인캡슐란트(231)는 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 인캡슐레이팅(130)은 인캡슐란트(231)를 트랜스퍼 몰딩하는 단계를 포함할 수 있다. 또한 예를 들면, 인캡슐레이팅(130)은 인캡슐란트(231)를 컴프레션 몰딩하는 단계를 포함할 수 있다. 언더필(223)이 적어도 기능 다이(211 및 212)와 박형 접속 다이(216b)의 사이에 형성된 예시적 구현예에서, 컴프레션 몰딩 또는 트랜스퍼 몰딩이 이용될 수 있다.
도 2g에 도시된 예(230)에 도시된 바와 같이, 인캡슐란트(231)는, 예를 들면 기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)을 둘러싸는, 기능 다이(211 및 212)와 캐리어(221)(또는 접착 층(222)) 사이에 몰디드 언더필(MUF)을 형성한다. 또한, 예를 들면, 언더필(223) 대신에, 인캡슐란트(231)가 기능 다이(211 및 212)와 박형 접속 다이(216b) 사이에 몰디드 언더필을 형성할 수 있다. 인캡슐란트(231)는 또한, 예를 들면, 박형 접속 다이(216b)의 측부 및/또는 상부 표면들을 덮을 수 있다. 인캡슐란트(231)는 또한, 예를 들면, 기능 다이(211 및 212)의 측부, 하부, 및 상부 표면들을 덮을 수 있다. 비록 인캡슐란트(231)가 기능 다이(211 및 212)의 상부(또는 후부) 면들을 덮는 것으로 도시되어 있으나, 기능 다이(211 및/또는 212)의 상부 면들이 인캡슐란트(231)로부터 노출될 수 있음을 주목하라. 예를 들면, 예시적 구현예에서, 인캡슐란트(231)의 상부 면이 기능 다이(211 및 212)의 하나 또는 둘 다의 상부 표면과 동일 평면을 이룰 수 있다.
예시적 구현예에서, 언더필(223)이 제1다이 상호 접속 구조들(213) 및 접속 다이 상호 접속 구조들(217)을 둘러 쌀 수 있고, 그리고 인캡슐란트(231)가 제2다이 상호 접속 구조들(214)와 언더필(223)을 둘러쌀 수 있음을 주목하라. 예를 들면, 인캡슐란트(231)는 기능 다이(211 및 212)와 박형 접속 다이(216b) 사이를 효율적으로 언더필하기 위한 물리적 특성들(예를 들면, 필러 지름 등)을 갖지 않을 수 있고, 그리고/또는 인캡슐란트(231)를 형성하기 위해 이용된 공정이 그러한 언더필링을 효율적으로 수행하기 위한 능력들을 가지 않을 수 있다.
인캡슐란트(231)(예를 들면, 그의 임의의 표면)가 원하는 두께로 평탄화 또는 박형화될 수 있음을 또한 주목하라. 예를 들면, 인캡슐란트(231)는 기능 다이(211 및 212)의 상부 면들을 노출시키기 위해 박형화될 수 있고, 인캡슐란트(231)는 기능 다이(211 및 212)의 상부 면들을 여전히 덮는 정도의 두께로 박형화될 수 있으며, 인캡슐란트(231)는 평평한 표면을 형성하기에 충분하게 박형화될 수 있고, 인캡슐란트(231)와 기능 다이(211 및 212)가 원하는 다이 두께 등을 달성하기 위해 평탄화 또는 박형화될 수 있다.
일반적으로, 블록(130)은 다이를 인캡슐레이팅하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 인캡슐레이팅 및/또는 언더필링을 수행하는 임의의 특별한 방식의 특징들에 의해 또는 그러한 인캡슐레이팅 재료 및/또는 언더필의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(135)에서, 캐리어를 제거하는 단계를 포함한다. 블록(135)의 다양한 예시적 양태들이, 예를 들면 도 2g에 비교하여, 도 2h에 도시되어 있다.
캐리어(221)는, 예를 들면 박형 접속 다이(216b) 및/또는 기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)이 캐리어(221)에 접착된 방식에 따라, 임의의 다양한 방식들로 제거될 수 있다. 예를 들면, 열-박리 접착제(222)가 그와 같은 접착을 수행하는데 이용된 예시적 구현예에서, 조립체(230)가, 적어도 캐리어(221)가 분리되기에 충분하도록, 그와 같은 열-박리 접착제(222)가 그 접착 특성들을 잃도록 하는 적절한 온도에 노출될 수 있다. 또한 예를 들면, 캐리어(221)가 벗겨냄(peeling), 슬라이딩(sliding), 절단(cutting), 그라인딩(grinding), 평탄화(planning), 레이저 이용(lasing) 등에 의해 제거될 수 있다.
캐리어(221)의 제거 이후에, 접착 층(222)의 잔존물들이 캐리어(221)(예를 들면, 캐리어의 재사용을 위해)로부터 그리고/또는 조립체(235)로부터 세척될 수 있다. 그러한 세척은, 예를 들면, 기계적으로(예를 들면, 스크러빙(scrubbing), 그라인딩(grinding) 등에 의해) 그리고/또는 화학적으로(예를 들면, 용액 등을 이용하여)수행될 수 있다. 조립체(235)가 하부 면 그라인딩(또는 박경화(thinning) 또는 평탄화(planarizing))에 놓여지게 되는 시나리오에서, 조립체(235)의 그러한 세정은 필요하지 않을 수 있음을 주목하라.
캐리어에 패턴이 형성된(예를 들면, 블록(120) 등에 관하여 여기에서 논의된 바와 같이), 예를 들면 패턴이 캐리어 위에 임시로 형성된(또는 접착된) 예시적 구현예에서, 블록(135)은 패턴으로부터 캐리어를 제거하는 단계를 포함할 수 있고, 그런 후에 분리된 단계에서 조립체의 잔존 부분으로부터 패턴을 제거하는 단계를 포함할 수 있다. 그러나, 전체 캐리어(예를 들면, 패턴 등을 포함하여)가 한 단계에서 수행될 수 있음을 주목하라.
일반적으로, 블록(135)은 캐리어를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 제거를 수행하는 임의의 특별한 방식의 특징들에 의해 또는 그러한 캐리어 및/또는 접착제 또는 다른 접착 메커니즘의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(140)에서, 인캡슐란트, 다이 상호 접속 구조, 및/또는 접속 다이를 그라인딩하는 단계를 포함할 수 있다. 블록(140)의 다양한 예시적 양태들이 도 2i에 도시되어 있다.
비록 그라인딩이 예로서 일반적으로 도시되어 있으나, 블록(140)은, 예를 들면, 임의의 다양한 방식들(예를 들면, 기계적으로, 기계적/화학적(CMP)으로 등등)로 박형화(또는 평탄화)를 수행하는 단계를 포함할 수 있다.
블록(140)은, 예를 들면, 기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)의 단부를 확실하게 노출시키도록 그러한 그라인딩을 수행하는 단계를 포함할 수 있다. 또한 예를 들면, 블록(140)은 후속하는 공정 단계들을 위해 그 단부 표면을 평탄화하기 위해 제2다이 상호 접속 구조들(214)를 그라인딩하는 단계를 포함할 수 있다.
블록(140)은 또한 박형 접속 다이(216b)의 추가적인 그라인딩을 수행하는 단계를 포함할 수 있다. 예를 들면, 블록(115, 120 및 125)에서, 박형 접속 다이(216b)의 두께는 박형 접속 다이(216b)의 안전한 취급을 보장하고 그리고 그것에 기능 다이(211 및 212)를 본딩하기에 충분하게 크게 남아 있을 수 있었다. 이제 박형 접속 다이(216b)가 인캡슐란트(231)에 의해 추가적으로 보호되므로, 박형 다이(216b)(예를 들면, 지지층(290)의 제2영역, 그의 잔존 영역 등등)로부터 추가적인 후면 재료가 제거될 수 있다. 예시적 구현예에서, 지지층(290)(예를 들면, 실리콘)의 적어도 소정 영역이 박형 접속 다이(216b)의 구조적 지지를 위해 남아 있을 수 있다. 예를 들면, 지지층(290)의 10 내지 20 마이크론이 잔존할 수 있다.
도시된 예에서, 블록(140)은 제2다이 상호 접속 구조들(214)의 단부 표면들, 박형 접속 다이(216b)의 후면, 그리고 인캡슐란트(231)의 그라인딩된 면이 동일 평면을 이루도록 한다.
캐리어에 패턴이 형성된(예를 들면, 블록(120) 등에 관하여 여기에서 논의된 바와 같이), 예를 들면 패턴이 캐리어 상에 임시로 형성된(또는 접착된) 예시적 구현예에서, 블록(135)은 패턴으로부터 캐리어를 제거하는 단계를 포함할 수 있고, 그리고 패턴은 뒤에 남아 있을 수 있다. 그러한 예시적 시나리오에서, 블록(140)은 그라인딩(또는 다른 박형화) 동작 증에 패턴을 제거하는 단계를 포함할 수 있다.
일반적으로, 블록(140)은 인캡슐란트, 다이 상호 접속 구조들, 및/또는 접속 다이를 그라인딩(또는 박형화 또는 평탄화)하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 그라인딩(또는 박형화 또는 평탄화)을 수행하는 임의의 특별한 방식의 특징들에 의해, 또는 그라인딩된(또는 박형화된 또는 평탄화된) 부품들의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(145)에서, 재분배 구조를 형성하는 단계를 포함한다. 블록(145)의 다양한 예시적 양태들이 도 2j에 도시되어 있다.
블록(145)은, 여기에서 설명되는 비-한정적인 예들인, 임의의 다양한 방식들로 재분배 구조(246)를 형성하는 단계를 포함할 수 있다. 예시적 구현예들에서, 하나 이상의 유전층들 및 하나 이상의 도전층들이 기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)에 측부 및/또는 수직으로 전기적 신호들을 분배하기 위해 형성될 수 있다.
도 2j는 재분배 구조(246)가 3개의 유전층들(247) 및 3개의 도전층들(248)을 포함하는 예를 도시한다. 그와 같은 개수의 층들은 단지 예에 불과하고, 본 발명의 범위는 이로서 한정되지 않는다. 예시적 재분배 구조(246)는 인캡슐란트, 제2재분배 구조들(214)의 단부들, 그리고 박형 접속 다이(216b)의 후면 상에 형성된다.
유전층(247)은 임의의 다양한 재료들(예를 들면, Si3N4, SiO2, SiON, PI, BCB, PBO, WPR, 에폭시, 또는 다른 절연 재료)로 형성될 수 있다. 유전층(247)은 임의의 다양한 공정들(PVD, CVD, 인쇄, 스핀 코팅, 분사 코팅, 소결, 열적 산화 등)을 이용하여 형성될 수 있다. 유전층들(247)은, 예를 들면, 다양한 표면들(예를 들면,기능 다이(211 및 212)의 제2다이 상호 접속 구조들(214)의 단부들을 노출하도록, 도전층들(248)의 하부 트레이드들 또는 패드들을 노출하도록)을 노출하도록 패터닝될 수 있다.
도전층들(248)은 임의의 다양한 재료들(예를 들면, 구리, 은, 금, 알루미늄, 니켈, 그들의 조합들, 그들의 합금들 등)로 형성될 수 있다. 도전층들(248)은 임의의 다양한 공정들(예를 들면, 전해 도금, 무전해 도금, CVD, PVD 등)을 이용하여 형성될 수 있다.
재분배 구조(246)는, 예를 들면, 그의 외측 표면(예를 들면, 조립체(245)의 상부 표면에서 노출됨)에서 노출된 도전체들을 포함할 수 있다. 그와 같이 노출된 도전체들은, 예를 들면, 패키지 상호 접속 구조들의 접착을 위해 이용될 수 있다. 그러한 구현예에서, 노출된 도전체들은 볼 패드들과 패키지 상호 접속 구조들의 접착을 향상시키기 위해 볼 패드들 상에 형성된 언더범프 메탈(UBM)을 포함할 수 있다. 그러한 언더범프 메탈은, 예를 들면, Ti, Cr, Al, TiW, TIN, 또는 전기적으로 도전성인 재료를 포함할 수 있다.
예시적 재분배 구조들 및/또는 그의 형성 방법은 2015년8월11일에 출원되고, “반도체 패키지 및 그 제조 방”의 제목을 갖는 미국 특허출원번호 14/823,689; 그리고 “반도체 디바이스 및 그 제조 방법”의 제목을 갖는 미국 특허 번호 8,362,612에 제공되며, 이에 따라 상기 각 출원/특허의 내용들 그 전체가 참조로 여기에 포함된다.
재분배 구조(246)는, 예를 들면, 적어도 몇몇 전기적 접속들의 팬-아웃 재분배 구조를 수행하는데, 예를 들면 기능 다이들(211 및 212)의 풋프린트 외측에 위치하도록 전기적 접속들을 적어도 기능 다이들(211 및 212)의 제2다이 상호 접속 구조들(214)의 적어도 한 영역인 측부 방향으로 움직여 놓는다. 또한 예를 들면, 재분배 구조(246)는 적어도 몇몇 전기적 접속들의 팬-인 재분배 구조를 수행하는데, 예를 들면 박형 접속 다이(216b)의 풋프린트 내측에 그리고/또는 기능 다이들(211 및 212)의 풋프린트 내측에 위치하도록 전기적 접속들을 적어도 기능 다이들(211 및 212)의 제2다이 상호 접속 구조들(214)의 적어도 한 영역인 측부 방향으로 움직여 놓는다.
일반적으로, 블록(145)은 재분배 구조를 형성하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 재분배 구조를 제조하는 임의의 특별한 방식의 특징들에 의해 또는 재분배 구조의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(150)에서, 재분배 구조 상에 상호 접속 구조들을 형성하는 단계를 포함할 수 있다. 블록(150)의 다양한 예시적 양태들이 도 2k에 도시되어 있다. 블록(150)은, 여기에서 설명되는 비-한정적인 예들인, 임의의 다양한 방식들로 상호 접속 구조들을 형성하는 단계를 포함할 수 있다.
예시적 상호 접속 구조들(252)(예를 들면, 패키지 상호 접속 구조들 등)은 임의의 다양한 상호 접속 구조들의 특징들을 포함할 수 있다. 예를 들면, 패키지 상호 접속 구조들(252)은 도전성 볼들(예를 들면, 솔더 볼들 등), 도전성 범프들, 도전성 필라들, 와이어들 등을 포함할 수 있다.
상호 접속 구조들(252)은 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 상호 접속 구조들(252)은 재분배 구조(246)(예를 들면, 그의 각 패드들(251)에) 상에 페이스트가 형성되고 그리고/또는 인쇄되고, 그리고 나서 리플로우될 수 있다. 또한 예를 들면, 상호 접속 구조들(252)(예를 들면, 도전성 볼들, 와이어들 등)은 접착 전에 미리 형성될 수 있고 그리고 나서, 예를 들면 리플로우, 도금, 에폭시 접착, 와이어-본드 등으로, 상호 접속 구조(246)(예를 들면, 그의 각 패드들(252)에)에 접착될 수 있다.
여기에서 설명된 바와 같이, 재분배 구조(246)의 패드들(251)은 상호 접속 구조들(252)의 형성을 보조하기 위해 언더범프 메탈(UBM) 또는 임의의 금속 형성 공정으로 형성될 수 있음을 주목하라.
일반적으로, 블록(150)은 재분배 구조 상에 상호 접속 구조들을 형성하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 상호 접속 구조들을 형성하는 임의의 특별한 방식의 특징들로 또는 상호 접속 구조의 임의의 특별한 특징들로 한정되어서는 안 된다.
예시적 방법(100), 블록(155)에서, 패키지들을 싱귤레이션하는 단계를 포함할 수 있다. 블록(155)의 다양한 예시적 양태들이 도 2l에 도시되어 있다.
여기에 설명된 예들에 의해 도시된 바와 같이, 다수의 동일한 전자 디바이스들(예를 들면, 디바이스 패키지들)은 단독 캐리어 위에, 단독 연속 인캡슐란트 등에, 동시에(simultaneously or concurrently) 생산될 수 있다. 다수의 전자 디바이스들(예를 들면, 디바이스 패키지들)이 단독 전체 구조에 형성되는 그러한 예들에서, 후에 개별 디바이스들이 그러한 구조로부터 싱귤레이션(또는 절단)될 수 있다. 예를 들면, 도 2l에 도시된 바와 같이, 개별 전자 다바이이스들(또는 패키지들)이 개별 디바이스들로 분리되도록 절단 라인들(256)(또는 싱귤레이션 스트리트)에서 절단될 수 있다. 그러한 싱귤레이션은 다양한 방식들(예를 들면, 블레이드를 통한 소잉, 레이저 절단 등)로 수행될 수 있다.
예시적 방법(100)에 따른 전자 디바이스(280)(예를 들면, 반도체 패키지)의 예가 도 2m에 도시되어 있다.
예시적 방법(100)은, 블록(190)에서, 공정을 계속하는 단계를 포함할 수 있다. 그러한 공정을 계속하는 단계는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(190)은 임의의 블록으로 예시적 방법(100)의 실행으로 되돌아 가는 단계를 포함할 수 있다. 또한 예를 들면, 블록(190)은 여기에서 논의된(예를 들면, 도 3의 예시적 방법(300)에 관하여, 등등) 임의의 다른 방법 블록(또는 단계)의 실행 흐름을 진행하는 단계를 포함할 수 있다.
도 1 및 2에 도시되고 그리고 여기에서 논의된 예시적 방법(들)은 반도체 패키지의 제조 중에 캐리어를 이용함에 일반적으로 관련이 있었다. 캐리어의 이용은 예에 불과하고 반드시 필요한 것은 아니다. 본 발명의 다양한 양태들에 따른 반도체 패키지를 제조하는 방법의 예 즉, 도 1 및 2의 캐리어가 이용되지 않는 예가 설명될 것이다.
도 3은 전자 디바이스(예를 들면, 반도체 패키지 등)를 제조하는 예시적 방법(300)의 흐름도를 도시한다. 예시적 방법(300)은, 예를 들면, 여기에서 설명된(예를 들면, 도 1의 예시적 방법(100)과 함께, 도 5의 예시적 방법(500)과 함께, 도 7의 예시적 방법(700)과 함께, 도 9의 예시적 방법(900)과 함께, 등등) 임의의 또는 모든 다른 방법들의 임의의 또는 모든 특징을 공유할 수 있다. 도 4a 내지 4j는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스(예를 들면, 반도체 패키지 등) 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다. 도 4a 내지 4j는, 예를 들면, 도 3의 방법(300)의 다양한 단계들(또는 블록들)에서 예시적 전자 디바이스를 도시한다. 도 3과 도 4a 내지 4j가 이제 함께 논의될 것이다. 방법(300)의 예시적 블록들의 순서는 본 발명의 범위를 벗어나지 않은 채 변할 수 있음을 주목해야 한다.
비록 예시적 명확성을 위해 분리된 예들로서 설명되지만, 도 3의 예시적 방법(300)과 도 1의 예시적 방법(100) 및/또는 그들의 디바이스 구조들은 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(300)은 블록(305)에서 실행을 시작할 수 있다. 방법(300)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 원인들 또는 조건들에 응답하여 실행을 시작할 수 있다. 예를 들면, 방법(300)은, 하나 이상의 상류 및/또는 하류 제조 스테이션들로부터 수신된 하나 이상의 신호들에 응답하여, 중앙 제조 라인 컨트롤러 등으로부터 신호에 응답하여, 자동적으로 실행을 시작할 수 있다. 또한 예를 들면, 방법(300)은 시작하라는 오퍼레이터의 명령에 응답하여 실행을 시작할 수 있다. 또한 예를 들면, 방법(300)은 여기에 논의된 임의의 다른 방법 블록(또는 단계)으로부터 실행 흐름을 수신함에 응답하여 실행을 시작할 수 있다.
예시적 방법(300)은, 블록(310)에서, 다수의 기능 다이를 입고 및/또는 제조(receiving and/or fabricating)함을 포함할 수 있다. 블록(310)의 다양한 예시적 양태들이 도 4a에 도시되어 있다. 블록(310)은, 예를 들면, 도 1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(110)의 임의의 또는 모든 특징들을 공유할 수 있다.
블록(310)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(310)은, 예를 들면, 동일한 시설 또는 지리적 위치에서 상류 제조 공정으로부터 다수의 기능 다이를 입고하는 단계를 포함할 수 있다. 블록(310)은 또한, 예를 들면, 공급자(예를 들면, 파운드리)로부터 기능 다이를 입고하는 단계를 포함할 수 있다.
입고 및/또는 제조된 기능 다이는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 입고된 다이는 동일한 웨이퍼(예를 들면, 멀티-프로젝트 웨이퍼(Multi-Project Wafer (MPW)) 위에 있는 다른 다수의 다른 다이를 포함할 수 있다. 예를 들면, 도 4a에 도시된 바와 같이, 예시적 웨이퍼(410)는, 예를 들면 라벨 411인 다이 1과 라벨 412인 다이 2, 다수의 다른 타입들의 기능 다이들을 포함할 수 있다. 예를 들면, 제1다이(411)는 프로세서를 포함할 수 있고, 그리고 제2다이(412)는 메모리 칩을 포함할 수 있다. 또한 예를 들면, 제1다이(411)는 프로세서를 포함할 수 있고, 그리고 제2다이(412)는 코-프로세서를 포함할 수 있다. 또한 예를 들면, 제1다이(411) 및 제2다이(412)는 둘 다 메모리 칩들을 포함할 수 있다. 일반적으로, 제1다이(411) 및/또는 제2다이(412)는 활성 반도체 회로를 포함할 수 있다.
기능 다이(411 및 412)는 다이 상호 접속 구조들을 포함할 수 있다. 예를 들면, 도 4a에 도시된 바와 같이, 제1기능 다이(411)는 하나 이상의 다이 상호 접속 구조들(413)의 제1셋트, 그리고 하나 이상의 다이 상호 접속 구조들(414)의 제2셋트를 포함할 수 있다. 비슷하게, 제2기능 다이(412)는 그러한 구조들을 포함할 수 있다. 다이 상호 접속 구조들(413 및 414)은, 여기에 제공되는 비-한정적인 예들인, 임의의 다양한 다이 상호 접속 구조들 특징들을 포함할 수 있다. 예를 들면, 다이 상호 접속 구조들(413 및 414) 및/또는 그 제조 방법은 도 2a 도시된 다이 상호 접속 구조들(213 및 214) 그리고 다른 것들 그리고 여기에 논의된 임의의 또는 모든 특징들을 공유할 수 있다.
일반적으로, 블록(310)은 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 입고 및/또는 제조를 수행하는 임의의 특별한 방식의 특징들에 의해, 또는 그러한 기능 다이의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(300)은, 블록(315)에서, 접속 다이를 제조 및/또는 입고하는 단계를 포함할 수 있다. 블록(315)의 다양한 예시적 양태들이 도 4b에 도시되어 있다. 블록(315)은, 예를 들면, 도 1에 도시된 그리고 여기에서 논의된 예시적 방법(100)의 블록(115)의 임의의 또는 모든 특징들을 공유할 수 있다.
접속 다이(416a)는, 예를 들면, 접속 다이 상호 접속 구조들(417)을 포함할 수 있다. 접속 다이 상호 접속 구조들(417)은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(417) 및/또는 그 제조 방법은 도 2b에 도시된 접속 다이 상호 접속 구조들(217) 그리고 다른 것들 그리고 여기에 논의된 임의의 또는 모든 특징들을 공유할 수 있다.
접속 다이(416a)(또는 그의 웨이퍼(415))는, 여기에 제공된 비-한정적인 예인, 예를 들면, 접속 다이(216a)(또는 그의 웨이퍼(215A)) 그리고 도 2b 및 2c의 접속 다이(216A) 그리고 다른 것들에 관한, 임의의 다양한 방식들로 제조될 수 있다.
비록 접속 다이(416a)의 웨이퍼(415)가 접속 다이 웨이퍼(215A 및 215B)에 관하여, 그리고/또는 접속 다이(도 2b의 216a 및 216b)에 관하여 논의된 바와 같이 박형화될 수 있으나, 그러한 박형화가 필요한 것은 아니다. 예를 들면, 다이 취급 목적을 위해, 전체 두께로, 적어도 인캡레이팅 이후까지 접속 다이(416a)를 처리함이 유익할 수 있다.
일반적으로, 블록(315)은 접속 다이를 제조하고 그리고/또는 입고하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 제조 및/또는 입고의 임의의 특별한 방식의 특징들 또는 그러한 접속 다이의 임의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(300)은, 블록(320)에서, 접속 다이를 기능 다이에 접착하는 단계를 포함할 수 있다. 블록(320)의 다양한 예시적 양태들이 도 4c에 도시되어 있다. 블록(320)은, 예를 들면, 도 1에 도시되고 그리고 여기에서 논의된(예를 들면, 접속 다이 및 기능 다이의 접착에 관련된 모든 특징들 등) 예시적 방법(100)의 블록(125)의 임의의 또는 모든 특징들을 공유할 수 있다.
예를 들면, 제1기능 다이(411) 및 제2기능 다이(412)의 제1다이 상호 접속 구조들(413)은 접속 다이(416a)의 각 접속 다이 상호 접속 구조들(417)에 기계적으로 그리고 전기적으로 접속될 수 있다. 제1기능 다이(411)의 제1다이 상호 접속 구조들(413)은 접속 다이 상호 접속 구조들(417)의 좌측 영역에 접속될 수 있고, 제2기능 다이(412)의 제1다이 상호 접속 구조들(413)은 접속 다이 상호 접속 구조들(417)의 우측 영역에 접속될 수 있다.
그러한 상호 접속 구조들은, 여기에서 제공되는 비-한정적인 예들인, 예를 들면, 도 1 및 2(예를 들면, 도 2e)에 관하여 논의된 바와 같이, 제1다이 상호 접속 구조들(213) 및 접속 다이 상호 접속 구조들(217)에 관한 임의의 다양한 방식들로 접속될 수 있다.
제1기능 다이(411)의 그리고 제2기능 다이(412)의 제1다이 상호 접속 구조들(413)을 접속 다이(416a)에 접속한 이후에, 접속 다이(416a)는 제1기능 다이(411)의 제1다이 상호 접속 구조들(413)과 제2기능 다이(412)의 각 제1다이 상호 접속 구조들(413) 사이에 전기적 접속성을 제공한다. 여기에서 논의된 바와 같이, 제1다이 상호 접속 구조들(413)과 접속 다이(416a)의 접속 다이(416a)의 후면(예를 들면, 도 4c에서 상면) 사이의 전기적 접속성은 제공되지 않을 수 있다.
여기에서 논의된 바와 같이, 언더필이 기능 다이(411 및 412)와 접속 다이(416a) 사이에 도포될 수 있다. 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그와 같은 PUF는 접속 다이 상호 접속 구조들(417)이 제1다이 상호 접속 구조들(413)에 접착되기 이전에 접속 다이(416a) 및/또는 기능 다이(411 및 412)에 도포될 수 있다. 또한 예를 들면, 캐필러리 언더필이 그와 같은 접착 이후에 형성될 수 있다.
이때, 기능 다이들(411 및 412)의 제2다이 상호 접속 구조들(414)은 기능 다이들(411 및 412) 외에 다른 것에 아직 연결되지 않을 수 있다. 제2다이 상호 접속 구조들은 캡을 갖지 않을 수 있으나, 다양한 구현예들에서 캡을 가질 수 있다.
일반적으로, 블록(320)은 접속 다이를 기능 다이에 접착하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 접착을 수행하는 임의의 특별한 방식들의 특징들에 의해 또는 그러한 기능 다이 및/또는 접속 다이 상호 접속 구조들의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(300)은, 블록(330)에서, 인캡슐레이팅 단계를 포함할 수 있다. 블록(330)의 다양한 예시적 양태들이 도 4d 및 4e에 도시되어 있다. 블록(330)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(130)의 임의의 또는 모든 특징들을 공유할 수 있다.
여기에서 논의된 바와 같이, 접속 다이(416a)를 기능 다이(411 및 412)에 접착하는 도중 및/또는 이후에, 언더필(423)이 접속 다이(416a)와 기능 다이(411 및 412)의 사이에 도포될 수 있다. 그러한 언더필(423)은, 접속 다이(416a)가 기능 다이(411 및 412)에 접속되기 이전에 도포된, 미리 도포된 언더필(PUF)을 포함할 수 있다. 또한 예를 들면, 그와 같은 언더필(423)은 상기 접착 이후에 도포될 수 있다. 예를 들면, 캐필러리 언더필 공정이 접속 다이(416a)와 기능 다이(411 및 412)(예를 들면, 기능 다이(411 및 412)의 제1다이 상호 접속 구조들(413)과 접속 다이(416a)의 접속 다이 상호 접속 구조들(417)을 둘러쌈) 사이의 캐필러리 언더필(423)을 형성하는데 이용될 수 있다. 도시된 바와 같이, 그러한 언더필(423)은, 그럴 필요는 없지만, 기능 다이(411 및 412) 사이의 접속 다이(416a)의 전방(또는 하부) 면을 또한 덮을 수 있다. 도시된 예에서, 언더필(423)은, 그럴 필요는 없지만, 접속 다이(416a) 면들의 적어도 하부 영역을 또한 덮을 수 있다. 또한, 도시된 예에서, 언더필(423)은 기능 다이(411 및 412)의 제2다이 상호 접속 구조들(414)을 덮지 않으나, 다양한 구현예들에서, 그러한 덮음이 구현될 수 있고 그리고/또는 적어도 하나의 제2상호 접속 구조들(414)의 적어도 일 영역이 언더필(423)에 의해 덮일 수 있다.
도 4e에 도시된 바와 같이, 인캡슐란트(431)가 기능 다이(411 및 412), 접속 다이(416a), 그리고 기능 다이(411 및 412) 사이의 기능 다이 웨이퍼(410) 영역들의 다양한 영역들을 덮도록 형성된다. 인캡슐란트(431)는 에폭시 몰딩 컴파운드 및 임의의 다양한 재료들을 포함할 수 있다. 예를 들면, 인캡슐란트(431)는 폴리머, 폴리머 복합 재료(필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머와 같은) 등을 포함할 수 있다.
인캡슐란트(431)는 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 인캡슐레이팅 단계(430)는 인캡슐란트(431)를 트랜스퍼 몰딩하는 단계를 포함할 수 있다. 또한 예를 들면, 인캡슐레이팅 단계(430)는 인캡슐란트(431)를 컴프레션 몰딩하는 단계를 포함할 수 있다. 일례로, 기능 다이(411 및 412)와 접속 다이(416a) 사이에 언더필(423)이 형성되어 있는 예시적 구현예에서, 컴프레션 몰딩 또는 트랜스퍼 몰딩이 이용될 수 있다.
도 4e에 도시된 예(430)에 도시된 바와 같이, 인캡슐란트(431)는 기능 다이(411 및 412) 위에, 또는 좀더 구체적으로 재분배 구조가 추후 블록에서 추가될 때 몰디드 언더필로서의 역할을 몰디드 언더필(MUF)을 형성한다. 인캡슐란트(431)는, 예를 들면, 기능 다이(411 및 412)의 제2다이 상호 접속 구조들(414)을 감싼다. 또한, 예를 들면 언더필(423) 대신에, 인캡슐란트(431)가 기능 다이(411 및 412)와 접속 다이(416a) 사이의 몰디드 언더필을 형성할 수 있다. 인캡슐란트(431)는 또한, 예를 들면, 접속 다이(416a)의 측부 및 상부 표면들을 덮을 수 있다. 인캡슐란트(431)는 또한, 예를 들면, 기능 다이(411 및 412)(예를 들면, 도 4e에 도시된 방향에서)의 상부(또는 활성) 표면들을 덮을 수 있다. 비록 인캡슐란트(431)가 접속 다이(416a)의 상부 면들(또는 후면들)을 덮는 것으로 도시되어 있으나, 접속 다이(416a)의 상부 면들은 인캡슐란트(431)로부터 노출될 수 있음을 주목하라. 예를 들면, 예시적 구현예에서, 인캡슐란트(431)의 상부 면은 접속 다이(416a)의 상부 표면과 동일 평면을 이룰 수 있다.
예시적 구현예에서, 언더필(423)은 제1다이 상호 접속 구조들(413)과 접속 다이 상호 접속 구조들(417)을 감쌀 수 있고, 그리고 인캡슐란트(431)는 제2다이 상호 접속 구조들(414)과 언더필(423)을 감쌀 수 있음을 주목하라. 예를 들면, 인캡슐란트(431)는 기능 다이(411 및 412) 사이를 효과적으로 언더필하기 위한 물리적 특성들(예를 들면, 필러 지름 등)을 갖지 않을 수 있고, 그리고/또는 인캡슐란트(431)를 형성하기 위해 이용되는 공정이 그러한 언더필링을 효과적으로 수행하는 능력을 갖지 않을 수 있다.
일반적으로, 블록(430)은 인캡슐레이팅하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 인캡슐레이팅 및/또는 언더필링을 수행하는 임의의 특별한 방식의 특징들 또는 그러한 인캡슐란트 및/또는 언더필의 임의의 특별한 특징들에 의해 한정되면 안 된다.
예시적 방법(300)은, 블록(340)에서, 인캡슐란트, 다이 상호 접속 구조들, 및/또는 접속 다이를 그라인딩하는 단계를 포함할 수 있다. 블록(340)의 다양한 예시적 양태들이 도 4f에 도시되어 있다. 블록(340)은, 예를 들면, 도 1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(140)의 임의의 또는 모든 특징들을 공유할 수 있다.
비록 그라인딩이 예로서 일반적으로 설명되었으나, 블록(340)은, 예를 들면, 임의의 다양한 방식들(예를 들면, 기계적으로, 기계적/화학적으로(CMP) 등)로 박형화(또는 평탄화)를 수행하는 단계를 포함할 수 있다.
블록(340)은, 예를 들면, 기능 다이(411 및 412)의 제2다이 상호 접속 구조들(414)의 단부들을 확실하게 노출하도록 그러한 그라인딩을 수행하는 단계를 포함할 수 있다. 또한 예를 들면, 블록(340)은 후속하는 공정 단계들을 위해 그 단부 표면들을 평탄화하도록 제2다이 상호 접속 구조들(414)을 그라인딩하는 단계를 포함할 수 있다.
블록(340)은 또한, 예를 들면 인캡슐란트(431) 중에서 원래의 상부 표면(431)을 그라인딩된 상부 표면(431b)까지 그라인딩하는, 인캡슐란트(431)를 그라인딩(또는 박형화)하는 단계를 포함할 수 있다. 블록(340)은 또한, 예를 들면 박형 접속 다이(416b)가 되는, 접속 다이(416a)를 그라인딩(또는 박형화)하는 단계를 포함할 수 있다. 예를 들면, 블록(315 및 320)에서, 어느 정도 박형화되었다고 해도, 접속 다이(516a)의 두께는 접속 다이(416a)의 안전한 취급을 보장하고 그리고 접속 다이(416a)를 기능 다이(411 및 412)에 본딩하기에 충분할 정도로 크게 남아 있을 수 있다. 이제 접속 다이(416a)가 인캡슐란트(431)에 의해 추가적으로 보호되므로, 접속 다이(416a)로부터 후면에 있는 재료(예를 들면, 지지층(290)의 일 영역, 지지층(290)의 제2영역, 그의 잔존 영역 등)가 제거될 수 있다. 예시적 구현예에서, 지지층(290)(예를 들면, 실리콘)의 적어도 일부가 박형 접속 다이(416b)의 구조적 지지를 위해 남을 수 있다. 예를 들면, 10 내지 20 마이크론의 지지층(290)이 잔존할 수 있다.
도시된 예에서, 블록(340)은 제2다이 상호 접속 구조들(414)의 단부 표면들, 박형 접속 다이(416b)의 후면, 그리고 인캡슐란트(431b)의 그라인딩된 표면이 동일 평면인 상태를 초래한다.
일반적으로, 블록(340)은 인캡슐란트, 다이 상호 접속 구조들 및/또는 접속 다이를 그라인딩(또는 박형화)하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 그라인딩(또는 박형화 또는 평탄화)를 수행하는 임의의 특별한 방식의 특징들에 의해, 또는 그라인딩된(또는 박형화된 또는 평탄화된) 부품들의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(100)은, 블록(345)에서, 재분배 구조를 형성하는 단계를 포함할 수 있다. 블록(345)의 다양한 예시적 양태들이 도 4g에 도시되어 있다. 블록(345)는, 예를 들면, 도 1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(145)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 재분배 구조(446)(예를 들면, 유전층(들)(447) 및/또는 도전층(들)(448) 등) 및/또는 그의 형성 방법은 재분배 구조(246)(예를 들면, 유전층(들)(247) 및/또는 도전층(들)(248) 등) 및/또는 그 형성 방법에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(300)은, 블록(350)에서, 재분배 구조 상에 상호 접속 구조들을 형성하는 단계를 포함할 수 있다. 블록(350)의 다양한 예시적 양태들이 도 4h에 도시되어 있다. 블록(350)은, 예를 들면, 도 1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(150)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 패드(들)(451)과 상호 접속 구조(들)(452) 그리고/또는 그 형성 방법은 패드(들)(251)과 상호 접속 구조(들)(252) 그리고/또는 그 형성 방법에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 블록(300)은, 블록(355)에서, 패키지를 싱귤레이팅하는 단계를 포함할 수 있다. 블록(355)의 다양한 예시적 양태들이 도 4i에 도시되어 있다. 블록(355)는, 예를 들면, 도 1에 도시되고 여기에서 설명된 예시적 방법(100)의 블록(155)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 절단 라인들(456)(또는 싱귤레이션 스트리트들) 및/또는 그러한 절단 라인들(456)을 따르는 싱귤레이팅은 절단 라인들(256)(또는 싱귤레이션 스트리트들) 및/또는 그러한 절단 라인들(256)을 따르는 싱귤레이팅에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(300)에 의해 완성된 전자 디바이스(480)(예를 들면, 반도체 패키지)의 예가 도 4j에 도시되어 있다. 전자 디바이스(480)는, 예를 들면, 도 2m의 예시적 전자 디바이스(280)에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(300)은, 블록(390)에서, 계속되는 공정을 수행하는 단계를 포함할 수 있다. 그러한 계속되는 공정은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(390)은 임의의 블록으로 예시적 방법(300)의 실행 흐름으로 돌아가는 단계를 포함할 수 있다. 또한 예를 들면 블록(390)은 여기에서 논의된(예를 들면, 도 1의 예시적 방법(100)에 관하여, 등등) 임의의 다른 방법 블록(또는 단계)으로 예시적 방법(300)의 실행 흐름으로 향하는 단계를 포함할 수 있다.
여기에서 논의된 바와 같이(예를 들면, 도 1 및 2의 논의에서, 등등), 본 발명의 다양한 양태들에 따른 전자 디바이스를 제조하는데 사용된 캐리어는, 접속 다이 및/또는 기능 다이를 그러한 캐리어에 접착하기 이전에, 캐리어 위에 형성된 신호 재분배 구조(예를 들면, 재분배 구조, 재분배 층 등)를 가질 수 있다. 그러한 캐리어를 이용한 방법의 비-한정적인 예가 이제 제공될 것이다.
도 5는 본 발명의 다양한 양태에 따른, 전자 디바이스(예를 들면, 반도체 패키지 등)를 제조하는 예시적인 방법의 흐름도를 도시한다. 예시적 방법(500)은, 예를 들면, 여기에서 논의된(예를 들면, 도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 7의 예시적 방법(700), 도 9의 예시적 방법(900) 등) 임의의 다른 예시적 방법(들)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 도 6a 내지 6g는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스(예를 들면, 반도체 패키지 등) 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다. 도 6a 내지 도 6g는, 예를 들면, 도 5의 방법(500)에서 다양한 블록들(또는 단계들)에서 예시적 전자 디바이스를 도시한다. 도 5 및 도 6a 내지 도 6g가 이제 함께 논의될 것이다. 방법(500)의 예시적 블록들의 순서가 본 발명의 범위로부터 벗어나지 않고 변할 수 있음을 주목하여야 한다.
예시적 방법(500)은 블록(505)에서 실행을 시작한다. 블록(505)은, 예를 들면, 도 1에 도시된 예시적 블록(100)의 블록(105)에 대한, 도 3에 도시된 예시적 블록(300)의 블록(305) 등등에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(500)은, 블록(510)에서, 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(510)은, 예를 들면, 도1에 도시된 예시적 블록(100)의 블록(110)에 대한, 도 3에 도시된 예시적 블록(300)의 블록(310) 등등에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(500)은, 블록(515)에서, 하나 이상의 접속 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(515)은, 예를 들면, 도 1에 도시된 예시적 블록(100)의 블록(115)에 대한, 도 3에 도시된 예시적 블록(300)의 블록(315)에 대한, 도 5에 도시된 방법(500)의 블록(515) 등등에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예를 들면, 도 6a-1 및 도 6a-2를 참조하면, 예시적 웨이퍼(615A)는 도 2b에 도시되고 여기에서 논의된 예시적 웨이퍼들(215A 및/또는 215B)에대한 임의의 또는 모든 특징들을 공유할 수 있다. 또한, 예시적 접속 다이(616a)는 도 2b 및 2c에 도시되고 여기에서 논의된 예시적 접속 다이(216a 및/또는 216b)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(617)은 도 2b 및 2c에 도시된 접속 다이 상호 접속 구조들(217)에 대한, 도 4b 등에 도시된 접속 다이 상호 접속 구조(417)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 또한 예를 들면, 재분배(RD) 구조(698)(698a 또는 698b), 지지층(690), 베이스 유전층(691), 제1도전성 트레이스들(692), 제1유전층(693), 도전성 비아들(694), 제2도전성 트레이스들(695), 그리고 제2유전층(696)에 대한 임의의 또는 모든 것이, 제2c에 도시되고 여기에서 논의된 재분배(RD) 구조(298), 지지층(290), 베이스 유전층(291), 제1도전성 트레이스들(292), 제1유전층(293), 도전성 비아들(294), 제2도전성 트레이스들(295), 그리고 제2유전층(296) 각각에 대한 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 구현예에서, 예시적 접속 다이(616a)는, 예를 들면 접속 다이(616a)가 후 공정 단계들에서 박형화될 필요가 없도록, 최종 두께로 입고 및/또는 제조될 수 있다.
접속 다이(또는 그의 웨이퍼)는 오직 일면(예를 들면, 도 6a의 A-1 및 A-2의 예시적 접속 다이(616a)에 도시된 바와 같이) 위에 형성된 상호 접속 구조들을 가질 수 있거나, 또는 양면들 상에 형성된 상호 접속 구조들을 가질 수 있다. 여기서 2-면 접속 다이로 지칭될 수 있는 그러한 접속 다이(616b), 및 그 웨이퍼(615B)는 도 6a의 A-3 및 A-5에 도시되어 있다. 예시적 웨이퍼(615B)는, 예를 들면, 도 2b 및 도 6a의 A-1에 도시되고 여기에서 논의된 예시적 웨이퍼(215A, 215B 및/또는 615A)가 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 예시적 접속 다이(616b)는 도 2b, 2c, 6a의 A-1, 및 A-2에 도시되고 여기에서 논의된 예시적 접속 다이(216a, 216b, 및/또는 615a가 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(617)은 도 2b에 도시되고 여기에서 논의된 접속 다이 상호 접속 구조들(217)의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 임의의 또는 모든 재분배(RD) 구조(698)(698a 또는 698b), 지지층(690), 베이스 유전층(691), 제1도전성 트레이스들(692), 제1유전층(693), 도전성 비아들(694), 제2도전성 트레이스들(695), 및 제2유전층(696)은 각각 도 2c에 도시되고 여기에서 논의된 재분배(RD) 구조(298), 지지층(290), 베이스 유전층(291), 제1도전성 트레이스들(292), 제1유전층(293), 도전성 비아들(294), 제2도전성 트레이스들(295), 및 제2유전층(296) 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 예시적 접속 다이(616b)는 또한 접속 다이 상호 접속 구조들(617)의 반대측인 접속 다이(616b)의 측면 상에 입고 및/또는 제조된 접속 다이 상호 접속 구조들(699)의 두번째 세트를 포함한다. 그러한 제2접속 다이 상호 접속 구조들(699)은 접속 다이 상호 접속 구조들(617)에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 예시적 구현예에서, RD 구조(698b)가 지지 구조(예를 들면, 지지 구조(690)와 같이) 상에 빌드업 됨에 따라, 제2접속 다이 상호 접속 구조들(699)이 먼저 형성될 수 있으며, 여기서 지지 구조는 이후 제거 또는 박형화 또는 평탄화(예를 들면, 그라인딩, 벗겨냄, 스트리핑, 식각 등)될 수 있다.
하나 이상 또는 모든 제2접속 다이 상호 접속 구조들(699)은 접속 다이(616b)의 다른 전기적 회로로부터 분리될 수 있는데, 이는 여기서 더미 구조들(예를 들면, 더미 필라들 등), 앵커링(anchoring) 구조들(예를 들면, 앵커링 필라들 등) 등으로 지칭될 수 있음을 주목하라. 예를 들면, 임의의 또는 모든 제2접속 다이 상호 접속 구조들(699)은 접속 다이(616b)를 이후 단계에서 캐리어 또는 RD 구조 또는 금속 패턴에 앵커링하기 위해서만 형성될 수 있다. 하나 이상 또는 모든 제2접속 다이 상호 접속 구조들(699)은 전기적 트레이스들에 전기적으로 접속될 수 있는데, 이는 예를 들면 접속 다이(616b)에 접착된 다이의 전자 디바이스 회로에 연결함을 주목하라. 그와 같은 구조는, 예를 들면, 활성 구조들(예를 들면, 활성 필라들 등) 등으로 지칭될 수 있다.
예시적 방법(500)은, 블록(518)에서, 표면 상에 신호 재분배(RD) 구조(또는 분배 구조)를 갖는 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(518)의 다양한 예시적 양태들이 도 6b의 B-1및 B-2에 도시되어 있다. 블록(518)은, 예를 들면, 도 1의 예시적 방법(100)의 블록(145) 그리고 도 2j에 도시된 예시적 RD 구조(246)를 갖는 임의의 또는 모든 특징들(예를 들면, RD 구조 및/또는 RD 구조 형성 특징들 등)을 공유할 수 있다.
예시적 캐리어들(621a 및 621b)은, 예를 들면, 여기에서 논의된(예를 들면, 도 2d 내지 2g의 예시적 캐리어(221)) 임의의 캐리어가 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 재분배(RD) 구조들(646a 및 646b)(또는 그 형성 방법)은 도 2j 그리고 여기에서 논의된 RD 구조(246)를 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 유전층(647a 및 647b)(또는 그 형성 방법)은 도 2j 그리고 여기에서 논의된 유전층(247)을 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 또한 예를 들면, 도전층들(648a 및 648b)(또는 그 형성 방법)은 도 2j 및 여기에서 논의된 도전층(248)을 갖는 임의의 또는 모든 특징들을 공유할 수 있다.
도전층들(648a)의 상부 도전층 그리고 유전층들(647a)의 상부 유전층은, 예를 들면, 상부 도전층 및/또는 상부 유전층에 접착되는 하나 이상의 접속 다이에 짝맞춤되도록 형성될 수 있다. 예를 들면, 접속 다이의 후면(예를 들면, 유전층 표면)이 그와 같은 상부 유전층에 전체적으로 접착될 수 있다. 그와 같은 접착의 예가 도 6c의 C-1에 도시되어 있다. 유사하게, 도전층들(648b)의 상부 도전층과 유전층들(647b)의 상부 유전층은, 예를 들면, 상부 도전층 및/또는 상부 유전층에 접착되는 하나 이상의 접속 다이에 짝맞춤되도록 형성될 수 있다. 예를 들면, 도전층들(648b)의 상부 도전층 중에서 패드들이 접속 다이의 각 제2상호 접속 구조들(예를 들면, 도 6a의 A-3 및 A-4의 제2접속 다이 상호 접속 구조들(699) 등처럼)에 짝맞춤될 수 있다. 그와 같은 접착의 예가 도 6c의 C-2에 도시되어 있다.
일반적으로, 블록(518)은 표면 위의 신호 재분배(RD) 구조(또는 분배 구조)를 갖는 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그와 같은 캐리어를 제조하는 임의의 특별한 방식의 특징들에 의해 또는 그와 같은 캐리어의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(500)은, 블록(520)에서, 접속 다이를 캐리어(또는, 예를 들면, 그 위에 형성된 RD 구조)에 탑재하는 단계를 포함할 수 있다. 블록(520)은, 예를 들면, 도 1(도 2d에 제공된 예) 그리고 여기에서 논의된 예시적 방법(100) 중 블록(120)을 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 블록(520)의 다양한 예시적 양태들이 도 6c의 C-1과 C-2에 도시되어 있다.
도 6c의 C-1에 도시된 바와 같이, 접속 다이(616a)는 캐리어(621a) 상의 RD 구조(646a)에 접착될 수 있다. 접속 다이(616a)는, 예를 들면, 개별 다이로 입고될 수 있거나 또는 접속 다이 웨이퍼(615A)로 입고된 후 접속 다이 웨이퍼(615A)로부터 싱귤레이션될 수 있다.
접속 다이(616a)는, 예를 들면, 접속 다이(616a)와 RD 구조(646)(예를 들면, 그의 상부 유전층) 사이에 개재된 접착제 층을 이용하여 RD 구조(646a)(예를 들면, 그의 상부 유전층에)에 접착(또는 결합)될 수 있다. 그와 같은 접착제(222)의 예는 도 2d 그리고 여기에서 논의된 예로 도시되어 있다. 접착제는, 예를 들면, 추후 기능 다이에 대한 전기적 접속을 위해 RD 구조(646a)의 도전체가 노출된 채로 남아 있도록 형성되거나 위치될 수 있음을 주목하라. 접착제는 임의의 다양한 특징들을 포함할 수 있다. 접착제는 임의의 다양한 방식으로 도포(적용)될 수 있다. 예를 들면, 접착제는 미리 형성된 시트, 인쇄, 방사, 분사, 증기 증착, 압연 등으로 도포(적용)될 수 있다.
접속 다이(616a)(예를 들면, 그의 다수개)는 RD 구조(646a)에 뒤집어져서(예를 들면, 비활성면이 아래를 향하여) 접착될 수 있다. 예를 들면, 여기에서 설명된 바와 같이, 접속 다이(616a)의 후면(예를 들면, 도 6a의 A-1과 A-2에서 하부면)은, 전기적 신호들이 접속 다이(616a)를 향하여 후면쪽으로 전달되지 않도록 형성될 수 있다. 예를 들면, 심지어 박형화된 이후에, 접속 다이(616a)는 베이스 유전층(691) 및/또는 지지층(690)의 일 영역(예를 들면, 실리콘 지지층 등)을 포함할 수 있다. 예시적 구현예에서, 접속 다이(616a)의 후면에 노출된 전기적 도전체들은 없다. 도 6c의 C-1에 도시된 뒤집어진 구성에서, 접속 다이 상호 접속 구조들(617)은 상부를 향하여 위치된다(예를 들면, RD 구조(646a)로부터 멀어지는 방향을 향하고 그리고/또는 멀어지는 방향으로 연장됨).
비록 여기에서의 논의가 단독 접속 다이(616a)에 일반적으로 초점을 맞추고 있지만, 다양한 도면들에 도시된 바와 같이 다수의 접속 다이들이 단독 RD 구조(646a) 에 접착될 수 있음을 주목하여야 한다.
도시된 바와 같이 그리고 여기서 도 5의 블록(515) 및 도 6a의 A-3와 A-4의 예시적 접속 다이(616b)에 관하여 논의된 바와 같이, 접속 다이는 양쪽 면(예를 들면, 접속 다이 상호 접속 구조들(617)과 제2접속 다이 상호 접속 구조들(699)) 상에 형성된 상호 접속 구조들을 가질 수 있다. 그와 같은 구현예에서, 접속 다이(616b)는 또한 RD 구조(646b)에 전기적으로 연결될 수 있다. 그와 같은 접속의 일례가 도 6c의 C-2에 도시되어 있다.
예시적 접속 다이(616b)의 제2접속 다이 상호 접속 구조들(699)은 RD 구조(646b)의 도전층들(648b) 중에서 상부 도전층의 대응 상호 접속 구조들(예를 들면, 패드들, 트레이스들, 랜드들 등)에 전기적으로 접속된다. 그와 같은 접속은, 여기에서 제공되는 비-한정적은 예들인 임의의 다양한 방식들로 수행될 수 있다. 예를 들면, 제2접속 다이 상호 접속 구조들(699)은 매스 리플로우(mass reflow), 열-압착 본딩, 도전성 에폭시, 직접 금속 대 금속 본딩 등을 이용하여 RD 구조(646b)의 각 상호 접속 구조들에 접속될 수 있다.
언더필이 접속 다이(616b)와 RD 구조(646b) 사이에 형성될 수 있음을 주목하라. 그와 같은 언더필은 여기에서 논의된 임의의 언더필을 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 언더필은 캐필러리 언더필, 미리 도포된 언더필 등을 포함할 수 있다. 예시적 구현예에서, 접속 다이(616b)의 언더필은 기능 다이(이후에 접착될) 아래의 언더필과 다를 수 있다. 다른 예시적 구현예에서, 언더필은 기능 다이 아래에 형성된 것과 같은 언더필일 수 있다(예를 들면, 캐필러리 언더필, 미리 도포된 언더필, 몰디드 언더필 등).
일반적으로, 블록(520)은 접속 다이를 RD 구조에 탑재하는 단계를 포함한다. 따라서, 본 발명의 범위가 그와 같은 접착의 임의의 특별한 방식의 특징들에 의해 또는 그와 같은 접속 다이 및/또는 RD 구조의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(500)은, 블록(525)에서, 기능 다이를 접속 다이 및 RD 구조에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 블록(525)은, 예를 들면, 도 1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(125), 그리고 도 2e 및 2f에 도시된 예시적 양태들에 대한 임의의 또는 모든 특징들을 공유할 수 있다. 블록(525)의 다양한 예들이 도 6d의 D-1 및 D-2에 도시되어 있다.
기능 다이(611(611a 및/또는 611b)과 612(612a 및/또는 612b))는, 예를 들면, 개별 다이로 입고될 수 있다. 또한 예를 들면 기능 다이(611 및 612)는 단독 웨이퍼(예를 들면, 210A에 도시된 바와 같이, 등등) 상에 입고될 수 있고, 기능 다이(611 및 612)는 다수의 각각의 웨이퍼들(예를 들면, 210B와 210C에 도시된 바와 같이, 등등) 상에 입고될 수 있다. 기능 다이의 하나 또는 둘 다가 웨이퍼 형태로 입고되는 시나리오에서, 기능 다이는 웨이퍼로부터 싱귤레이션될 수 있다. 기능 다이(611 및 612)가 단독 MPW(예를 들면, 210A에 도시된 바와 같이, 등등) 상에 입고되면, 제1 및 제2다이가 하나의 접착된 쌍(예를 들면, 실리콘으로 접속된)으로서 웨이퍼로부터 싱귤레이션될 수 있음을 주목하라.
기능 다이(611(611a 및/또는 611b)과 612(612a 및/또는 612b))는 접속 다이(616(616a 및/또는 616b)) 및/또는 RD 구조(646)(646a 및/또는 646b)에 접착될 수 있다. 도 6d의 D-1 및 D-2에 도시된 예들(625a 및 625b)에서, 기능 다이(611 및 612)는 접속 다이(616)에 그리고 RD 구조(646)에 접착된다. 접속 다이(616)과 RD 구조(646)에 대한 그와 같은 접속들은, 그러나, 상호간 다를 수 있다.
예를 들면, 제1기능 다이(611)와 제2기능 다이(612)의 제1다이 상호 접속 구조들은 각각의 접속 다이 상호 접속 구조들(617)에 기계적으로 그리고 전기적으로 접속될 수 있다. 제1기능 다이(611)의 제1다이 상호 접속 구조들은 접속 다이 상호 접속 구조들(617)의 좌측 영역에 접속될 수 있고, 그리고 제2기능 다이(612)의 제1다이 상호 접속 구조들은 접속 다이 상호 접속 구조들(617)의 우측 영역에 접속될 수 있다.
그와 같은 상호 접속 구조들은 임의의 다양한 방식들로 접속될 수 있다. 예를 들면, 접속은 솔더링에 의해 수행될 수 있다. 예시적 구현예들에서, 제1다이 상호 접속 구조들 및/또는 접속 다이 상호 접속 구조들(617)은 접속을 수행하도록 리플로우될 수 있는 솔더 캡들(또는 다른 솔더 구조들)을 포함할 수 있다. 그와 같은 솔더 캡들은, 예를 들면, 매스 리플로우, 열압착 본딩(TCB) 등에 의해 리플로우될 수 있다. 다른 예시적 구현예에서, 접속은 솔더를 이용하는 대신 직접 금속 대 금속(예를 들면, 구리 대 구리 등) 본딩에 의해 수행될 수 있다. 그러한 접속들의 예들은 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037, 그리고 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 제공되며, 이에 따라 상기 미국 특허 출원의 전체 내용이 여기에 참조로 포함된다.
제1기능 다이(611)와 제2기능 다이(612)의 제1다이 상호 접속 구조들의 접속 다이(616)에 대한 접속 이후에, 접속 다이(616)는 제1기능 다이(611)의 제1다이 상호 접속 구조들과 제2기능 다이(612)의 각 제1다이 상호 접속 구조들 사이에 전기적 접속성을 제공한다. 여기에서 논의된 바와 같이, 제1다이 상호 접속 구조들과 접속 다이(616a)의 후면(예를 들면, 도 6d의 D-1의 하면) 사이에 전기적 접속이 제공되지 않을 수 있다. 다른 예시적 구현예에서, 예를 들면 도 6d의 D-2에 도시된 바와 같이, 임의의 하나 또는 다수의 제1다이 상호 접속 구조들과 후면(예를 들면, 도 6d의 D-2의 하면) 사이의 전기적 접속이 제공될 수 있다. 예를 들면, 접속 다이(616b)(또는 그의 다양한 도전성 경로들)는 기능 다이(611b 및 612b) 사이에 전기적인 접속 및/또는 기능 다이(611b와 612b)의 하나 또는 둘 다와 RD 구조(646b) 사이에 전기적 접속성을 제공할 수 있다.
여기에서 논의된 바와 같이, 언더필은 기능 다이(611 및 612)와 접속 다이(616) 사이에 도포될 수 있다. 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그러한 PUF는, 접속 다이 상호 접속 구조들(617)에 대한 제1다이 상호 접속 구조들의 접착 이전에, 접속 다이(616) 및/또는 기능 다이(611 및 612)에 도포될 수 있다. 또한 예를 들면, 캐필러리 언더필이 그러한 접착 이후에 형성될 수 있다.
제1기능 다이(611) 및/또는 제2기능 다이(612)의 제2다이 상호 접속 구조들은, 예를 들면, RD 구조(646)에 전기적으로 그리고 기계적으로 접속될 수 있다. 제1기능 다이(611)의 제2다이 상호 접속 구조들은 접속 다이(616)의 좌측인 RD 구조(646)에 전기적으로 그리고 기계적으로 접속될 수 있고, 그리고 제2기능 다이(612)의 제2다이 상호 접속 구조들은 접속 다이(616)의 우측인 RD 구조(646)에 접속될 수 있다.
그러한 제2다이 상호 접속 구조들은 임의의 다양한 방식들로 RD 구조(646)에 접속될 수 있다. 예를 들면, 제2다이 상호 접속 구조들은, 제1다이 상호 접속 구조들을 접속 다이(616) 에 접속하는데 이용되는 바와 같이(예를 들면, 동시에), 동일한 접속 공정을 이용하여 RD 구조(646)에 접속될 수 있다. 예를 들면, 제2다이 상호 접속 구조들은 매스 리플로우, 열압착 본딩(TCB), 직접 금속 대 금속 금속간 본딩, 도전성 접착제 등을 이용하여 RD 구조(646)의 각 패드들에 접속될 수 있다.
또한, 제2다이 상호 접속 구조들은 제1다이 상호 접속 구조들이 접속 다이(616)에 결합되는 것과 다른 방식으로 RD 구조(646)에 기계적으로 그리고/또는 전기적으로 결합될 수 있다.
테스트 공정이 제1기능 다이(611)와 제2기능 다이(612)의 접착 사이에(및/또는 RD 구조(646)에 대한 접속 다이(616)의 접착 사이에) 수행될 수 있음을 주목하여야 한다. 그러한 시나리오에서, 여기에서 논의된 바와 같이, 언더필이, 그러한 테스트 이전에, 제1기능 다이(611)와 접속 다이(616)(및/또는 제1기능 다이(611)와 RD 구조(646) 사이에) 사이에 도포될 수 있다. 예시적 시나리오에서, 전기적 테스트를 통과하면, 제2기능 다이(612)가 그런 후에 접착될 수 있다(예를 들면, 언더필없이).
비록 여기에서의 설명들이, 상호간 대칭적인 것으로, 일반적으로 제1기능 다이(611)(및 그의 상호 접속 구조들)와 제2기능 다이(612)(및 그의 상호 접속 구조들)를 설명하였으나, 그러한 대칭성이 요구되는 것은 아님을 또한 주목하여야 한다. 예를 들면, 기능 다이(611 및 612)는 각각의 형태들 및 크기들이 다를 수 있고, 다른 타입들 및/또는 다른 상호 접속 구조들의 개수 등을 가질 수 있다.
비록 여기에서의 논의가 일반적으로 단독 접속 다이에 결합된 2개의 접속 다이에 초점을 맞추었으나, 본 발명의 범위가 이로서 한정되어서는 안됨을 또한 주목하여야 한다. 예를 들면, 임의의 개수의 기능 다이(예를 들면, 3개의 다이, 4개의 다이, 하나의 다이 등)가 단독 접속 다이에 합결될 수 있다. 또한 예를 들면, 임의의 개수의 접속 다이가 단독 패키지 내에 이용될 수 있다.
일반적으로, 블록(525)은 기능 다이를 접속 다이 및 RD 구조에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그와 같은 접착의 임의 특별한 방식의 특징들에 의해 또는 그러한 기능 다이, 접속 다이, 및/또는 접착 구조들의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(500)은, 블록(530)에서, 인캡슐레이팅 단계를 포함할 수 있다. 블록(530)의 다양한 예시적 양태들이 도 6e의 E-1 및 E-2에 도시되어 있다. 블록(530)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(130), 도 2g에 도시된 예시적 양태들이 갖는 임의의 또는 모든 특징들을 공유할 수 있다.
예를 들면, 도 6e의 E-1의 예시적 구현예는 인캡슐레이팅 재료(631a)를 도시한다. 인캡슐레이팅 재료(631a)는 기능 다이(611a 및 612a)의 상면, 하면 및 측면들; 접속 다이(616a)의 상면 및 측면들; RD 구조(646a)의 상면; 기능 다이(611a와 612a)와 RD 구조(646a) 사이의 상호 접속 구조들; 그리고 기능 다이(611a 및 612a)와 접속 다이(616a) 사이의 상호 접속 구조들을 덮는 것으로 도시되어 있다.
인캡슐레이팅 재료(631)(631a 및/또는 631b)는 평탄화 또는 박형화될 수 있다. 예를 들면, 하나 또는 그 이상 또는 모든 기능 다이(611 및 612)는 그러한 평탄화에 의해 인캡슐레이팅 재료(631)로부터 노출될 수 있다. 그러한 평탄화 또는 박형화는 또한 하나 또는 그 이상의 기능 다이의 후면을 박형화하는 단계를 포함할 수 있다. 기능 다이(611b 및 612b) 둘 다가 인캡슐레이팅 재료(631b)로부터 노출되는 예가 도 6e의 E-2에 도시되어 있다. 그러한 다이 노출은, 예를 들면, 박형화 또는 평탄화 공정(예를 들면, 그라인딩 등)에 의해, 그의 원래의 응용 동안에, 하나 또는 그 이상의 기능 다이(611b 및 612b)의 후면들이 인캡슐레이팅 재료(631b)에 의해 덮이지 않는 필름 어시스트 몰딩 또는 다른 몰딩 기술 등에 의해 달성될 수 있다.
여기에서 논의된 바와 같이, 인캡슐레이팅 재료(631)와 구별되고 그리고/또는 다른 언더필이 기능 다이(611 및 612)와 접속 다이(616)의 사이에 그리고/또는 기능 다이(611 및 612)와 RD 구조(646) 사이에 형성될 수 있다. 예시적 구현예에서, 그러한 언더필이 인캡슐레이팅(예를 들면, 몰디드 언더필로서)동안 블록(530)에서 수행될 수 있다.
일반적으로, 블록(530)은 인캡슐레이팅 단계를 포함할 수 있다. 따라서, 본 발명의 범위는 그러한 인캡슐레이팅 및/또는 언더필링을 수행하는 임의의 특별한 방식의 특징들에 의해 또는 그러한 인캡슐레이팅 재료 및/또는 언더필의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(500)은, 블록(535)에서, 캐리어를 제거하는 단계를 포함할 수 있다. 블록(535)의 다양한 예시적 양태들이 도 6f의 F-1 및 F-2에 도시되어 있다. 블록(535)은, 예를 들면, 도 1에 도시되고 여기에서 논의된 예시적 방법(100), 도 2h에 제공된 예시적 양태들의 블록(135)에 대한 임의의 또는 모든 양태들을 공유할 수 있다.
블록(535)은, 예를 들면, RD 구조(646)(646a 또는 646b)로부터 캐리어(621)(621a 또는 621b)를 제거하는 단계를 포함할 수 있다. 블록(535)은, 여기에 제공된 비-한정적인 예들인, 임의의 다양한 방식들에 의해 RD 구조(646)로부터 캐리어(621)를 제거하는 단계를 포함할 수 있다.
예를 들면, 블록(535)은 캐리어(621)를 그라인딩하는 단계, 화학적-기계적 평탄화(CMP)를 이용하여 캐리어를 제거하는 단계, 열적으로 박리 가능한 접착제를 박리하기 위해 열에 조립체를 노출시키는 단계, 레이저-박리 가능한 접착제를 박리하기 위해 레이저에 조립체를 노출시키는 단계, RD 구조로부터 캐리어를 벗겨내는 단계, RD 구조로부터 캐리어를 깎는(shearing) 단계, RD 구조로부터 캐리어를 절단하는 단계 등을 포함할 수 있다. RD 구조(646)가 베이스 실리콘(또는 다른 반도체 서브스트레이트) 상에 형성되는 예시적 시나리오에서, 예를 들면, 웨이퍼 팹 공정에서, 블록(535)은 RD 구조(646)로부터 베이스 실리콘을 그라인딩 및/또는 식각하는 단계를 포함할 수 있다. RD 구조(646)가 글래스 또는 금속 베이스 상에 형성된 다른 예시적 시나리오에서, 블록(646)은 글래스 또는 금속 베이스를 벗겨내는 단계, 예를 들면 또한 캐리어(621)의 베이스 재료로부터 RD 구조(646)를 박리하는데 도움을 주기 위해 열, 화학 용액, 조명, 다른 에너지 등을 적용하는 단계를 포함할 수 있다.
비록 여기에서 설명된 예들이 일반적으로 전체 캐리어(621)를 제거하는 단계를 도시하고 있으나, 다양한 예시적 구현예들이 캐리어(621)의 일 영역을 남겨 놓는 단계, 예를 들면 RD 구조(646)의 도전체들을 노출시키도록 캐리어에 개구들을 형성하는 단계를 포함할 수 있음을 주목하라.
캐리어의 제거 이후에, 블록(535)은 추가적인 공정을 위해 RD 구조(646)를 준비하는데 필요로 하는 임의의 세정을 수행하는 단계를 포함할 수 있다.
일반적으로, 블록(535)은 캐리어(또는 그의 일 영역)를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그와 같은 제거를 수행하는 임의의 특별한 방식의 특징들에 의해 또는 그러한 캐리어 및/또는 접착제 또는 다른 접착 메커니즘의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(500)은, 예를 들면 블록(550)에서, RD 구조(RDS) 상에 상호 접속 구조들을 형성하는 단계를 포함할 수 있다. 블록(550)은, 예를 들면, 도 1 및 여기에서 논의된 예시적 방법(100)과, 도 2k에 제공되고 여기에서 논의된 예들인 블록(150)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(550)은 또한, 예를 들면, 도 3및 여기에서 논의된 예시적 방법(300), 도 4h에 제공된 예들인 블록(350)의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(500)은, 예를 들면 블록(555)에서, 패키지들을 싱귤레이팅하는 단계를 포함할 수 있다. 블록(555)은, 예를 들면, 도 1 및 여기에서 논의된 예시적 방법(100), 도 2l에 제공되고 및 여기에서 논의된 예들인 예시적 방법(100)의 블록(155)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(555)은, 예를 들면, 도 3 및 여기에서 논의된 예시적 방법(300), 도 4i에 제공된 예들인 블록(355)의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(500)으로부터 얻은 전자 디바이스들(680)(680a 및 680b)(예를 들면, 반도체 패키지)의 예들이 도 6g의 G-1의 아이템 680a 그리고 G-2의 아이템 680b로 도시되어 있다. 그러한 예시적인 전자 디바이스들(680)(또는 패키지들)은 도 2m에 도시되고 여기에서 논의된 예시적 전자 디바이스(280) 및/또는 도 4j에 도시되고 그리고 여기에서 논의된 전자 디바이스(480)의 임의의 또는 모든 특징들을 공유할 수 있다. 그러한 예시적 전자 디바이스(680)는, 예를 들면, 상대적으로 미세한 라인 이격 거리(예를 들면, 2 um 이하의 라인 이격 거리)를 포함할 수 있다.
예시적 방법(500)은, 블록(590)에서, 계속되는 공정을 수행하는 단계를 포함할 수 있다. 그러한 계속되는 공정은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(590)은 임의의 블록으로 예시적 방법(500)의 실행 흐름으로 돌아가는 단계를 포함할 수 있다. 또한 예를 들면, 블록(590)은 여기에서 논의된(예를 들면, 도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 7의 예시적 방법(700), 도 9의 예시적 방법(900) 등에 대하여) 임의의 다른 방법 블록(또는 단계)으로 예시적 방법(500)의 실행 흐름을 향하는 단계를 포함할 수 있다.
도 1 및 2a-2m에 도시된 예시적 구현예에서, 접속 다이는 기능 다이가 접착되기 이전에 캐리어에 접착되었다. 본 발명의 범위는, 그러나, 그러한 순서로 한정되지 않는다. 예를 들면, 도 7 및 8a-8j(그리고 후에 도 9 및 10에 의해)에 도시된 바와 같이, 기능 다이가 접속 다이가 접착되지 이전에 캐리어에 접착될 수 있다.
도 7은 본 발명의 다양한 양태에 따른, 전자 디바이스(예를 들면, 반도체 패키지 등)를 제조하는 예시적인 방법(700)의 흐름도를 도시한다. 예시적 방법(700)은, 예를 들면, 여기에서 논의된(예를 들면, 도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 5의 예시적 방법(500) 등) 다른 예시적 방법의 임의의 또는 모든 특징들을 공유할 수 있다. 도 8a 내지도 8j는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스(예를 들면, 전자 패키지 등) 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다. 도 8a 내지 도 8j는, 예를 들면, 도 7의 방법(700)의 다양한 블록들(또는 단계들)에서 예시적 전자 디바이스를 도시한다. 예시적 방법(700)의 예시적 블록들의 순서는 본 발명의 범위를 벗어나지 않고 변할 수 있음을 주목하여야 한다.
예시적 방법(700)은 블록(705)에서 실행을 시작한다. 블록(705)는, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(105), 도 3에 도시된 예시적 방법(300)의 블록(305), 도 5에 도시된 예시적 방법(500)의 블록(505) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(700)은, 블록(710)에서, 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(710)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(110), 도 3에 도시된 예시적 방법(300)의 블록(310), 도 5에 도시된 예시적 방법(500)의 블록(510) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(700)은, 블록(715)에서, 다수의 접속 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(715)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(115), 도 3에 도시된 예시적 방법(300)의 블록(315), 도 5에 도시된 예시적 방법(500)의 블록(515) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예를 들어 도 8a의 A-1을 참조하면, 예시적 웨이퍼(815A)는 도 2b에 도시된 예시적 웨이퍼들(215A 및/또는 215B), 도 4b에 도시된 예시적 웨이퍼(415), 도 6a의 A-1에 도시된 예시적 웨이퍼(615A) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 또한, 예시적 접속 다이(816a)는 도 2b 및 2c에 도시된 예시적 접속 다이(216a 및/또는 216b), 도 4b에 도시된 예시적 접속 다이(416a), 도 6a의 A-1 및 A-2에 도시된 예시적 접속 다이(616a) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 접속 다이 상호 접속 구조들(817)은 도 2b 및 도 2c에 도시된 접속 다이 상호 접속 구조들(217), 도 4b에 도시된 접속 다이 상호 접속 구조들(417), 도 6a의 A-1 내지 A-4에 도시된 접속 다이 상호 접속 구조들(617) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
또한, 예를 들어 도 8a의 A-2를 참조하면, 예시적 웨이퍼(815B)는 도 6a의 A-3 및 A-4에 도시된 예시적 웨이퍼(615B)의 임의의 또는 모든 특징들을 공유할 수 있다. 또한, 접속 다이(816b)는 도 6a의 A-3 및 A-4에 도시된 예시적 접속 다이(616b)의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 제2접속 다이 상호 접속 구조들(899)은 도 6a의 A-3 및 A-4에 도시된 제2접속 다이 상호 접속 구조들, 여기에 도시된 임의의 다른 접속 다이 상호 접속 구조들 등의 임의의 또는 모든 특징들을 공유할 수 있다.
여기에서 설명된 바와 같이, 예시적 접속 다이 웨이퍼들(815A 및 815B)(및/또는 그의 예시적 접속 다이(816a 및 816b)은 캐리어의 임의의 영역 또는 모든 영역 또는 접속 다이가 형성되는 벌크 재료(818a 및 818b)를 제거하기 위해 박형화(또는 평탄화)될 수 있다. 도 7 및 8에 대하여 논의된 예시적 구현예에서, 예시적 접속 다이 웨이퍼(815A 및 815B)(및/또는 그의 예시적 접속 다이(816a 및 816b))는, 싱귤레이션, 취급 및 접속 다이의 접착 중에 캐리어의 상당량 및/또는 벌크 재료(818a 및 818b)와 함께 도시되어 있고, 그리고 추후의 스테이지에서 박형화된다. 그러나, 예시적 접속 다이 웨이퍼들(815A 및 815B)(및/또는 그의 예시적 접속 다이(816a 및 816b))이 기능 다이의 접착 이전에 그들의 최종적인 원하는 두께로 박형화될 수 있음을 주목하라.
예시적 방법(700)은, 블록(718)에서, 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(718)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(120), 도 5에 도시된 예시적 방법(500)의 블록(518) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(718)의 다양한 예시적 양태들이 도 8b에 도시되고 여기에서 논의된다.
예시적 캐리어(819)는, 예를 들면, 여기에서 논의된 임의의 캐리어(예를 들면, 도 2d의 예시적 캐리어(221), 도 6b의 B-1 및 B-2의 예시적 캐리어들(621a 및 621b) 등)의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 캐리어(819)는 추후 공정 단계에서 완전히 제거되는 임시(또는 더미) 재료에 의해 전체적으로 형성될 수 있다. 또한 예를 들면, 캐리어(819)는 표면 상에 RD 구조가 형성되는 벌크 캐리어 영역을 포함할 수 있다. 또한 예를 들면, 캐리어(819)는 표면 상에 패턴이 형성되는 벌크 캐리어 영역을 포함할 수 있다.
도 8b의 예시적 캐리어(819)는, 예를 들면, 표면 상에 금속 패턴(823)이 형성되는(또는 위치되는) 벌크 캐리어 영역(821)으로 도시되어 있다. 금속 패턴(823)은 임의의 다양한 목적들을 제공할 수 있다. 예를 들면, 여기에서 논의된 바와 같이(예를 들면, 블록(120)에 대하여, 등등), 금속 패턴(823)은 그 위에 다이(예를 들면, 접속 다이, 기능 다이 등)의 정확한 위치(배치)를 보조하도록 하는 정렬 구조들(특징들)을 포함할 수 있다. 또한 예를 들면, 금속 패턴(823)은, 심지어 벌크 캐리어 영역(821)이 제거된 이후에도, 워크-피스 캐리어로서 역할을 하는데 충분히 안정적(또는 강하거나 강성이 있는)인 두께를 포함할 수 있다. 금속 패턴(823)은 또한 여기서 금속 캐리어로 지칭될 수 있다. 또한, 예를 들면, 금속 패턴(823)은, 벌크 캐리어 영역(821)이 제거된 이후에 최종 조립체에 남아 있는 신호 라우팅 라인들(예를 들면, 완전한 또는 부분적인 RD 구조)을 포함할 수 있다.
일반적으로, 블록(718)은 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 캐리어를 제조하는 임의의 특별한 방식의 특징들에 의해 또는 그러한 캐리어의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(700)은, 블록(720)에서, 기능 다이를 캐리어(예를 들면, 그의 금속 패턴에)에 탑재하는 단계를 포함할 수 있다. 블록(720)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(120)(예를 들면, 기능 다이를 접속 다이 대신에 캐리어(및/또는 패턴)에 접착), 도 5에 도시된 예시적 방법(500)의 블록(520)(예를 들면, 기능 다이를 접속 다이 대신에 캐리어(및/또는 RD 구조)에 접착)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(720)의 다양한 예시적 양태들이 도 8c에 도시되어 있다.
도 8c에 도시된 예시적 구현예(820)에서, 예시적 제1기능 다이(810)이 접착제로 금속 패턴(823)에 접착되어 있다. 그러한 접착제 접착의 예는 블록(120)에서 제공된다(예를 들면, 도 2d의 예시적 구현예(220)에서). 접착제는, 예를 들면, 제1기능 다이(801)의 후면만을 덮도록 형성될 수 있고 그리고/또는 전체 금속 패턴(823)을 덮도록 형성될 수 있다. 또한 예를 들면, 비록 도 8c에서 명시적으로 도시되어 있지는 않지만, 제1기능 다이(810)는 금속 패턴(823)의 대응 금속 앵커들에 접착될 수 있는(또는 솔더링될 수 있는, 또는 접속될 수 있는) 후면 상의 하나 이상의 금속 앵커들을 포함할 수 있다. 제2기능 다이(802), 제3기능 다이(803), 및 제4기능 다이(804)는 유사하게 탑재될 수 있다. 예시적 방법(800)의 시점에서, 기능 다이가 최종적으로 원하는 두께일 수 있으나, 추후 공정 단계(예를 들면, 금속 캐리어(823)가 제거된 이후) 동안 또한 박형화(또는 평탄화)될 수 있음을 주목하라.
도 8c의 예시적 구현예에 도시된 바와 같이, 임의의 또는 모든 기능 다이(801-804)는 제1다이 상호 접속 구조들(813)(예를 들면, 접속 다이에의 접속을 위해)과 제2다이 상호 접속 구조들(814)(예를 들면, 접속 다이 이외의 회로 요소들에의 접속을 위해)을 포함할 수 있다.
도 8c에 도시된 예시적 구현예에서, 4개의 기능 다이(801-804)가 도시되어 있다. 임의의 개수의 그러한 다이가 탑재될 수 있음을 이해해야 한다. 이는 뿐만 아니라 여기에 도시된 임의의 예시적 구현예에 적용할 수 있다. 또한, 4개의 기능 다이의 각각은 상호간 다르거나, 또는 임의의 그러한 기능 다이는 중복될 수 있다. 예시적 구현예(820)가 하나의 예시적 캐리어 웨이퍼 상에서 여러번 중복될 수 있음을 이해해야 한다. 예를 들면, 4개의 기능 다이의 오직 한 예시적 셋트가 도시되어 있으나(예를 들면, 멀티-칩 모듈), 예시적 셋트는 추후에 싱귤레이션될(예를 들면, 블록(755) 등에서) 단독 웨이퍼(또는 패널) 상에서 여러 번 복제(중복)될 수 있다.
일반적으로, 블록(720)은 기능 다이를 캐리어에 탑재하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 다이를 캐리어에 탑재하는 임의의 특별한 방식의 특징들에 의해 또는 탑재 구조들의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(700)은, 블록(725)에서, 접속 다이를 기능 다이에 탑재(또는 접착)하는 단계를 포함할 수 있다. 블록(725)은, 예를 들면, 도 3에 도시된 예시적 방법(300)의 블록(320)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(725)은 또한, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(125)(예를 들면, 접속 다이와 기능 다이 사이의 접착에 대한), 블록(535)(접속 다이와 기능 다이 사이의 접착에 대한) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(725)의 다양한 예시적 양태들이 도 8d의 D-1(예를 들면, 도전성 패드들을 갖는 1 면 접속 다이 또는 오직 1면 상에만 있는 다른 상호 접속 구조들에 관한, 등등) 및 D-2(예를 들면, 도전성 패드들을 갖는 2 면 접속 다이 또는 2면들 상에 있는 다른 상호 접속 구조들)에 도시되어 있다.
예를 들면, 제1기능 다이(801)의 그리고 제2기능 다이(802)의 제1다이 상호 접속 구조들(813)이 제1접속 다이(816a-1_의 각 접속 다이 상호 접속 구조들(817)에 기계적으로 및 전기적으로 접속될 수 있다. 제1기능 다이(801)의 제1다이 상호 접속 구조들(813)(예를 들면, 제1기능 다이(801)의 우측에서)은 접속 다이 상호 접속 구조들(817)의 좌측 영역에 접속될 수 있고, 그리고 제2기능 다이(802)의 제1다이 상호 접속 구조들(813)(예를 들면, 제2기능 다이(802)의 좌측에서)은 접속 다이 상호 접속 구조들(817)의 우측 영역에 접속될 수 있다.
그러한 상호 접속 구조들은, 여기에서 제공된 비-한정적인 예들인, 예를 들면 도 1 및 2(예를 들면, 도 2e)에 관하여 논의된 바와 같이 제1다이 상호 접속 구조들(213)과 접속 다이 상호 접속 구조들(217)에 관한, 임의의 다양한 방식들로 접속될 수 있다. 그러한 상호 접속 구조들은, 예를 들면, 여기에서 논의된 임의의 다양한 접착 방법을 이용하여 결합될 수 있다.
제1기능 다이(801)의 제1다이 상호 접속 구조들(813)의 그리고 제1접속 다이(816a-1)(또는 816b-1)에 대한 제2기능 다이(802)의 접속 이후에, 제1접속 다이(816a-1)(또는 816b-1)는 제1기능 다이(801)의 제1다이 상호 접속 구조들(813)과 제2기능 다이(802)의 각 제1다이 상호 접속 구조들(813) 사이에 전기적 접속을 제공한다.
여기에서 논의된 바와 같이, 제1다이 상호 접속 구조들(813)과 접속 다이(816a)(또는 816b)의 후면 사이에 전기적 접속은 제공되거나 제공되지 않을 수 있다. 예를 들면, 도 8d의 D-1에 도시된 예시적 구현예에서, 접속 다이(816a)를 박형화한 이후에, 접속 다이(816a)의 상부와 하부 면들 사이에 전기적 접속이 없을 수 있다. 도 8d의 D-2에 도시된 예시적 구현예에서, 그러나, 접속 다이(816b)를 박형화한 이후에, 접속 다이(816b)의 상부와 하부 면들 사이에 하나 이상의 전기적 접속들이 있을 수 있다. 예시적 구현예들은 동일한 모듈 내에서 적어도 하나의 접속 다이(816a)와 적어도 하나의 접속 다이(816b)를 포함할 수 있음을 주목하라.
제1기능 다이(801)과 제2기능 다이(802)를 전기적으로 연결하는 제1접속 다이(816a-1)(또는 816b-1)와 같이, 제2접속 다이(816a-2)(또는 816b-2)가 제2기능 다이(802)와 제3기능 다이(803) 사이에 접속을 유사하게 제공할 수 있고, 그리고 제3접속 다이(816a-3)(또는 816b-3)가 제3기능 다이(803)과 제4기능 다이(804) 사이에 접속을 유사하게 제공할 수 있다.
블록(725)에서, 접속 다이를 기능 다이에 접착한 이후에(또는 이전에 또는 도중에), 언더필이 접속 다이와 기능 다이 사이에 및/또는 인접한 기능 다이 각각의 사이에 형성될 수 있다. 그러한 언더필은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 언더필은 캐필러리 언더필 재료, 미리 도포된 언더필 재료, 몰디드 언더필 재료 등을 포함할 수 있다. 그러한 언더필링은, 여기에서 제공되는 비-한정적인 예들인 임의의 다양한 방식들로 수행될 수 있다. 예를 들면, 그러한 언더필링은 하나 이상의 캐필러리 언더필, 미리 도포된 언더필, 주입된 언더필, 그들의 임의의 조합 등을 이용하여 수행될 수 있다. 예를 들면, 예시적 구현예에서, 언더필의 제1타입(예를 들면, 미리 도포된 언더필, 예를 들면 비-도전성 페이스트 등)은 기능 다이 사이에 주입하는데 이용될 수 있고, 그리고 캐필러리 언더필이 기능 다이와 접속 다이 사이에 채우도록 하는 것이 이용될 수 있다. 그러한 언더필링의 예시적 구현예들(827a 및 827b)이 도 8e의 E-1 및 E-2에 제공된다. 예시적 구현예들(827a 및 827b)에 도시된 바와 같이, 언더필 재료(828)는 접속 다이(816)와 기능 다이(801-804) 사이에 그리고/또는 기능 다이(801-804)의 임의의 또는 모든 인접한 쌍들 사이에 형성될 수 있다.
일반적으로, 블록(725)은 접속 다이를 기능 다이에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 따라서, 본 발명의 범위는 그러한 접착을 수행하는 임의의 특별한 방식의 또는 접착 구조의 임의의 특별한 타입의 특징들에 의해 제한되어서는 안 된다.
예시적 방법(700)은, 블록(735)에서, 하나 이상의 캐리어들을 제거하는 단계를 포함할 수 있다. 블록(735)은, 예를 들면, 도 5의 예시적 방법(500)의 블록(535)의 임의의 또는 모든 특징들을 공유할 수 있다(예를 들면, 벌크 캐리어 재료를 제거하는 단계 그리고 금속 패턴 또는 RD 구조를 남겨 놓은 단계). 블록(735)은 또한, 예를 들면, 도 1 등에 도시된 예시적 방법(100)의 블록(135)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(735)의 다양한 예시적 양태들이 도 8f의 F-1(예를 들면, 도전성 패드들을 갖는 1면 접속 다이 또는 1면 상에만 형성된 다른 상호 접속 구조들 등에 관하여) 및 F-2(도전성 패드들을 갖는 2면 접속 다이 또는 2면들 상에 형성된 다른 상호 접속 구조들 등에 관하여)에 도시되어 있다.
블록(735)은, 예를 들면, 벌크 캐리어 또는 접속 다이(816)(816a 또는 816b)로부터 베이스 재료(818)(818a 또는 818b)를 제거하는 단계를 포함할 수 있다. 그러한 제거(또는 박형화)는 여기에 제공된 비-한정적인 예들인, 임의의 다양한 방식들로 수행될 수 있다(예를 들면, 그라인딩, 벗겨냄, 깎음(shearing), 열 또는 광 기반 접착제 박리, 화학적-기계적 평탄화 등). 도 8f의 F-1의 예시적 구현예(835a)에 도시된 바와 같이, 접속 다이(816a)는 그의 후면이 기능 다이(801-804)의 제2상호 접속 구조들(814)의 노출된 단부들과 동일한 평면을 이루도록 박형화(또는 평탄화)된다. 도 8f의 F-2의 예시적 구현예(835b)에 도시된 바와 같이, 접속 다이(816b)는 제2접속 다이 상호 접속 구조들(899)의 노출된 단부들이 기능 다이(801-804)의 제2상호 접속 구조들(814)의 노출된 단부들과 동일한 평면을 이루도록 박형화(또는 평탄화)된다. 기능 다이(801-804)의 제2상호 접속 구조들(814)의 노출된 단부들이 그러한 공정동안 또한 박형화(또는 평탄화)될 수 있음을 주목하라. 또한 접속 다이(816)가 이미 원하는 최종 두께 또는 평탄도인 예시적 시나리오에서, 예시적 방법(700)의 이러한 박형화(또는 평탄화)는 스킵(skip)될 수 있다.
블록(735)은, 예를 들면, 벌크 캐리어 또는 금속 패턴(823)(또는 금속 캐리어)로부터 베이스 재료(821)을 제거하는 단계를 포함할 수 있다. 그러한 제거(박형화) 단계는, 여기에 제공된 비-한정적인 예들인(예를 들면, 그라인딩, 벗겨냄, 깍아냄, 열 또는 광 기반 접착제 박리, 화학적-기계적 평탄화 등), 임의의 다양한 방식들로 수행될 수 있다. 캐리어(또는 캐리어 재료)가 이미 원하는 두께에 있는 예시적 시나리오에서, 예시적 방법(700)의 이러한 박형화(또는 평탄화)는 스킵될 수 있음을 주목하라.
일반적으로, 블록(735)은 하나 이상의 캐리어들(또는 캐리어 재료)을 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 캐리어(또는 캐리어 재료) 제거의 임의의 특별한 방식의 특징들에 의해 또는 캐리어(또는 캐리어 재료)의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(700)은, 블록(755)에서, 싱귤레이팅 단계를 포함할 수 있다. 블록(755)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(155), 도 3에 도시된 예시적 방법(300)의 블록(355), 도 5에 도시된 예시적 방법(500)의 블록(555)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(755)의 다양한 예시적 양태들이 도 8g의 G-1 (예를 들면, 도전성 패드들을 갖는 1면 접속 다이 또는 1면 상에만 형성된 다른 상호 접속 구조들 등에 관하여) 및 G-2(예를 들면, 도전성 패드들을 갖는 2면 접속 다이 또는 2면들 상에 형성된 다른 상호 접속 구조들 등에 관하여)에 도시되어 있다.
여기에 논의된 바와 같이, 여기에 도시된 예시적 조립체들(또는 모듈들)은 다수의 그러한 조립체들을 포함하는 웨이퍼 상에 또는 패널 상에 형성될 수 있다. 그러한 예시적 구현예에서, 웨이퍼 또는 패널은 개별 조립체들로 싱귤레이션(또는 절단됨)될 수 있다. 예시적 소우 라인들(saw lines)(또는 스트리트들(streets))(856)이 도 8g의 G-1 및 G-2의 예시적 구현예들(855a 및 855b)에 도시되어 있다. 벌크 캐리어(또는 캐리어 재료)가 블록(735)에서 제거됨을 도시한 예시적 구현예에서, 그러한 싱귤레이팅(예를 들면, 소잉(sawing), 컷팅(cutting), 브레이킹(breaking), 절단(dicing) 등)은 금속 패턴(823)(또는 금속 캐리어) 상에서만 수행될 필요가 있다. 벌크 캐리어(또는 캐리어 금속)가 제거되었기 때문에, 다양한 예시적 구현예들에서, 그것은 재사용될 수 있다. 또한, 그러한 벌크 캐리어(또는 캐리어 재료) 제거는 블록(755)에서 싱귤레이팅 공정의 효율을 향상시킬 수 있다. 예시적 구현예에서, 블록(735)에서 금속 패턴(823)으로부터 캐리어(또는 캐리어 재료)를 제거하는 대신, 그러한 캐리어 또는 캐리어 재료(또는 그의 일 영역)가 남는 다면(예를 들면, 글래스, 실리콘 등), 블록(755)은 그러한 캐리어 또는 캐리어 재료를 관통하여 절단하는 단계를 포함할 수 있다.
일반적으로, 블록(755)은 싱귤레이팅 단계를 포함할 수 있다. 따라서, 본 발명의 범위는 싱귤레이팅의 임의의 특별한 방식에 의해 제한되어서는 안 된다.
예시적 방법(700)은, 블록(760)에서, 서브스트레이트에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 블록(760)은, 예를 들면, 여기에서 논의된 임의의 접착 단계들의 임의의 또는 모든 특징들을 공유할 수 있다(예를 들면, 상호 접속 구조들을 접하는 단계, 다이 후면을 접착하는 단계 등). 블록(760)의 다양한 예시적 양태들이 도 8h의 H-1(예를 들면, 도전성 패드들을 갖는 1면 접속 다이 또는 일면 상에만 형성된 다른 상호 접속 구조들 등에 관하여) 및 H-2(예를 들면, 도전성 패드들을 갖는 2면 접속 다이 또는 2면들 상에 형성된 다른 상호 접속 구조들 등에 관하여)에 도시되어 있다. 블록(760)은, 예를 들면, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 접착을 수행하는 단계를 포함할 수 있다.
서브스트레이트(861)는, 여기에서 제공된 비-한정적인 예들인, 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 서브스트레이트(861)는 패키징 서브스트레이트, 인터포저, 마더 보드, 인쇄 배선 기판 등을 포함할 수 있다. 서브스트레이트(861)는, 예를 들면, 코어가 없는(coreless) 서브스트레이트, 유기 서브스트레이트, 세라믹 서브스트레이트 등을 포함할 수 있다. 서브스트레이트(861)은, 예를 들면, 반도체(예를 들면, 실리콘 등) 서브스트레이트, 글래스 또는 금속 서브스트레이트, 세라믹 서브스트레이트 등 상에 형성된 하나 이상의 유전층들(예를 들면, 유기 및/또는 무기 유전층들) 및/또는 도전층들을 포함할 수 있다. 서브스트레이트(861)는, 예를 들면, 도 6b의 B-1 및 B-2의 RD 구조들(646)(646a 또는 646b), 도 6a의 A-2 및 A-4의 RD 구조들(698)(698a 또는 698b), 도 2c의 RD 구조(298) 등등의 임의의 또는 모든 특징들을 공유할 수 있다. 서브스트레이트(861)는, 예를 들면, 개별 패키지 서브스트레이트를 포함할 수 있거나 또는 추후에 싱귤레이팅되는 서로 결합된 다수의 서브스트레이트(예를 들면, 패널로 또는 웨이퍼로)를 포함할 수 있다.
도 8h의 H-1에 도시된 예시적 구현예(860a)에서, 블록(760)은 기능 다이(801-804)의 제2상호 접속 구조들(814)을 서브스트레이트(861)의 각 패드들(예를 들면, 본드 패드들, 트레이스들, 랜드들 등)에 솔더링(예를 들면, 매스 리플로우, 열 압착 본딩, 레이저 솔더링 등을 이용)하는 단계를 포함할 수 있다. 접속 다이(816a)(예를 들면, 그의 후면)는, 예를 들면, 접착제 층으로 서브스트레이트(861)에 접착될 수 있다.
도 8h의 H-2에 도시된 예시적 구현예(860b)에서, 블록(760)은 기능 다이(801-804)의 제2상호 접속 구조들(814) 및 접속 다이(816b)의 제2상호 접속 구조들(899)을 서브스트레이트(861)의 각 패드들(예를 들면, 본드 패드들, 트레이스들, 랜드들 등)에 솔더링(예를 들면, 매스 리플로우, 열 압착 본딩, 레이저 솔더링 등을 이용)하는 단계를 포함할 수 있다.
일반적으로, 블록(760)은 블록(755)에서 싱귤레이션된 조립체(또는 모듈)를 서브스트레이트에 탑재(또는 접착)하는 단계를 포함한다. 따라서, 본 발명의 범위가 접착하는 임의의 특별한 타입의 또는 임의의 특별한 접착 구조의 특징들에 의해 제한되어서는 안 된다.
예시적 방법(700)은, 블록(770)에서, 금속 패턴(또는 캐리어)을 제거하는 단계를 포함할 수 있다. 블록(770)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(135), 도 5에 도시된 예시적 방법(500)의 블록(535), 블록(735) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(770)의 다양한 예시적 양태들이 도 8i의 I-1(예를 들면, 1면 상에만 형성된 도전성 패드들을 갖는 1면 접속 다이 등에 관하여) 및 I-2(예를 들면, 2면 상에 형성된 도전성 패드들을 갖는 2면 접속 다이에 관하여)에 도시되어 있다. 블록(770)은, 예를 들면, 여기에서 제공된 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 제거를 수행하는 단계를 포함할 수 있다.
블록(770)은, 예를 들면, 그라인딩, 식각, 화학적-기계적 평탄화(CMP), 열 또는 레이저 박리, 기계적 벗겨냄(peeling) 또는 깎아냄(shearing)중 임의의 하나 또는 이상을 이용함에 의해 금속 패턴(823)을 제거하는 단계를 포함할 수 있다. 예시적 구현예들(870a 및 870b)(예를 들면, 각각, 도 8h의 H-1 및 H-2의 예시적 구현예들(860a 및 860b)에 대비하여)에 도시된 바와 같이, 금속 패턴(823)(또는 금속 캐리어)이 제거될 수 있다.
일반적으로, 블록(770)은 금속 패턴(또는 캐리어)을 제거하는 단계를 포함한다. 따라서, 본 발명의 범위가 제거하는 임의의 특별한 타입의 또는 임의의 특별한 금속 패턴(또는 캐리어)의 특징들에 의해 제한되어서는 안 된다.
예시적 방법(700)은, 블록(780)에서, 언더필링하는 단계를 포함할 수 있다. 블록(780)은, 예를 들면, 여기에 개시된 임의의 또는 모든 언더필링의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(780)의 다양한 예시적 양태들이 도 8j의 J-1(예를 들면, 도전성 패드들을 갖는 1면 접속 다이 또는 1면 상에만 형성된 다른 상호 접속 구조들 등에 관하여) 및 J-2(도전성 패드들을 갖는 2면 접속 다이 또는 2면 상에만 형성된 다른 상호 접속 구조들 등에 관하여)에 도시되어 있다. 블록(780)은, 예를 들면, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 언더필링을 수행하는 단계를 포함할 수 있다.
도 8j의 J-1 및 J-2에 도시된 예시적 구현예들(880a 및 880b)에 도시된 바와 같이, 언더필(881)은 기능 다이(801-804)와 서브스트레이트(861) 사이를 채운다. 예를 들면, 언더필(881)은 기능 다이(801-804)의 제2상호 접속 구조들(814)를 둘러싼다. 블록(725)에 대하여 여기에서 논의된 바와 같이, 언더필(828)은 또한 기능 다이(801-804)와 접속 다이(816) 사이에 그리고/또는 인접한 기능 다이(801-804) 사이에서 분리되어 형성될 수 있다. 다른 예시적 구현예에서, 모든 그러한 언더필링(또는 채움)은 블록(780)에서 형성될 수 있다.
언더필(881)은, 예를 들면, 기능 다이(801-804)와 접속 다이(816)의 사이에 그리고/또는 인접한 기능 다이(801-804) 사이의 언더필(828)과 다른 타입의 언더필을 포함할 수 있다. 예를 들면, 언더필(881)의 필러(filler) 입자 크기가 기능 다이(801-804)와 접속 다이(816)의 사이에 그리고/또는 인접한 기능 다이(801-804) 사이의 언더필(828)이 갖는 필러 입자 크기보다 클 수 있다.
블록(780)은 캐필러리 언더필링 공정, 미리 도포된 언더필(예를 들면, 블록(760) 등에서), 몰디드 언더필 등을 이용하여, 언더필(881)을 형성하는 단계를 포함할 수 있다. 비록 도 8j의 J-1 및 J-2에 도시되어 있지 않지만, 블록(780)은 또한 기능 다이(801-804)의 측부 및/또는 상부 표면들 그리고/또는 서브스트레이트(861)의 측부 또는 상부 표면들을 덮도록 몰딩(또는 인캡슐레이팅)을 수행하는 단계를 포함할 수 있다.
일반적으로, 블록(780)은 언더필링을 포함한다. 따라서, 본 발명의 범위가 언더필링의 임의의 특별한 방식의 또는 언더필 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(700)은, 블록(790)에서, 계속되는 공정을 수행하는 단계를 포함할 수 있다. 그러한 계속되는 공정은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(790)은 그의 임의의 블록으로 예시적 방법(700)의 실행 흐름으로 되돌아가는 단계를 포함할 수 있다. 또한 예를 들면, 블록(790)은 여기에 논의된(예를 들면, 도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 5의 예시적 방법(500) 등에 관하여) 임의의 다른 방법 블록(또는 단계)으로 예시적 방법(700)의 실행 흐름을 향하는 단계를 포함할 수 있다.
도 7 및 도 8a 내지 8j에 관하여 논의된 예시적 구현예에서, 기능 다이는, 예를 들면 그러한 다이의 상호 접속 구조들이 캐리어로부터 멀어지는 방향으로 향하는 채로, 후면이 아래를 향하는 상태로 캐리어(예를 들면, 그의 금속 패턴 등에)에 탑재되었다. 본 발명의 범위가 이로서 한정되지 않음을 주목하라. 예를 들면, 다른 예시적 구현예들에서, 기능 다이는, 하나 이상의 그러한 기능 다이의 상호 접속 구조들이 캐리어를 향하는 채로, 전면이 아래를 향하는 상태로 캐리어(예를 들면, 그의 금속 패턴 등에)에 탑재될 수 있다. 기능 다이의 전면들이 캐리어에 탑재되는 비-한정적인 예시적 구현예가 이제 논의될 것이다.
도 9는 본 발명의 다양한 양태에 따른, 전자 디바이스(예를 들면, 반도체 패키지 등)를 제조하는 예시적인 방법(900)의 흐름도를 도시한다. 예시적 방법(900)은, 예를 들면, 여기에서 논의된(예를 들면, 도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 5의 예시적 방법(500), 도 7의 예시적 방법(700) 등) 임의의 다른 예시적 방법의 임의의 또는 모든 특징들을 공유할 수 있다. 도 10a 내지 도 10k는 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스(예를 들면, 전자 패키지 등) 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다. 도 10a 내지 도 10k는, 예를 들면, 도 9의 방법(900)의 다양한 블록들(또는 단계들)에서 예시적 전자 디바이스를 도시한다. 방법(900)의 예시적 블록들의 순서가 본 발명의 범위를 벗어나지 않고 변경될 수 있음을 주목하여야 한다.
예시적 방법(900)은 블록(905)에서 실행을 시작한다. 블록(905)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(105), 도 3에 도시된 예시적 방법(300)의 블록(305), 도 5에 도시된 예시적 방법(500)의 블록(505), 도 7에 도시된 예시적 방법(700)의 블록(705) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(900)은, 블록(910)에서, 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(910)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(110), 도 3에 도시된 예시적 방법(300)의 블록(310), 도 5에 도시된 예시적 방법(500)의 블록(510), 도 7에 도시된 예시적 방법(700)의 블록(710) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(900)은, 블록(915)에서, 하나 이상의 접속 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(915)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(115), 도 3에 도시된 예시적 방법(300)의 블록(315), 도 5에 도시된 예시적 방법(500)의 블록(515), 도 7에 도시된 예시적 방법(700)의 블록(715) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(900)은, 블록(918)에서, 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(918)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(120), 도 5에 도시된 예시적 방법(500)의 블록(518), 도 7에 도시된 예시적 방법(700)의 블록(718) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(900)은, 블록(920)에서, 기능 다이를 캐리어에(예를 들면, 그의 금속 패턴에, 그의 RD 구조 등에) 탑재하는 단계를 포함할 수 있다. 블록(920)은, 예를 들면, 도 5에 도시된 예시적 방법(500)의 블록(525)(예를 들면, 기능 다이를 캐리어(및/또는 RD 구조)에 접착하는 단계), 도 1에 도시된 예시적 방법(100)의 비록(125)(예를 들면, 기능 다이를 캐리어에 접착하는 단계), 도 7에 도시된 예시적 방법(700)의 블록(720) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(920)의 다양한 예시적 양태들이 도 10a의 A-1 및 A-2에 도시되어 있다.
기능 다이(1001-1004)가, 예를 들면, 개별 다이로서 입고될 수 있다. 또한 예를 들면, 기능 다이(1001-1004)는 단독 웨이퍼(예를 들면, 210A 등에 도시된 바와 같이) 상에 입고될 수 있고, 기능 다이(1001-1004)는 다수의 각 웨이퍼들(예를 들면, 210B 및 210C 등에 도시된 바와 같이) 등으로 입고될 수 있다. 기능 다이의 하나 또는 둘 다가 웨이퍼 형태로 입고되는 시나리오에서, 기능 다이는 웨이퍼로부터 싱귤레이션될 수 있다. 임의의 기능 다이(1001-1004)가 단독 MPW(예를 들면, 210A 등에 도시된 바와 같이) 상에 입고된 경우, 그러한 기능 다이는 접착된 셋트(예를 들면, 실리콘으로 접속된)로서 웨이퍼로부터 싱귤레이션될 수 있음을 주목하라.
기능 다이(1001-1004)는 금속 패턴(1023)(이는, 예를 들면, 도 8b의 금속 패턴(823)의 그리고 여기에서 논의된 임의의 또는 모든 특징들을 공유할 수 있다)에 접착될 수 있다. 도 10a의 A-1에 도시된 예시적 구현예(1020)에서, 기능 다이(1001-1004)는 금속 패턴(1023)에 접착될 수 있다. 여기에서 논의된 바와 같이, 금속 패턴(1023)은 단독 금속층, 다수의 유전층 및 도전층들을 포함하는 다층 신호 분배 구조, 패드들 또는 다른 상호 접속 구조들 등을 포함할 수 있다.
예를 들면, 제1기능 다이(1001)의(그리고 다른 기능 다이(1002-1004)의) 제1다이 상호 접속 구조들(1014)이 금속 패턴(1023)의 각 상호 접속 구조들(예를 들면, 패드들, 트레이스들, 랜드들, 범프들, 포스트들, 필라들 등)에 기계적으로 그리고 전기적으로 접속될 수 있다.
그러한 상호 접속 구조들은 임의의 다양한 방식들로 접속될 수 있다. 예를 들면, 접속은 솔더링에 의해 수행될 수 있다. 예시적 구현예에서, 금속 패턴(1023)의 제1다이 상호 접속 구조들(1014) 및/또는 대응하는 상호 접속 구조들이 접속을 위해 수행하는 리플로우될 수 있는 솔더 캡들(또는 범프들 E는 볼들 또는 다른 솔더 구조들)을 포함할 수 있다. 그러한 솔더 캡들은, 예를 들면, 매스 리플로우, 열 압착 본딩(TCB) 등에 의해 리플로우될 수 있다. 다른 예시적 구현예에서, 접속은 솔더를 이용하는 대신 직접 금속 대 금속(예를 들면, 구리 대 구리 등) 본딩에 의해 수행될 수 있다. 그러한 접속들의 예들이 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037 그리고 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 제공되며, 이에 따라 각각의 상기 미국 특허 출원의 전체 내용이 여기에 참조로 포함된다. 임의의 다양한 기술들이 제1다이 상호 접속 구조들(114)을 금속 패턴(1023)(예를 들면, 매스 리플로우, 열 압착 본딩(TCB), 직접 금속 대 금속 금속간 본딩, 도전성 접착제 등)에 접속하는데 이용될 수 있다.
금속 패턴(1023)에 대한 제1기능 다이(1001)(그리고 다른 기능 다이(1002-1004))의 제1다이 상호 접속 구조들(1014)의 접속 이후에, 금속 패턴(1023)이, 제1기능 다이(1001)가 위치된 반대면의 금속 패턴(1023)의 면 상에서, 제1기능 다이(1001)(그리고 다른 기능 다이(1002-1004))의 제1다이 상호 접속 구조들(1014)과 금속 패턴(1023)의 각 상호 접속 구조들 사이에 전기적 접속을 제공한다.
여기에서 논의된 바와 같이, 언더필은 기능 다이(1001-1004)와 금속 패턴(1023)의 사이에 도포될 수 있다. 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그러한 PUF는, 금속 패턴에 대한 제1다이 상호 접속 구조들의 접착 이전에, 금속 패턴 및/또는 기능 다이에 도포될 수 있다. 또한 예를 들면, 언더필은 그러한 접착(예를 들면, 캐필러리 언더필, 몰디드 언더필 등) 이후에 형성될 수 있다. 도 10a의 A-2의 예시적 구현예(1020b)에 도시된 바와 같이, 언더필 재료(1024)(예를 들면, 여기에서 논의된 임의 언더필 재료 등)는 금속 패턴(1023)의 상면을 완전히 또는 부분적으로 덮을 수 있다. 언더필 재료(1024)는 또한, 예를 들면, 기능 다이(1001-1004)의 제1상호 접속 구조들(1014) 및/또는 금속 패턴(1023)을 둘러 쌀 수 있고, 기능 다이(1001-1004)의 하면을 덮을 수 이고, 그리고/또는 기능 다이(1001-1004)의 측면들의 적어도 일 영역(또는 전체)를 덮을 수 있다. 인캡슐레이팅 재료(1024)가, 예를 들면, 기능 다이(1001-1004)의 인접한 다이 사이의 적어도 일 영역(또는 전체)을 채울 수 있다.
테스트 공정이 임의의 기능 다이(1001-1004)의 접착 사이에 수행될 수 있음을 주목하여야 한다. 그러한 시나리오에서, 여기에서 논의된 바와 같이, 언더필이, 그러한 테스트(들) 이전에, 임의의 또는 모든 기능 다이(1001-1004)와 금속 패턴(1023)(및/또는 기능 다이(1001-1004)의 임의의 인접한 쌍 사이에) 사이에 도포될 수 있다. 금속 패턴(1023)이, 예를 들면, 그러한 테스트에서 이용하도록 트레이스들을 포함할 수 있음을 주목하라. 예시적 시나리오에서, 전기적 테스트를 통과하면, 그 후에 다음의 기능 다이가 접착될 수 있다(예를 들면, 언더필과 함께 또는 언더필 없이).
비록 여기에서 설명들이 비슷한 크기 및 형태를 갖는 것으로 기능 다이(1001-1004)(그리고 그의 상호 접속 구조들)가 일반적으로 설명하고 있으나, 그러한 대칭성은 요구되지 않음을 또한 주목하여야 한다. 예를 들면, 기능 다이(1001-1004)는 각각 다른 형태 및 크기들일 수 있고, 상호 접속 구조들 등의 다른 타입들 및/또는 개수를 가질 수 있다.
비록 도 9 및 도 10a 내지 10k의 여기에서의 논의가 단독 금속 패턴(또는 캐리어)에 결합된 4개의 기능 다이에 일반적으로 초점을 맞추지만, 본 발명의 범위가 이로서 한정되어서는 안됨을 또한 주목하여야 한다. 예를 들면, 임의 개수의 기능 다이(예를 들면, 2개의 다이, 3개의 다이, 5개의 다이 등)가 단독 금속 패턴(또는 캐리어)에 결합될 수 있다. 또한, 예를 들면, 임의 개수의 금속 패턴들(및 그것에 접착된 다이)이 단독 모듈 또는 패키지에서 이용될 수 있다.
일반적으로, 블록(920)은 캐리어(예를 들면, 그의 금속 패턴, 그의 RD 구조 등)에 대한 기능 다이의 접착 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 접착 단계의 임의의 특별한 방식의 특징에 의해 또는 그러한 기능 다이, 캐리어, 금속 패턴, 접착 또는 상호 접속 구조들 등의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(922)에서, 인캡슐레이팅 단계를 포함할 수 있다. 블록(920)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 인캡슐레이팅을 수행하는 단계를 포함할 수 있다. 블록(922)의 다양한 예시적 양태들이 도 10b의 B-1 및 B-2에 도시되어 있다. 블록(922)은, 예를 들면, 여기에서 논의된(예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(130), 도 3의 예시적 방법(300)의 블록(330), 도 5의 예시적 방법(500)의 블록(530) 등) 다른 인캡슐레이팅 단계들의 임의의 또는 모든 특징들을 공유할 수 있다.
블록(922)은, 예를 들면, 웨이퍼(또는 패널) 레벨 몰딩 공정을 수행하는 단계를 포함할 수 있다. 여기에서 논의된 바와 같이, 개별 모듈들을 싱귤레이팅 하기 이전에, 여기에서 논의된 임의의 또는 모든 공정 단계들이 패널 또는 웨이퍼 레벨에서 수행될 수 있다. 도 10b의 B-1에 도시된 예시적 구현예(1022a)를 참조하면, 인캡슐레이팅 재료(1026')가 금속 패턴(1023)의 상면, 언더필(1024)의 노출된 영역들, 기능 다이(1001-1004)의 상면들, 기능 다이(1001-1004)의 적어도 측부 표면들의 영역 등을 덮을 수 있다.
비록 인캡슐레이팅 재료(1026')(또 10b의 B-1에 도시된 바와 같이)가 기능 다이(1001-1004)의 상부 면들을 덮고 있는 것으로 도시되어 있으나, 임의의 또는 모든 그러한 상부 면들은 인캡슐레이팅 재료(1026)(도 10b의 B-2에 도시된 바와 같이)로부터 노출될 수 있다. 블록(9220)은, 예를 들면, 원래 다이 상부 면들이 노출되도록(예를 들면, 필름 어시스트 몰딩 기술, 다이-시일(die-seal) 몰딩 기술 등을 이용하여) 인캡슐레이팅 재료(1026)를 형성하는 단계, 임의의 또는 모든 기능 다이들(1001-1004)의 상부면들을 노출하기에 충분하도록 인캡슐레이팅 재료를 얇게 하는 박형화 공정이 후속하여 수행되는 인캡슐레이팅 재료(1026')를 형성하는 단계, 인캡슐레이팅 재료를 얇게 하는 박형화 공정이 후속하여 수행되되, 임의의 또는 모든 기능 다이들(1001-1004)의 상부면들을 덮도록 인캡슐레이팅 재료(1026')의 일 영역을 여전히 남겨놓는 인캡슐레이팅 재료(1026')를 형성하는 단계 등을 포함할 수 있다. 예시적 구현예에서, 블록(922)은 인캡슐레이팅 재료(1026') 및 임의의 또는 모든 기능 다이(1001-1004)의 후면들 둘다를 박형화(또는 평탄화)하는 단계를 포함할 수 있고, 따라서 인캡슐레이팅 재료(1026)의 그리고 기능 다이들(1001-1004)의 상부 표면들의 동일 평면성을 제공한다.
일반적으로, 블록(9220)은 인캡슐레이팅하는 단계를 포함한다. 따라서, 본 발명의 범위가 그러한 인캡슐레이팅을 수행하는 임의의 특별한 방식의 또는 인캡슐레이팅 재료 또는 그 구성의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(932)에서, 제2캐리어를 접착하는 단계를 포함할 수 있다. 블록(932)는, 예를 들면, 여기에서 논의된(예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(120)에 관하여, 도 5에 도시된 예시적 방법(500)의 블록(520)에 관하여, 도 7에 도시된 예시적 방법(700)의 블록(720)에 관하여 등등) 임의의 캐리어 접착을 갖는 임의의 또는 모든 특징들을 공유할 수 있다. 블록(932)의 다양한 예시적 양태들이 도 10c에 도시되어 있다.
도 10c의 예시적 구현예(1032)에 도시된 바와 같이, 제2캐리어(1031)는 인캡슐레이팅 재료(1026) 및/또는 기능 다이(1001-1004)의 상부 면들에 접착될 수 있다. 조립체는 이때 여전히 웨이퍼(또는 패널) 형태임을 주목하라. 캐리어(1031)는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 캐리어(1031)는 글래스 캐리어, 실리콘(또는 반도체) 캐리어, 금속 캐리어 등을 포함할 수 있다. 블록(932)은 임의의 다양한 방식으로 캐리어(1031)를 접착하는 단계를 포함할 수 있다. 예를 들면, 블록(932)은 접착제를 이용하여, 기계적 접착 메커니즘을 이용하여, 진공 접착 등을 이용하여, 캐리어(1031)를 접착하는 단계를 포함할 수 있다.
일반적으로, 블록(932)은 제2캐리어를 접착하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 캐리어를 접착하는 임의의 특별한 방식의 특징들에 의해 또는 캐리어의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(935)에서, 제1캐리어를 제거하는 단계를 포함할 수 있다. 블록(935)은, 예를 들면, 도 7의 예시적 방법(700)의 블록(735)의 임의의 또는 모든 특징들을 공유할 수 있다. 또한 예를 들면, 블록(935)은 여기에서 논의된(예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(135)에 관하여, 도 5에 도시된 예시적 방법(500)의 블록(535)에 관하여, 등등) 임의의 캐리어-제거 공정의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(935)의 다양한 예시적 양태들이 도 10d에 도시되어 있다.
예를 들면, 도 10d의 예시적 구현예(1035)는 제거된 제1캐리어(1021)를 도시한다(예를 들면, 도10c의 예시적 구현예(1032)에 비교하여). 블록(935)은 임의의 다양한 방식들로 그러한 캐리어 제거를 수행하는 단계를 포함할 수 있다(예를 들면, 그라인딩, 식각, 화학적-기계적 평탄화, 벗겨냄, 깍아냄, 열 또는 레이저 박리 등).
일반적으로, 블록(935)은 제1캐리어를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 캐리어를 제거하는 임의의 특별한 방식의 특징들에 의해 또는 캐리어의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(962)에서, 금속 패턴을 범핑하는 단계를 포함할 수 있다. 블록(962)은, 예를 들면, 여기에서 논의된(예를 들면, 접속 다이 및/또는 기능 다이 상에 상호 접속 구조들의 형성에 관하여, 재분배 구조 및/또는 금속 패턴 상에 상호 접속 구조들의 형성에 관하여, 등등) 임의의 상호 접속 구조 형성 공정의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(962)의 다양한 예시적 양태들이 도 10e에 도시되어 있다.
도 10e에 도시된 예시적 구현예(1062)는 금속 패턴(1023)의 하면(예를 들면, 블록(935)에서 제1캐리어의 제거에 의해 노출된 금속 패턴(1023)의 하면) 상에 형성된 범프 패턴(1037)을 포함할 수 있다. 블록(962)은, 예를 들면, 임의의 다양한 방식으로 범프 패턴(예를 들면, 범프 패턴(1037) 등)을 형성하는 단계를 포함할 수 있다. 예를 들면, 블록(962)은 금속 패턴(1023) 상에 웨이퍼 범핑을 수행하는 단계를 포함할 수 있다. 블록(962)은, 예를 들면, 도전성 범프들 또는 볼들(예를 들면, 솔더 범프들 또는 볼들), 금속 포스트들 또는 필라들(예를 들면, 솔더 캡들을 갖거나 갖지 않는 구리 포스트들 또는 필라들), 와이어들(예를 들면, 와이어 본디드 와이어들, 등), 패드들, 랜드들 등을 포함할 수 있다. 블록(962)은, 예를 들면, 임의의 다양한 방식들(예를 들면, 도금, 볼 드롭핑(ball dropping), 페이스팅(pasting) 또는 인쇄 및/또는 리플로잉(reflowing) 등)로 그러한 구조들(특징들)을 형성하는 단계를 포함할 수 있다.
일반적으로, 블록(962)은 금속 패턴을 범핑하는 단계(또는 일반적으로 상호 접속 구조들을 형성하는 단계)를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 범핑(또는 상호 접속 구조 형성)을 수행하는 임의의 특별한 방식의 특징들에 의해 또는 범프들(또는 상호 접속 구조들)의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(972)에서, 접속 다이를 범핑된 메탈 패턴에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 블록(972)은, 예를 들면, 도 5에 도시된 방법(500)의 블록(520), 도 1에 도시된 예시적 방법(100)의 블록(120) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(972)은 또한, 예를 들면, 블록(920)(예를 들면, 기능 다이가 아닌 접속 다이를 탑재하는 단계 등)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(972)의 다양한 예시적 양태들이 도 10f의 F-1 및 F-2에 도시되어 있다.
예를 들면, 제1접속 다이(1016'-1)(그리고 다른 접속 다이(1016'-2 및 1016-3')의 다이 상호 접속 구조들이 금속 패턴(1023)의 각 상호 접속 구조들(특징들)(예를 들면, 패드들, 트레이스들, 랜드들, 범프들, 포스트들, 필라들 등)에 기계적으로 그리고 전기적으로 접속될 수 있다.
그러한 상호 접속 구조들은 임의의 다양한 방식들로 접속될 수 있다. 예를 들면, 접속은 솔더링에 의해 수행될 수 있다. 예시적 구현예에서, 다이 상호 접속 구조들 및/또는 금속 패턴(1023)의 대응 상호 접속 구조들은 접속을 수행하도록 리플로우될 수 있는 솔더 캡들(또는 다른 솔더 구조들)을 포함할 수 있다. 그러한 솔더 캡들은, 예를 들면, 매스 리플로우, 열 압착 본딩(TCB) 등에 의해 리플로우될 수 있다. 다른 예시적 구현예에서, 접속은, 솔더를 이용하는 대신에, 직접 금속 대 금속(예를 들면, 구리 대 구리 등) 본딩에 의해 수행될 수 있다. 그러한 접속의 예들이 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037 및 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 제공되며, 이에 따라 상기 미국 특허 출원들의 전체 내용이 여기에 참조로 포함된다. 임의의 다양한 기술들이 다이 상호 접속 구조들을 금속 패턴(1023)(예를 들면, 매스 리플로우, 열압착 본딩(TCB), 직접 금속 대 금속 금속간 본딩, 도전성 접착제 등)에 접착하기 위해 이용될 수 있다.
예시적 구현예(1072a)에 도시된 바와 같이, 제1접속 다이(1016'-1)의 상호 접속 구조들이 금속 패턴(1023)의 각 상호 접속 구조들에 접속된다. 접속됨으로써, 제1접속 다이(1016'-1)는 금속 패턴(1023)(또는 RD 구조 등)을 통하여 제1기능 다이(1001)와 제2기능 다이(1002)의 다양한 상호 접속 구조들 사이에 전기적 접속을 제공한다. 유사하게, 제2접속 다이(1016'-2)는 제2기능 다이(1002)와 제3기능 다이(1003)의 사이에 전기적 접속을 제공하고, 제3접속 다이(1016'-3)는 제3기능 다이(1003)와 제4기능 다이(1004)의 사이에 전기적 접속을 제공한다.
도 10f의 F-1에 도시된 바와 같이, 접속 다이(1016')는 완성된 전자 디바이스에서 도시될 것보다 두꺼운 폼 팩터(form factor)로 도시된다. 접속 다이(1016')는, 예를 들면, 추후 공정에서 박형화될 수 있다. 그러나, 접속 다이(1016')는, 블록(972)에서 탑재하기 이전에, 그들의 최종 원하는 두께로 형성될 수 있음을 주목하라.
언더필이 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)와 금속 패턴(1023)의 사이에 도포될 수 있다. 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그러한 PUF는, 금속 패턴에 대한 다이 상호 접속 구조들의 연결 이전에, 금속 패턴(2013) 및/또는 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)에 도포될 수 있다. 또한 예를 들면, 언더필이 그러한 접착(예를 들면, 캐필러리, 언더필, 몰디드 언더필 등) 이후에 형성될 수 있다. 도 10f의 F-2의 예시적 구현예(1072b)에 도시된 바와 같이, 언더필 재료(1073)(예를 들면, 여기에서 논의된 임의의 언더필 재료 등)가 금속 패턴(1023)의 하면을 완전히 또는 부분적으로 덮을 수 있다. 언더필 재료(1073)는 또한, 예를 들면, 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)의 상호 접속 구조들을 감쌀 수 있고, 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)의 상부 면을 덮을 수 있으며, 그리고/또한 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)의 측부 면들의 적어도 일 영역(또는 전부)를 덮을 수 있다. 인캡슐레이팅 재료(1073)가, 예를 들면, 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)의 인접한 다이 사이에 있는 갭들의 적어도 일 영역(또는 전부)를 채울 수 있다. 예를 들면, 인캡슐레이팅 재료(1073)가 접속 다이(1016'-1, 1016'-2, 및/또는 1016'-3)와 금속 패턴(1023) 사이의 영역으로부터 직접 측부 방향으로 확장될 수 있다.
비록 예시적 접속 다이(1016'-1, 1016'-2, 및 1016'-3)가 2면 접속 다이(예를 들면, 도 6의 예시적 접속 다이(616a), 도 8의 예시적 접속 다이(816a) 등과 같이)로 도시되어 있으나, 본 발명의 범위가 이로서 한정되지 않음을 주목하라. 예를 들면, 임의의 또는 모든 그러한 접속 다이(1016'-1, 1016'-2, 및 1016'-3)는 단독 면(도 6의 예시적 접속 다이(616a), 도 8의 예시적 접속 다이(816a) 등과 같이)일 수 있다.
일반적으로, 블록(972)은 접속 다이를 범핑된 금속 패턴에 탑재(또는 접착)하는 단계를 포함한다. 따라서, 본 발명의 범위가 그러한 접착을 수행하는 임의의 특별한 방식의 특징들에 의해 또는 접착 구조의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(982)에서, 접속 다이 캐리어 재료를 제거하는 단계를 포함할 수 있다. 블록(982)은, 예를 들면, 도 7의 예시적 방법(700)의 블록(735)(예를 들면, 도 8f에 또한 도시된 예들)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(982)은 또한, 예를 들면, 여기에서 논의된(예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(135), 도 5에 도시된 예시적 방법(500)의 블록(535)에 관하여, 등등) 임의의 캐리어(또는 캐리어 재료) 제거 공정 단계의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(982)의 다양한 예시적 양태들이 도 10g에 도시되어 있다.
블록(982)은, 예를 들면, 그라인딩, 식각, 화학적-기계적 평탄화, 벗겨냄, 깍아냄, 열 또는 레이저 접착제 박리 등에 의해 그러한 재료 제거를 수행하는 단계를 포함할 수 있다.
예를 들면, 도 10g에 도시된 예시적 구현예(1082)에서, 예시적 접속 다이(1016-1, 1016-2 및 1016-3)가 도 10f에 도시된 예시적 접속 다이(1016'-1, 1016'-2 및 1016'-3)에 비해 박형화된(얇아진 또는 평탄화된 등등) 채로 도시되어 있다. 예시적 구현예(1082)(예를 들면, 2면 접속 다이를 갖는 예시적 구현예)에서, 예시적 접속 다이(1016-1, 1016-2 및 1016-3)는 하부면 상호 접속 구조들이 노출된 채로 도시되어 있다. 그러한 노출된 상호 접속 구조들은, 예를 들면, 추후 공정 단계에서 서브스트레이트 또는 다른 디바이스에 결합될 수 있다.
일반적으로, 블록(982)은 접속 다이 캐리어(또는 벌크) 재료를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 제거를 수행하는 임의의 특별한 방식의 특징들에 의해 또는 제거되는 물질의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(984)에서, 제2캐리어를 제거하는 단계를 포함할 수 있다. 블록(984)은, 예를 들면, 여기에서 논의된 임의의 캐리어 제거 단계의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 블록(984)은 도 1의 예시적 방법(100)의 블록(135)의 임의의 또는 모든 특징들을 공유할 수 있다. 또한 예를 들면, 블록(984)은 도 5에 도시된 예시적 방법(500)의 블록(535), 도 7에 도시된 예시적 방법(700)의 블록들(735 및/또는 770) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(984)의 다양한 예시적 양태들이 도 10h에 도시되어 있다.
예를 들면, 도 10h에 도시된 예시적 구현예(1084)는 도 10i에 도시된 예시적 구현예(1082)의 제2캐리어(1031)를 포함하지 않는다.
일반적으로, 블록(984)은 제2캐리어를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 캐리어 제거를 수행하는 임의의 특별한 방식의 특징들에 의해 또는 캐리어의 임의의 특별한 타입 또는 제거되는 캐리어 재료의 특징에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(985)에서, 싱귤레이팅 단계를 포함할 수 있다. 블록(985)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(155), 도 3에 도시된 예시적 방법(300)의 블록(355), 도 5에 도시된 예시적 방법(500)의 블록(555), 도 7에 도시된 예시적 방법(700)의 블록(755) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(985)의 다양한 예시적 블록(985)이 도 10i에 도시되어 있다.
여기에서 논의된 바와 같이, 여기에 도시된 예시적 조립체들은 다수의 그러한 조립체들(또는 모듈들)을 포함하는 웨이퍼 또는 패널 상에 형성될 수 있다. 그러한 예시적 구현예에서, 웨이퍼 또는 패널은 개별 조립체들(또는 모듈들)을 형성하도록 싱귤레이션(또는 절단)될 수 있다. 예시적 소우 라인들(saw lines)(또는 스트리트들)(1086)이 도 10i의 예시적 구현예(1085)에 도시되어 있다. 벌크 캐리어(또는 캐리어 재료)가 블록(984)에서 제거되는 예시적 구현예에서, 그러한 싱귤레이팅(예를 들면, 소잉(sawing), 컷팅(cutting), 브레이킹(breaking), 다이싱(dicing) 등)은 금속 패턴(1023)(또는 금속 캐리어) 및/또는 인캡슐레이팅 재료(1026) 상에서만 수행될 필요가 있다. 다른 예시적 구현예에서, 언더필 재료(1024)가 또한 컷팅될 수 있음을 주목하라. 또한, 그러한 제거는 블록(985)에서 싱귤레이팅 공정의 효율을 증가시킬 수 있다.
일반적으로, 블록(985)은 싱귤레이팅 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 싱귤레이팅의 임의의 특별한 방식에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(987)에서, 서브스트레이트에 탑재(또는 접착)하는 단계를 포함할 수 있다. 블록(987)은, 예를 들면, 도 7에 도시된 예시적 방법(700)의 블록(760)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(987)은, 예를 들면, 여기에 개시된(예를 들면, 상호 접속 구조들을 접착, 다이 후면을 접착, 등등) 임의의 탑재(또는 접착) 단계들의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(987)의 다양한 예시적 양태들이 도 10j에 도시되어 있다. 블록(987)은, 예를 들면, 여기에서 제공된 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 접착을 수행하는 단계를 포함할 수 있다.
서브스트레이트(1088)는, 여기에 제공된 비-한정적인 예들인, 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 서브스트레이트(1088)는 패키징 서브스트레이트, 인터포저, 마더 보드, 인쇄 배선 기판 등을 포함할 수 있다. 서브스트레이트(1088)는, 예를 들면, 코어가 없는 서브스트레이트, 유기 서브스트레이트, 세라믹 서브스트레이트 등을 포함할 수 있다. 서브스트레이트(1088)는, 예를 들면, 반도체(예를 들면, 실리콘 등) 서브스트레이트, 글래스 또는 금속 서브스트레이트, 세라믹 서브스트레이트 등 상에 형성된 하나 이상의 유전층들(예를 들면, 유기 및/또는 무기 유전층들) 및/또는 도전층들을 포함할 수 있다. 서브스트레이트(1088)는, 예를 들면, 도 6b의 B-1 및 B-2의 RD 구조들(646)(646a 또는 646b), 도 6a의 A-2 및 A-4의 RD 구조들(698)(698a 또는 698b), 도 2c의 RD 구조들(298) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 서브스트레이트(1088)는, 예를 들면, 개별 패키지 서브스트레이트를 포함할 수 있거나 또는, 추후 싱귤레이트될, 함께 결합된 다수의 서브스트레이트들(예를 들면, 패널로 또는 웨이퍼로)을 포함할 수 있다.
도 10j에 도시된 예시적 구현예(1087)에서, 블록(987)은, 서브스트레이트(1088)의 각 패드들(예를 들면, 본드 패드들, 트레이스들, 랜드들 등)에 대하여 블록(962)에서 금속 패턴(12023) 상에 형성되었던, 상호 접속 구조들(또는 범프들)을 솔더링(예를 들면, 매스 리플로우, 열 압착 본딩, 레이저 솔더링 등)하는 단계 그리고/또는 서브스트레이트(1088)의 각 패드들(예를 들면, 본드 패드들, 트레이스들, 랜드들 등)에 대하여 접속 다이(1016-1, 1016-2 및/또는 1016-3)의 하부 면 상에 상호 접속 구조들(또는 범프들)을 솔더링하는 단계를 포함할 수 있다.
일반적으로, 블록(987)은 서브스트레이트에 블록(985)에서 싱귤레이션된 조립체(또는 모듈)를 탑재(또는 접착)하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 탑재(또는 접착)의 임의의 특별한 타입 또는 임의의 특별한 탑재(또는 접착) 구조의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(989)에서, 서브스트레이트와 블록(987)에서 서브스트레이트에 탑재된 조립체(또는 모듈) 사이에 언더필링을 하는 단계를 포함할 수 있다. 블록(989)은, 예를 들면, 도 7에 도시된 예시적 방법(700)의 블록(780)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(989)은 또한, 예를 들면, 블록(920)(예를 들면, 그의 언더필링 양태들, 예를 들면 도 10a의 A-2에 도시된, 등등)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(989)의 다양한 예들이 도 10k에 도시되어 있다.
블록(989)은, 여기에 제공된 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 언더필링을 수행하는 단계를 포함할 수 있다. 예를 들면, 블록(989)은 블록(987)에서 수행된 탑재 단계 이후에 캐필러리 또는 인젝션 언더필 공정을 수행하는 단계를 포함할 수 있다. 또한 예를 들면, 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그러한 PUF는, 그러한 탑재 이전에 서브스트레이트, 금속 패턴, 및/또는 그의 상호 접속 구조들에 도포될 수 있다. 블록(989)은 몰디드 언더필링 공정을 이용한 그러한 언더필링을 수행하는 단계를 또한 포함할 수 있다.
도 10k의 예시적 구현예(1089)에 도시된 바와 같이, 언더필 재료(1091)(예를 들면, 여기에서 논의된 임의의 언더필 재료 등)가 서브스트레이트(1088)의 상부 면을 완전히 또는 부분적으로 덮을 수 있다. 언더필 재료(1091)는 또한, 예를 들면, 금속 패턴(1023)과 서브스트레이트(1088)의 사이 그리고 접속 다이(1016)와 서브스트레이트(1088)의 사이를 둘러 쌀 수 있다. 언더필(1091)은, 예를 들면, 금속 패턴(1023)의 하부 면, 그리고 접속 다이(1016)의 하부 면들을 덮을 수 있다. 언더필 재료(1091)는 또한, 예를 들면, 접속 다이(1016)의 측부 면들 및/또는 접속 다이(1016)와 금속 패턴(1023) 사이에 있는 언더필(1073)의 노출된 측면의 표면들을 덮을 수 있다. 언더필 재료(1091)는, 예를 들면, 금속 패턴(1023), 언더필(1024), 및/또는 인캡슐레이팅 재료(1026)의 측부 표면들을 덮을 수 있다.
일반적으로, 블록(989)은 언더필링 단계를 포함한다. 따라서, 본 발명의 범위가 언더필링의 임의의 특별한 타입 또는 임의의 특별한 언더필 재료의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(900)은, 블록(990)에서, 계속되는 공정을 수행하는 단계를 포함할 수 있다. 그러한 계속되는 공정은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(990)은 그의 임의의 블록으로 예시적 방법(900)의 실행 흐름으로 되돌아 가는 단계를 포함할 수 있다. 또한 예를 들면, 블록(990)은 여기에서 논의된(도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 5의 예시적 방법(500), 도 7의 예시적 방법(700)에 관하여, 등등) 임의의 다른 방법 블록(또는 단계)로 예시적 방법(900)의 실행 흐름을 향하는 단계를 포함할 수 있다.
여기에서 논의된(예를 들면, 도 5의 예시적 방법(500)에 관하여, 등등) 다양한 예들에서, 조립체는 재분배(RD) 구조에 접착될 수 있는데, RD 구조는 다양한 부품들을 RD 구조에 연결하기 이전에 캐리어에 형성될 수 있다. 임의의 그러한 예시적 구현예들에서, RD 구조가 캐리어 상에 형성되는 대신에 조립체 상에 대신 직접 형성될 수 있고 그런 후 조립체에 접착될 수 있다. 그러한 구현예의 예가 도 11에 도시되어 있다.
도 11은 본 발명의 다양한 양태에 따른, 전자 디바이스(예를 들면, 반도체 패키지 등)를 제조하는 예시적인 방법(1100)의 흐름도를 도시한다. 예시적 방법(1100)은, 예를 들면, 여기에 논의된(예를 들면, 도1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 5의 예시적 방법(500), 도 7의 예시적 방법(700), 도 9의 예시적 방법(900), 등등) 임의의 다른 예시적 방법의 임의의 또는 모든 특징들을 공유할 수 있다. 도 12a 내지 도 12m은 본 발명의 다양한 양태에 따른, 예시적인 전자 디바이스(예를 들면, 전자 패키지 등) 및 예시적인 전자 디바이스의 제조 방법을 나타내는 단면도들을 도시한다. 도 12a 내지 12m은, 예를 들면, 도 11의 방법(1100)의 다양한 블록들(또는 단계들)에서 예시적 전자 디바이스를 도시한다 도 11 및 도 12a 내지 12m이 함께 논의될 것이다. 방법(1100)의 예시적 블록들의 순서가 본 발명의 범위를 벗어나지 않고 변할 수 있음을 주목하여야 한다.
예시적 방법(1100)은 블록(1105)에서 실행을 시작한다. 블록(1105)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(105), 도 3에 도시된 예시적 방법(300)의 블록(305), 도 5에 도시된 예시적 방법(500)의 블록(505), 도 7에 도시된 예시적 방법(700)의 블록(705), 도 9에 도시된 예시적 방법(900)의 블록(905) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(900)은, 블록(910)에서, 다수의 기능 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다 블록(910)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(110), 도 3에 도시된 예시적 방법(300)의 블록(310), 도 5에 도시된 예시적 방법(500)의 블록(510), 도 7에 도시된 예시적 방법(700)의 블록(710) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(1100)은, 블록(1115)에서, 하나 이상의 접속 다이를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(1115)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(115), 도 3에 도시된 예시적 방법(300)의 블록(315), 도 5에 도시된 예시적 방법(500)의 블록(515), 도 7에 도시된 예시적 방법(700)의 블록(715), 도 9에 도시된 예시적 방법(900)의 블록(915) 등의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(1100)은, 블록(1118)에서, 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 블록(1118)은, 예를 들면, 도 7에 도시된 예시적 방법(700)의 블록(718)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1118)은 또한, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(120), 도 5에 도시된 예시적 방법(500)의 블록(518), 도 9에 도시된 예시적 방법(900)의 블록(918) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1118)의 다양한 예들이 도 12a에 도시되고 여기에서 논의된다.
예시적 캐리어(1218)는, 예를 들면, 여기에서 논의된(예를 들면, 도 2d의 예시적 캐리어(221), 도 6b의 B-1 및 B-2의 예시적 캐리어들(621a 및 621b), 도 8b의 예시적 캐리어(818) 등) 임의의 캐리어의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 캐리어(1218)는 추후 공정 단계에서 완전히 제거되는 임시(또는 더미) 재료로 전체적으로 형성될 수 있다. 또한 예를 들면, 캐리어(1218)는 그 위에 금속 재료(또는 RD 구조)가 형성되는 벌크 캐리어 영역을 포함할 수 있다. 또한 예를 들면, 캐리어(1218)는 그 위에 패턴이 형성되는 벌크 캐리어 영역을 포함할 수 있다.
도 12a의 예시적 캐리어(1218)는, 예를 들면, 금속 패턴(1223)이 그 위에 형성되는(또는 위치되는) 벌크 캐리어 영역(1221)으로 도시되어 있다. 금속 패턴(1223)은 임의의 다양한 목적들을 제공할 수 있다. 예를 들면, 여기에서 논의된 바와 같이(예를 들면, 블록 120에 관하여, 등등), 금속 패턴(1223)은 그 위에 다이(예를 들면, 접속 다이, 기능 다이 등)의 정확한 배치를 보조하도록 하는 얼라인먼트 구조들(특징들)(예를 들면, 기준점들(fiducials), 아웃라인들(outlines) 등)을 포함할 수 있다. 또한 예를 들면, 금속 패턴(1223)은 그것에 다이(예를 들면, 기능 다이, 접속 다이 등)가 접착될 수 있는(적어도 임시로) 패드들(또는 트레이스들, 또는 랜드들, 또는 다른 상호 접속 구조들 등)을 포함할 수 있다. 또한 예를 들면, 금속 패턴(1223)은, 심지어 벌크 캐리어 영역(1221)이 제거된 이후에도, 워크-피스 캐리어로서 역할을 하기에 충분히 안정적인(또는 강한 또는 경성인) 두께를 포함할 수 있다. 금속 패턴(1223)은 여기서 또한 금속 캐리어로서 지칭될 수 있다. 또한, 예를 들면, 금속 패턴(1223)은, 벌크 캐리어 영역(1221)이 제거된 이후에 최종 조립체에 잔존하는 신호 라우팅 라인들(예를 들면, 완전한 또는 부분적인 RD 구조) 을 포함할 수 있다.
일반적으로, 블록(1118)은 캐리어를 입고 및/또는 제조하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 캐리어를 제조하는 임의의 특별한 방식의 특징들에 의해 또는 그러한 캐리어의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1120)에서, 기능 다이를 캐리어(예를 들면, 그의 금속 패턴에, 그의 RD 구조에, 등등)에 탑재하는 단계를 포함할 수 있다. 블록(1120)은, 예를 들면, 도 9에 도시된 예시적 방법(900)의 블록(920)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1120)은 또한, 예를 들면, 도 5에 도시된 예시적 방법(500)의 블록(525)(예를 들면, 기능 다이를 캐리어(및/또는 RD 구조)에 접착함), 도1에 도시된 예시적 방법(100)의 블록(125)(예를 들면, 기능 다이를 캐리어에 접착함), 등등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1120)의 다양한 예시적 양태들이 도 12b에 도시되어 있다.
기능 다이(1201-1204)는, 예를 들면, 개별 다이로서 입고될 수 있다. 또한 예를 들면, 기능 다이(1201-1204)는 단독 웨이퍼(예를 들면, 도 210A에 도시된 바와 같이, 등등)로 입고될 수 있고, 기능 다이(1201-1204_는 다수의 개별 웨이퍼들(예를 들면, 도 210B 및 210C등에 도시된 바와 같이) 등으로 입고될 수 있다. 기능 다이의 하나 또는 둘다가 웨이퍼 형태로 입고되는 시나리오에서, 기능 다이는 웨이퍼로부터 싱귤레이션될 수 있다. 임의의 기능 다이(1201-1204)가 단독 MPW(예를 들면, 210A 등에 도시된 바와 같이) 상에 입고된 경우, 그러한 기능 다이는 웨이퍼로부터 접착된 셋트(예를 들면, 실리콘으로 연결된)로서 싱귤레이션될 수 있음을 주목하다.
기능 다이(1201-1204)는 금속 패턴(1223)에 접착될 수 있다(이는, 예를 들면, 도 10a의 A-1의 금속 패턴(1023), 도 8b의 금속 패턴(823), 여기에서 논의된 임의의 금속 패턴 또는 RD 구조, 등등). 도 12b에 도시된 예시적 구현예(1220)에서, 기능 다이(1201-1204)는 금속 패턴(1223)의 각 패드들(예를 들면, 패드들, 트레이스들, 필라들, 포스트들, 범프들, 상호 접속 구조들 등)에 접착된다. 여기에서 논의된 바와 같이, 금속 패턴(1223)은 단독 금속 층, 다수의 유전 및 도전성 층들을 포함하는 다층 단독 재분배 구조, 패드들 또는 다른 상호 접속 구조들 등을 포함할 수 있다.
예를 들면, 기능 다이(1201)(및 다른 기능 다이(1202-1204))의 제2다이 상호 접속 구조들(1214)이 금속 패턴(1223)의 각각의 상호 접속 구조들(예를 들면, 패드들, 트레이스들, 랜드들, 범프들, 포스트들, 필라들 등)에 기계적으로 그리고 전기적으로 접속될 수 있다.
그러한 상호 접속 구조들은 임의의 다양한 방식들로 접속될 수 있다. 예를 들면, 접속은 솔더링에 의해 수행될 수 있다. 예시적 구현예에서, 제2다이 상호 접속 구조들(1214) 및/또는 금속 패턴(1223)의 대응 상호 접속 구조들은 접속을 수행하도록 리플로우될 수 있는 솔더 캡들(또는 범프들 또는 볼들 또는 다른 솔더 구조들)을 포함할 수 있다. 그러한 솔더 캡들은, 예를 들면, 매스 리플로우, 열압착 본딩(TCB), 등에 의해 리플로우될 수 있다. 다른 예시적 구현예에서, 접속은, 솔더를 이용하는 대신, 직접 금속 대 금속(예를 들면, 구리 대 구리 등)본딩에 의해 수행될 수 있다. 그러한 접속들의 예들이 2015년12월8일에 출원되고 “금속 본드를 위한 일시적인 인터페이스 경사 본딩(Transient Interface Gradient Bonding for Metal Bonds)”의 명칭을 갖는 미국 특허 출원 번호 14/963,037 및 2016년1월6일에 출원되고 “상호 록킹된 금속 대 금속 본드를 갖는 반도체 제품 및 그 제조 방법(Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof)”의 명칭을 갖는 미국 특허 출원 번호 14/989,455에 제공되며, 이에 따라 상기 미국 특허 출원들의 전체 내용이 여기에 참조로 포함된다. 임의의 다양한 기술들이 제2다이 상호 접속 구조들(1214)을 금속 패턴(1223)(예를 들면, 매스 리플로우, 열압착 본딩(TCB), 직접 금속 대 금속 금속간 본딩, 도전성 접착제 등)에 접착하기 위해 이용될 수 있다.
여기에서 논의된 바와 같이, 언더필이 기능 다이(1201-1204)와 금속 패턴(1223) 및/또는 캐리어(1221) 의 사이에 도포될 수 있다. 미리 도포된 언더필(PUF)이 이용되는 시나리오에서, 그러한 PUF는, 금속 패턴에 대한 제1다이 상호 접속 구조들의 접착 이전에, 금속 패턴 및/또는 기능 다이에 도포될 수 있다. 또한 예를 들면, 언더필은 그러한 접착(예를 들면, 캐필러리 언더필, 몰디드 언더필 등) 이후에 형성될 수 있다. 도 12b의 예시적 구현예(1220)에서, 그러한 언더필은, 예를 들면, 제2상호 접속 구조들(1214)을 감쌀 수 있고 그리고 제1상호 접속 구조들(1213)은 노출된 채로(예를 들면, 접속 다이 등으로의 추후 접속을 위해, 등등)로 놓아 둔채, 기능 다이(1201-1204)의 하부 면들의 인접한 영역들을 덮을 수 있다.
여기에서 도면이 비슷한 크기 및 형태로 기능 다이(1201-1204)(및 그의 상호 접속 구조들)를 일반적으로 도시하고 있으나, 그러한 대칭성은 요구되지 않음을 주목하여야 한다. 예를 들면, 기능 다이(1201-1204)는 다른 각각의 형태들 및 크기들일 수 있고, 상호 접속 구조들 등의 다른 각각의 타입들 및/또는 개수들을 가질 수 있다.
비록 도 11 및 도 12a 내지 12m에 대한 여기에서의 논의가 단독 금속 패턴(또는 캐리어)에 결합된 4개의 기능 다이에 일반적으로 초점을 맞췄지만, 본 발명의 범위가 이로서 한정되지 않음을 또한 주목하여야 한다. 예를 들면, 임의 개수의 기능 다이(예를 들면, 2개의 다이, 3개의 다이, 5개의 다이 등)가 단독 금속 패턴(또는 캐리어)에 결합될 수 있다. 또한 예를 들면, 임의 개수의 금속 패턴들(그리고 그것에 접착된 다이)이 단독 모듈 또는 패키지로 이용될 수 있다.
일반적으로, 블록(1120)은 기능 다이를 캐리어에(예를 들면, 그의 금속 패턴에, 그의 RD 구조에, 등등) 접착하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 접착의 임의의 특별한 방식의 특징들에 의해 또는 그러한 기능 다이, 캐리어, 금속 패턴, 접착 또는 상호 접속 구조들 등의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1132)에서, 제2캐리어를 접착하는 단계를 포함할 수 있다. 블록(1132)은, 예를 들면, 여기에서 논의된 임의의 캐리어 접착의 임의의 또는 모든 특징들을 공유할 수 있다(예를 들면, 도 9의 예시적 방법(900)의 블록(932)에 관하여, 도1에 도시된 예시적 방법(100)의 블록(120)에 관하여, 도5에 도시된 예시적 방법(500)의 블록(520)에 관하여, 도 7에 도시된 예시적 방법(700)의 블록(720)에 관하여, 등등). 블록(1132)의 다양한 예시적 양태들이 도 12c에 도시되어 있다.
도 12c의 예시적 구현예(1232)에 도시된 바와 같이, 제2캐리어(1227)는 기능 다이(1201-1204)의 상부 면들에 접착될 수 있다. 이때 조립체가 여전히 웨이퍼(또는 패널) 형태일 수 있음을 주목하라. 캐리어(1231)는 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 캐리어(1231)는 글래스 캐리어, 실리콘(또는 반도체) 캐리어, 금속 캐리어 등을 포함할 수 있다. 캐리어(1231)는, 예를 들면, 기능 부품 높이의 차이들을 수용하도록, 예를 들면, 유연 표면(또는 유연 연결층 예를 들면 접착층)을 포함할 수 있다. 블록(1132)은 임의의 다양한 방식들로 캐리어(1231)를 접착하는 단계를 포함할 수 있다. 예를 들면, 블록(1132)은 접착제를 이용하여, 기계적 접착 메커니즘을 이용하여, 진공 접착 등을 이용하여, 캐리어(1231)를 접착하는 단계를 포함할 수 있다.
일반적으로, 블록(1132)은 제2캐리어를 접착하는 단계를 포함한다. 따라서, 본 발명의 범위가 캐리어를 접착하는 임의의 특별한 방식의 특징들에 의해 또는 캐리어의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1135)에서, 제1캐리어를 제거하는 단계를 포함할 수 있다. 블록(1135)은, 예를 들면, 도 9에 도시된 예시적 방법(900)의 블록(935), 및/또는 도 7에 도시된 예시적 방법(700)의 블록(735)의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1135)은 또한, 예를 들면, 여기에서 논의된(도 1에 도시된 예시적 방법(100)의 블록(135)에 관하여, 도 5에 도시된 예시적 방법(500)의 블록(535)에 관하여, 등등) 임의의 캐리어-제거 공정중 임의의 또는 모든 특징들을 포함할 수 있다. 블록(1135)의 다양한 예시적 양태들이 도 12d에 도시되어 있다.
예를 들면, 도 12d의 예시적 구현예(1235)는 제거된(예를 들면, 도 12c의 예시적 구현예(1232)에 비교하여) 제1캐리어(1221)(또는 벌크 캐리어 재료)를 도시하고 있다. 블록(1135)은 임의의 다양한 방식들(예를 들면, 그라인딩, 식각, 화학적-기계적 평탄화, 벗겨냄, 깎아냄, 열 또는 레이저 박리 등)로 그러한 캐리어 제거를 수행하는 단계를 포함할 수 있다. 비록 요구되지는 않지만, 제2상호 접속 구조들(1214)에 접착된 금속 패턴(1223)(또는 그의 영역)은 여전히 남아 있음을 주목하라. 그러한 잔존 금속 패턴(1223)은, 예를 들면, 후에 제거되거나 또는 최종 패키지에 포함될 수 있다.
일반적으로, 블록(1135)은 제1캐리어를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 캐리어를 제거하는 임의의 특별한 방식의 특징들에 의해 또는 캐리어의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1137)에서, 접속 다이를 기능 다이에 탑재(또는 접착)하는 단계를 포함할 수 있다. 블록(1137)은, 예를 들면, 도 3에 도시된 예시적 방법(700)의 블록(725), 도 3에 도시된 예시적 방법(300)의 블록(320) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1137)은 또한, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(125)(예를 들면, 접속 다이와 기능 다이 사이의 접착에 대하여), 도5에 도시된 예시적 방법(500)의 블록(525)(예를 들면, 접속 다이와 기능 다이 사이의 접착에 대하여) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1137)의 다양한 예시적 양태들이 도 12e에 도시되어 있다.
예를 들면, 도 12e에 도시된 예시적 구현예(1237)에서, 제1기능 다이(1201)와 제2기능 다이(1202)의 제1다이 상호 접속 구조들(1213)은 제1접속 다이(1216-1')의 각 접속 다이 상호 접속 구조들에 기계적으로 그리고 전기적으로 접속될 수 있다. 제1기능 다이(1201)(예를들면, 제1기능 다이(1201)의 우측에서)의 제1다이 상호 접속 구조들(1213)이 그러한 접속 다이 상호 접속 구조들의 좌측 영역에 접속될 수 있고, 그리고 제2기능 다이(1202)(예를 들면, 제2기능 다이(1202)의 좌측에서)의 제1다이 상호 접속 구조들(1213)이 그러한 접속 다이 상호 접속 구조들의 우측 영역에 접속될 수 있다.
그러한 상호 접속 구조들이, 예를 들면 도 1 및 2(예를 들면, 도 2e)에 관하여 논의된 바와 같이 제1다이 상호 접속 구조들(213) 및 접속 다이 상호 접속 구조들(217)에 관하여, 여기에서 제공된 비-한정적인 예들인, 임의의 다양한 방식들로 접속될 수 있다. 그러한 상호 접속 구조들은, 예를 들면, 여기에서 논의된 임의의 다양한 접착 기술들을 이용하여 결합될 수 있다.
제1접속 다이(1216-1')에 대한 제1기능 다이(1201)와 제2기능 다이(1202)의 제1다이 상호 접속 구조들의 접속 이후에, 제1접속 다이(1216-1')는 제1기능 다이(1201)의 제1다이 상호 접속 구조들(1213)과 제2기능 다이(1202)의 각 제1다이 상호 접속 구조들(1213) 사이에 전기적 접속을 제공한다.
여기에서 논의된 바와 같이, 접속 다이(1216-1)의 제1다이 상호 접속 구조들(1213)과 후면 사이의 전기적 접속은 제공되거나 제공되지 않을 수 있다. 예를 들면, 비록 예시적 제1접속 다이(1216-1)가 1-면 접속 다이(예를 들면, 후면 상에 상호 접속 구조가 없음)로 도시되어 있으나, 여기에서 다른 예시적 구현예들에 도시된 바와 같이, 임의의 접속 다이(1216)는 2면(예를 들면, 접속 다이(1216)의 제1면 상에 있는 상호 접속 구조들과 접속 다이(1216)의 제2면 상에 있는 상호 접속 구조들 사이에 전기적으로 접속을 제공함)일 수 있다.
제1기능 다이(1201)와 제2기능 다이(1202)을 전기적으로 접속하는 제1접속 다이(1216-1')와 함께, 제2접속 다이(1216-2')가 제2기능 다이(1202)와 제3기능 다이(1203) 사이에 접속을 유하게 제공할 수 있고, 그리고 제3접속 다이(1216-3')가 제3기능 다이(1203)와 제4기능 다이(1204) 사이에 접속을 유사하게 제공할 수 있다.
블록(1137)에서 접속 다이를 기능 다이에 접착한 이후에(또는 접착하기 이전에 또는 접착하는 도중에), 언더필이 접속 다이와 기능 다이 사이에 그리고/또는 인접한 기능 다이들 사이에 형성될 수 있다. 그러한 언더필은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 언더필은 캐필러리 언더필 재료, 미리 도포된 언더필 재료, 몰디드 언더필 재료 등을 포함할 수 있다. 그러한 언더필링은 여기에서 제공된 비-한정적인 예들인, 임의의 다양한 방식들로 수행될 수 있다. 예를 들면, 그러한 언더필링은 하나 이상의 캐필러리 언더필, 미리 도포된 언더필, 주입된 언더필, 임의의 그들 조합 등을 이용하여 수행될 수 있다. 예를 들면, 예시적 구현예에서, 언더필의 제1타입(예를 들면, 미리 도포된 언더필, 예를 들면 비-도전성 페이스트 등)은 기능 다이 사이를 채우는데 이용될 수 있고, 그리고 캐필러리 언더필이 기능 다이와 접속 다이 사이를 채우는데 이용될 수 있다. 그러한 언더필링의 예시적 구현예들(827a 및 827b)은 도 8e의 E-1 및 E-2에 제공된다. 예시적 구현예들(827a 및 827b)에 도시된 바와 같이, 언더필 재료(828)는 접속 다이(816)와 기능 다이(801-804) 사이에 그리고/또는 기능 다이(801-804) 중에서 임의의 또는 모든 인접한 쌍들 사이에 형성될 수 있다. 그러한 언더필링 중에서 임의의 또는 모든 양태들이, 예를 들면, 블록(1137)에서 수행될 수 있다.
일반적으로, 블록(1137)은 접속 다이를 기능 다이에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 접착을 수행하는 임의의 특별한 방식 또는 접착 구조 중에서 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1139)에서, 인캡슐레이팅하는 단계를 포함할 수 있다. 블록(1139)의 다양한 예시적 양태들이 도 12f에 도시되어 있다. 블록(1139)은, 예를 들면, 도 3에 도시된 예시적 방법(300)의 블록(330)의 임의의 또는 모든 특징들을 포함할 수 있다. 블록(1139)은, 예를 들면, 여기에서 논의된(예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(130)에 대하여, 도 5에 도시된 예시적 방법(500)의 블록(530)에 대하여, 도 7에 도시된 예시적 방법(700)의 블록(780)에 대하여, 도 9에 도시된 예시적 방법(900)의 블록(989)에 대하여, 여기에서 논의된 탑재(또는 접착)에 대하여 논의된 임의의 언더필링에 대하여, 등등) 임의의 인캡슐레팅 및/또는 언더필링 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
도 12f에 도시된 바와 같이, 인캡슐란트(1231')(또는 인캡슐레이팅 재료)는 기능 다이(1201-1204)의 다양한 영역들, 접속 다이(1215'), 그리고 기능 다이(1201-1204) 사이의 제2캐리어(1227)의 영역들, 기능 다이(1201-1204)로부터 돌출된 제2상호 접속 구조들(1214) 및 그것에 접착된 금속 패턴(1223)(만약 있다면), 제1상호 접속 구조들(1213) 및 기능 다이(1201-1204)와 접속 다이(1216') 사이의 다른 상호 접속 구조들 등을 덮으며 형성된다.
인캡슐란트(1231')는 임의의 다양한 방식들로 형성될 수 있다. 예를 들면, 블록(1139)은 인캡슐란트(1231')를 트랜스퍼 몰딩하는 단계를 포함할 수 있다. 또한 예를 들면, 블록(1139)은 인캡슐란트(1231')를 컴프레션 몰딩하는 단계를 포함할 수 있다. 언더필이 적어도 기능 다이(1201-1204)와 접속 다이(1216') 사이에 형성된 예시적 시나리오에서, 컴프레션 몰딩 또는 트랜스퍼 몰딩은 그러한 언더필의 영역들을 인캡슐레이팅 재료(1231')로 덮도록 이용될 수 있다.
도 12f에 도시된 예(1239)에 도시된 바와 같이, 인캡슐란트(1231')는 또한, 예를 들면, 접속 다이(1216')의 측면 및 후면들을 덮을 수 있다. 인캡슐란트(1231')는 또한, 예를 들면, 기능 다이(1201-1204)의 전면(또는 활성면)을 덮을 수 있다. 비록 인캡슐란트(1231')가 접속 다이(1216')의 상부(또는 후부) 면들을 덮는 것으로 도시되어 있으나, 접속 다이(1216')의 상부(또는 후부) 면들이 인캡슐란트(1231')로부터 노출될 수 있음을 주목하라. 예를 들면, 예시적 구현예에서, 인캡슐란트(1231')의 상부(또는 후부) 면은 접속 다이(1216)의 상부(또는 후부) 면과 동일 평면을 이룰 수 있다. 그러한 평평도는, 예를 들면, 원래의 인캡슐란트 형성 중에 형성되거나 또는 후속하는 박형화 또는 평탄화(예를 들면, 블록(1140)에서 설명되는 바와 같이)에 의해 형성될 수 있다.
예시적 구현예에서, 언더필(1231')이 제1다이 상호 접속 구조들(1213) 및 대응하는 접속 다이 상호 접속 구조들(및/또는 만약 있다면 언더필)을 둘러 쌀 수 있고, 그리고 인캡슐란트(1231')는 제2다이 상호 접속 구조들(1214)(그리고 만약 있다면 언더필)을 둘러 쌀 수 있음을 주목하라. 예를 들면, 인캡슐란트(1231')는 기능 다이(1201-1204)와 접속 다이(1216') 사이에 효과적으로 언더필하도록 물리적 특성들(예를 들면, 필러 지름 등)을 갖지 않을 수 있고, 그리고/또는 인캡슐란트(1231')를 형성하기 위해 이용되는 공정은 그러한 언더필링을 효과적으로 수행하도록 하는 능력들을 갖지 않을 수 있다. 그러한 경우, 언더필과 인캡슐란트 둘다가 형성될 수 있다.
일반적으로, 블록(1139)는 다이를 인캡슐레이팅하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 인캡슐레이팅 및/또는 언더필링을 수행하는 임의의 특별한 방식에 의해 또는 그러한 인캡슐란트 및/또는 언더필의 임의의 특별한 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1140)에서, 그라인딩하는 단계를 포함할 수 있다. 예를 들면, 블록(1140)은 인캡슐란트, 금속층, 다이 상호 접속 구조들, 및/또는 접속 다이를 그라인딩하는 단계를 포함할 수 있다. 블록(1140)의 다양한 예시적 양태들이 도 12g에 도시되어 있다. 블록(1140)은, 예를 들면, 도 3의 예시적 방법(300)의 블록(340) 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1140)은, 예를 들면, 여기에서 논의된(예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(140)에 관하여, 등등) 임의의 또는 모든 그라인딩 또는 평탄화 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
비록 그라인딩이 예로서 일반적으로 도시되지만, 블록(1140)은, 예를 들면, 임의의 다양한 방식들(예를 들면, 기계적으로, 기계적/화학적으로(CMP), 식각 등)로 박형화(또는 평탄화)를 수행하는 단계를 포함할 수 있다.
블록(1140)은, 예를 들면, 금속 패턴(1223) 등의 잔존 영역들을 제거하기 위해, 기능 다이(1201-1204)의 제2다이 상호 접속 구조들(1214)의 단부들을 노출시키도록 그러한 그라인딩을 수행하는 단계를 포함할 수 있다. 또한 예를 들면, 블록(1140)은 그들의 원하는 두께로 접속 다이(1216') 및 인캡슐란트(1231')를 그라인딩하는 단계를 포함할 수 있다. 또한 예를 들면, 블록(1140)은 후속 공정 단계들에서 그의 단부 표면들을 평탄화하기 위해 제2다이 상호 접속 구조들(1214)를 그라인딩하는 단계를 포함할 수 있다.
블록(1140)은 또한 결과적으로 인캡슐란트(1231)를 형성하도록, 인캡슐란트(1231')를 그라인딩(또는 박형화)하는 단계, 그리고 결과적으로 접속 다이(1216)을 형성하도록, 접속 다이(1216')를 그라인딩(또는 박형화)하는 단계를 포함할 수 있다. 예를 들면, 어느 정도 박형화되었다고 해도, 접속 다이(1216')의 두께가, 접속 다이(1216')의 안전한 취급과 접속 다이(1216')를 기능 다이(1201-1204)에 본딩하기에 충분히 큰 두께가 남아 있을 수 있다. 이제 접속 다이(1216')가 인캡슐란트(1231') 및 기능 다이에 대한 접착에 의해 그리고/또는 만약 존재한다면 언더필에 의해 추가적으로 보호되므로, 접속 다이(1216')로부터의 후면 재료는 제거될 수 있다. 1면 접속 다이를 이용하는 예시적 구현예에서, 적어도 몇몇 벌크 지지 재료(예를 들면, 실리콘)가 박형화된 접속 다이(1216)의 연속적인 구조적 지지를 위해 잔존할 수 있음을 주목하라.
도시된 예에서, 블록(1140)은 제2다이 상호 접속 구조들(1214)의 단부 표면들, 박형화된 접속 다이(1216)의 후면, 그리고 인캡슐란트(1231)의 그라인딩된 표면들이 동일 평면을 이룬다.
일반적으로, 블록(1140)은, 예를 들면 인캡슐란트, 다이 상호 접속 구조들, 및/또는 접속 다이를 그라인딩(또는 박형화 또는 평탄화)하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 그라인딩(또는 박형화 또는 평탄화)을 수행하는 임의의 특별한 방식의 특징들에 의해, 또는 그라인딩(또는 박형화 또는 평탄화)된 부품들의 임의의 특별한 특징들에 의해 안정되어서는 안 된다.
예시적 방법(1100)은, 블록(1145)에서, 재분배 구조(RDS 또는 RD 구조)를 형성하는 단계를 포함할 수 있다. 블록(1145)의 다양한 예시적 양태들이 도 12h에 도시되어 있다. 블록(1145)은, 예를 들면, 도 1에 도시된 예시적 방법(100)의 블록(145)의 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 재분배 구조(1246)(예를 들면, 유전층(들) 및/또는 도전층(들) 등) 및/또는 그 형성 방법은 재분배 구조(246)(예를 들면, 유전층(들)(247) 및/또는 도전층(들)(248) 등) 및/또는 그 형성 방법의 임의의 또는 모든 특징들을 공유할 수 있다. 또한 예를 들면, 블록(1245)은 도 3에 도시된 예시적 방법(300)의 블록(345), 도 5에 도시된 예시적 방법(500)의 블록(518) 등의 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1145)는, 예를 들면, 재분배 구조들(또는 신호 분배 구조들)을 형성하기 위한 여기에서의 임의의 예시적 공정 단계의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(1100)은, 블록(1150)에서 재분배 구조 상에 상호 접속 구조들을 형성하는 단계를 포함할 수 있다. 블록(1150)의 다양한 예시적 양태들이 도 12i에 도시되어 있다. 블록(1150)은, 예를 들면, 도1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(150) 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 패드(들)(1251) 및 상호 접속 구조(들)(1252) 및/또는 그들의 형성 방법은 패드(들(1251) 및 상호 접속 구조(들)(1252) 및/또는 그 형성 방법 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1150)은, 예를 들면, 상호 접속 구조들을 형성하기 위해 여기에서의 임의의 예시적 공정 단계들의 임의의 또는 모든 특징들을 공유할 수 있다.
예시적 방법(1100)은, 블록(1152)에서, 제2캐리어(예를 들면, 블록(1132)에서 접착된 제2캐리어)를 제거하는 단계를 포함할 수 있다. 블록(1152)은, 예를 들면, 여기에서 논의된 임의의 캐리어 제거 단계 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 블록(1152)은 도 1의 예시적 방법(100)의 블록(135) 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 또한 예를 들면, 블록(1152)은 도 5에 도시된 예시적 방법(500)의 블록(535), 도 7에 도시된 예시적 방법(700)의 블록들(735 및/또는 770), 도 9에 도시된 예시적 방법(900)의 블록(984) 등 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1152)의 다양한 예시적 양태들이 도 12J에 도시되어 있다.
블록(1152)은, 여기에서 논의된(예를 들면, 그라인딩, 화학적-기계적 평탄화, 식각, 벗겨냄, 깍아냄, 접착제를 박리하기 위해 열 또는 레이저 광 또는 에너지의 다른 형태들을 인가함, 등등) 비-한정적인 예들인, 예를 들면 임의의 다양한 방식들로 제2캐리어를 제거하는 단계를 포함할 수 있다. 예를 들면, 도 12j에 도시된 예시적 구현예(1252)는 도 12i에 도시된 예시적 구현예(1250)의 제2캐리어(1227)를 포함하지 않는다.
일반적으로, 블록(1152)은 제2캐리어를 제거하는 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 캐리어 제거를 수행하는 임의의 특별한 방식의 특징들에 의해 또는 캐리어 또는 제거되는 캐리어 재료의 임의의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1155)에서, 조립체들(또는 모듈들 또는 패키지들 또는 그의 영역들)을 싱귤레이팅하는 단계를 포함할 수 있다. 블록(1155)의 다양한 예시적 양태들이 도 12k에 도시되어 있다. 블록(1155)은, 예를 들면, 도1에 도시되고 여기에서 논의된 예시적 방법(100)의 블록(115) 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 절단 라인들(1286)(또는 싱귤레이션 스트리트들) 및/또는 그러한 절단 라인들(1286)을 따른 싱귤레이팅은 절단 라인들(256)(또는 싱귤레이션 스트리트들) 및/또는 그러한 절단 라인들(256)을 따르는 싱귤레이팅 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1155)은, 예를 들면, 여기에서 제공되는 임의의 또는 모든 싱귤레이팅 예들 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
일반적으로, 블록(1155)은 싱귤레이팅 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 그러한 싱귤레이팅을 수행하는 임의의 특별한 방식의 특징들에 의해 또는 싱귤레이션된 부품의 임의 특별한 타입의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1187)에서, 서브스트레이트에 탑재(또는 접착)하는 단계를 포함할 수 있다. 블록(1187)은, 예를 들면, 도 9에 도시된 예시적 방법(00)의 블록(987), 도 7에 도시된 예시적 방법(700)의 블록(760) 등에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1187)은, 예를 들면, 여기에서 논의된(예를 들면, 상호 접속 구조들을 접착하는 단계, 다이 후면들을 접착하는 단계 등) 임의의 탑재(또는 접착) 단계들 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1187)의 다양한 예시적 양태들이 도 12l에 도시되어 있다. 블록(1187)은, 예를 들면, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 접착을 수행하는 단계를 포함할 수 있다.
서브스트레이트(1288)는, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 서브스트레이트(1288)는 패키징 서브스트레이트, 인터포저, 마더보드, 인쇄 배선 보드 등을 포함할 수 있다. 서브스트레이트(1288)는, 예를 들면, 코어가 없는 서브스트레이트, 유기 서브스트레이트, 세라믹 서브스트레이트 등을 포함할 수 있다. 서브스트레이트(1288)는, 예를 들면, 하나 이상의 유전층(들)(예를 들면, 무기 및/또는 무기 유전층들) 및/또는 반도체(예를 들면, 실리콘 등) 서브스트레이트 상에 형성된 도전층들, 글래스 또는 금속 서브스트레이트, 세라믹 서브스트레이트 등을 포함할 수 있다. 서브스트레이트(1288)는, 예를 들면, 도 6b중 B-1 및 B-2의 RD 구조들(646(646a 또는 646b)), 도 6a 중 A-2 및 A-4의 RD 구조들(698(698a 또는 698b)), 도 2c의 RD 구조들(298) 등 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 서브스트레이트(1288)는, 예를 들면, 개별 패키지 서브스트레이트를 포함할 수 있거나 또는 추후 싱귤레이션되는 서로 결합된 다수의 서브스트레이트들(예를 들면, 패널로 또는 웨이퍼로)을 포함할 수 있다.
도 12l에 도시된 예시적 구현예(1287)에서, 블록(1287)은, 블록(1150)에서 RD 구조(1246) 상에 형성되었던, 상호 접속 구조들(1264)(또는 범프들)을 서브스트레이트(1288)의 각 상호 접속 구조들(1264)(예를 들면, 패드들, 트레이스들, 랜드들, 포스트들, 필라들 등)에 솔더링(예를 들면, 매스 리플로우, 열 압착 본딩, 레이저 솔더링 등을 이용하여)하는 단계를 포함할 수 있다.
일반적으로, 블록(1187)은 싱귤레이션된 조립체(또는 모듈)를 서브스트레이트에 탑재하는(또는 접착하는) 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 탑재(또는 접착)의 임의의 특별한 타입 또는 임의의 특별한 탑재(또는 접착) 구조의 특징들로 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1189)에서, 블록(1187)에서 서브스트레이트와 그것에 탑재된 조립체(또는 모듈) 사이에 언더필링을 수행하는 단계를 포함할 수 있다. 블록(1189)는, 예를 들면, 도 9에 도시된 예시적 방법(00)의 블록(989) 및/또는 도 7에 도시된 예시적 방법(700)의 블록(780) 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 블록(1189)은 또는, 예를 들면, 여기에서 논의된 임의의 언더필링 공정 단계 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
블록(1189)은, 여기에서 제공되는 비-한정적인 예들인, 임의의 다양한 방식들로 그러한 언더필링을 수행하는 단계를 포함할 수 있다. 예를 들면, 블록(1189)은 블록(1187)에서 수행된 탑재 이후에 캐필러리 또는 주입 언더필 공정을 수행하는 단계를 포함할 수 있다. 또한 예를 들면, 미리 도포된 언더필(PUF)가 이용되는 시나리오에서, 그러한 PUF가 그러한 탑재 이전에 서브스트레이트, 금속 패턴, 및/또는 그의 상호 접속 구조들에 적용될 수 있다. 블록(1189)은 몰디드 언더필링 공정을 이용하여 그러한 언더필링을 수행하는 단계를 또한 포함할 수 있다.
도 12m의 예시적 구현예(1289)에 도시된 바와 같이, 언더필 재료(1291)(예를 들면, 여기에서 논의된 임의의 언더필 재료 등)가 서브스트레이트(1288)의 상부 면을 완전히 또는 부분적으로 덮을 수 있다. 언더필 재료(1291)는 또한, 예를 들면, RD 구조(1246) 및 서브스트레이트(1288) 사이의 상호 접속 구조들(1264)을 감쌀 수 있다. 언더필 재료(1291)는, 예를 들면, RD 구조(1246)의 하부 면을 덮을 수 있다. 언더필 재료(1291)는 또한, 예를 들면, RD 구조(1246) 및/또는 인캡슐레이팅 재료(예를 들면, 블록(1139)에서 형성된 바와 같이))의 측부 표면들을 덮을 수 있다.
일반적으로, 블록(1189)은 언더필링 단계를 포함할 수 있다. 따라서, 본 발명의 범위가 언더필링의 임의 특별한 타입 또는 임의의 특별한 언더필 재료의 특징들에 의해 한정되어서는 안 된다.
예시적 방법(1100)은, 블록(1190)에서, 계속되는 공정을 수행하는 단계를 포함할 수 있다. 그러한 계속되는 공정은 임의의 다양한 특징들을 포함할 수 있다. 예를 들면, 블록(1190)은 그의 임의 블록으로 예시적 방법(1100)의 실행 흐름을 되돌아가는 단계를 포함할 수 있다. 또한 예를 들면, 블록(1190)은 여기에서 논의된(예를 들면, 도 1의 예시적 방법(100), 도 3의 예시적 방법(300), 도 5의 예시적 방법(500), 도 7의 예시적 방법(700), 도 0의 예시적 방법(900)에 관하여, 등등) 임의의 다른 방법 블록(또는 단계)로 예시적 방법(1100)의 실행 흐름을 향하는 단계를 포함할 수 있다.
여기에서 논의된 바와 같이, 기능 다이 및 접속 다이는, 예를 들면 멀티-칩 모듈 구성으로, 서브스트레이트에 탑재될 수 있다. 그러한 구성의 비-한정적인 예들이 도 12 및 14에 도시되어 있다.
도 13은 본 발명의 다양한 양태들에 따른, 예시적 전다 디바이스(1300)의 평면도를 도시한다. 예시적 전자 디바이스(1300)는, 예를 들면, 여기에서 논의된 임의의 또는 모든 전자 디바이스들 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 기능 다이(11311 및 1312), 접속 다이(1320), 및 서브스트레이트(1330)은 각각 여기에서 논의된 기능 다이, 접속 다이, 및/또는 서브스트레이트들 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
도 14는 본 발명의 다양한 양태들에 따른, 예시적 전자 디바이스의 평면도를 도시한다. 예시적 전자 디바이스(1400)는, 예를 들면, 여기에서 개시된 임의의 또는 모든 전자 디바이스들 중에서 임의의 또는 모든 특징들을 공유할 수 있다. 예를 들면, 기능 다이(기능 다이 1 내지 기능 다이 10), 접속 다이(접속 다이 1 내지 접속 다이 10), 그리고 서브스트레이트(1430)은 여기에서 논의된 임의의 또는 모든 기능 다이, 접속 다이, 및/또는 서브스트레이트들 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
여기에서의 논의는 반도체 디바이스 조립체들(또는 패키지들) 및/또는 그의 제조 방법의 다양한 영역들을 도시하는 수많은 예시적 도면들을 포함하였다. 예시적 명확성을 위해, 그러한 도면들은 각 예시적 조립체들의 모든 특징들을 도시하지는 않았다. 여기에 도시된 임의의 예시적 조립체들은 여기에 도시된 임의의 또는 모든 다른 조립체들 중에서 임의의 또는 모든 특징들을 공유할 수 있다.
요약하면, 본 발명의 다양한 양태들이 반도체 패키지 구조 및 반도체 패키지를 제조하는 방법을 제공한다. 비 한정적인 예들로서, 본 발명의 다양한 양태들이 다수의 다른 반도체 다이의 전기적 신호들을 라우팅하는 접속 다이를 포함하는 다양한 반도체 패키지 구조들, 및 그의 제조 방법들을 제공한다. 앞에서 설명한 것들이 특정 양태 및 예를 참조하여 설명되었지만, 다양한 변경이 만들어질 수 있고 그리고 균등물들이 본 발명의 범위를 벗어나지 않고 대체될 수 있음이 당업자에 의해 이해될 것이다. 또한, 많은 변경들이 그 범위로부터 벗어나지 않고 본 발명의 교시에 특별한 상황 또는 재료에 적합하도록 만들어질 수 있다. 따라서, 본 발명은 개시된 특별한 예(들)로 한정되지 않으며, 본 발명이 첨부된 청구범위 내에 있는 모든 예들을 포함하도록 의도된다.

Claims (20)

  1. 적어도 하나의 유전층, 제1도전체, 및 제2도전체를 포함하는 재분배 구조;
    제1접속 다이 상호 접속 구조와 제1접속 다이 상호 접속 구조에 전기적으로 결합된 제2접속 다이 상호 접속 구조를 포함하는 상면; 및 재분배 구조의 상면에 결합된 비-도전성 하면을 포함하는 접속 다이;
    제1접속 다이 상호 접속 구조에 접속된 제1다이 상호 접속 구조; 및 재분배 구조의 제1도전체에 접속된 제2다이 상호 접속 구조를 포함하는 제1반도체 다이; 및
    제2접속 다이 상호 접속 구조에 접속된 제3다이 상호 접속 구조; 및 재분배 구조의 제2도전체에 접속된 제4다이 상호 접속 구조를 포함하는 제2반도체 다이를 포함하는 전자 디바이스.
  2. 제1항에 있어서,
    제1다이 상호 접속 구조는 제1금속 구조를 포함하고; 그리고
    제2다이 상호 접속 구조는 제1금속 구조보다 높은 제2금속 필라를 포함하는 전자 디바이스.
  3. 제2항에 있어서,
    제2금속 필라는 적어도 접속 다이의 두께만큼 제1금속 구조보다 높은 전자 디바이스.
  4. 제1항에 있어서,
    제1다이 상호 접속 구조는 제1금속 필라를 포함하고; 그리고
    제2다이 상호 접속 구조는 제1금속 필라보다 적어도 2배 넓은 제2금속 필라를 포함하는 전자 디바이스.
  5. 제1항에 있어서,
    제2다이 상호 접속 구조는 접속 다이의 하면과 동일 평면을 이루는 단부 표면을 갖는 금속 필라를 포함하는 전자 디바이스.
  6. 제1항에 있어서,
    제2다이 상호 접속 구조를 둘러싸지 않고 제1다이 상호 접속 구조를 둘러 싸는 제1언더필 재료를 포함하는 전자 디바이스.
  7. 제6항에 있어서,
    제2다이 상호 접속 구조를 둘러싸는 제2언더필 재료를 포함하되, 제2언더필 재료는 제1언더필 재료와 다른 타입의 언더필 재료인 전자 디바이스.
  8. 제1항에 있어서,
    접속 다이는 반도체 서브스트레이트를 포함하는 전자 디바이스.
  9. 제8항에 있어서,
    접속 다이는
    반도체 서브스트레이트 상의 도전층; 및
    도전층의 제1영역이 노출되는 제1개구; 및 도전층의 제2영역이 노출되는 제2개구를 포함하는, 도전층 상의 무기 유전층을 포함하되,
    제1접속 다이 상호 접속 구조는 제1개구를 통하여 도전층의 제1영역에 전기적으로 접속되고, 그리고 제2접속 다이 상호 접속 구조는 제2개구를 통하여 도전층의 제2영역에 전기적으로 접속되는 전자 디바이스.
  10. 제9항에 있어서,
    도전층과 반도체 서브스트레이트 사이의 제1무기 유전층을 포함하는 전자 디바이스.
  11. 제1항에 있어서,
    접속 다이는 다수의 무기 유전층들을 포함하고; 그리고
    재분배 구조의 적어도 한 유전층은 다수의 유기 유전층들을 포함하는 전자 디바이스.
  12. 제1항에 있어서,
    재분배 구조의 하면 상의 상호 접속 구조들을 포함하고, 상호 접속 구조들의 적어도 하나는 제1반도체 다이의 제1풋프린트 외측과 제2반도체 다이의 제2풋프린트 외측에 있는 전자 디바이스.
  13. 제1항에 있어서,
    재분배 구조의 하면 상의 상호 접속 구조들을 포함하고, 상호 접속 구조들의 적어도 하나는 접속 다이의 풋프린트 내측에 있는 전자 디바이스.
  14. 제1항에 있어서,
    재분배 구조는 서브스트레이트의 재분배 구조를 포함하는 전자 디바이스.
  15. 적어도 하나의 유전층, 제1도전체, 및 제2도전체를 포함하는 재분배 구조;
    다수의 제1접속 다이 상호 접속 구조들과 다수의 제1접속 다이 상호 접속 구조들의 적어도 각 하나에 전기적으로 각각 결합된 다수의 제2접속 다이 상호 접속 구조들을 포함하는 상면; 및 재분배 구조의 상면에 연결된 하면을 포함하는 접속 다이;
    제1피치를 갖고 다수의 제1접속 다이 상호 접속 구조들에 접속된 다수의 제1다이 상호 접속 구조들; 및 제1피치보다 큰 제2피치를 갖고, 그리고 재분배 구조에 접속된 다수의 제2다이 상호 접속 구조들을 포함하는 제1반도체 다이; 및
    제3피치를 갖고 다수의 제2접속 다이 상호 접속 구조들에 접속된 다수의 제2다이 상호 접속 구조들; 및 제3피치보다 큰 제4피치를 갖고, 그리고 재분배 구조에 접속된 다수의 제4다이 상호 접속 구조들을 포함하는 제2반도체 다이를 포함하는 전자 디바이스.
  16. 제15항에 있어서,
    다수의 제1다이 상호 접속 구조들의 각각은 제1타입의 금속 필라를 포함하고; 그리고
    다수의 제2다이 상호 접속 구조들의 각각은 제2타입의 금속 필라를 포함하되,
    제2타입의 금속 필라가 접속 다이의 두께만큼 제1타입의 금속 필라보다 높은 전자 디바이스.
  17. 제16항에 있어서,
    접속 다이의 하면은 하부 도전성 상호 접속 구조를 포함하는 전자 디바이스.
  18. 적어도 하나의 유전층, 제1도전체, 및 제2도전체를 포함하는 재분배 구조;
    제1접속 다이 상호 접속 구조와 제1접속 다이 상호 접속 구조에 전기적으로 결합된 제2접속 다이 상호 접속 구조를 포함하는 상면; 및 재분배 구조의 상면에 결합된 하면을 포함하는 접속 다이;
    제1접속 다이 상호 접속 구조에 접속된 제1다이 상호 접속 구조; 및 재분배 구조의 제1도전체에 접속된 제2다이 상호 접속 구조를 포함하는 제1반도체 다이;
    제2접속 다이 상호 접속 구조에 접속된 제3다이 상호 접속 구조; 및 재분배 구조의 제2도전체에 접속된 제4다이 상호 접속 구조를 포함하는 제2반도체 다이; 및
    제2다이 상호 접속 구조를 감싸지 않고 제1다이 상호 접속 구조를 감싸는 제1언더필 재료를 포함하는 전자 디바이스.
  19. 제18항에 있어서,
    제2다이 상호 접속 구조를 감싸는 제2언더필 재료를 포함하되, 제2언더필 재료는 제1언더필 재료와 다른 타입의 언더필 재료인 전자 디바이스.
  20. 제19항에 있어서,
    제2언더필 재료는 몰디드 언더필 재료를 포함하고; 그리고
    제1언더필 재료는 미리 도포된 언더필 재료 또는 캐필러리 언더필 재료를 포함하는 전자 디바이스.
KR1020160130688A 2016-01-27 2016-10-10 반도체 패키지 및 그 제조 방법 KR102616760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230184612A KR20240004133A (ko) 2016-01-27 2023-12-18 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662287544P 2016-01-27 2016-01-27
US62/287,544 2016-01-27
US15/207,186 US9653428B1 (en) 2015-04-14 2016-07-11 Semiconductor package and fabricating method thereof
US15/207,186 2016-07-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230184612A Division KR20240004133A (ko) 2016-01-27 2023-12-18 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170089746A true KR20170089746A (ko) 2017-08-04
KR102616760B1 KR102616760B1 (ko) 2023-12-21

Family

ID=59262003

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160130688A KR102616760B1 (ko) 2016-01-27 2016-10-10 반도체 패키지 및 그 제조 방법
KR1020230184612A KR20240004133A (ko) 2016-01-27 2023-12-18 반도체 패키지 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230184612A KR20240004133A (ko) 2016-01-27 2023-12-18 반도체 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10032748B2 (ko)
KR (2) KR102616760B1 (ko)
CN (3) CN110176445B (ko)
TW (2) TWI652778B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220079469A (ko) * 2020-12-04 2022-06-13 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 형성 방법 및 패키지

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652778B (zh) * 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
US10008454B1 (en) * 2017-04-20 2018-06-26 Nxp B.V. Wafer level package with EMI shielding
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
TWI654727B (zh) * 2017-11-09 2019-03-21 上海兆芯集成電路有限公司 晶片封裝方法
EP4235784A3 (en) 2017-12-29 2023-10-04 INTEL Corporation Microelectronic assemblies with communication networks
US10700051B2 (en) * 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
CN109560057A (zh) * 2018-11-16 2019-04-02 华进半导体封装先导技术研发中心有限公司 一种多芯片倒装贴片三维集成封装结构及其制造方法
TWI728561B (zh) * 2018-11-29 2021-05-21 台灣積體電路製造股份有限公司 半導體封裝件以及其製造方法
US11158607B2 (en) * 2018-11-29 2021-10-26 Apple Inc. Wafer reconstitution and die-stitching
US11282761B2 (en) 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
TWI815521B (zh) * 2018-12-07 2023-09-11 美商艾馬克科技公司 半導體封裝和其製造方法
US11676941B2 (en) 2018-12-07 2023-06-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices
CN111554621A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554625A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554613A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554624B (zh) * 2020-04-30 2022-10-28 通富微电子股份有限公司 一种芯片封装方法
CN111554616B (zh) * 2020-04-30 2023-07-18 通富微电子股份有限公司 一种芯片封装方法
CN111554628B (zh) * 2020-04-30 2023-05-16 通富微电子股份有限公司 一种芯片封装方法
CN111554612A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554618A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554623A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554632B (zh) * 2020-04-30 2022-10-28 通富微电子股份有限公司 一种芯片封装方法
CN111554622B (zh) * 2020-04-30 2023-07-14 通富微电子股份有限公司 一种芯片封装方法
CN111554617A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554619A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554620A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554629A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554626A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
US20220051989A1 (en) * 2020-08-12 2022-02-17 Advanced Micro Devices, Inc. Mixed density interconnect architectures using hybrid fan-out
US11538787B2 (en) * 2020-10-30 2022-12-27 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure
US11673830B2 (en) * 2020-11-11 2023-06-13 Applied Materials, Inc. Glass carrier cleaning using ozone
US20220199535A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Microelectronic structures including bridges
US11735575B2 (en) * 2021-05-27 2023-08-22 International Business Machines Corporation Bonding of bridge to multiple semiconductor chips
CN116206986B (zh) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 芯片封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090089466A1 (en) * 2007-09-28 2009-04-02 Sun Microsystems, Inc. Proximity communication package for processor, cache and memory
KR20120018810A (ko) * 2009-06-24 2012-03-05 인텔 코오퍼레이션 멀티칩 패키지 및 그 내에 다이 간 인터커넥트를 제공하는 방법
KR101210140B1 (ko) * 2005-03-16 2012-12-07 소니 주식회사 반도체 장치의 제조 방법
US20150084210A1 (en) * 2013-09-25 2015-03-26 Chia-Pin Chiu High density substrate interconnect using inkjet printing
US20150194406A1 (en) * 2012-12-06 2015-07-09 Intel Corporation High density substrate routing in bbul package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8405228B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package underfill and method of manufacture thereof
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US9245852B2 (en) 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US8546955B1 (en) 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
US9679830B2 (en) 2014-10-31 2017-06-13 Mediatek Inc. Semiconductor package
US10515939B2 (en) 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
US9653428B1 (en) 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10438881B2 (en) * 2015-10-29 2019-10-08 Marvell World Trade Ltd. Packaging arrangements including high density interconnect bridge
TWI652778B (zh) * 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210140B1 (ko) * 2005-03-16 2012-12-07 소니 주식회사 반도체 장치의 제조 방법
US20090089466A1 (en) * 2007-09-28 2009-04-02 Sun Microsystems, Inc. Proximity communication package for processor, cache and memory
KR20120018810A (ko) * 2009-06-24 2012-03-05 인텔 코오퍼레이션 멀티칩 패키지 및 그 내에 다이 간 인터커넥트를 제공하는 방법
US20150194406A1 (en) * 2012-12-06 2015-07-09 Intel Corporation High density substrate routing in bbul package
US20150084210A1 (en) * 2013-09-25 2015-03-26 Chia-Pin Chiu High density substrate interconnect using inkjet printing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220079469A (ko) * 2020-12-04 2022-06-13 상하이 이부 세미컨덕터 컴퍼니 리미티드 패키지 형성 방법 및 패키지

Also Published As

Publication number Publication date
CN110176445A (zh) 2019-08-27
US20170271307A1 (en) 2017-09-21
TW201909361A (zh) 2019-03-01
CN110176445B (zh) 2023-09-01
CN107017238A (zh) 2017-08-04
CN107017238B (zh) 2019-06-14
TW201727853A (zh) 2017-08-01
KR102616760B1 (ko) 2023-12-21
KR20240004133A (ko) 2024-01-11
CN206322692U (zh) 2017-07-11
TWI652778B (zh) 2019-03-01
US10032748B2 (en) 2018-07-24
TWI701782B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
KR102616760B1 (ko) 반도체 패키지 및 그 제조 방법
US9653428B1 (en) Semiconductor package and fabricating method thereof
US11901332B2 (en) Semiconductor device and manufacturing method thereof
CN110692127B (zh) 使用扇出内插器小芯片的高密度互连
US10833039B2 (en) Multi-chip fan out package and methods of forming the same
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
US11177142B2 (en) Method for dicing integrated fan-out packages without seal rings
US11942403B2 (en) Integrated circuit package and method
TWI819767B (zh) 半導體封裝以及製造其之方法
US9368474B2 (en) Manufacturing method for semiconductor device
KR20190055692A (ko) 반도체 패키지들 내의 금속화 패턴들 및 그 형성 방법들
US11676941B2 (en) Semiconductor package and fabricating method thereof
US20230154893A1 (en) Semiconductor package and fabricating method thereof
CN220934063U (zh) 集成电路封装
TW202347649A (zh) 封裝體
TW202416395A (zh) 半導體封裝的形成方法
CN116741758A (zh) 集成电路封装件及其形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant