TW201909361A - 半導體封裝以及其製造方法 - Google Patents

半導體封裝以及其製造方法 Download PDF

Info

Publication number
TW201909361A
TW201909361A TW107143003A TW107143003A TW201909361A TW 201909361 A TW201909361 A TW 201909361A TW 107143003 A TW107143003 A TW 107143003A TW 107143003 A TW107143003 A TW 107143003A TW 201909361 A TW201909361 A TW 201909361A
Authority
TW
Taiwan
Prior art keywords
die
connection
block
interconnect structure
signal distribution
Prior art date
Application number
TW107143003A
Other languages
English (en)
Other versions
TWI701782B (zh
Inventor
錫納樂大衛
凱利麥克
休莫勒羅納
Original Assignee
美商艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/207,186 external-priority patent/US9653428B1/en
Application filed by 美商艾馬克科技公司 filed Critical 美商艾馬克科技公司
Publication of TW201909361A publication Critical patent/TW201909361A/zh
Application granted granted Critical
Publication of TWI701782B publication Critical patent/TWI701782B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一種半導體封裝結構和一種用於製造半導體封裝的方法。作為非限制性範例，本發明的各種方面提供各種半導體封裝結構，和其製造方法，所述半導體封裝結構包括在多個其它半導體晶粒之間發送電信號的連接晶粒。

Description

半導體封裝以及其製造方法
本發明關於一種半導體封裝以及其製造方法。
相關申請的交叉引用
本申請案參考以下申請案、主張其優先權且主張其權益：2016年1月27日申請且題為“半導體封裝以及其製造方法（SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF）”的美國臨時申請案第62/287,544號，所述臨時申請案在此被以引用的方式全部併入本文中。本申請案與以下各申請案有關：2015年4月14日申請且題為“具有高佈線密度補片的半導體封裝（SEMICONDUCTOR PACKAGE WITH HIGH ROUTING DENSITY PATCH）”的美國專利申請案第14/686,725號；和2015年8月11日申請且題為“半導體封裝以及其製造方法（SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF）”的美國專利申請案第14/823,689號；和2016年3月10日申請且題為“半導體封裝以及其製造方法（SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF）”的美國專利申請案第15/066,724號，所述申請案中的每一個的內容在此被以引用的方式全部併入本文中。
目前的半導體封裝體及用於形成半導體封裝體的方法不適當，例如，導致過多成本、可靠性降低或封裝大小過大。通過比較常規和傳統方法與如在本申請案的其餘部分中參看圖式闡述的本發明，此類方法的另外的限制和劣勢將對所屬領域的技術人員變得顯而易見。
本發明的各種方面提供一種半導體封裝結構和一種用於製造半導體封裝的方法。作為非限制性範例，本發明的各種方面提供各種半導體封裝結構，和其製造方法，所述半導體封裝結構包括在多個其它半導體晶粒之間發送電信號的連接晶粒。
以下論述通過提供其範例來呈現本發明的各種方面。此類範例是非限制性的，並且因此本發明的各種方面的範圍應不必受所提供的範例的任何特定特性限制。在以下論述中，短語“舉例來說”、“例如”和“示範性”是非限制性的且大體與“借助於範例而非限制”、“例如且非限制”和類似者同義。
如本文中所利用，“和/或”意味著通過“和/或”接合的列表中的專案中的任何一或多者。作為範例，“x和/或y”意味著三元素集合{(x), (y), (x, y)}中的任何元素。換句話說，“x和/或y”意味著“x和y中的一個或兩個”。作為另一範例，“x、y和/或z”意指七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任何元素。換句話說，“x、y和/或z”意味著“x、y和z中的一或多者”。
本文中所使用的術語僅出於描述特定範例的目的，且並不希望限制本發明。如本文中所使用，除非上下文另有清晰指示，否則單數形式也希望包含複數形式。將進一步理解，術語“包括”、“包含”、“具有”和類似者當在本說明書中使用時，指定所陳述特徵、整體、步驟、操作、元件和/或元件的存在，但是不排除一或多個其它特徵、整體、步驟、操作、元件、元件和/或其群組的存在或添加。
將理解，雖然術語“第一”、“第二”等可在本文中用以描述各種元件，但這些元件不應受這些術語限制。這些術語僅用以將一個元件與另一元件區分開來。因此，例如，在不脫離本發明的教示的情況下，下文論述的第一元件、第一元件或第一區段可被稱為第二元件、第二元件或第二區段。類似地，例如“上部”、“下部”、“側部”和類似者的各種空間術語可用於以相對方式將一個元件與另一元件區分開來。然而，應理解，元件可以不同方式定向，例如，在不脫離本發明的教示的情況下，半導體裝置或封裝可側向轉動使得其“頂”表面水準地面向且其“側”表面垂直地面向。
本發明的各種方面提供一種半導體裝置或封裝和其製造方法，這可降低成本，增大可靠性，和/或增大半導體裝置或封裝的可製造性。
本發明的以上和其它方面將在各種範例實施例的以下描述中進行描述並從各種範例實施例的以下描述顯而易見。現將參看附圖提出本發明的各種方面，使得所屬領域的技術人員可容易地實踐各種方面。
圖1展示製造電子裝置（例如，半導體封裝等）的範例方法的流程圖。範例方法100可（例如）與本文中論述的任何其它範例方法（例如，圖3的範例方法300、圖5的範例方法500、圖7的範例方法700、圖9的範例方法900等）共用任何或所有特性。圖2A到圖2M展示說明根據本發明的各種方面的範例電子裝置（例如，半導體封裝等）和製造範例電子裝置的範例方法的橫截面圖。圖2A到圖2M可（例如）說明在圖1的方法100的各種方塊（或步驟）處的範例電子裝置。現將一起論述圖1和圖2A到圖2M。應注意，在不脫離本發明的範圍的情況下，方法100的範例方塊的次序可變化。
範例方法100可在方塊105處開始執行。方法100可回應於多種原因或條件中的任何者而開始執行，本文中提供其非限制性範例。舉例來說，方法100可響應於從一或多個上游和/或下游製造站接收的一或多個信號、響應於來自中央製造線控制器的信號等開始自動地執行。並且，舉例來說，方法100可回應於操作者開始命令而開始執行。另外，舉例來說，方法100可回應於從本文中論述的任何其它方法方塊（或步驟）接收執行流程而開始執行。
範例方法100可在方塊110處包括接收和/或製造多個功能晶粒。方塊110的各種範例方面呈現於圖2A處。
方塊110可包括以多種方式中的任何者接收和/或製造多個功能晶粒，本文中提供其非限制性範例。方塊110可（例如）包括在同一設施或地理位置從上游製造製程接收多個功能晶粒。方塊110也可（例如）包括從供應商（例如，從鑄造廠）接收功能晶粒。
接收和/或製造的功能晶粒可包括多種特性中的任何者。舉例來說，接收的晶粒可包括在同一晶圓（例如，多項目晶圓（Multi-Project Wafer，MPW））上的多個不同晶粒。舉例來說，如圖2A處所展示，範例晶圓210A包括多個不同類型的功能晶粒，例如，在標號211處的晶粒1和在標號212處的晶粒2。舉例來說，第一晶粒211可包括處理器，且第二晶粒212可包括記憶體晶圓。並且，舉例來說，第一晶粒211可包括處理器，且第二晶粒212可包括輔助處理器。另外，舉例來說，第一晶粒211和第二晶粒212可都包括記憶體晶圓。一般來說，第一晶粒211和/或第二晶粒212可包括主動半導體電路。
雖然將範例晶圓210A展示為MPW，但方塊110也可包括接收在專用於單一類型的晶粒的一或多個相應晶圓中的功能晶粒。舉例來說，如圖2A處所展示，晶圓210B專用於晶粒1的全部晶圓，其範例展示於標號211處，且晶圓210C專用於晶粒2的全部晶圓，其範例展示於標號212處。應理解，雖然本文中展示的各種範例大體涉及第一和第二功能晶粒（例如，晶粒1和晶粒2），但本發明的範圍擴展到相同或不同類型的任何數目個功能晶粒（例如，三個晶粒、四個晶粒等）。
功能晶粒211和212可包括晶粒互連結構。舉例來說，如圖2A中所展示的第一功能晶粒211包括一或多個晶粒互連結構213的第一集合，和一或多個晶粒互連結構214的第二集合。類似地，第二功能晶粒212可包括此類結構。晶粒互連結構213和214可包括多種晶粒互連結構特性中的任何者，本文中提供其非限制性範例。
第一晶粒互連結構213可（例如）包括金屬（例如，銅、鋁等）支柱或焊盤。第一晶粒互連結構213也可（例如）包括傳導凸塊（例如，C4凸塊等）或球、電線等。
第一晶粒互連結構213可以多種方式中的任何者形成。舉例來說，第一晶粒互連結構213可電鍍於功能晶粒211的晶粒襯墊上。並且，舉例來說，第一晶粒互連結構213可被印刷和回焊、打線接合等。
第一晶粒互連結構213可（例如）被封蓋。舉例來說，第一晶粒互連結構213可被焊料封蓋(solder-capped)。並且，舉例來說，第一晶粒互連結構213可蓋有金屬層（例如，形成取代型固體溶液或具有銅的金屬間化合物的金屬層）。舉例來說，第一晶粒互連結構213可如在2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號中所解釋般形成和/或連接，所述專利申請案的全部內容在此被以引用的方式併入本文中。另外，舉例來說，第一晶粒互連結構213可如在2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中所解釋般形成和/或連接，所述專利申請案的全部內容在此被以引用的方式併入本文中。
第一晶粒互連結構213可（例如）包括多種維度特性中的任何者。舉例來說，在範例實施例中，第一晶粒互連結構213可包括30微米的間距（例如，中心到中心間隔）和17.5微米的直徑（或寬度、短軸或長軸寬度等）。並且，舉例來說，在範例實施例中，第一晶粒互連結構213可包括在20到40微米範圍中的間距和在10到25微米範圍中的直徑（或寬度、短軸或長軸等）。第一晶粒互連結構213可（例如）為15到20微米高。
第二晶粒互連結構214可（例如）與第一晶粒互連結構213共用任何或所有特性。第二晶粒互連結構214中的一些或全部可（例如）與第一晶粒互連結構213實質上不同。
第二晶粒互連結構214可（例如）包括金屬（例如，銅、鋁等）支柱或焊盤。第二晶粒互連結構214也可（例如）包括傳導凸塊（例如，C4凸塊等）或球、電線等。第二晶粒互連結構214可（例如）為與第一晶粒互連結構213相同的一般類型的互連結構，但未必為。舉例來說，第一晶粒互連結構213和第二晶粒互連結構214都可包括銅柱。並且，舉例來說，第一晶粒互連結構213可包括金屬焊盤，且第二晶粒互連結構214可包括銅柱。
第二晶粒互連結構214可以多種方式中的任何者形成。舉例來說，第二晶粒互連結構214可電鍍於功能晶粒211的晶粒襯墊上。並且，舉例來說，第二晶粒互連結構214可被印刷和回焊、打線接合等。第二晶粒互連結構214可按與第一晶粒互連結構213相同的製程步驟形成，但此類晶粒互連結構213和214也可按單獨的相應步驟和/或按重疊步驟形成。
舉例來說，在第一範例情境中，第二晶粒互連結構214中的每一個的第一部分（例如，第一半、前三分之一等）可按與第一晶粒互連結構213相同的第一電鍍操作形成。繼續第一範例情境，第二晶粒互連結構214中的每一個的第二部分（例如，第二半、其餘三分之二等）可接著在第二電鍍操作中形成。舉例來說，在第二電鍍操作期間，可抑制第一晶粒互連結構213進行額外電鍍（例如，通過形成於其上的介電或保護性遮罩層）。在另一範例情境中，第二晶粒互連結構214可在完全獨立於用於第一晶粒互連結構213的形成的第一電鍍製程的第二電鍍製程中形成，第一晶粒互連結構在第二電鍍製程期間可（例如）由保護性遮罩層覆蓋。
第二晶粒互連結構214可（例如）未封蓋。舉例來說，第二晶粒互連結構214可未被焊料封蓋。在範例情境中，第一晶粒互連結構213可被封蓋（例如，焊料封蓋、金屬層封蓋等），而第二晶粒互連結構214未封蓋。在另一範例情境中，第一晶粒互連結構213和第二晶粒互連結構214中無一者被封蓋。
第二晶粒互連結構214可（例如）包括多種維度特性中的任何者。舉例來說，在範例實施例中，第二晶粒互連結構214可包括80微米的間距（例如，中心到中心間隔）和25微米或更大的直徑（或寬度）。並且，舉例來說，在範例實施例中，第二晶粒互連結構214可包括在50到80微米範圍中的間距和在20到30微米範圍中的直徑（或寬度、短軸或長軸等）。另外，舉例來說，在範例實施例中，第二晶粒互連結構214可包括在80到150微米範圍中的間距和在25到40微米範圍中的直徑（或寬度、短軸或長軸等）。第二晶粒互連結構214可（例如）為40到80微米高。
應注意，在此時點，功能晶粒（例如，呈晶圓形式）可從其原始晶粒厚度變薄（例如，通過研磨、機械和/或化學變薄等），但未必如此。舉例來說，功能晶粒晶圓（例如，210A、210B、210C等）可為全厚度晶圓。並且，舉例來說，功能晶粒晶圓（例如，210A、210B、210C等）可至少部分地變薄以減小所得封裝的厚度，同時仍提供晶圓的安全處置。
一般來說，方塊110可包括接收和/或製造多個功能晶粒。因此，本發明的範圍不應受此接收和/或製造的任何特定方式的特性限制，也不受此功能晶粒的任何特定特性限制。
範例方法100可在方塊115包括製造和/或接收連接晶粒。方塊115的各種範例方面在圖2b和圖2C處呈現。
方塊115可包括以多種方式中的任何者接收和/或製造多個連接晶粒，本文中提供其非限制性範例。方塊115可（例如）包括在同一設施或地理位置從上游製造製程接收多個連接晶粒。方塊115也可（例如）包括從供應商（例如，從鑄造廠）接收連接晶粒。
接收和/或製造的連接晶粒可包括多種特性中的任何者。舉例來說，接收和/或製造的晶粒可包括晶圓（例如，矽或其它半導體晶圓等）上的多個連接晶粒。舉例來說，如圖2B處所展示，範例晶圓215A包括連接晶粒的全部晶圓，其範例展示於標號216a處。應理解，雖然本文中展示的各種範例大體涉及封裝中單一連接晶粒的利用，但多個連接晶粒（例如，相同或不同設計）可用於單一電子裝置封裝中。
連接晶粒可包括晶粒互連結構。舉例來說，圖2B中展示的範例連接晶粒216a包括連接晶粒互連結構217。連接晶粒互連結構217可包括多種互連結構特性中的任何者，本文中提供其非限制性範例。雖然此論述將大體將所有連接晶粒互連結構217呈現為相互相同，但其也可相互不同。舉例來說，參看圖2B，連接晶粒互連結構217的左部分可與連接晶粒互連結構217的右部分相同或不同。
連接晶粒互連結構217和/或其形成可與第一晶粒互連結構213和/或第二晶粒互連結構214和/或其形成共用本文中論述的任何或所有特性。在範例實施例中，連接晶粒互連結構217的第一部分可包括提供將此第一部分配合到第一功能晶粒211的相應第一晶粒互連結構213的間隔、佈局、形狀、大小和/或材料特性，且連接晶粒互連結構217的第二部分可包括提供將此第二部分配合到第二功能晶粒212的相應第一晶粒互連結構213的間隔、佈局、形狀、大小和/或材料特性。
連接晶粒互連結構217可（例如）包括金屬（例如，銅、鋁等）支柱或焊盤。連接晶粒互連結構217也可（例如）包括傳導凸塊（例如，C4凸塊等）或球、電線等。
連接晶粒互連結構217可以多種方式中的任何者形成。舉例來說，連接晶粒互連結構217可電鍍於連接晶粒216a的晶粒襯墊上。並且，舉例來說，連接晶粒互連結構217可被印刷和回焊、打線接合等。
連接晶粒互連結構217可（例如）被封蓋。舉例來說，連接晶粒互連結構217可被焊料封蓋。並且，舉例來說，連接晶粒互連結構217可蓋有金屬層（例如，形成取代型固體溶液或具有銅的金屬間化合物的金屬層）。舉例來說，連接晶粒互連結構217可如在2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號中所解釋般形成和/或連接，所述專利申請案的全部內容在此被以引用的方式併入本文中。另外，舉例來說，連接晶粒互連結構217可如在2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中所解釋般形成和/或連接，所述專利申請案的全部內容在此被以引用的方式併入本文中。
連接晶粒互連結構217可（例如）包括多種維度特性中的任何者。舉例來說，在範例實施例中，連接晶粒互連結構217可包括30微米的間距（例如，中心到中心間隔）和17.5微米的直徑（或寬度、短軸或長軸寬度等）。並且，舉例來說，在範例實施例中，連接晶粒互連結構217可包括在20到40微米範圍中的間距和在10到25微米範圍中的直徑（或寬度、短軸或長軸等）。連接晶粒互連結構217可（例如）為15到20微米高。
在範例情境中，連接晶粒互連結構217可包括與第一功能晶粒211和第二功能晶粒212的相應第一晶粒互連結構213（例如，金屬焊盤、銅柱等）配合的銅柱。
連接晶粒216a（或其晶圓215A）可以多種方式中的任何者形成，其非限制性範例在本文中論述。舉例來說，參看圖2C，連接晶粒216a（或其晶圓215A）可（例如）包括支撐層290（例如，矽或其它半導體層等）。再分佈（RD）結構298可形成於支撐層290上。RD結構298可（例如）包括基底介電層291、第一介電層293、第一傳導跡線292、第二介電層296、第二傳導跡線295和連接晶粒互連結構217。
基底介電層291可（例如）在支撐層290上。基底介電層291可（例如）包括氧化物層、氮化物層等。基底介電層291可（例如）規範地形成和/或可為原生。基底介電層291可被稱作鈍化層。基底介電層291可為或包括（例如）使用低壓化學氣相沉積（LPCVD）製程形成的二氧化矽層。
連接晶粒216a（或其晶圓215A）也可（例如）包括第一傳導跡線292和第一介電層293。第一傳導跡線292可（例如）包括沉積的傳導金屬（例如，銅、鋁、鎢等）。第一傳導跡線292可（例如）通過濺鍍、電鍍、無電極電鍍等形成。第一傳導跡線292可（例如）按亞微米或亞兩微米間距（或中心到中心間隔）形成。第一介電層293可（例如）包括無機介電材料（例如，氧化矽、氮化矽等）。注意，在各種實施例中，第一介電層293可在第一傳導跡線292前形成，例如，形成有接著填充有第一傳導跡線292或其一部分的孔隙。在（例如）包括銅傳導跡線的範例實施例中，可利用雙重鑲嵌製程沉積跡線。
在替代組件中，第一介電層293可包括有機介電材料。舉例來說，第一介電層293可包括雙馬來醯亞胺三嗪（BT）、酚系樹脂、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並惡唑（PBO）、環氧樹脂和其等效物和其化合物，但本發明的方面並不限於此。有機介電材料可以多種方式中的任何者形成，例如，化學氣相沈積（CVD）。在此替代組件中，第一傳導跡線292可（例如）處於2到5微米間距（或中心到中心間隔）。
連接晶粒216a（或其晶圓215A）也可（例如）包括第二傳導跡線295和第二介電層296。第二傳導跡線295可（例如）包括沉積的傳導金屬（例如，銅等）。第二傳導跡線295可（例如）通過相應的傳導通孔294或孔隙（例如，在第一介電層293中）連接到相應的第一傳導跡線292。第二介電層296可（例如）包括無機介電材料（例如，氧化矽、氮化矽等）。在替代組件中，第二介電層296可包括有機介電材料。舉例來說，第二介電層296可包括雙馬來醯亞胺三嗪（BT）、酚系樹脂、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並惡唑（PBO）、環氧樹脂和其等效物和其化合物，但本發明的方面並不限於此。第二介電層296可（例如）使用CVD製程形成，但本發明的範圍不限於此。
雖然兩組介電層與傳導跡線說明於圖2C中，但應理解，連接晶粒216a（或其晶圓）的RD結構298可包括任何數目個此類層和跡線。舉例來說，RD結構298可包括僅一個介電層和/或一組傳導跡線、三組介電層和/或傳導跡線等。
連接晶粒互連結構217（例如，傳導凸塊、傳導球、傳導柱、傳導焊盤或襯墊等）可形成於RD結構298的表面上。此連接晶粒互連結構217的範例展示於圖2C中，其中展示連接晶粒互連結構217形成於RD結構298的前（或頂部）側上，且通過第二介電層296中的傳導通孔電連接到相應的第二傳導跡線295。此類連接晶粒互連結構217可（例如）用以將RD結構298耦合到各種電子元件（例如，主動半導體元件或晶粒、無源元件等），包含（例如）本文中論述的第一功能晶粒211和第二功能晶粒212。
連接晶粒互連結構217可（例如）包括多種傳導材料中的任一者（例如，銅、鎳、金等中的任一者或其組合）。連接晶粒互連結構217也可（例如）包括焊料。並且，舉例來說，連接晶粒互連結構217可包括焊料球或凸塊、多球焊料柱、細長焊料球、在金屬芯上具有焊料層的金屬（例如，銅）芯球、電鍍支柱結構（例如，銅柱等）、電線結構（例如，打線接合電線）等。
參看圖2B，連接晶粒216a的晶圓215A可變薄，例如，以產生薄連接晶粒216b的薄連接晶粒晶圓215B。舉例來說，薄連接晶粒晶圓215B可在仍然允許薄連接晶粒晶圓215B和/或其個別薄連接晶粒216b的安全處置但提供低剖面的程度上變薄（例如，通過研磨、化學和/或機械變薄等）。舉例來說，參看圖2C，在支撐層290包括矽的範例實施例中，薄連接晶粒216b可仍然包括矽支撐層290的至少一部分。舉例來說，薄連接晶粒216b的底側（或背面）可包括足夠的非傳導性支撐層290、基底介電層291等，以禁止在其餘支撐層290的底側處對在頂部側處的傳導層的傳導性通路。
舉例來說，在範例實施例中，薄連接晶粒晶圓215B（或其薄連接晶粒216b）可具有50微米或更小的厚度。在另一範例實施例中，薄連接晶粒晶圓215B（或其薄連接晶粒216b）可具有在從20到40微米的範圍中的厚度。如本文中將論述，薄連接晶粒216b的厚度可小於第一晶粒211和第二晶粒212的第二晶粒互連結構214的長度，例如，使得薄連接晶粒216b可擬合於載體與晶粒211和212之間。
一般來說，方塊115可包括製造和/或接收連接晶粒。因此，本發明的範圍不應受此製造和/或接收的任何特定方式的特性或此連接晶粒的任何特定特性限制。
範例方法100可在方塊120處包括將連接晶粒安裝到載體。方塊120的各種範例方面呈現於圖2D處。
如圖2D中所展示，連接晶粒（例如，薄連接晶粒216b）可附著到載體221。薄連接晶粒216b可（例如）接收為個別晶粒或可接收為薄連接晶粒晶圓215B且接著從薄連接晶粒晶圓215B單一化。
載體221可包括多種特性中的任何者。舉例來說，載體221可包括金屬載體（例如，板、盤等）。並且，舉例來說，載體221可包括玻璃載體、矽或其它半導體載體等。載體221可（例如）為面板形（例如，正方形、矩形等）、晶圓形等。
在範例實施例中，載體221可包括增強晶粒放置準確度的圖案。因此，方塊120可包括接收具有已形成於其上的此圖案的載體，和/或可包括形成所述圖案。圖案可包括多種特性中的任何者。舉例來說，圖案可臨時形成於載體上（例如，每當使用載體時形成，等等）或可永久地形成於載體上。圖案可（例如）包括傳導跡線和/或介電特徵的圖案（例如，晶粒輪廓、點或十字線或箭頭基準點等）。在方塊120處的連接晶粒安裝和/或在方塊125處的功能晶粒附著可利用圖案增強此晶粒的定位精確度（例如，利用構想系統增強型機器晶粒放置）。
在本文中將更詳細地論述的範例實施例（例如，關於圖5和圖6）中，載體221可包括其上已形成信號分佈結構（或再分佈結構）的載體。
可（例如）利用黏合劑222的層（或薄膜）將薄連接晶粒216b附著（或耦合）到載體221。黏合劑222可包括多種特性中的任何者。黏合劑222可（例如）包括熱釋放黏合劑。黏合劑222也可（例如）為化學和/或機械釋放黏合劑、光釋放黏合劑等。黏合劑222可以多種方式中的任何者塗覆。舉例來說，黏合劑222可塗覆為預先形成的薄片、被印刷、被旋塗、被噴塗、被蒸氣沉積、被滾塗等。
薄連接晶粒216b（例如，其中的多個）可在背面往下附著到載體221。舉例來說，如本文中所解釋，薄連接晶粒216b的背面（例如，圖2D中的底側）可經形成，使得無電信號被通過背面傳送。舉例來說，甚至在變薄後，薄連接晶粒216b仍可包括基底介電層291和/或支撐層290（例如，矽支撐層等）的一部分。在範例實施例中，不存在在薄連接晶粒216b的背面曝露的電導體。在圖2D中展示的背面往下配置中，連接晶粒互連結構217面向上定向（例如，背對載體221和/或遠離載體221延伸）。
應注意，雖然本文中的論述大致上針對單一薄連接晶粒216b，但如在各種圖中所展示，多個薄連接晶粒可附著到單一載體221。
一般來說，方塊120可包括將連接晶粒安裝到載體。因此，本發明的範圍不應受此附著的任何特定方式的特性或此連接晶粒和/或載體的任何特定特性限制。
範例方法100可在方塊125處包括將功能晶粒附著到連接晶粒和到載體。方塊125的各種範例方面呈現於圖2E處。
功能晶粒211和212可（例如）接收為個別晶粒。並且，舉例來說，功能晶粒211和212可在單一晶圓210A上接收，功能晶粒211和212可在多個相應晶圓210B和210C上接收等。在功能晶粒中的一個或兩個是以晶圓形式接收的情境中，可從晶圓單一化功能晶粒。注意，如果功能晶粒211和212在單一MPW 210A上接收，那麼第一和第二晶粒可從晶圓210A單一化作為附著對（例如，與矽連接）。
功能晶粒211和212可附著到薄連接晶粒216b和/或載體221。在圖2E中展示的範例225中，功能晶粒211和212附著到薄連接晶粒216b和到載體221。然而，到薄連接晶粒216b和到載體221的此類連接可相互不同。
舉例來說，第一功能晶粒211和第二功能晶粒212的第一晶粒互連結構213可機械和電連接到相應連接晶粒互連結構217。第一功能晶粒211的第一晶粒互連結構213可連接到連接晶粒互連結構217的左部分，且第二功能晶粒212的第一晶粒互連結構213可連接到連接晶粒互連結構217的右部分。
此類互連結構可按多種方式中的任何者連接。舉例來說，可通過焊接執行連接。在範例實施例中，第一晶粒互連結構213和/或連接晶粒互連結構217可包括可回焊以執行連接的焊料蓋。此類焊料蓋可（例如）通過大量回焊、熱壓縮結合（TCB）等而回焊。在另一範例實施例中，第一晶粒互連結構213可包括焊料（例如，焊料封蓋的銅柱等），且第二晶粒互連結構214可不包括焊料（例如，無焊料封蓋的銅柱等）。在另一範例實施例中，可通過直接金屬到金屬（例如，銅到銅等）結合來執行連接。此類連接的範例提供於2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號和2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中，所述專利申請案中的每一個的全部內容在此被以引用的方式併入本文中。
在第一功能晶粒211和第二功能晶粒212的第一晶粒互連結構213到薄連接晶粒216a的連接後，薄連接晶粒216a提供第一功能晶粒211的第一晶粒互連結構213與第二功能晶粒212的相應第一晶粒互連結構213之間的電連線性。如本文中所論述，可不提供第一晶粒互連結構213與薄連接晶粒216b的背面（例如，圖2E中的底側）之間的電連線性。
如本文中所論述，可在功能晶粒211和212與薄連接晶粒216b之間應用底部填充劑。在利用預先應用的底部填充劑（PUF）的情境中，在將第一晶粒互連結構213附著到連接晶粒互連結構217前，可將此PUF應用到薄連接晶粒216b和/或功能晶粒211和212。並且，舉例來說，可在此附著後形成毛細管底部填充。
第一功能晶粒211和/或第二功能晶粒212的第二晶粒互連結構214可（例如）機械連接到載體221。第一功能晶粒211的第二晶粒互連結構214可在薄連接晶粒216b的左側連接到載體221，且第二功能晶粒212的第二晶粒互連結構214可在薄連接晶粒216b的右側連接到載體221。
此類第二晶粒互連結構214可以多種方式中的任何者連接到載體221。舉例來說，可使用本文中如關於薄連接晶粒216b到載體221的附著論述的相同黏合層222將第二晶粒互連結構214機械耦合到載體221。如同薄連接晶粒216b，第二晶粒互連結構214可黏附到黏合層222的頂表面，但也可延伸到黏合層222。以此方式，可防止來自稍後步驟（如果被執行）的模具材料在薄連接晶粒216b和/或第二晶粒互連結構214的延伸到黏合層222的表面上急驟蒸發(flashing)。替代地，可以與薄連接晶粒216b不同的方式將第二晶粒互連結構214機械耦合到載體221。
如本文中所論述，第二晶粒互連結構214在此時點可未封蓋，但在各種實施例中可被封蓋。
在範例實施例中，在功能晶粒211和212的第二晶粒互連結構214耦合到載體221的同時，功能晶粒211和212的第一晶粒互連結構213可耦合到相應連接晶粒互連結構217。然而，注意，此同時性並非必要的。舉例來說，可在第二晶粒互連結構214黏合地附著到載體221後執行完成第一晶粒互連結構213到連接晶粒互連結構217的結合的回焊製程。
應注意，在第一功能晶粒211和第二功能晶粒212的附著之間可執行測試製程。在此情境中，如本文中所論述，在此測試前，可在第一功能晶粒211與薄連接晶粒216b之間可應用底部填充劑。在範例情境中，在已通過電測試後，可接著附著第二功能晶粒212（例如，具有或無底部填充劑）。
還應注意，雖然本文中的說明大體將第一功能晶粒211（和其互連結構）和第二功能晶粒212（和其互連結構）呈現為關於彼此對稱，但此對稱性並非必需。舉例來說，功能晶粒211和212可具有不同相應形狀和大小，可具有不同相應類型的和/或數目個互連結構等。
另外應注意，雖然本文中的論述大體聚焦於耦合到單一連接晶粒的兩個功能晶粒，但本發明的範圍不限於此。舉例來說，可將任何數目個功能晶粒（例如，三個晶粒、四個晶粒、一個晶粒等）耦合到單一連接晶粒。並且，舉例來說，可在單一封裝中利用任何數目個連接晶粒。
一般來說，方塊125可包括將功能晶粒附著到連接晶粒和到載體。因此，本發明的範圍不應受到此附著的任何特定方式的特性或此功能晶粒、連接晶粒和/或附著結構的任何特定特性限制。
範例方法100可在方塊130處包括囊封晶粒。方塊130的各種範例方面呈現於圖2F和圖2G處。
如本文中所論述，在功能晶粒211和212到薄連接晶粒216b的附著期間和/或後，可將底部填充劑223應用於功能晶粒211和212與薄連接晶粒216b之間。此底部填充劑223可包括在將功能晶粒211和212連接到薄連接晶粒216b前應用的預先應用的底部填充劑（PUF）。並且，舉例來說，此底部填充劑223可在附著後應用。舉例來說，可利用毛細管底部填充劑製程在功能晶粒211和212與薄連接晶粒216b之間形成毛細管底部填充劑223（例如，包圍功能晶粒211和212的第一晶粒互連結構213和薄連接晶粒216b的連接晶粒互連結構217）。如所展示，此底部填充劑223也可覆蓋在功能晶粒211與212之間的薄連接晶粒216b的前側（或頂部）表面，但不必如此。在所展示的範例中，底部填充劑223也可覆蓋薄連接晶粒216b的側，但不必如此。並且，在所展示的範例中，底部填充劑223不覆蓋功能晶粒211和212的第二晶粒互連結構214，但在各種實施例中，可實施此覆蓋。
如圖2G中所展示，形成覆蓋功能晶粒211和212、薄連接晶粒216b和載體221（或黏合層222）的各種部分的囊封物231。囊封物231可包括環氧模製化合物或多種材料中的任何者。舉例來說，囊封物231可包括聚合物、聚合物複合材料（例如，環氧樹脂與填料、環氧丙烯酸酯與填料或聚合物與恰當填料）等。
囊封物231可以多種方式中的任何者形成。舉例來說，囊封130可包括轉移模製囊封物231。並且，舉例來說，囊封130可包括壓縮模製囊封物231。在底部填充劑223已形成於至少功能晶粒211和212與薄連接晶粒216b之間的範例實施例中，可利用壓縮模製或轉移模製。
如圖2G中說明的範例230中所展示，囊封物231在功能晶粒211和212與載體221（或黏合層222）之間形成經模製底部填充劑（MUF），例如，包圍功能晶粒211和212的第二晶粒互連結構214。另外，舉例來說，替代底部填充劑223，囊封物231可在功能晶粒211和212與薄連接晶粒216b之間形成經模製底部填充劑。囊封物231也可（例如）覆蓋薄連接晶粒216b的側和/或頂表面。囊封物231也可（例如）覆蓋功能晶粒211和212的側、底和頂表面。注意，雖然展示囊封物231覆蓋功能晶粒211和212的頂部（或背部）側，但功能晶粒211和/或212的頂部側可從囊封物231曝露。舉例來說，在範例實施例中，囊封物231的頂表面可與功能晶粒211和212中的一個或兩個的頂表面共平面。
注意，在範例實施例中，底部填充劑223可包圍第一晶粒互連結構213和連接晶粒互連結構217，且囊封物231可包圍第二晶粒互連結構214和底部填充劑223。舉例來說，囊封物231可不具有物理性質（例如，填料直徑等）以有效地在功能晶粒211和212與薄連接晶粒216b之間底部填充，和/或用以形成囊封物231的製程可不具有有效地執行此底部填充的能力。
並且注意，囊封物231（例如，其任何表面）可被平坦化或變薄到所要的厚度。舉例來說，囊封物231可經變薄以曝露功能晶粒211和212的頂部側，囊封物231可經變薄到仍然覆蓋功能晶粒211和212的頂部側的厚度，囊封物231可經變薄到剛好足夠建立平坦表面，囊封物231和功能晶粒211和212可經平坦化或變薄以達成所要的晶粒厚度等。
一般來說，方塊130可包括囊封晶粒。因此，本發明的範圍不應受到執行此囊封和/或底部填充的任何特定方式的特性或此囊封材料和/或底部填充劑的任何特定特性限制。
範例方法100可在方塊135處包括去除載體。方塊135的各種範例方面呈現於圖2H處，例如，與圖2G相比較。
可以多種方式中的任何者去除載體221，例如，取決於功能晶粒211和212的薄連接晶粒216b和/或第二晶粒互連結構214附著到載體221的方式。舉例來說，在利用熱釋放黏合劑222執行此附著的範例實施例中，可將組件230曝露於適合使此熱釋放黏合劑222失去其黏合性質（至少足以去除載體221）的溫度。並且，舉例來說，可通過剝落、滑動、切割、研磨、平刨、雷射作用等來去除載體221。
在去除載體221後，黏合層222的殘餘物可從載體221清潔（例如，用於載體的重新使用）和/或從組件235清潔。此清潔可（例如）機械地執行（例如，通過擦洗、研磨等）和/或化學地執行（例如，利用溶劑等）。注意，在組件235將要經受底側研磨（或變薄或平坦化）的情境中，組件235的此清潔可並非必要的。
在載體被圖案化（例如，如本文中關於方塊120等所論述）的範例實施例中，例如，其中圖案臨時形成於載體上（或附著到載體），方塊135可包括從圖案去除載體，且接著在單獨步驟中從組件的其餘部分去除圖案。然而，注意，可在一個步驟中執行全部載體（例如，包含圖案等）。
一般來說，方塊135可包括去除載體。因此，本發明的範圍不應受到執行此去除的任何特定方式的特性或此載體和/或黏合劑或其它附著機構的任何特定特性限制。
範例方法100可在方塊140處包括研磨囊封物、晶粒互連結構和/或連接晶粒。方塊140的各種範例方面呈現於圖2I處。
雖然研磨大體呈現為範例，但方塊140可（例如）包括以多種方式中的任何者（例如，以機械方式、以機械方式/以化學方式（CMP）等）執行變薄（或平坦化）。
方塊140可（例如）包括執行此研磨以可靠地曝露功能晶粒211和212的第二晶粒互連結構214的端部。並且，舉例來說，方塊140可包括研磨第二晶粒互連結構214以平坦化其端面(end surface)以用於隨後處理步驟。
方塊140也可包括執行薄連接晶粒216b的額外研磨。舉例來說，在方塊115、120和125中，可已使薄連接晶粒216b的厚度足夠大以確保薄連接晶粒216b的安全處置和功能晶粒211和212結合到其。既然薄連接晶粒216b另外受到囊封物231保護，那麼可去除來自薄連接晶粒216b（例如，支撐層290的第二部分、其其餘部分等）的額外背面材料。在範例實施例中，可使支撐層290中的至少一些（例如，矽）用於薄連接晶粒216b的結構支撐。舉例來說，可保留下從10到20微米的支撐層290。
在提出的範例中，方塊140導致第二晶粒互連結構214的端面、薄連接晶粒216b的背面與囊封物231的經研磨表面共平面。
在載體被圖案化（例如，如本文中關於方塊120等所論述）的範例實施例中，例如，其中圖案臨時形成於載體上（或附著到載體），方塊135可包括從圖案去除載體，且可留下圖案。在此範例情境中，方塊140可包括在研磨（或其它變薄）操作期間去除圖案。
一般來說，方塊140可包括研磨（或變薄或平坦化）囊封物、晶粒互連結構和/或連接晶粒。因此，本發明的範圍不應受到執行此研磨（或變薄或平坦化）的任何特定方式的特性限制，也不應受到被研磨（或被變薄或被平坦化）組件的任何特定特性限制。
範例方法100可在方塊145處包括形成再分佈結構。方塊145的各種範例方面呈現於圖2J處。
方塊145可包括以多種方式中的任何者形成再分佈結構246，其非限制性範例在本文中提出。在範例實施例中，一或多個介電層和一或多個傳導層可經形成以側向和/或垂直分佈到功能晶粒211和212的第二晶粒互連結構214的電連接。
圖2J展示再分佈結構246包括三個介電層247和三個傳導層248的範例。此層數目僅為範例，且本發明的範圍不限於此。範例再分佈結構246形成於囊封物、第二晶粒互連結構214的端部和薄連接晶粒216b的背面上。
介電層247可由多種材料中的任何者（例如，Si3N4、SiO2、SiON、PI、BCB、PBO、WPR、環氧樹脂或其它絕緣材料）形成。可利用多種製程中的任何者（例如，PVD、CVD、印刷、旋塗、噴塗、燒結、熱氧化等）形成介電層247。介電層247可（例如）經圖案化以曝露各種表面（例如，曝露功能晶粒211和212的第二晶粒互連結構214的端部，曝露傳導層248的下部跡線或襯墊等）。
傳導層248可形成於多種材料中的任何者（例如，銅、銀、金、鋁、鎳、其組合、其合金等）上。可利用多種製程中的任何者（例如，電解電鍍、無電極電鍍、CVD、PVD等）形成傳導層248。
再分佈結構246可（例如）包括在其外表面處曝露（例如，在組件245的頂表面處曝露）的導體。此類曝露的導體可（例如）用於封裝互連結構的附著。在此實施例中，曝露的導體可包括形成於其上的球襯墊和凸塊下金屬（UBM）以增強封裝互連結構的附著。此凸塊下金屬可（例如）包括Ti、Cr、Al、TiW、TiN或其它傳導材料。
範例再分佈結構和/或其形成提供於2015年8月11日申請且題為“半導體封裝以及其製造方法（SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF）”的美國專利申請案第14/823,689號和題為“半導體裝置以及其製造方法（SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF）”的美國專利第8,362,612號，所述專利中的每一個的內容在此被以引用的方式全部併入本文中。
再分佈結構246可（例如）執行至少一些電連接的扇出(fan-out)再分佈，例如，將到功能晶粒211和212的第二晶粒互連結構214的至少一部分的電連接側向移動到在功能晶粒211和212的佔據面積外的位置。並且，舉例來說，再分佈結構246可執行至少一些電連接的扇入(fan-in)再分佈，例如，將到功能晶粒211和212的第二晶粒互連結構214的至少一部分的電連接側向移動到在薄連接晶粒216b的佔據面積內部的位置和/或到功能晶粒211和212的佔據面積內部。
一般來說，方塊145可包括形成再分佈結構。因此，本發明的範圍不應受製造此再分佈結構的任何特定方式的特性或再分佈結構的任何特定特性限制。
範例方法100可在方塊150處包括在再分佈結構上形成互連結構。方塊150的各種範例方面呈現於圖2K處。方塊150可包括以多種方式中的任何者形成互連結構，其非限制性範例在本文中提出。
範例互連結構252（例如，封裝互連結構等）可包括多種互連結構中的任何者的特性。舉例來說，封裝互連結構252可包括傳導性球（例如，焊料球等）、傳導凸塊、傳導柱、電線等。
互連結構252可以多種方式中的任何者形成。舉例來說，互連結構252可黏貼和/或印刷於再分佈結構246上（例如，到其相應襯墊251）且接著回焊。並且，舉例來說，互連結構252（例如，傳導性球、電線等）可在附著前預先形成，且接著附著到互連結構246（例如，到其相應襯墊251），例如，被回焊、被電鍍、被環氧化、打線接合等。
注意，如本文中所解釋，再分佈結構246的襯墊251可與凸塊下金屬（UBM）或任何金屬化一起形成以輔助互連結構252的形成。
一般來說，方塊150可包括在再分佈結構上形成互連結構。因此，本發明的範圍不應受形成此互連結構的任何特定方式的特性或互連結構的任何特定特性限制。
範例方法100可在方塊155處包括單一化封裝。方塊155的各種範例方面呈現於圖2L處。
如由本文中提出的範例展示，可同時（或並行地）在單一載體上、在單一連續囊封物中等產生多個相似電子裝置（例如，裝置封裝）。在多個電子裝置（例如，裝置封裝）形成於單一總體結構中的此範例中，可接著從此結構單一化（或切除）個別裝置。舉例來說，如圖2L中所展示，個別電子裝置（或封裝）可在切割線256（或單一化線）處切割以分出個別裝置。此單一化可以多種方式執行（例如，用鋸片鋸切、雷射切割等）。
從範例方法100產生的電子裝置280（例如，半導體封裝）的範例展示於圖2M處。
範例方法100可在方塊190處包括執行繼續的處理。此繼續的處理可包括多種特性中的任何者。舉例來說，方塊190可包括將範例方法100的執行流程返回到其任一方塊。並且，舉例來說，方塊190可包括將範例方法100的執行流程引導到本文中論述（例如，關於圖3的範例方法300等）的任一其它方法方塊（或步驟）。
圖1和圖2中說明和本文中論述的範例方法大體是關於在半導體封裝的製造期間利用載體。載體的利用為範例且未必需要。現將提出根據本發明的各種方面的製造半導體封裝的方法的範例，其中不利用圖1和圖2的載體。
圖3展示製造電子裝置（例如，半導體封裝等）的範例方法300的流程圖。範例方法300可（例如）與本文中提出的其它方法中的任一者或全部（例如，與圖1的範例方法100、與圖5的範例方法500、與圖7的範例方法700、與圖9的範例方法900等）共用任何或所有特性。圖4A到圖4J展示說明根據本發明的各種方面的範例電子裝置（例如，半導體封裝等）和製造範例電子裝置的範例方法的橫截面圖。圖4A到圖4J可（例如）說明在圖3的方法300的各種步驟（或方塊）處的範例電子裝置。現將一起論述圖3和圖4A到圖4J。應注意，在不脫離本發明的範圍的情況下，方法300的範例方塊的次序可變化。
雖然為了說明清晰性的緣由作為單獨的範例提出，但圖3的範例方法300與圖1的範例方法100和/或其裝置結構可共用任何或所有特性。
範例方法300可在方塊305處開始執行。方法300可回應於多種原因或條件中的任何者而開始執行，本文中提供其非限制性範例。舉例來說，方法300可響應於從一或多個上游和/或下游製造站接收的一或多個信號、響應於來自中央製造線控制器的信號等開始自動地執行。並且，舉例來說，方法300可回應於操作者開始命令而開始執行。另外，舉例來說，方法300可回應於從本文中論述的任何其它方法方塊（或步驟）接收執行流程而開始執行。
範例方法300可在方塊310處包括接收和/或製造多個功能晶粒。方塊310的各種範例方面呈現於圖4A處。方塊310可（例如）與圖1中展示且本文中論述的範例方法100的方塊110共用任何或所有特性。
方塊310可包括以多種方式中的任何者接收和/或製造多個功能晶粒，本文中提供其非限制性範例。方塊310可（例如）包括在同一設施或地理位置從上游製造製程接收多個功能晶粒。方塊310也可（例如）包括從供應商（例如，從鑄造廠）接收功能晶粒。
接收和/或製造的功能晶粒可包括多種特性中的任何者。舉例來說，接收的晶粒可包括在同一晶圓（例如，多項目晶圓（MPW））上的多個不同晶粒。舉例來說，如圖4A處所展示，範例晶圓410包括多個不同類型的功能晶粒，例如，在標號411處的晶粒1和在標號412處的晶粒2。舉例來說，第一晶粒411可包括處理器，且第二晶粒412可包括記憶體晶圓。並且，舉例來說，第一晶粒411可包括處理器，且第二晶粒412可包括輔助處理器。另外，舉例來說，第一晶粒411和第二晶粒412可都包括記憶體晶圓。一般來說，第一晶粒411和/或第二晶粒412可包括主動半導體電路。
功能晶粒411和412可包括晶粒互連結構。舉例來說，如圖4A中所展示的第一功能晶粒411包括一或多個晶粒互連結構413的第一集合，和一或多個晶粒互連結構414的第二集合。類似地，第二功能晶粒412可包括此類結構。晶粒互連結構413和414可包括多種晶粒互連結構特性中的任何者，本文中提供其非限制性範例。舉例來說，互連結構413和414和/或其形成可與圖2A和其它圖中展示且本文中論述的晶粒互連結構213和214共用任何或所有特性。
一般來說，方塊310可包括接收和/或製造多個功能晶粒。因此，本發明的範圍不應受執行此接收和/或製造的任何特定方式的特性限制，也不受此功能晶粒的任何特定特性限制。
範例方法300可在方塊315包括製造和/或接收連接晶粒。方塊315的各種範例方面呈現於圖4B處。方塊315可（例如）與圖1中展示且本文中論述的範例方法100的方塊115共用任何或所有特性。
連接晶粒416a可（例如）包括連接晶粒互連結構417。連接晶粒互連結構417可包括多種特性中的任何者。舉例來說，連接晶粒互連結構417和/或其形成可與圖2B和其它圖中展示且本文中論述的連接晶粒互連結構217共用任何或所有特性。
連接晶粒416a（或其晶圓415）可以多種方式中的任何者形成，本文中提供其非限制性範例，例如，關於圖2B和圖2C和其它圖的連接晶粒216a（或其晶圓215A）和連接晶粒216A。
雖然連接晶粒416a的晶圓415可變薄（如關於連接晶粒晶圓215A和215B和/或關於圖2B的連接晶粒216a和216b所論述），但此變薄並非必要的。舉例來說，為了晶粒處置目的，在全厚度處加工連接晶粒416a，至少直到囊封之後可為有益的。
一般來說，方塊315可包括製造和/或接收連接晶粒。因此，本發明的範圍不應受此製造和/或接收的任何特定方式的特性或此連接晶粒的任何特定特性限制。
範例方法300可在方塊320處包括將連接晶粒安裝至所述功能晶粒。方塊320的各種範例方面呈現於圖4C處。方塊320可（例如）與圖1中展示且本文中論述的範例方法100的方塊125共用任何或所有特性（例如，與連接晶粒和功能晶粒的附著等有關的所有特性）。
舉例來說，第一功能晶粒411和第二功能晶粒412的第一晶粒互連結構413可機械和電連接到連接晶粒416a的相應連接晶粒互連結構417。第一功能晶粒411的第一晶粒互連結構413可連接到連接晶粒互連結構417的左部分，且第二功能晶粒412的第一晶粒互連結構413可連接到連接晶粒互連結構417的右部分。
此類互連結構可以多種方式中的任何者連接，本文中提供其非限制性範例，例如，關於如關於圖1和圖2（例如，圖2E）論述的第一晶粒互連結構213和連接晶粒互連結構217。
在將第一功能晶粒411和第二功能晶粒412的第一晶粒互連結構413連接到連接晶粒416a後，連接晶粒416a提供第一功能晶粒411的第一晶粒互連結構413與第二功能晶粒412的相應第一晶粒互連結構413之間的電連線性。如本文中所論述，可不提供第一晶粒互連結構413與連接晶粒416a的背面（例如，圖4C中的頂部側）之間的電連線性。
如本文中所論述，可在功能晶粒411和412與連接晶粒416a之間應用底部填充劑。在利用預先應用的底部填充劑（PUF）的情境中，在將連接晶粒互連結構417附著到第一晶粒互連結構413前，可將此PUF應用到連接晶粒416a和/或功能晶粒411和412。並且，舉例來說，可在此附著後形成毛細管底部填充。
在此時點，功能晶粒411和412的第二晶粒互連結構414可仍然不連接到除功能晶粒411和412外的任何物。第二互連結構可未封蓋，但在各種實施例中可被封蓋。
一般來說，方塊320可包括將連接晶粒附著到功能晶粒。因此，本發明的範圍不應受到執行此附著的任何特定方式的特性或此功能晶粒和/或連接晶粒互連結構的任何特定特性限制。
範例方法300可在方塊330處包括囊封。方塊330的各種範例方面呈現於圖4D和圖4E處。方塊330可（例如）與圖1中展示的範例方法100的方塊130共用任何或所有特性。
如本文中所論述，在連接晶粒416a到功能晶粒411和412的附著期間和/或之後，可在連接晶粒416a與功能晶粒411和412之間應用底部填充劑423。此底部填充劑423可包括在將連接晶粒416a連接到功能晶粒411和412前應用的預先應用的底部填充劑（PUF）。並且，舉例來說，此底部填充劑423可在附著之後應用。舉例來說，可利用毛細管底部填充製程在連接晶粒416a與功能晶粒411和412之間形成毛細管底部填充劑423（例如，包圍功能晶粒411和412的第一晶粒互連結構413和連接晶粒416a的連接晶粒互連結構417）。如所展示，此底部填充劑423也可覆蓋功能晶粒411與412之間的連接晶粒416a的前側（或底部）表面，但不需要如此。在所展示的範例中，底部填充劑423也可覆蓋連接晶粒416a的側部的至少下部部分，但不需要如此。並且，在所展示的範例中，底部填充劑423不覆蓋功能晶粒411和412的第二晶粒互連結構414，但在各種實施例中，可實施此覆蓋，和/或第二互連結構414中的中的至少一個的至少一部分可由底部填充劑423覆蓋。
如圖4E中所展示，形成覆蓋功能晶粒411和412的各種部分、連接晶粒416a和功能晶粒晶圓410的在功能晶粒411與412之間的部分的囊封物431。囊封物431可包括環氧模製化合物或多種材料中的任何者。舉例來說，囊封物431可包括聚合物、聚合物複合材料（例如，環氧樹脂與填料、環氧丙烯酸酯與填料或聚合物與恰當填料）等。
囊封物431可以多種方式中的任何者形成。舉例來說，囊封330可包括轉移模製囊封物431。並且，舉例來說，囊封330可包括壓縮模製囊封物431。在底部填充劑423已形成於至少功能晶粒411和412與連接晶粒416a之間的範例實施例中，可利用壓縮模製或轉移模製。
如圖4E中說明的範例430中所展示，囊封物431在功能晶粒411和412上方形成經模製底部填充劑（MUF），或更明確地說，當在稍後方塊處添加再分佈結構時，形成將充當經模製底部填充劑之物。囊封物431（例如）包圍功能晶粒411和412的第二晶粒互連結構414。另外，舉例來說，替代底部填充劑423，囊封物431可在功能晶粒411和412與連接晶粒416a之間形成經模製底部填充劑。囊封物431也可（例如）覆蓋薄連接晶粒416a的側和頂表面。囊封物431也可（例如）覆蓋功能晶粒411和412的頂部（或活性）表面（例如，在圖4E中展示的定向上）。注意，雖然展示囊封物431覆蓋連接晶粒416a的頂部（或背部）側，但可從囊封物431曝露連接晶粒416a的頂部側。舉例來說，在範例實施例中，囊封物431的頂表面可與連接晶粒416a的頂表面共平面。
注意，在範例實施例中，底部填充劑423可包圍第一晶粒互連結構413和連接晶粒互連結構417，且囊封物431可包圍第二晶粒互連結構414和底部填充劑423。舉例來說，囊封物431可不具有物理性質（例如，填料直徑等）以有效地在功能晶粒411和412與連接晶粒416a之間底部填充，和/或用以形成囊封物431的製程可不具有有效地執行此底部填充的能力。
一般來說，方塊430可包括囊封。因此，本發明的範圍不應受到執行此囊封和/或底部填充的任何特定方式的特性或此囊封物和/或底部填充劑的任何特定特性限制。
範例方法100可在方塊340處包括研磨囊封物、晶粒互連結構和/或連接晶粒。方塊340的各種範例方面呈現於圖4F處。方塊340可（例如）與圖1中展示且本文中論述的範例方法100的方塊140共用任何或所有特性。
雖然研磨大體呈現為範例，但方塊340可（例如）包括以多種方式中的任何者（例如，以機械方式、以機械方式/以化學方式（CMP）等）執行變薄（或平坦化）。
方塊340可（例如）包括執行此研磨以可靠地曝露功能晶粒411和412的第二晶粒互連結構414的端部。並且，舉例來說，方塊340可包括研磨第二晶粒互連結構414以平坦化其端面以用於隨後處理步驟。
方塊340也可包括研磨（或變薄）囊封物431，例如，將囊封物431的原始頂表面431a研磨到經研磨頂表面431b。方塊340也可包括研磨（或變薄）連接晶粒416a，例如，導致薄連接晶粒416b。舉例來說，在方塊315和320中，即使在某一程度上變薄，仍可已使連接晶粒416a的厚度足夠大以確保連接晶粒416a的安全處置和連接晶粒416a結合到功能晶粒411和412。既然連接晶粒416a另外由囊封物431保護，那麼可去除來自連接晶粒416a（例如，支撐層290的一部分、支撐層290的第二部分、其其餘部分等）的背面材料。在範例實施例中，可使支撐層290中的至少一些（例如，矽）用於薄連接晶粒416b的結構支撐。舉例來說，可保留下從10到20微米的支撐層290。
在提出的範例中，方塊340導致第二晶粒互連結構414的端面、薄連接晶粒416b的背面與囊封物431b的經研磨表面共平面。
一般來說，方塊340可包括研磨（或變薄或平坦化）囊封物、晶粒互連結構和/或連接晶粒。因此，本發明的範圍不應受到執行此研磨（或變薄或平坦化）的任何特定方式的特性限制，也不應受到被研磨（或被變薄或被平坦化）組件的任何特定特性限制。
範例方法100可在方塊345處包括形成再分佈結構。方塊345的各種範例方面呈現於圖4G處。方塊345可（例如）與圖1中展示且本文中論述的範例方法100的方塊145共用任何或所有特性。舉例來說，再分佈結構446（例如，介電層447和/或傳導層448等）和/或其形成可與再分佈結構246（例如，介電層247和/或傳導層248等）和/或其形成共用任何或所有特性。
範例方法300可在方塊350處包括在再分佈結構上形成互連結構。方塊350的各種範例方面呈現於圖4H處。方塊350可（例如）與圖1中展示且本文中論述的範例方法100的方塊150共用任何或所有特性。舉例來說，襯墊451和互連結構452和/或其形成可與襯墊251和互連結構252和/或其形成共用任何或所有特性。
範例方法300可在方塊355處包括單一化封裝。方塊355的各種範例方面呈現於圖4I處。方塊355可（例如）與圖1中展示且本文中論述的範例方法100的方塊155共用任何或所有特性。舉例來說，切割線456（或單一化線）和/或沿著此切割線456的單一化可與切割線256（或單一化線）和/或沿著此切割線256的單一化共用任何或所有特性。
從範例方法300產生的電子裝置480（例如，半導體封裝）的範例展示於圖4J處。電子裝置480可（例如）與圖2M的範例電子裝置280共用任何或所有特性。
範例方法300可在方塊390處包括執行繼續的處理。此繼續的處理可包括多種特性中的任何者。舉例來說，方塊390可包括將範例方法300的執行流程返回到其任一方塊。並且，舉例來說，方塊390可包括將範例方法300的執行流程引導到本文中論述（例如，關於圖1的範例方法100等）的任一其它方法方塊（或步驟）。
如本文中所論述（例如，在圖1和圖2等的論述中），在形成根據本發明的各種方面的電子裝置時使用的載體可具有在將連接晶粒和/或功能晶粒附著到此載體前形成於其上的信號分佈結構（例如，再分佈結構、再分佈層等）。現將提供利用此載體的方法的非限制性範例。
圖5展示根據本發明的各種方面的製造電子裝置（例如，半導體封裝等）的範例方法的流程圖。範例方法500可（例如）與本文中論述的任何其它範例方法（例如，圖1的範例方法100、圖3的範例方法300、圖7的範例方法700、圖9的範例方法900等）共用任何或所有特性。圖6A到圖6G展示說明根據本發明的各種方面的範例電子裝置（例如，半導體封裝等）和製造範例電子裝置的範例方法的橫截面圖。圖6A到圖6G可（例如）說明在圖5的方法500的各種方塊（或步驟）處的範例電子裝置。現將一起論述圖5和圖6A到圖6G。應注意，在不脫離本發明的範圍的情況下，方法500的範例方塊的次序可變化。
範例方法500在方塊505處開始執行。方塊505可（例如）與圖1中展示的範例方法100的方塊105、與圖1中的展示的範例方法300的方塊305等共用任何或所有特性。
範例方法500可在方塊510處包括接收和/或製造多個功能晶粒。方塊510可（例如）與圖1中展示的範例方法100的方塊110、與圖3中展示的範例方法300的方塊310等共用任何或所有特性。
範例方法500可在方塊515處包括接收和/或製造一或多個連接晶粒。方塊515可（例如）與圖1中展示的範例方法100的方塊115、與圖3中的展示的範例方法300的方塊315、與圖5中的展示的範例方法500的方塊515等共用任何或所有特性。
舉例來說，參看圖6A-1和圖6A-2，範例晶圓615A可與圖2B中展示和本文中論述的範例晶圓215A和/或215B共用任何或所有特性。並且，範例連接晶粒616a可與圖2B和圖2C中展示且本文中論述的範例連接晶粒216a和/或216b共用任何或所有特性。舉例來說，連接晶粒互連結構617可與圖2B和圖2C中展示的連接晶粒互連結構217、與圖4B中展示的連接晶粒互連結構417等共用任何或所有特性。並且，舉例來說，再分佈（RD）結構698（698a或698b）、支撐層690、基底介電層691、第一傳導跡線692、第一介電層693、傳導通孔694、第二傳導跡線695和第二介電層696中的任一者或全部可分別與圖2C中展示且本文中論述的再分佈（RD）結構298、支撐層290、基底介電層291、第一傳導跡線292、第一介電層293、傳導通孔294、第二傳導跡線295和第二介電層296共用任何或所有特性。
在範例實施例中，範例連接晶粒616a可被接收和/或製造為處於其最終厚度，例如，使得連接晶粒616a不需要在稍後製程步驟處變薄。
連接晶粒（或其晶圓）可具有在僅一側上的互連結構（例如，如圖6A-1和圖6A-2的範例連接晶粒616a中所展示），或可具有在兩側上的互連結構。此連接晶粒616b（在本文中也可被稱作雙側連接晶粒）和其晶圓615B的範例實施例展示於圖6A-3和圖6A-4處。範例晶圓615B可（例如）與圖2B和圖6A-1中展示且本文中論述的範例晶圓215A、215B和/或615A共用任何或所有特性。並且，舉例來說，範例連接晶粒616b可與圖2B、圖2C、圖6A-1和圖6A-2中展示且本文中論述的範例連接晶粒216a、216b和/或615a共用任何或所有特性。舉例來說，連接晶粒互連結構617可與圖2B中展示且本文中論述的連接晶粒互連結構217共用任何或所有特性。並且，舉例來說，再分佈（RD）結構698（698a或698b）、支撐層690、基底介電層691、第一傳導跡線692、第一介電層693、傳導通孔694、第二傳導跡線695和第二介電層696中的任一者或全部可分別與圖2C中展示且本文中論述的再分佈（RD）結構298、支撐層290、基底介電層291、第一傳導跡線292、第一介電層293、傳導通孔294、第二傳導跡線295和第二介電層296共用任何或所有特性。範例連接晶粒616b還包含在連接晶粒616b的與連接晶粒互連結構617相對的側上接收和/或製造的第二組連接晶粒互連結構699。此第二連接晶粒互連結構699可與連接晶粒互連結構617共用任何或所有特性。在範例實施例中，當RD結構698b在支撐結構（例如，與支撐結構690相似）上逐步形成時，可首先形成第二連接晶粒互連結構699，接著將支撐結構去除或變薄或平坦化（例如，通過研磨、剝落、剝離、蝕刻等）。
注意，第二連接晶粒互連結構699中的一或多者或全部可與連接晶粒616b的其它電路隔離，連接晶粒616b在本文中也可被稱作虛設結構（例如，虛設支柱等）、錨定結構（例如，錨定支柱等）等。舉例來說，第二連接晶粒互連結構699中的任一者或全部可被形成以僅用於在稍後步驟將連接晶粒616b錨定到載體或RD結構或金屬圖案。還注意到，第二連接晶粒互連結構699中的一或多者或全部可電連接到電跡線，電跡線可（例如）連接到附著到連接晶粒616b的晶粒的電子裝置電路。此類結構可（例如）被稱作有效結構（例如，有效支柱等）等。
範例方法500可在方塊518處包括接收和/或製造在其上具有信號再分佈（RD）結構（或分佈結構）的載體。方塊518的各種範例方面呈現於圖6B-1和6B-2中。方塊518可（例如）與圖1的範例方法100的方塊145和與圖2J中展示的範例RD結構246共用任何或所有特性（例如，RD結構和/或RD結構形成特性等）。
範例載體621a和621b可（例如）與本文中論述的任何載體（例如，圖2D到圖2G的範例載體221等）共用任何或所有特性。再分佈（RD）結構646a和646b（或其形成）可與圖2J且本文中論述的RD結構246共用任何或所有特性。舉例來說，介電層647a和647b（或其形成）可與圖2J中展示且本文中論述的介電層247共用任何或所有特性。並且，舉例來說，傳導層648a和648b（或其形成）可與圖2J中展示且本文中論述的傳導層248共用任何或所有特性。
傳導層648a的頂部傳導層和介電層647a的頂部介電層可（例如）經形成以匹配附著到其的一或多個連接晶粒。舉例來說，連接晶粒的後側（例如，介電側）可全部附著到此頂部介電層。此附著的範例展示於圖6C-1中。類似地，傳導層648b的頂部傳導層和介電層647b的頂部介電層可（例如）經形成以匹配附著到其的一或多個連接晶粒。舉例來說，可使傳導層648b的頂部傳導層的襯墊匹配連接晶粒的相應第二互連結構（例如，與圖6A-3和圖6A-4等的第二連接晶粒互連結構699相似）。此附著的範例展示於圖6C-2中。
一般來說，方塊518可包括接收和/或製造在其上具有單一再分佈（RD）結構（或分佈結構）的載體。因此，本發明的範圍不應受製造此載體的任何特定方式的特性或此載體的任何特定特性限制。
範例方法500可在方塊520處包括將連接晶粒安裝到載體（或，例如，形成於其上的RD結構）。方塊520可（例如）與圖1中展示（其範例提供於圖2D處）且本文中論述的範例方法100的方塊120共用任何或所有特性。方塊520的各種範例方面呈現於圖6C-1和圖6C-2處。
如圖6C-1中所展示，連接晶粒616a可附著到載體621a上的RD結構646a。連接晶粒616a可（例如）接收為個別晶粒或可接收為連接晶粒晶圓615A且接著從連接晶粒晶圓615A單一化。
可（例如）利用連接晶粒616a與RD結構646（例如，其頂部介電層）之間的黏合層將連接晶粒616a附著（或耦合）到RD結構646a（例如，到其頂部介電層）。此黏合劑222的範例展示於圖2D和本文中論述的範例中。注意，黏合劑可（例如）經形成或定位以使RD結構646a的導體曝露供稍後電連接到功能晶粒。黏合劑可包括多種特性中的任何者。黏合劑可以多種方式中的任何者塗覆。舉例來說，黏合劑可塗覆為預先形成的薄片、被印刷、被旋塗、被噴塗、被蒸氣沉積、被滾塗等。
連接晶粒616a（例如，其中的多個）可附著到RD結構646a背面往下（例如，非活性側往下）。舉例來說，如本文中所解釋，連接晶粒616a的背面（例如，圖6A-1和圖6A-2中的底部側）可經形成使得無電信號被通過連接晶粒616a傳送到背面。舉例來說，甚至在變薄後，連接晶粒616a仍可包括基底介電層691和/或支撐層690（例如，矽支撐層等）的一部分。在範例實施例中，不存在在連接晶粒616a的背面曝露的電導體。在圖6C-1中展示的背面往下配置中，連接晶粒互連結構617面向上定向（例如，背對RD結構646a和/或遠離RD結構646a延伸）。
應注意，雖然本文中的論述大體聚焦於單一連接晶粒616a，但如在各種圖中所展示，多個連接晶粒可附著到單一RD結構646a。
如所展示和本文中關於圖5的方塊515且關於圖6A-3和圖6A-4的範例連接晶粒616b論述，連接晶粒可具有在兩側上的互連結構（例如，連接晶粒互連結構617和第二連接晶粒互連結構699）。在此實施例，連接晶粒616b也可電連接到RD結構646b。此連接的範例展示於圖6C-2中。
範例連接晶粒616b的第二連接晶粒互連結構699電連接到RD結構646b的傳導層648b的頂部傳導層的對應的互連結構（例如，襯墊、跡線、焊盤等）。可以多種方式中的任何者執行此連接，本文中提供其非限制性範例。舉例來說，可利用大量回焊、熱壓縮結合、傳導環氧樹脂、直接金屬到金屬結合等將第二連接晶粒互連結構699連接到RD結構646b的相應互連結構。
注意，底部填充劑可形成於連接晶粒616b與RD結構646b之間。此底部填充劑可與本文中論述的任何底部填充劑共用任何或所有特性。舉例來說，底部填充劑可包括毛細管底部填充劑、預先應用的底部填充劑等。在範例實施例中，在連接晶粒616b下的底部填充劑可與在功能晶粒（稍後待附著）下的底部填充劑不同。在另一範例實施例中，底部填充劑可包括與在功能晶粒下形成的底部填充劑相同的底部填充劑（例如，毛細管底部填充劑、預先應用的底部填充劑、經模製底部填充劑等）。
一般來說，方塊520可包括將連接晶粒安裝到RD結構。因此，本發明的範圍不應受此附著的任何特定方式的特性或此連接晶粒和/或RD結構的任何特定特性限制。
範例方法500可在方塊525處包括將功能晶粒安裝（或附著）到連接晶粒且到RD結構。方塊525可（例如）與圖1中展示且本文中論述的範例方法100的方塊125和與圖2E和圖2F中展示的範例方面共用任何或所有特性。方塊525的各種範例呈現於圖6D-1和圖6D-2處。
功能晶粒611（611a和/或611b）和612（612a和/或612b）可（例如）接收為個別晶粒。並且，舉例來說，功能晶粒611和612可接收於單一晶圓（例如，如在210A等處所展示）上，功能晶粒611和612可接收於多個相應晶圓（例如，如在210B和210C等處所展示）上等等。在按晶圓形式接收功能晶粒中的一個或兩個的情境中，可從晶圓單一化功能晶粒。注意，如果功能晶粒611和612接收於單一MPW（例如，如在210A等處所展示）上，那麼第一和第二晶粒可從晶圓單一化作為附著對(attached pair)（例如，與矽連接）。
功能晶粒611（611a和/或611b）和612（612a和/或612b）可附著到連接晶粒616（616a和/或616b）和/或附著到RD結構646（646a和/或646b）。在圖6D-1和圖6D-2處展示的範例625a和625b中，功能晶粒611和612附著到連接晶粒616且到RD結構646。然而，到連接晶粒616且到RD結構646的此類連接可相互不同。
舉例來說，第一功能晶粒611和第二功能晶粒612的第一晶粒互連結構可機械和電連接到相應連接晶粒互連結構617。第一功能晶粒611的第一晶粒互連結構可連接到連接晶粒互連結構617的左部分，且第二功能晶粒612的第一晶粒互連結構可連接到連接晶粒互連結構617的右部分。
此類互連結構可按多種方式中的任何者連接。舉例來說，可通過焊接執行連接。在範例實施例中，第一晶粒互連結構和/或連接晶粒互連結構617可包括可被回焊以執行連接的焊料蓋（或其它焊料結構）。此類焊料蓋可（例如）通過大量回焊、熱壓縮結合（TCB）等來回焊。在另一範例實施例中，連接可通過直接金屬到金屬（例如，銅到銅等）結合而非利用焊料來執行。此類連接的範例提供於2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號和2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中，所述專利申請案中的每一個的全部內容在此被以引用的方式併入本文中。
在將第一功能晶粒611和第二功能晶粒612的第一晶粒互連結構連接到連接晶粒616後，連接晶粒616提供第一功能晶粒611的第一晶粒互連結構與第二功能晶粒612的相應第一晶粒互連結構之間的電連線性。如本文中所論述，可不提供第一晶粒互連結構與連接晶粒616a的背面（例如，圖6D-1中的底部側）之間的電連線性。在其它範例實施例中，例如，如在圖6D-2中所展示，可提供第一晶粒互連結構中的任何一或多個和連接晶粒616b的背面（例如，圖6D-2中的底部側）之間的電連線性。舉例來說，連接晶粒616b（或其各種傳導性路徑）可提供功能晶粒611b與612b之間的電連線性和/或功能晶粒611b和612b中的一個或兩個與RD結構646b之間的電連線性。
如本文中所論述，可將底部填充劑應用於功能晶粒611和612與連接晶粒616之間。在利用預先應用的底部填充劑（PUF）的情境中，可在將第一晶粒互連結構附著到連接晶粒互連結構617前將此PUF應用到連接晶粒616和/或功能晶粒611和612。並且，舉例來說，可在此附著後形成毛細管底部填充劑。
第一功能晶粒611和/或第二功能晶粒612的第二晶粒互連結構可（例如）電和機械連接到RD結構646。第一功能晶粒611的第二晶粒互連結構可電和機械連接到RD結構646，在連接晶粒616的左邊，且第二功能晶粒612的第二晶粒互連結構可連接到RD結構646，在連接晶粒616的右邊。
此類第二晶粒互連結構可以多種方式中的任何者連接到RD結構646。舉例來說，可利用與用以將第一晶粒互連結構連接到連接晶粒616相同的連接製程將第二晶粒互連結構連接到RD結構646（例如，同時）。舉例來說，可利用大量回焊、熱壓縮結合（TCB）、直接金屬到金屬金屬間結合、傳導性黏合劑等將第二晶粒互連結構連接到RD結構646的相應襯墊。
替代地，可以與將第一晶粒互連結構耦合到連接晶粒616的方式不同的方式將第二晶粒互連結構機械和/或電耦合到RD結構646。
應注意，可在第一功能晶粒611與第二功能晶粒612的附著之間（和/或在連接晶粒616到RD結構646的附著之間）執行測試製程。在此情境中，如本文中所論述，可在此測試前將底部填充劑應用於第一功能晶粒611與連接晶粒616之間（和/或第一功能晶粒611與RD結構646之間）。在範例情境中，在已通過電測試後，可接著附著第二功能晶粒612（例如，具有或無底部填充劑）。
還應注意，雖然本文中的說明大體將第一功能晶粒611（和其互連結構）和第二功能晶粒612（和其互連結構）呈現為關於彼此對稱，但此對稱性並非必需。舉例來說，功能晶粒611和612可具有不同相應形狀和大小，可具有不同類型的和/或數目個互連結構等。
另外應注意，雖然本文中的論述大體聚焦於耦合到單一連接晶粒的兩個功能晶粒，但本發明的範圍不限於此。舉例來說，可將任何數目個功能晶粒（例如，三個晶粒、四個晶粒、一個晶粒等）耦合到單一連接晶粒。並且，舉例來說，可在單一封裝中利用任何數目個連接晶粒。
一般來說，方塊525可包括將功能晶粒安裝（或附著）到連接晶粒且到RD結構。因此，本發明的範圍不應受到此附著的任何特定方式的特性或此功能晶粒、連接晶粒和/或附著結構的任何特定特性限制。
範例方法500可在方塊530處包括囊封。方塊530的各種範例方面呈現於圖6E-1和6E-2處。方塊530可（例如）與圖1中展示的範例方法100的方塊130（其範例方面展示於圖2G處）共用任何或所有特性。
舉例來說，圖6E-1的範例實施例630a展示囊封材料631a。展示囊封材料631a覆蓋功能晶粒611a和612a的頂部、底部和側表面；連接晶粒616a的頂部和側表面；RD結構646a的頂表面；功能晶粒611a和612a與RD結構646a之間的互連結構；和功能晶粒611a和612a與連接晶粒616a之間的互連結構。注意，如本文中所解釋，與囊封材料631a不同的底部填充劑可形成於功能晶粒611a和612a與連接晶粒616a之間和/或功能晶粒611a和612a與RD結構646a之間。
囊封材料631（631a和/或631b）可被平坦化或變薄。舉例來說，可通過此平坦化從囊封材料631曝露功能晶粒611和612中的一或多者或全部。此平坦化或變薄也可包括使功能晶粒中的一或多個的背面變薄。從囊封材料631b曝露兩個功能晶粒611b和612b的範例展示於圖6E-2處。此晶粒曝露可（例如）通過變薄或平坦化製程（例如，研磨等）、通過薄膜輔助式模製或另一模製技術（其中功能晶粒611b和612b中的一或多個的背面在囊封材料631b的原始應用期間不由其覆蓋）等來實現。
如本文中所論述，與囊封材料631截然不同和/或不同的底部填充劑可形成於功能晶粒611和612與連接晶粒616之間和/或功能晶粒611和612與RD結構646之間。在範例實施例中，可在囊封期間在方塊530處執行此底部填充（例如，作為經模製底部填充劑）。
一般來說，方塊530可包括囊封。因此，本發明的範圍不應受到執行此囊封和/或底部填充的任何特定方式的特性或此囊封材料和/或底部填充劑的任何特定特性限制。
範例方法500可在方塊535處包括去除載體。方塊535的各種範例方面呈現於圖6F-1和6F-2處。方塊535可（例如）與圖1中展示且本文中論述的範例方法100的方塊135（其範例方面提供於方塊圖2H中）共用任何或所有方面。
方塊535可（例如）包括從RD結構646（646a或646b）去除載體621（621a或621b）。方塊535可包括以多種方式中的任何者從RD結構646去除載體621，本文中提供其非限制性範例。
舉例來說，方塊535可包括研磨載體621，利用化學機械平坦化（CMP）去除載體，將組件曝露到熱量以釋放熱可釋放黏合劑，將組件曝露到雷射以釋放雷射可釋放黏合劑，從RD結構剝落載體，從RD結構剪切載體，從RD結構切割載體等。在RD結構646形成於基底矽（或其它半導體基板）上的範例情境中，例如，在晶圓製造製程中，方塊535可包括從RD結構646研磨和/或蝕刻基底矽。在RD結構646形成於玻璃或金屬基底上的另一範例情境中，方塊646可包括剝掉玻璃或金屬基底，例如，也施加熱、化學、光、其它能量等，以輔助從載體621的基底材料釋放RD結構646。
注意，雖然本文中提出的範例大體展示去除全部載體621，但各種範例實施例可包括留下載體621的一部分，例如，在其中形成孔隙以曝露RD結構646的導體。
在去除載體後，方塊535可包括執行對於準備RD結構646供額外處理可為必要的任何清潔。
一般來說，方塊535可包括去除載體（或其一部分）。因此，本發明的範圍不應受到執行此去除的任何特定方式的特性或此載體和/或黏合劑或其它附著機構的任何特定特性限制。
範例方法500可（例如）在方塊550處包括在RD結構（RDS）上形成互連結構。方塊550可（例如）與圖1且本文中論述的範例方法100的方塊150（其範例提供於圖2K處且在本文中論述）共用任何或所有特性。方塊550也可（例如）與圖3且本文中論述的範例方法300的方塊350（其範例提供於圖4H處）共用任何或所有特性。
範例方法500可（例如）在方塊555處包括單一化封裝。方塊555可（例如）與圖1且本文中論述的範例方法100的方塊155（其範例提供於圖2L處且在本文中論述）共用任何或所有特性。方塊555可（例如）與圖3且本文中論述的範例方法300的方塊355共用任何或所有特性，其範例提供於圖4I處。
從範例方法500產生的電子裝置680（680a和680b）（例如，半導體封裝）的範例展示於圖6G-1的物品680a處和圖6G-2的物品680b處。此類範例電子裝置680（或封裝）可與圖2M處展示且本文中論述的範例電子裝置280和/或圖4J處展示且本文中論述的電子裝置480共用任何或所有特性。此類範例電子裝置680可（例如）包括相對細的行間隔（例如，低為2 μm的行間隔和更低）。
範例方法500可在方塊590處包括執行繼續的處理。此繼續的處理可包括多種特性中的任何者。舉例來說，方塊590可包括將範例方法500的執行流程返回到其任一方塊。並且，舉例來說，方塊590可包括將範例方法500的執行流程動引導到本文中論述（例如，關於圖1的範例方法100、圖3的範例方法300、圖7的範例方法700、圖9的範例方法900等）的任一其它方法方塊（或步驟）。
在圖1和圖2A到圖2M中展示的範例實施例中，在附著功能晶粒前將連接晶粒附著到載體。然而，本發明的範圍不受此次序限制。舉例來說，如在圖7和圖8A到圖8J中（且稍後由圖9和圖10）所展示，可在附著連接晶粒前將功能晶粒附著到載體。
圖7展示根據本發明的各種方面的製造電子裝置（例如，半導體封裝等）的範例方法700的流程圖。範例方法700可（例如）與本文中論述的任何其它範例方法（例如，圖1的範例方法100、圖3的範例方法300、圖5的範例方法500等）共用任何或所有特性。圖8A到圖8J展示說明根據本發明的各種方面的範例電子裝置（例如，電子封裝等）和製造範例電子裝置的範例方法的橫截面圖。圖8A到圖8J可（例如）說明在圖7的方法700的各種方塊（或步驟）處的範例電子裝置。現將一起論述圖7和圖8A到圖8J。應注意，在不脫離本發明的範圍的情況下，範例方法700的範例方塊的次序可變化。
範例方法700在方塊705處開始執行。方塊705可（例如）與圖1中展示的範例方法100的方塊105、與圖3中展示的範例方法300的方塊305、與圖5中展示的範例方法500的方塊505等共用任何或所有特性。
範例方法700可在方塊710處包括接收和/或製造多個功能晶粒。方塊710可（例如）與圖1中展示的範例方法100的方塊110、與圖3中的展示的範例方法300的方塊310、與圖5中的展示的範例方法500的方塊510等共用任何或所有特性。
範例方法700可在方塊715處包括接收和/或製造多個連接晶粒。方塊715可（例如）與圖1中展示的範例方法100的方塊115、與圖3中的展示的範例方法300的方塊315、與圖5中的展示的範例方法500的方塊515等共用任何或所有特性。
舉例來說，參看圖8A-1，範例晶圓815A可與圖2B中展示的範例晶圓215A和/或215B、與圖4B中展示的範例晶圓415、與圖6A-1中展示的範例晶圓615A等共用任何或所有特性。同樣，範例連接晶粒816a可與圖2B和圖2C中展示的範例連接晶粒216a和/或216b、與圖4B中展示的範例連接晶粒416a、與圖6A-1和圖6A-2中展示的範例連接晶粒616a等共用任何或所有特性。舉例來說，連接晶粒互連結構817可與圖2B和圖2C中展示的連接晶粒互連結構217、與圖4B中展示的連接晶粒互連結構417、與圖6A-1到圖6A-4中展示的連接晶粒互連結構617等共用任何或所有特性。
並且，舉例來說，參看圖8A-2，範例晶圓815B可與圖6A-3和圖6A-4中展示的範例晶圓615B共用任何或所有特性。另外，範例連接晶粒816b可與圖6A-3和圖6A-4中展示的範例連接晶粒616b共用任何或所有特性。舉例來說，第二連接晶粒互連結構899可與圖6A-3和圖6A-4中展示的第二連接晶粒互連結構699、與本文中展示的任何其它連接晶粒互連結構等共用任何或所有特性。
如本文中所解釋，可使範例連接晶粒晶圓815A和815B（和/或其範例連接晶粒816a和816b）變薄（或平坦化）以去除其上形成連接晶粒的載體或方塊狀材料818a和818b的任一部分或全部。在關於圖7和圖8論述的範例實施例中，範例連接晶粒晶圓815A和815B（和/或其範例連接晶粒816a和816b）展示在單一化、處置和附著到功能晶粒期間具有大量載體和/或方塊狀材料818a和818b，且在稍後階段變薄。然而，注意，可將範例連接晶粒晶圓815A和815B（和/或其範例連接晶粒816a和816b）在附著到功能晶粒前變薄到其最終所要的厚度。
範例方法700可在方塊718處包括接收和/或製造載體。方塊718可（例如）與圖1中展示的範例方法100的方塊120、與圖5中展示的範例方法500的方塊518等共用任何或所有特性。方塊718的各種範例方面呈現於圖8B中且在本文中論述。
範例載體819可（例如）與本文中論述的任一載體（例如，圖2D的範例載體221、圖6B-1和圖6B-2的範例載體621a和621b等）共用任何或所有特性。舉例來說，載體819可全部由在稍後製程步驟被完全去除的臨時（或虛設）材料形成。並且，舉例來說，載體819可包括其上形成RD結構的塊狀載體部分。另外，舉例來說，載體819可包括其上形成圖案的塊狀載體部分。
圖8B的範例載體819（例如）展示具有其上形成（或定位）金屬圖案823的塊狀載體部分821。金屬圖案823可滿足多種用途中的任一者。舉例來說，如本文中所論述（例如，關於方塊120等），金屬圖案823可包括對準特徵以輔助晶粒（例如，連接晶粒、功能晶粒等）在其上的準確放置。並且，舉例來說，金屬圖案823可包括足夠穩定（或強或剛性）以充當工件載體（甚至在去除塊狀載體部分821後）的厚度。金屬圖案823在本文中也可被稱作金屬載體。另外，舉例來說，金屬圖案823可包括在去除塊狀載體部分821後與最終組件保留在一起的信號佈線（例如，完整或部分RD結構）。
一般來說，方塊718可包括接收和/或製造載體。因此，本發明的範圍不應受製造此載體的任何特定方式的特性或此載體的任何特定特性限制。
範例方法700可在方塊720處包括將功能晶粒安裝到載體（例如，到其金屬圖案）。方塊720可（例如）與圖1中展示的範例方法100的方塊120（例如，將功能晶粒附著到載體（和/或圖案），而非連接晶粒）、與圖5中展示的範例方法500的方塊520（例如，將功能晶粒附著到載體（和/或RD結構），而非連接晶粒）等共用任何或所有特性。方塊720的各種範例方面呈現於圖8C中。
在圖8C處展示的範例實施例820中，用黏合劑將範例第一功能晶粒801附著到金屬圖案823。此黏合劑附著的範例提供於方塊120處（例如，在圖2D的範例實施例220處）。黏合劑可（例如）經形成以僅覆蓋第一功能晶粒801的背面，和/或可經形成以覆蓋全部金屬圖案823。並且，舉例來說，雖然未在圖8C中明確地展示，但第一功能晶粒801可包括在背面上的一或多個金屬錨具，其可黏附到（或焊接到，或以其它方式連接到）金屬圖案823的對應的金屬錨具。第二功能晶粒802、第三功能晶粒803和第四功能晶粒804可類似地安裝。注意，在範例方法800中的此時點，功能晶粒可處於其最終所要的厚度，但其也可在稍後製程步驟期間（例如，在去除金屬載體823後）變薄（或平坦化）。
如圖8C的範例實施例820中所展示，功能晶粒中的任一者或全部（801到804）可包括第一晶粒互連結構813（例如，用於連接到連接晶粒）和第二晶粒互連結構814（例如，用於連接到不同於連接晶粒的電路元件）。
在圖8C中展示的範例實施例820中，展示四個功能晶粒801到804。應理解，可安裝任何數目個此晶粒。這也適用於本文中展示的範例實施例中的任何者。並且，四個功能晶粒中的每一個可相互不同，或可複製此功能晶粒中的任何者。還應理解，可在範例載體晶圓上將範例實施例820複製任何次數。舉例來說，雖然只展示四個功能晶粒的一個範例集合（例如，多晶圓模組），但可在稍後可單一化（例如，在方塊755處等）的單一晶圓（或面板）上將所述範例集合複寫任何次數。
一般來說，方塊720可包括將功能晶粒安裝到載體。因此，本發明的範圍不應受將晶粒安裝到載體的任何特定方式的特性或此安裝結構的任何特定特性限制。
範例方法700可在方塊725處包括將連接晶粒安裝（或附著）到功能晶粒。方塊725可（例如）與圖3中展示的範例方法300的方塊320共用任何或所有特性。方塊725也可（例如）與圖1中展示的範例方法100的方塊125（例如，關於連接晶粒與功能晶粒之間的附著）、與方塊525（例如，關於連接晶粒與功能晶粒之間的附著）等共用任何或所有特性。方塊725的各種範例方面呈現於圖8D-1（例如，關於在僅一側上具有傳導襯墊或其它互連結構的單側連接晶粒等）和圖8D-2（例如，關於在兩側上具有傳導襯墊或其它互連結構的雙側連接晶粒等）處。
舉例來說，第一功能晶粒801和第二功能晶粒802的第一晶粒互連結構813可機械和電連接到第一連接晶粒816a-1（或816b-1）的相應連接晶粒互連結構817。第一功能晶粒801的第一晶粒互連結構813（例如，在第一功能晶粒801的右側）可連接到連接晶粒互連結構817的左部分，且第二功能晶粒802的第一晶粒互連結構813（例如，在第二功能晶粒802的左側）可連接到連接晶粒互連結構817的右部分。
此類互連結構可以多種方式中的任何者連接，本文中提供其非限制性範例，例如，關於如關於圖1和圖2（例如，圖2E）論述的第一晶粒互連結構213和連接晶粒互連結構217。可（例如）利用本文中論述的多種附著技術中的任何者耦合此類互連結構。
在第一功能晶粒801和第二功能晶粒802的第一晶粒互連結構813到第一連接晶粒816a-1（或816b-1）的連接後，第一連接晶粒816a-1（或816b-1）提供第一功能晶粒801的第一晶粒互連結構813與第二功能晶粒802的相應第一晶粒互連結構813之間的電連線性。
如本文中所論述，可或可不提供第一晶粒互連結構813與連接晶粒816a（或816b）的背面之間的電連線性。舉例來說，在圖8D-1中展示的範例實施例825a中，在使連接晶粒816a變薄後，可不存在連接晶粒816a的頂部側與底部側之間的電連接。然而，在圖8D-2中展示的範例實施例825b中，在使連接晶粒816b變薄後，可存在連接晶粒816b的頂部側與底部側之間的一或多個電連接。注意，範例實施例可包括在同一模組中的連接晶粒816a中的至少一個和連接晶粒816b中的至少一個。
如同電連接第一功能晶粒801與第二功能晶粒802的第一連接晶粒816a-1（或816b-1），第二連接晶粒816a-2（或816b-2）可類似地提供第二功能晶粒802與第三功能晶粒803之間的連接，且第三連接晶粒816a-3（或816b-3）可類似地提供第三功能晶粒803與第四功能晶粒804之間的連接。
在於方塊725處將連接晶粒附著到功能晶粒後（或前或同時），底部填充劑可形成於連接晶粒與功能晶粒之間和/或功能晶粒的鄰近者之間。此底部填充劑可包括多種特性中的任何者。舉例來說，底部填充劑可包括毛細管底部填充材料、預先應用的底部填充材料、經模製底部填充材料等。此底部填充可以多種方式中的任何者執行，本文中提供其非限制性範例。舉例來說，可利用毛細管底部填充劑、預先應用的底部填充劑、注入的底部填充劑、其任何組合等執行此底部填充。舉例來說，在範例實施例中，可利用第一類型的底部填充劑（例如，預先應用的底部填充劑，例如，非傳導膏等）填充於功能晶粒之間，且可利用毛細管底部填充劑填充於功能晶粒與連接晶粒之間。此底部填充的範例實施例827a和827b提供於圖8E-1和圖8E-2處。如範例實施例827a和827b中所展示，底部填充材料828可形成於連接晶粒816與功能晶粒801到804之間和/或功能晶粒801到804的任何或所有鄰近對之間。
一般來說，方塊725可包括將連接晶粒安裝（或附著）到功能晶粒。因此，本發明的範圍不應受執行此附著的任何特定方式的特性或附著機構的任何特定類型限制。
範例方法700可在方塊735處包括去除一或多個載體。方塊735可（例如）與圖5的範例方法500的方塊535（例如，去除方塊狀載劑材料且留下金屬圖案或RD結構）共用任何或所有特性。方塊735也可（例如）與圖1中展示的範例方法100的方塊135等共用任何或所有特性。方塊735的各種範例方面呈現於圖8F-1（例如，關於在僅一側上具有傳導襯墊或其它互連結構的單側連接晶粒等）和8F-2（例如，關於在兩側上具有傳導襯墊或其它互連結構的雙側連接晶粒等）。
方塊735可（例如）包括從連接晶粒816（816a或816b）去除塊狀載體或基底材料818（818a或818b）。此去除（或變薄）可以多種方式中的任何者執行，本文中提供其非限制性範例（例如，研磨、剝落、剪切、基於熱或光的黏合劑釋放、化學機械平坦化等）。如圖8F-1的範例實施例835a中所展示，使連接晶粒816a變薄（或平坦化）使得其背面與功能晶粒801到804的第二互連結構814的曝露的端部共平面。如圖8F-2的範例實施例835b中所展示，使連接晶粒816b變薄（或平坦化）使得第二連接晶粒互連結構899的曝露的端部與功能晶粒801到804的第二互連結構814的曝露的端部共平面。注意，在此過程期間也可使功能晶粒801到804的第二互連結構814的曝露的端部變薄（或平坦化）。並且，注意，在連接晶粒816已處於所要的最終厚度或平面度的範例情境中，可跳過範例方法700的此變薄（或平坦化）方面。
方塊735可（例如）包括從金屬圖案823（或金屬載體）去除塊狀載體或基底材料821。此去除（或變薄）可以多種方式中的任何者執行，本文中提供其非限制性範例（例如，研磨、剝落、剪切、基於熱或光的黏合劑釋放、化學機械平坦化等）。注意，在載體（或載體材料）已處於所要的厚度的範例情境中，可跳過範例方法700的此變薄（或平坦化）方面。
一般來說，方塊735可包括去除一或多個載體（或載體材料）。因此，本發明的範圍不應受到載體（或載體材料）去除的任何特定方式的特性或載體（或載體材料）的任何特定類型的特性限制。
範例方法700可以在方塊755處包括單一化。方塊755可（例如）與圖1中展示的範例方法100的方塊155、與圖3中展示的範例方法300的方塊355、與圖5中展示的範例方法500的方塊555等共用任何或所有特性。方塊755的各種範例方面呈現於圖8G-1（例如，關於在僅一側上具有傳導襯墊或其它互連結構的單側連接晶粒等）和圖8G-2（例如，關於在兩側上具有傳導襯墊或其它互連結構的雙側連接晶粒等）。
如本文中所論述，本文中展示的範例組件（或模組）可形成於包含多個此類組件的晶圓或面板上。在此範例實施例中，可單一化（或切方塊）晶圓或面板以形成個別組件。在圖8G-1和圖8G-2的範例實施例855a和855b中展示範例鋸線（或單一化線）856。在於方塊735去除塊狀載體（或載體材料）的展示的範例實施例中，僅需要對金屬圖案823（或金屬載體）執行此單一化（例如，鋸切、切割、破壞、切方塊等）。由於塊狀載體（或載體材料）被去除，因此在各種範例實施例中，其可重新使用。另外，此塊狀載體（或載體材料）去除可增強在方塊755處的單一化製程的效率。在範例實施例中，如果替代在方塊735處從金屬圖案823去除載體（或載體材料），留下此載體或載體材料（或其一部分）（例如，玻璃、矽等），那麼方塊755可包括切穿此載體或載體材料。
一般來說，方塊755可包括單一化。因此，本發明的範圍應不受到任何特定單一化方式限制。
範例方法700可在方塊760處包括安裝（或附著）到基板。方塊760可（例如）與本文中論述的附著步驟中的任何者（例如，附著互連結構、附著晶粒背面等）共用任何或所有特性。方塊760的各種範例方面呈現於圖8H-1（例如，關於在僅一側上具有傳導襯墊或其它互連結構的單側連接晶粒等）和圖8H-2（例如，關於在兩側上具有傳導襯墊或其它互連結構的雙側連接晶粒等）處。方塊760可（例如）以多種方式中的任何者執行此附著，本文中提供其非限制性範例。
基板861可包括多種特性中的任何者，本文中提供其非限制性範例。舉例來說，基板861可包括封裝基板、插入件、主機板、印刷電線板等。基板861可（例如）包括無芯基板、有機基板、陶瓷基板等。基板861可（例如）包括形成於半導體（例如，矽等）基板、玻璃或金屬基板、陶瓷基板等上的一或多個介電層（例如，有機和/或無機介電層）和/或傳導層。基板861可（例如）與圖6B-1和圖6B-2的RD結構646（646a或646b）、與圖6A-2和圖6A-4的RD結構698（698a或698b）、與圖2C的RD結構298等共用任何或所有特性。基板861可（例如）包括個別封裝基板或可包括耦合在一起的多個基板（例如，在面板或晶圓中），其以後可被單一化。
在圖8H-1中的範例實施例860a中，方塊760可包括將功能晶粒801到804的第二互連結構814焊接（例如，利用大量回焊、熱壓縮結合、雷射焊接等）到基板861的相應襯墊（例如，接合墊、跡線、焊盤等）。連接晶粒816a（例如，其背面）可（例如）用黏合層黏附到基板861。
在圖8H-2中展示的範例實施例860b中，方塊760可包括將功能晶粒801到804的第二互連結構814和連接晶粒816b的第二互連結構899焊接（例如，利用大量回焊、熱壓縮結合、雷射焊接等）到基板861的相應襯墊（例如，接合墊、跡線、焊盤等）。
一般來說，方塊760包括將在方塊755單一化的組件（或模組）安裝（或附著）到基板。因此，本發明的範圍不應受附著的任何特定類型或任何特定附著機構的特性限制。
範例方法700可在方塊770處包括去除金屬圖案（或載體）。方塊770可（例如）與圖1中展示的範例方法100的方塊135、與圖5中展示的範例方法500的方塊535、與方塊735等共用任何或所有特性。方塊770的各種範例方面呈現於圖8I-1（例如，關於在僅一側上具有傳導襯墊的單側連接晶粒等）和圖8I-2（例如，關於在兩側上具有傳導襯墊的雙側連接晶粒等）處。方塊770可（例如）包括以多種方式中的任何者執行此去除，本文中提供其非限制性範例。
方塊770可（例如）包括通過利用研磨、蝕刻、化學機械平坦化（CMP）、熱或雷射釋放、機械剝落或剪切等中的任何一或多者去除金屬圖案823。如範例實施例870a和870b中所展示（例如，分別與圖8H-1和圖8H-2的範例實施例860a和860b相比），金屬圖案823（或金屬載體）已被去除。
一般來說，方塊770包括去除金屬圖案（或載體）。因此，本發明的範圍不應受去除的任何特定類型或任何特定金屬圖案（或載體）的特性限制。
範例方法700可在方塊780處包括底部填充。方塊780可（例如）與本文中論述的任何或所有底部填充共用任何或所有特性。方塊780的各種範例方面呈現於圖8J-1（例如，關於在僅一側上具有傳導襯墊或其它互連結構的單側連接晶粒等）和圖8J-2（例如，關於在兩側上具有傳導襯墊或其它互連結構的雙側連接晶粒等）處。方塊780可（例如）以多種方式中的任何者執行此底部填充，本文中提供其非限制性範例。
如圖8J-1和圖8J-2中展示的範例實施例880a和880b中所展示，底部填充劑881填充功能晶粒801到804與基板861之間。舉例來說，底部填充劑881包圍功能晶粒801到804的第二互連結構814。如本文中關於方塊725所論述，底部填充劑828也可分開地形成於功能晶粒801到804與連接晶粒816之間和/或鄰近功能晶粒801到804之間。在另一範例實施例中，可在方塊780處形成所有此底部填充（或填充）。
底部填充劑881可（例如）包括與在功能晶粒801到804與連接晶粒816之間和/或鄰近功能晶粒801到804之間的底部填充劑828不同類型的底部填充劑。舉例來說，底部填充劑881的填料細微性可大於功能晶粒801到804與連接晶粒816之間和/或鄰近功能晶粒801到804之間的底部填充劑828的填料細微性。
方塊780可包括利用毛細管底部填充製程、利用預先應用的底部填充劑（例如，在方塊760處等）、利用經模製底部填充劑等形成底部填充劑881。雖然在圖8J-1和圖8J-2中未展示，但方塊780也可包括執行模製（或囊封）製程以覆蓋功能晶粒801到804的側和/或頂表面和/或基板861的側或頂表面。
一般來說，方塊780包括底部填充。因此，本發明的範圍不應受到底部填充的任何特定方式的特性或底部填充劑的類型限制。
範例方法700可在方塊790處包括執行繼續的處理。此繼續的處理可包括多種特性中的任何者。舉例來說，方塊790可包括將範例方法700的執行流程返回到其任一方塊。並且，舉例來說，方塊790可包括將範例方法700的執行流程引導到本文中論述（例如，關於圖1的範例方法100、圖3的範例方法300、圖5的範例方法500等）的任何其它方法方塊（或步驟）。
在關於圖7和圖8A到圖8J論述的範例實施例中，將功能晶粒背面向下安裝到載體（例如，到其金屬圖案等），例如，用背對載體的此晶粒的互連結構。注意，本發明的範圍不限於此。舉例來說，在其它範例實施例中，可將功能晶粒正面向下安裝到載體（例如，到其金屬圖案等），例如，用面向載體的此功能晶粒中的一或多個的互連結構。現將論述將功能晶粒的正面安裝到載體的非限制性範例實施例。
圖9展示根據本發明的各種方面的製造電子裝置（例如，半導體封裝等）的範例方法900的流程圖。範例方法900可（例如）與本文中論述的任何其它範例方法（例如，圖1的範例方法100、圖3的範例方法300、圖5的範例方法500、圖7的範例方法700等）共用任何或所有特性。圖10A到圖10K展示說明根據本發明的各種方面的範例電子裝置（例如，電子封裝等）和製造範例電子裝置的範例方法的橫截面圖。圖10A到圖10K可（例如）說明在圖9的方法900的各種方塊（或步驟）處的範例電子裝置。現將一起論述圖9和圖10A到圖10K。應注意，在不脫離本發明的範圍的情況下，方法900的範例方塊的次序可變化。
範例方法900在方塊905處開始執行。方塊905可（例如）與圖1中展示的範例方法100的方塊105、與圖3中展示的範例方法300的方塊305、與圖5中展示的範例方法500的方塊505、與圖7中展示的範例方法700的方塊705等共用任何或所有特性。
範例方法900可在方塊910處包括接收和/或製造多個功能晶粒。方塊910可（例如）與圖1中展示的範例方法100的方塊110、與圖3中展示的範例方法300的方塊310、與圖5中展示的範例方法500的方塊510、與圖7中展示的範例方法700的方塊710等共用任何或所有特性。
範例方法900可在方塊915處包括接收和/或製造一或多個連接晶粒。方塊915可（例如）與圖1中展示的範例方法100的方塊115、與圖3中展示的範例方法300的方塊315、與圖5中展示的範例方法500的方塊515、與圖7中展示的範例方法700的方塊715等共用任何或所有特性。
範例方法900可在方塊918處包括接收和/或製造載體。方塊918可（例如）與圖1中展示的範例方法100的方塊120、與圖5中的展示的範例方法500的方塊518、與圖7中展示的範例方法700的方塊718等共用任何或所有特性。
範例方法900可在方塊920處包括將功能晶粒安裝到載體（例如，到其金屬圖案、到其RD結構等）。方塊920可（例如）與圖5中展示的範例方法500的方塊525（例如，將功能晶粒附著到載體（和/或RD結構））、與圖1中展示的範例方法100的方塊125（例如，將功能晶粒附著到載體）、與圖7中展示的範例方法700的方塊720等共用任何或所有特性。方塊920的各種範例方面呈現於圖10A-1和圖10A-2處。
功能晶粒1001到1004可（例如）接收為個別晶粒。並且，舉例來說，功能晶粒1001到1004可接收於單一晶圓（例如，如在210A等處所展示）上，功能晶粒1001到1004可接收於多個相應晶圓（例如，如在210B和210C等處所展示）上等等。在按晶圓形式接收功能晶粒中的一個或兩個的情境中，可從晶圓單一化功能晶粒。注意，如果功能晶粒1001到1004中的任何者接收於單一MPW（例如，如在210A等處所展示）上，那麼可從晶圓單一化此功能晶粒作為附著的集合（例如，與矽連接）。
功能晶粒1001到1004可附著到金屬圖案1023（其可（例如）與圖8B且本文中論述的金屬圖案823共用任何或所有特性）。在圖10A-1處展示的範例實施例1020a中，功能晶粒1001到1004附著到金屬圖案1023。如本文中所論述，金屬圖案1023可包括單一金屬層、包括多個介電和傳導層的多層信號分佈結構、襯墊或其它互連結構等。
舉例來說，第一功能晶粒1001（和其它功能晶粒1002到1004）的第一晶粒互連結構1014可機械和電連接到金屬圖案1023的相應互連結構（例如，襯墊、跡線、焊盤、凸塊、柱、支柱等）。
此類互連結構可按多種方式中的任何者連接。舉例來說，可通過焊接執行連接。在範例實施例中，第一晶粒互連結構1014和/或金屬圖案1023的對應的互連結構可包括可被回焊以執行連接的焊料蓋（或凸塊或球或其它焊料結構）。此類焊料蓋可（例如）通過大量回焊、熱壓縮結合（TCB）等來回焊。在另一範例實施例中，連接可通過直接金屬到金屬（例如，銅到銅等）結合而非利用焊料來執行。此類連接的範例提供於2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號和2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中，所述專利申請案中的每一個的全部內容在此被以引用的方式併入本文中。可利用多種技術中的任一者將第一晶粒互連結構1014附著到金屬圖案1023（例如，大量回焊、熱壓縮結合（TCB）、直接金屬到金屬金屬間結合、傳導性黏合劑等）。
在將第一功能晶粒1001（和其它功能晶粒1002到1004）的第一晶粒互連結構1014連接到金屬圖案1023後，金屬圖案1023可在金屬圖案1023的與其上定位第一功能晶粒1001的側相對的側上提供第一功能晶粒1001（和其它功能晶粒1002到1004）的第一晶粒互連結構1014與金屬圖案1023的相應互連結構之間的電連線性。
如本文中所論述，可將底部填充劑應用於功能晶粒1001到1004與金屬圖案1023之間。在利用預先應用的底部填充劑（PUF）的情境中，可在將第一晶粒互連結構附著到金屬圖案前將此PUF應用到金屬圖案和/或功能晶粒。並且，舉例來說，可在此附著後形成底部填充劑（例如，毛細管底部填充劑、經模製底部填充劑等）。如圖10A-2的範例實施例1020b中所展示，底部填充材料1024（例如，本文中論述的任何底部填充材料等）可完全或部分覆蓋金屬圖案1023的頂部側。底部填充材料1024也可（例如）包圍功能晶粒1001到1004和/或金屬圖案1023的第一互連結構1014，覆蓋功能晶粒1001到1004的底部側，和/或覆蓋功能晶粒1001到1004的側表面的至少一部分（或全部）。囊封材料1024可（例如）填充功能晶粒1001到1004的鄰近晶粒之間的間隙的至少一部分（或全部）。
應注意，可在功能晶粒1001到1004中的任一者的附著之間執行測試製程。在此情境中，如本文中所論述，可在此（類）測試前在功能晶粒1001到1004中的任一者或全部與金屬圖案1023之間（和/或在功能晶粒1001到1004的任何鄰近對之間）應用底部填充劑。注意，金屬圖案1023可（例如）包括跡線以在此測試中利用。在範例情境中，在已通過電測試後，接著可附著下一個功能晶粒（例如，具有或無底部填充劑）。
還應注意到，雖然本文中的說明大體將功能晶粒1001到1004（和其互連結構）呈現為類似地定大小和成形，但此對稱性並非必需的。舉例來說，功能晶粒1001到1004可具有不同的相應形狀和大小，可具有不同類型的和/或數目個互連結構等。
另外應注意，雖然圖9和圖10A到圖10K的本文中的論述大體聚焦於耦合到單一金屬圖案（或載體）的四個功能晶粒，但本發明的範圍不限於此。舉例來說，任何數目個功能晶粒（例如，兩個晶粒、三個晶粒、五個晶粒等）可耦合到單一金屬圖案（或載體）。並且，舉例來說，可在單一模組或封裝中利用任何數目個金屬圖案（和附著到其的晶粒）。
一般來說，方塊920可包括將功能晶粒附著到載體（例如，到其金屬圖案、到其RD結構等）。因此，本發明的範圍不應受到此附著的任何特定方式的特性或此功能晶粒、載體、金屬圖案、附著或互連結構等的任何特定特性限制。
範例方法900可在方塊922處包括囊封。方塊920可包括以多種方式中的任何者執行此囊封，本文中提供其非限制性範例。方塊922的各種範例方面呈現於圖10B-1和圖10B-2處。方塊922可（例如）與本文中論述的其它囊封步驟（例如，圖1中展示的範例方法100的方塊130、圖3的範例方法300的方塊330、圖5的範例方法500的方塊530等）共用任何或所有特性。
方塊922可（例如）包括執行晶圓（或面板）級模製製程。如本文中所論述，在單一化個別模組前，本文中論述的製程步驟中的任一者或全部可在面板或晶圓級執行。參看圖10B-1處展示的範例實施例1022a，囊封材料1026'可覆蓋金屬圖案1023的頂部側、底部填充劑1024的曝露的部分、功能晶粒1001到1004的頂部側、功能晶粒1001到1004的側表面的至少部分等。
雖然展示囊封材料1026'（如圖10B-1中所展示）覆蓋功能晶粒1001到1004的頂部側，但此類頂部側中的任一者或全部可從囊封材料1026（如圖10B-2中所展示）曝露。方塊922可（例如）包括原始形成具有曝露的晶粒頂部側的囊封材料1026（例如，利用薄膜輔助模製技術、晶粒-密封件模製技術等），形成囊封材料1026'接著為變薄製程以使囊封材料足夠變薄以曝露功能晶粒1001到1004中的任一者或全部的頂部側，形成囊封材料1026'接著為變薄製程以使囊封材料變薄但仍使囊封材料1026'的一部分覆蓋功能晶粒1001到1004中的任一者或全部的頂部側等。在範例實施例中，方塊922可包括使囊封材料1026'和功能晶粒1001到1004中的任一者或全部的背面變薄（或平坦化），因此提供囊封材料1026與功能晶粒1001到1004的頂表面的共面性。
一般來說，方塊922可包括囊封。因此，本發明的範圍不應受到執行此囊封的任何特定方式或囊封材料或其配置的任何特定類型的特性限制。
範例方法900可在方塊932處包括附著第二載體。方塊932可（例如）與本文中論述（例如，關於圖1中展示的範例方法100的方塊120、關於圖5中展示的範例方法500的方塊520、關於圖7中展示的範例方法700的方塊720等）的任何載體附著共用任何或所有特性。方塊932的各種範例方面呈現於圖10C處。
如圖10C的範例實施例1032中所展示，第二載體1031可附著到囊封材料1026的頂部側和/或功能晶粒1001到1004的頂部側。注意，組件在此時點可仍然呈晶圓（或面板）形式。載體1031可包括多種特性中的任何者。舉例來說，載體1031可包括玻璃載體、矽（或半導體）載體、金屬載體等。方塊932可包括以多種方式中的任何者附著載體1031。舉例來說，方塊932可包括使用黏合劑、使用機械連接機構、使用真空附著等附著載體1031。
一般來說，方塊932可包括附著第二載體。因此，本發明的範圍不應受附著載體的任何特定方式的特性或載體的任何特定類型的特性限制。
範例方法900可在方塊935處包括去除第一載體。方塊935可（例如）與圖7中展示的範例方法700的方塊735共用任何或所有特性。並且，舉例來說，方塊935可與本文中論述（例如，關於圖1中展示的範例方法100的方塊135、關於圖5中展示的範例方法500的方塊535等）的任何載體去除製程共用任何或所有特性。方塊935的各種範例方面呈現於圖10D處。
舉例來說，圖10D的範例實施例1035展示去除的第一載體1021（例如，與圖10C的範例實施例1032相比）。方塊935可包括以多種方式中的任何者（例如，研磨、蝕刻、化學機械平坦化、剝落、剪切、熱或雷射釋放等）執行此載體去除。
一般來說，方塊935可包括去除第一載體。因此，本發明的範圍不應受去除載體的任何特定方式的特性或載體的任何特定類型的特性限制。
範例方法900可在方塊962處包括使金屬圖案凸起。方塊962可（例如）與本文中論述（例如，關於在連接晶粒和/或功能晶粒上的互連結構的形成、關於在再分佈結構和/或金屬圖案上的互連結構的形成等）的任何互連結構形成製程共用任何或所有特性。方塊962的各種範例方面呈現於圖10E處。
圖10E處展示的範例實施例1062包括形成於金屬圖案1023的底部側（由在方塊935處的第一載體的去除而曝露的金屬圖案1023的底部側）上的凸塊圖案1037。方塊962可（例如）包括以多種方式中的任何者形成凸塊圖案（例如，凸塊圖案1037等）。舉例來說，方塊962可包括對金屬圖案1023執行晶圓凸起。方塊962可（例如）包括形成傳導凸塊或球（例如，焊接凸塊或球）、金屬柱或支柱（例如，銅柱或支柱，具有或無焊料蓋）、電線（例如，電打線接合的電線等）、襯墊、焊盤等。方塊962可（例如）包括以多種方式中的任何者（例如，電鍍、球掉落、膠合或印刷和/或回焊等）形成此類特徵。
一般來說，方塊962可包括使金屬圖案凸起（或大體形成互連結構）。因此，本發明的範圍不應受到執行此凸起（或互連結構形成）的任何特定方式的特性或凸塊（或互連結構）的任何特定類型的特性限制。
範例方法900可在方塊972處包括將連接晶粒安裝（或附著）到凸起的金屬圖案。方塊972可（例如）與圖5中展示的範例方法500的方塊520、與圖1中展示的範例方法100的方塊120等共用任何或所有特性。方塊972也可（例如）與方塊920（例如，安裝連接晶粒而非功能晶粒等）共用任何或所有特性。方塊972的各種範例方面呈現於圖10F-1和圖10F-2處。
舉例來說，第一連接晶粒1016'-1（和其它連接晶粒1016'-2和1016'-3）的晶粒互連結構可機械和電連接到金屬圖案1023的相應互連特徵（例如，襯墊、跡線、焊盤、凸塊、柱、支柱等）。
此類互連結構可按多種方式中的任何者連接。舉例來說，可通過焊接執行連接。在範例實施例中，晶粒互連結構和/或金屬圖案1023的對應的互連結構可包括可被回焊以執行連接的焊料蓋（或其它焊料結構）。此類焊料蓋可（例如）通過大量回焊、熱壓縮結合（TCB）等來回焊。在另一範例實施例中，連接可通過直接金屬到金屬（例如，銅到銅等）結合而非利用焊料來執行。此類連接的範例提供於2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號和2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中，所述專利申請案中的每一個的全部內容在此被以引用的方式併入本文中。可利用多種技術中的任一種將晶粒互連結構附著到金屬圖案1023（例如，大量回焊、熱壓縮結合（TCB）、直接金屬到金屬金屬間結合、傳導性黏合劑等）。
如範例實施例1072a中所展示，第一連接晶粒1016'-1的互連結構連接到金屬圖案1023的相應互連結構。隨著被連接，第一連接晶粒1016'-1經由金屬圖案1023（或RD結構等）提供第一功能晶粒1001與第二功能晶粒1002的各種互連結構之間的電連接。類似地，第二連接晶粒1016'-2提供第二功能晶粒1002與第三功能晶粒1003之間的電連接，且第三連接晶粒1016'-3提供第三功能晶粒1003與第四功能晶粒1004之間的電連接。
如圖10F-1中所展示，展示連接晶粒1016'具有比將在完成的電子裝置中存在的外觀尺寸厚的外觀尺寸。連接晶粒1016'可（例如）在稍後製程被變薄。然而，注意，連接晶粒1016'可在方塊972處的安裝前形成，具有其最終所要的厚度。
可在連接晶粒（1016'-1、1016'-2和/或1016'-3）與金屬圖案1023之間應用底部填充劑。在利用預先應用的底部填充劑（PUF）的情境中，可在將晶粒互連結構耦合到金屬圖案前將此PUF應用到金屬圖案2013和/或連接晶粒（1016'-1、1016'-2和/或1016'-3）。並且，舉例來說，可在此附著後形成底部填充劑（例如，毛細管底部填充劑、經模製底部填充劑等）。如圖10F-2的範例實施例1072b中展示，底部填充材料1073（例如，本文中論述的任何底部填充材料等）可完全或部分覆蓋金屬圖案1023的底部側。底部填充材料1073也可（例如）包圍連接晶粒（1016'-1、1016'-2和/或1016'-3）的互連結構，覆蓋連接晶粒（1016'-1、1016'-2和/或1016'-3）的頂部側，和/或覆蓋連接晶粒（1016'-1、1016'-2和/或1016'-3）的側表面的至少一部分（或全部）。囊封材料1073可（例如）填充連接晶粒（1016'-1、1016'-2和/或1016'-3）中的鄰近晶粒之間的間隙的至少一部分（或全部）。舉例來說，囊封材料1073可從直接在連接晶粒（1016'-1、1016'-2和/或1016'-3）與金屬圖案1023之間的區域側向延伸。
注意，雖然將範例連接晶粒（1016'-1、1016'-2和1016'-3）展示為雙側連接晶粒（例如，與圖6的範例連接晶粒616a、圖8的範例連接晶粒816a等相似），但本發明的範圍不限於此。舉例來說，此範例連接晶粒（1016'-1、1016'-2和1016'-3）中的任一者或全部可為單側（例如，與圖6的範例連接晶粒616a、圖8的範例連接晶粒816a等相似）。
一般來說，方塊972可包括將連接晶粒安裝（或附著）到凸起的金屬圖案。因此，本發明的範圍不應受執行此附著的任何特定方式的特性或附著機構的任何特定類型的特性限制。
範例方法900可在方塊982處包括去除連接晶粒載體材料。方塊982可（例如）與圖7的範例方法700的方塊735（例如，其範例也展示於圖8F處）共用任何或所有特性。方塊982也可（例如）與本文中論述（例如，關於圖1中展示的範例方法100的方塊135、圖5中展示的範例方法500的方塊535等）的任何載體（或載體材料）去除製程步驟共用任何或所有特性。方塊982的各種範例方面呈現於圖10G處。
方塊982可（例如）包括通過研磨、蝕刻、化學機械平坦化、剝落、剪切、熱或雷射黏合劑釋放等來執行此材料去除。
舉例來說，在圖10G中展示的範例實施例1082中，展示範例連接晶粒（1016-1、1016-2和1016-3）相對於圖10F中展示的範例連接晶粒（1016'-1、1016'-2和1016'-3）變薄（或平坦化等）。在範例實施例1082（例如，具有雙側連接晶粒的範例實施例）中，展示範例連接晶粒（1016-1、1016-2和1016-3）具有曝露的底部側互連結構。此類曝露的互連結構可（例如）在稍後製程步驟耦合到基板或其它裝置。
一般來說，方塊982可包括去除連接晶粒載體（或方塊狀）材料。因此，本發明的範圍不應受執行此去除的任何特定方式的特性或正被去除的材料的任何特定類型的特性限制。
範例方法900可在方塊984處包括去除第二載體。方塊984可（例如）與本文中論述的任何載體去除步驟共用任何或所有特性。舉例來說，方塊984可與圖1的範例方法100的方塊135共用任何或所有特性。並且，舉例來說，方塊984可與圖5中展示的範例方法500的方塊535、圖7中展示的範例方法700的方塊735和/或770等共用任何或所有特性。方塊984的各種範例方面展示於圖10H中。
舉例來說，圖10H中展示的範例實施例1084不包含圖10I中展示的範例實施例1082的第二載體1031。
一般來說，方塊984可包括去除第二載體。因此，本發明的範圍不應受到執行此載體去除的任何特定方式的特性或正被去除的載體或載體材料的任何特定類型的特性限制。
範例方法900可以在方塊985處包括單一化。方塊985可（例如）與圖1中展示的範例方法100的方塊155、與圖3中展示的範例方法300的方塊355、與圖5中展示的範例方法500的方塊555、與圖7中展示的範例方法700的方塊755等共用任何或所有特性。方塊985的各種範例方面呈現於圖10I處。
如本文中所論述，本文中展示的範例組件可形成於包含多個此類組件（或模組）的晶圓或面板上。在此範例實施例中，可單一化（或切方塊）晶圓或面板以形成個別組件（或模組）。在圖10I的範例實施例1085中展示範例鋸線（或單一化線）1086。在於方塊984處去除塊狀載體（或載體材料）的展示的範例實施例中，僅需要對金屬圖案1023（或金屬載體）和/或囊封材料1026執行此單一化（例如，鋸切、切割、破壞、切方塊等）。注意，在另一範例實施例中，也可切割底部填充材料1024。由於塊狀載體（或載體材料）被去除，因此在各種範例實施例中，其可重新使用。另外，此去除可增強在方塊985處的單一化製程的效率。
一般來說，方塊985可包括單一化。因此，本發明的範圍應不受到任何特定單一化方式限制。
範例方法900可在方塊987處包括安裝（或附著）到基板。方塊987可（例如）與圖7中展示的範例方法700的方塊760共用任何或所有特性。方塊987可（例如）與本文中論述的安裝（或附著）步驟中的任何者（例如，附著互連結構、附著晶粒背面等）共用任何或所有特性。方塊987的各種範例方面呈現於圖10J處。方塊987可（例如）包括以多種方式中的任何者執行此附著，本文中提供其非限制性範例。
基板1088可包括多種特性中的任何者，本文中提供其非限制性範例。舉例來說，基板1088可包括封裝基板、插入件、主機板、印刷電線板等。基板1088可（例如）包括無芯基板、有機基板、陶瓷基板等。基板1088可（例如）包括形成於半導體（例如，矽等）基板、玻璃或金屬基板、陶瓷基板等上的一或多個介電層（例如，有機和/或無機介電層）和/或傳導層。基板1088可（例如）與圖6B-1和圖6B-2的RD結構646（646a或646b）、與圖6A-2和圖6A-4的RD結構698（698a或698b）、與圖2C的RD結構298等共用任何或所有特性。基板1088可（例如）包括個別封裝基板或可包括耦合在一起的多個基板（例如，在面板或晶圓中），其以後可被單一化。
在圖10J中展示的範例實施例1087中，方塊987可包括將在方塊962處形成於金屬圖案1023上的互連結構（或凸塊）焊接（例如，利用大量回焊、熱壓縮結合、雷射焊接等）到基板1088的相應襯墊（例如，接合墊、跡線、焊盤等），和/或將連接晶粒（1016-1、1016-2和/或1016-3）的底部側上的互連結構（或凸塊）焊接到基板1088的相應襯墊（例如，接合墊、跡線、焊盤等）。
一般來說，方塊987包括將在方塊985單一化的組件（或模組）安裝（或附著）到基板。因此，本發明的範圍不應受安裝（或附著）的任何特定類型或任何特定安裝（或附著）結構的特性限制。
範例方法900可在方塊989處包括在基板與在方塊987處安裝到其的組件（或模組）之間的底部填充。方塊989可（例如）與圖7中展示的範例方法700的方塊780共用任何或所有特性。方塊989也可（例如）與方塊920（例如，其底部填充方面，例如，如在圖10A-2等處所展示）共用任何或所有特性。方塊989的各種範例呈現於圖10K處。
方塊989可包括以多種方式中的任何者執行此底部填充，本文中提供其非限制性範例。舉例來說，方塊989可包括在於方塊987處執行安裝後執行毛細管或注入的底部填充劑製程。並且，舉例來說，在利用預先應用的底部填充劑（PUF）的情境中，可將此PUF在此安裝前應用到基板、金屬圖案和/或其互連結構。方塊989也可包括利用經模製底部填充製程來執行此底部填充。
如圖10K的範例實施例1089中所展示，底部填充材料1091（例如，本文中論述的任何底部填充材料等）可完全或部分覆蓋基板1088的頂部側。底部填充材料1091也可（例如）包圍金屬圖案1023與基板1088之間和連接晶粒1016與基板1088之間的互連結構。底部填充材料1091可（例如）覆蓋金屬圖案1023的底部側和連接晶粒1016的底部側。底部填充材料1091也可（例如）覆蓋連接晶粒1016的側表面和/或在連接晶粒1016與金屬圖案1023之間的底部填充劑1073的曝露的側表面。底部填充材料1091可（例如）覆蓋金屬圖案1023的側表面、底部填充劑1024和/或囊封材料1026。
一般來說，方塊989包括底部填充。因此，本發明的範圍不應受底部填充的任何特定類型或任何特定底部填充材料的特性限制。
範例方法900可在方塊990處包括執行繼續的處理。此繼續的處理可包括多種特性中的任何者。舉例來說，方塊990可包括將範例方法900的執行流程返回到其任一方塊。並且，舉例來說，方塊990可包括將範例方法900的執行流程動引導到本文中論述（例如，關於圖1的範例方法100、圖3的範例方法300、圖5的範例方法500、圖7的範例方法700等）的任一其它方法方塊（或步驟）。
在本文中論述（例如，關於圖5的範例方法500等）的各種範例中，組件可附著到再分佈（RD）結構，其中RD結構可在將各種元件耦合到RD結構前形成於載體中。在此類範例實施例中的任一者中，RD結構可取而代之直接形成於組件上，而非形成於載體上且接著附著到組件。此實施例的範例展示於圖11中。
圖11展示根據本發明的各種方面的製造電子裝置（例如，半導體封裝等）的範例方法1100的流程圖。範例方法1100可（例如）與本文中論述的任一其它範例方法（例如，圖1的範例方法100、圖3的範例方法300、圖5的範例方法500、圖7的範例方法700、圖9的範例方法900等）共用任何或所有特性。圖12A到圖12M展示說明根據本發明的各種方面的範例電子裝置（例如，電子封裝等）和製造範例電子裝置的範例方法的橫截面圖。圖12A到圖12M可（例如）說明在圖11的方法1100的各種方塊（或步驟）處的範例電子裝置。現將一起論述圖11和圖12A到圖12M。應注意，在不脫離本發明的範圍的情況下，方法1100的範例方塊的次序可變化。
範例方法1100在方塊1105處開始執行。方塊1105可（例如）與圖1中展示的範例方法100的方塊105、與圖3中展示的範例方法300的方塊305、與圖5中展示的範例方法500的方塊505、與圖7中展示的範例方法700的方塊705、與圖9中展示的範例方法900的方塊905等共用任何或所有特性
範例方法1100可在方塊1110處包括接收和/或製造多個功能晶粒。方塊1110可（例如）與圖1中展示的範例方法100的方塊110、與圖3中展示的範例方法300的方塊310、與圖5中展示的範例方法500的方塊510、與圖7中展示的範例方法700的方塊710等共用任何或所有特性。
範例方法1100可在方塊1115處包括接收和/或製造一或多個連接晶粒。方塊1115可（例如）與圖1中展示的範例方法100的方塊115、與圖3中展示的範例方法300的方塊315、與圖5中展示的範例方法500的方塊515、與圖7中展示的範例方法700的方塊715、與圖9中展示的範例方法900的方塊915等共用任何或所有特性。
範例方法1100可在方塊1118處包括接收和/或製造載體。方塊1118可（例如）與圖7中展示的範例方法700的方塊718共用任何或所有特性。方塊1118也可（例如）與圖1中展示的範例方法100的方塊120、與圖5中展示的範例方法500的方塊518、圖9中展示的範例方法900的方塊918等共用任何或所有特性。方塊1118的各種範例呈現於圖12A處且在本文中論述。
範例載體1218可（例如）與本文中論述的任一載體（例如，圖2D的範例載體221、圖6B-1和圖6B-2的範例載體621a和621b、圖8B的範例載體819等）共用任何或所有特性。舉例來說，載體1218可全部由在稍後製程步驟被完全去除的臨時（或虛設）材料形成。並且，舉例來說，載體1218可包括其上形成金屬圖案（或RD結構）的塊狀載體部分。另外，舉例來說，載體1218可包括其上形成圖案的塊狀載體部分。
圖12A的範例載體1218（例如）展示具有其上形成（或定位）金屬圖案1223的塊狀載體部分1221。金屬圖案1223可滿足多種用途中的任一者。舉例來說，如本文中所論述（例如，關於方塊120等），金屬圖案1223可包括對準特徵（例如，基準點、輪廓等）以輔助晶粒（例如，連接晶粒、功能晶粒等）在其上的準確放置。並且，舉例來說，金屬圖案1223可包括晶粒（例如，功能晶粒、連接晶粒等）可附著（至少臨時）到的襯墊（或跡線，或焊盤，或其它互連結構等）。並且，舉例來說，金屬圖案1223可包括足夠穩定（或強或剛性）以充當工件載體（甚至在去除塊狀載體部分1221後）的厚度。金屬圖案1223在本文中也可被稱作金屬載體。另外，舉例來說，金屬圖案1223可包括在去除塊狀載體部分1221後與最終組件保留在一起的信號佈線（例如，完整或部分RD結構）。
一般來說，方塊1118可包括接收和/或製造載體。因此，本發明的範圍不應受製造此載體的任何特定方式的特性或此載體的任何特定特性限制。
範例方法1100可在方塊1120處包括將功能晶粒安裝到載體（例如，到其金屬圖案、到其RD結構等）。方塊1120可（例如）與圖9中展示的範例方法900的方塊920共用任何或所有特性。方塊1120也可（例如）與圖5中展示的範例方法500的方塊525（例如，將功能晶粒附著到載體（和/或RD結構））、與圖1中展示的範例方法100的方塊125（例如，將功能晶粒附著到載體）等共用任何或所有特性。方塊1120的各種範例方面呈現於圖12B處。
功能晶粒1201到1204可（例如）接收為個別晶粒。並且，舉例來說，功能晶粒1201到1204可接收於單一晶圓（例如，如在210A等處所展示）上，功能晶粒1201到1204可接收於多個相應晶圓（例如，如在210B和210C等處所展示）上等等。在按晶圓形式接收功能晶粒中的一個或兩個的情境中，可從晶圓單一化功能晶粒。注意，如果功能晶粒1201到1204中的任何者接收於單一MPW（例如，如在210A等處所展示）上，那麼可從晶圓單一化此功能晶粒作為附著的集合（例如，與矽連接）。
功能晶粒1201到1204可附著到金屬圖案1223（其可（例如）與圖10A-1的金屬圖案1023、圖8B的金屬圖案823、本文中論述的任一金屬圖案或RD結構等共用任何或所有特性）。在圖12B中展示的範例實施例1220中，功能晶粒1201到1204附著到金屬圖案1223的相應襯墊（例如，襯墊、焊盤、跡線、支柱、柱、凸塊、互連結構等）。如本文中所論述，金屬圖案1223可包括單一金屬層、包括多個介電和傳導層的多層信號分佈結構、襯墊或其它互連結構等。
舉例來說，第一功能晶粒1201（和其它功能晶粒1202到1204）的第二晶粒互連結構1214可機械和電連接到金屬圖案1223的相應互連結構（例如，襯墊、跡線、焊盤、凸塊、柱、支柱等）。
此類互連結構可按多種方式中的任何者連接。舉例來說，可通過焊接執行連接。在範例實施例中，第二晶粒互連結構1214和/或金屬圖案1223的對應的互連結構可包括可被回焊以執行連接的焊料蓋（或凸塊或球或其它焊料結構）。此類焊料蓋可（例如）通過大量回焊、熱壓縮結合（TCB）等來回焊。在另一範例實施例中，連接可通過直接金屬到金屬（例如，銅到銅等）結合而非利用焊料來執行。此類連接的範例提供於2015年12月8日申請且題為“用於金屬結合的短暫介面梯度結合（Transient Interface Gradient Bonding for Metal Bonds）”的美國專利申請案第14/963,037號和2016年1月6日申請且題為“具有互鎖金屬到金屬結合的半導體產品和用於製造其的方法（Semiconductor Product with Interlocking Metal-to-Metal Bonds and Method for Manufacturing Thereof）”的美國專利申請案第14/989,455號中，所述專利申請案中的每一個的全部內容在此被以引用的方式併入本文中。可利用多種技術中的任一者將第二晶粒互連結構1214附著到金屬圖案1223（例如，大量回焊、熱壓縮結合（TCB）、直接金屬到金屬金屬間結合、傳導性黏合劑等）。
如本文中所論述，可在功能晶粒1201到1204與金屬圖案1223和/或載體1221之間應用底部填充劑。在利用預先應用的底部填充劑（PUF）的情境中，可在將第一晶粒互連結構附著到金屬圖案前將此PUF應用到金屬圖案和/或功能晶粒。並且，舉例來說，可在此附著後形成底部填充劑（例如，毛細管底部填充劑、經模製底部填充劑等）。在圖12B的範例實施例1220中，此底部填充劑可（例如）包圍第二互連結構1214且覆蓋功能晶粒1201到1204的底部側的鄰近部分，同時使第一互連結構1213曝露（例如，用於稍後連接到連接晶粒等）。
應注意，雖然本文中的說明大體將功能晶粒1201到1204（和其互連結構）呈現為類似地定大小和成形，但此對稱性並非必需的。舉例來說，功能晶粒1201到1204可具有不同的相應形狀和大小，可具有不同相應類型的和/或數目個互連結構等。
另外應注意，雖然圖11和圖12A到圖12M的本文中的論述大體聚焦於耦合到單一金屬圖案（或載體）的四個功能晶粒，但本發明的範圍不限於此。舉例來說，任何數目個功能晶粒（例如，兩個晶粒、三個晶粒、五個晶粒等）可耦合到單一金屬圖案（或載體）。並且，舉例來說，可在單一模組或封裝中利用任何數目個金屬圖案（和附著到其的晶粒）。
一般來說，方塊1120可包括將功能晶粒附著到載體（例如，到其金屬圖案、到其RD結構等）。因此，本發明的範圍不應受到此附著的任何特定方式的特性或此功能晶粒、載體、金屬圖案、附著或互連結構等的任何特定特性限制。
範例方法1100可在方塊1132處包括附著第二載體。方塊1132可（例如）與本文中論述（例如，關於圖9的範例方法900的方塊932、關於圖1中展示的範例方法100的方塊120、關於圖5中展示的範例方法500的方塊520、關於圖7中展示的範例方法700的方塊720等）的任何載體附著共用任何或所有特性。方塊1132的各種範例方面呈現於圖12C處。
如圖12C的範例實施例1232中所展示，第二載體1227可附著到功能晶粒1201到1204的頂部側。注意，組件在此時點可仍呈晶圓（或面板）形式。載體1231可包括多種特性中的任何者。舉例來說，載體1231可包括玻璃載體、矽（或半導體）載體、金屬載體等。載體1231可（例如）包括柔順表面（或柔順耦合層，例如，黏合層），例如，以適應功能元件高度的差。方塊1132可包括以多種方式中的任何者附著載體1231。舉例來說，方塊1132可包括使用黏合劑、使用機械連接機構、使用真空附著等附著載體1231。
一般來說，方塊1132可包括附著第二載體。因此，本發明的範圍不應受附著載體的任何特定方式的特性或載體的任何特定類型的特性限制。
範例方法1100可在方塊1135處包括去除第一載體。方塊1135可（例如）與圖9中展示的範例方法900的方塊935和/或與圖7中展示的範例方法700的方塊735共用任何或所有特性。方塊1135也可（例如）與本文中論述（例如，關於圖1中展示的範例方法100的方塊135、關於圖5中展示的範例方法500的方塊535等）的任何載體去除製程共用任何或所有特性。方塊1135的各種範例方面呈現於圖12D處。
舉例來說，圖12D的範例實施例1235展示去除的第一載體1221（或塊狀載體材料）（例如，與圖12C的範例實施例1232相比）。方塊1135可包括以多種方式中的任何者（例如，研磨、蝕刻、化學機械平坦化、剝落、剪切、熱或雷射釋放等）執行此載體去除。注意，雖然不是必需的，但附著到第二互連結構1214的金屬圖案1223（或其部分）可仍然保留。此保留的金屬圖案1223可（例如）稍後去除或可併入到最終封裝內。
一般來說，方塊1135可包括去除第一載體。因此，本發明的範圍不應受去除載體的任何特定方式的特性或載體的任何特定類型的特性限制。
範例方法1100可在方塊1137處包括將連接晶粒安裝（或附著）到功能晶粒。方塊1137可（例如）與圖3中展示的範例方法700的方塊725、與圖3中展示的範例方法300的方塊320等共用任何或所有特性。方塊1137也可（例如）與圖1中展示的範例方法100的方塊125（例如，關於連接晶粒與功能晶粒之間的附著）、與方塊525（例如，關於連接晶粒與功能晶粒之間的附著）等共用任何或所有特性。方塊1137的各種範例方面呈現於圖12E處。
舉例來說，在圖12E處展示的範例實施例1237中，第一功能晶粒1201和第二功能晶粒1202的第一晶粒互連結構1213可機械和電連接到第一連接晶粒1216-1'的相應連接晶粒互連結構。第一功能晶粒1201的第一晶粒互連結構1213（例如，在第一功能晶粒1201的右側）可連接到此類連接晶粒互連結構的左部分，且第二功能晶粒1202的第一晶粒互連結構1213（例如，在第二功能晶粒1202的左側）可連接到此類連接晶粒互連結構的右部分。
此類互連結構可以多種方式中的任何者連接，本文中提供其非限制性範例，例如，關於如關於圖1和圖2（例如，圖2E）論述的第一晶粒互連結構213和連接晶粒互連結構217。可（例如）利用本文中論述的多種附著技術中的任何者耦合此類互連結構。
在第一功能晶粒1201和第二功能晶粒1202的第一晶粒互連結構1213到第一連接晶粒1216-1'的連接後，第一連接晶粒1216-1'提供第一功能晶粒1201的第一晶粒互連結構1213與第二功能晶粒1202的相應第一晶粒互連結構1213之間的電連線性。
如本文中所論述，可或可不提供第一晶粒互連結構1213與連接晶粒1216-1的背面之間的電連線性。舉例來說，雖然將範例第一連接晶粒1216-1說明為單側連接晶粒（例如，在背面上不具有電互連結構），但如在本文中的其它範例實施例中展示，連接晶粒1216中的任一者可為雙側（例如，提供連接晶粒1216的第一側上的互連結構與連接晶粒1216的第二側上的互連結構之間的電連線性）。
如同電連接第一功能晶粒1201與第二功能晶粒1202的第一連接晶粒1216-1'，第二連接晶粒1216-2'可類似地提供第二功能晶粒1202與第三功能晶粒1203之間的連接，且第三連接晶粒1216-3'可類似地提供第三功能晶粒1203與第四功能晶粒1204之間的連接。
在於方塊1137處將連接晶粒附著到功能晶粒後（或前或同時），底部填充劑可形成於連接晶粒與功能晶粒之間和/或功能晶粒的鄰近者之間。此底部填充劑可包括多種特性中的任何者。舉例來說，底部填充劑可包括毛細管底部填充材料、預先應用的底部填充材料、經模製底部填充材料等。此底部填充可以多種方式中的任何者執行，本文中提供其非限制性範例。舉例來說，可利用毛細管底部填充劑、預先應用的底部填充劑、注入的底部填充劑、其任何組合等執行此底部填充。舉例來說，在範例實施例中，可利用第一類型的底部填充劑（例如，預先應用的底部填充劑，例如，非傳導膏等）填充於功能晶粒之間，且可利用毛細管底部填充劑填充於功能晶粒與連接晶粒之間。此底部填充的範例實施例827a和827b提供於圖8E-1和圖8E-2處。如範例實施例827a和827b中所展示，底部填充材料828可形成於連接晶粒816與功能晶粒801到804之間和/或功能晶粒801到804的任何或所有鄰近對之間。此底部填充的任何或所有方面可（例如）在方塊1137處執行。
一般來說，方塊1137可包括將連接晶粒安裝（或附著）到功能晶粒。因此，本發明的範圍不應受執行此附著的任何特定方式的特性或附著機構的任何特定類型限制。
範例方法1100可在方塊1139處包括囊封。方塊1139的各種範例方面呈現於圖12F處。方塊1139可（例如）與圖3中展示的範例方法300的方塊330共用任何或所有特性。方塊1139可（例如）與本文中論述（例如，關於圖1中展示的範例方法100的方塊130、關於圖5中展示的範例方法500的方塊530、關於圖7中展示的範例方法700的方塊780、關於圖9中展示的範例方法900的方塊989、關於關於本文中論述的安裝（或附著）步驟論述的底部填充中的任何者等）的囊封和/或底部填充中的任何者共用任何或所有特性。
如圖12F中所展示，形成覆蓋功能晶粒1201到1204的各種部分、連接晶粒1216'、和第二載體1227的在功能晶粒1201到1204之間的部分、從功能晶粒1201到1204和附接到其的金屬圖案1223（如果存在）突出的第二互連結構1214、第一互連結構1213和在功能晶粒1201到1204與連接晶粒1216'之間的其它互連結構等的囊封物1231'（或囊封材料）。囊封物1231'可包括環氧模製化合物或多種材料中的任何者。舉例來說，囊封物1231'可包括聚合物、聚合物複合材料（例如，環氧樹脂與填料、環氧丙烯酸酯與填料或聚合物與填料）等。
囊封物1231'可以多種方式中的任何者形成。舉例來說，方塊1139可包括轉移模製囊封物1231'。並且，舉例來說，方塊1139可包括壓縮模製囊封物1231'。在底部填充劑已形成於至少功能晶粒1201到1204與連接晶粒1216'之間的範例實施例中，可利用壓縮模製或轉移模製用囊封材料1231'覆蓋此底部填充劑的部分。
如圖12F中說明的範例430中所展示，囊封物1231'也可（例如）覆蓋連接晶粒1216'的側表面和背表面。囊封物1231'也可（例如）覆蓋功能晶粒1201到1204的前表面（或活性）表面。注意，雖然展示囊封物1231'覆蓋連接晶粒1216'的頂部側（或背面），但連接晶粒1216'的頂部側可從囊封物1231'曝露。舉例來說，在範例實施例中，囊封物1231'的頂表面可與連接晶粒1216的頂表面共平面。此共面性可（例如）形成於原始囊封物形成期間，或可通過隨後變薄或平坦化（例如，如本文中將在方塊1140論述）形成。
注意，在範例實施例中，底部填充劑1231'可包圍第一晶粒互連結構1213和對應的連接晶粒互連結構（和/或底部填充劑，如果存在），且囊封物1231'可包圍第二晶粒互連結構1214（和底部填充劑，如果存在）。舉例來說，囊封物1231'可不具有物理性質（例如，填料直徑等）以有效地在功能晶粒1201到1204與連接晶粒1216'之間底部填充，和/或用以形成囊封物1231'的製程可不具有有效地執行此底部填充的能力。在此類情況下，可形成底部填充劑和囊封物兩者。
一般來說，方塊1139可包括囊封晶粒。因此，本發明的範圍不應受到執行此囊封和/或底部填充的任何特定方式的特性或此囊封物和/或底部填充劑的任何特定特性限制。
範例方法1100可在方塊1140處包括研磨。舉例來說，方塊1140可包括囊封物、金屬層、晶粒互連結構和/或連接晶粒。方塊1140的各種範例方面呈現於圖12G處。方塊1140可（例如）與圖3的範例方法300的方塊340共用任何或所有特性。方塊1140可（例如）與本文中論述（例如，關於圖1中展示的範例方法100的140等）的任何或所有研磨或平坦化步驟共用任何或所有特性。
雖然研磨大體呈現為範例，但方塊1140可（例如）包括以多種方式中的任何者（例如，以機械方式、以機械方式/以化學方式（CMP）、蝕刻等）執行變薄（或平坦化）。
方塊1140可（例如）包括執行此研磨以曝露功能晶粒1201到1204的第二晶粒互連結構1214的端部，以去除金屬圖案1223的其餘部分，等等。並且，舉例來說，方塊1140可包括將連接晶粒1216'和囊封物1231'研磨到其所要的厚度。並且，舉例來說，方塊1140可包括研磨第二晶粒互連結構1214以平坦化其端面以用於隨後處理步驟。
方塊1140也可包括研磨（或變薄）囊封物1231'，從而導致囊封物1231，和研磨（或變薄）連接晶粒1216'，從而導致連接晶粒1216。舉例來說，即使在某一程度上變薄，仍可已使連接晶粒1216'的厚度足夠大以確保連接晶粒1216'的安全處置和連接晶粒1216'到功能晶粒1201到1204的結合。既然連接晶粒1216'由囊封物1231'和到功能晶粒的附著和/或由底部填充劑（如果存在）另外保護，那麼可去除來自連接晶粒1216'的背面材料。注意，在利用單側連接晶粒的範例實施例中，可使至少一些方塊狀支撐材料（例如，矽）用於薄連接晶粒1216的繼續的結構支撐。
在提出的範例中，方塊1140導致第二晶粒互連結構1214的端面、薄連接晶粒1216的背面與囊封物1231的經研磨表面共平面。
一般來說，方塊1140可包括研磨（或變薄或平坦化）（例如）囊封物、晶粒互連結構和/或連接晶粒。因此，本發明的範圍不應受到執行此研磨（或變薄或平坦化）的任何特定方式的特性限制，也不應受到被研磨（或被變薄或被平坦化）組件的任何特定特性限制。
範例方法1100可在方塊1145處包括形成再分佈結構（RDS或RD結構）。方塊1145的各種範例方面呈現於圖12H處。方塊1145可（例如）與圖1中展示的範例方法100的方塊145共用任何或所有特性。舉例來說，再分佈結構1246（例如，介電層和/或傳導層等）和/或其形成可與再分佈結構246（例如，介電層247和/或傳導層248等）和/或其形成共用任何或所有特性。並且，舉例來說，方塊1245可與圖3中展示的範例方法300的方塊345、圖5中展示的範例方法500的方塊518等共用任何或所有特性。方塊1145可（例如）與用於形成再分佈結構（或信號分佈結構）的本文中的任一範例製程步驟共用任何或所有特性。
範例方法1100可在方塊1150處包括在再分佈結構上形成互連結構。方塊1150的各種範例方面呈現於圖12I處。方塊1150可（例如）與圖1中展示且本文中論述的範例方法100的方塊150共用任何或所有特性。舉例來說，襯墊1251和互連結構1252和/或其形成可與襯墊251和互連結構252和/或其形成共用任何或所有特性。方塊1150可（例如）與用於形成互連結構的本文中的任一範例製程步驟共用任何或所有特性。
範例方法1100可在方塊1152處包括去除第二載體（例如，在方塊1132附著的第二載體）。方塊1152可（例如）與本文中論述的任一載體去除步驟共用任何或所有特性。舉例來說，方塊1152可與圖1的範例方法100的方塊135共用任何或所有特性。並且，舉例來說，方塊1152可與圖5中展示的範例方法500的方塊535、與圖7中展示的範例方法700的方塊735和/或770、與圖9中展示的範例方法900的方塊984等共用任何或所有特性。方塊1152的各種範例方面展示於圖12J中。
方塊1152可（例如）包括以多種方式中的任何者去除第二載體，其非限制性範例在本文中論述（例如，研磨、化學機械平坦化、蝕刻、剝落、剪切、施加熱量或雷射或其它形式的能量以釋放黏合劑等）。舉例來說，圖12J中展示的範例實施例1252不包含圖12I中展示的範例實施例1250的第二載體1227。
一般來說，方塊1152可包括去除第二載體。因此，本發明的範圍不應受到執行此載體去除的任何特定方式的特性或正被去除的載體或載體材料的任何特定類型的特性限制。
範例方法1100可在方塊1155處包括單一化組件（或模組或封裝或其部分）。方塊1155的各種範例方面呈現於圖12K處。方塊1155可（例如）與圖1中展示且本文中論述的範例方法100的方塊155共用任何或所有特性。舉例來說，切割線1286（或單一化線）和/或沿著此切割線1286的單一化可與切割線256（或單一化線）和/或沿著此切割線256的單一化共用任何或所有特性。方塊1155可（例如）與本文中提供的任何或所有單一化範例共用任何或所有特性。
一般來說，方塊1155可包括單一化。因此，本發明的範圍不應受執行此單一化的任何特定方式的特性或單一化的組件的任何特定類型的特性限制。
範例方法1100可在方塊1187處包括安裝（或附著）到基板。方塊1187可（例如）與圖9中展示的範例方法900的方塊987、圖7中展示的範例方法700的方塊760等共用任何或所有特性。方塊1187可（例如）與本文中論述的安裝（或附著）步驟中的任一者（例如，附著互連結構、附著晶粒背面等）共用任何或所有特性。方塊1187的各種範例方面呈現於圖12L處。方塊1187可（例如）包括以多種方式中的任何者執行此附著，本文中提供其非限制性範例。
基板1288可包括多種特性中的任何者，本文中提供其非限制性範例。舉例來說，基板1288可包括封裝基板、插入件、主機板、印刷電線板等。基板1288可（例如）包括無芯基板、有機基板、陶瓷基板等。基板1288可（例如）包括形成於半導體（例如，矽等）基板、玻璃或金屬基板、陶瓷基板等上的一或多個介電層（例如，有機和/或無機介電層）和/或傳導層。基板1288可（例如）與圖6B-1和圖6B-2的RD結構646（646a或646b）、與圖6A-2和圖6A-4的RD結構698（698a或698b）、與圖2C的RD結構298等共用任何或所有特性。基板1288可（例如）包括個別封裝基板或可包括耦合在一起的多個基板（例如，在面板或晶圓中），其以後可被單一化。
在圖12L中展示的範例實施例1287中，方塊1287可包括將在方塊1150處形成於RD結構1246上的互連結構1264（或凸塊）焊接（例如，利用大量回焊、熱壓縮結合、雷射焊接等）到基板1288的相應互連結構1264（例如，襯墊、跡線、焊盤、柱、支柱等）。
一般來說，方塊1187包括將在方塊1155單一化的組件（或模組）安裝（或附著）到基板。因此，本發明的範圍不應受安裝（或附著）的任何特定類型或任何特定安裝（或附著）結構的特性限制。
範例方法1100可在方塊1189處包括在基板與在方塊1187安裝到其的組件（或模組）之間的底部填充。方塊1189可（例如）與圖9中展示的範例方法900的方塊989和/或與圖7中展示的範例方法700的方塊780共用任何或所有特性。方塊1189也可（例如）與本文中論述的任何底部填充製程步驟共用任何或所有特性。
方塊1189可包括以多種方式中的任何者執行此底部填充，本文中提供其非限制性範例。舉例來說，方塊1189可包括在於方塊1187處執行安裝後執行毛細管或注入的底部填充劑製程。並且，舉例來說，在利用預先應用的底部填充劑（PUF）的情境中，可將此PUF在此安裝前應用到基板、金屬圖案和/或其互連結構。。方塊1189也可包括利用經模製底部填充製程來執行此底部填充。
如圖12M的範例實施例1289中所展示，底部填充材料1291（例如，本文中論述的任何底部填充材料等）可完全或部分覆蓋基板1288的頂部側。底部填充材料1291也可（例如）包圍RD結構1246與基板1288之間的互連結構1264。底部填充材料1291可（例如）覆蓋RD結構1246的底部側。底部填充材料1291也可（例如）覆蓋RD結構1246的側表面和/或囊封材料（例如，如在方塊1139處形成）。
一般來說，方塊1189包括底部填充。因此，本發明的範圍不應受底部填充的任何特定類型或任何特定底部填充材料的特性限制。
範例方法1100可在方塊1190處包括執行繼續的處理。此繼續的處理可包括多種特性中的任何者。舉例來說，方塊1190可包括將範例方法1100的執行流程返回到其任一方塊。並且，舉例來說，方塊1190可包括將範例方法1100的執行流程引導到本文中論述（例如，關於圖1的範例方法100、圖3的範例方法300、圖5的範例方法500、圖7的範例方法700、圖9的範例方法900等）的任一其它方法方塊（或步驟）。
如本文中所論述，可將功能晶粒和連接晶粒安裝到基板，例如，在多晶圓模組配置中。此類配置的非限制性範例展示於圖13和圖14中。
圖13展示根據本發明的各種方面的範例電子裝置1300的俯視圖。範例電子裝置1300可（例如）與本文中論述的任何或所有電子裝置共用任何或所有特性。舉例來說，功能晶粒（1311和1312）、連接晶粒1320和基板1330可分別與本文中論述的任何或所有功能晶粒、連接晶粒和/或基板共用任何或所有特性。
圖14展示根據本發明的各種方面的範例電子裝置的俯視圖。範例電子裝置1400可（例如）與本文中論述的任何或所有電子裝置共用任何或所有特性。舉例來說，功能晶粒（功能晶粒1到功能晶粒10）、連接晶粒（連接晶粒1到連接晶粒10）和基板1430可與本文中論述的任何或所有功能晶粒、連接晶粒和/或基板共用任何或所有特性。
本文中的論述包含展示半導體裝置組件（或封裝）的各種部分和/或其製造方法的眾多說明性圖。為了說明清晰性，這些圖並未展示每一範例組件的所有方面。本文中提出的範例組件中的任何者可與本文中提出的任何或所有其它組件共用任何或所有特性。
綜上所述，本發明的各種方面提供一種半導體封裝結構和一種用於製造半導體封裝的方法。作為非限制性範例，本發明的各種方面提供各種半導體封裝結構，和其製造方法，所述半導體封裝結構包括在多個其它半導體晶粒之間發送電信號的連接晶粒。雖然已經參照某些方面和範例描述了前述內容，但是所屬領域的技術人員應理解，在不脫離本發明的範圍的情況下，可進行各種改變並可用等效物取代。另外，在不脫離本發明的範圍的情況下，可進行許多修改以使特定情況或材料適應本發明的教示。因此，希望本發明不限於所揭示的特定範例，而是本發明將包含屬於所附申請專利範圍的範疇的所有範例。
100‧‧‧方法
105-190‧‧‧方塊或步驟
210A-C‧‧‧晶圓
211‧‧‧晶粒
212‧‧‧晶粒
213‧‧‧晶粒互連結構
214‧‧‧晶粒互連結構
215A-B‧‧‧晶圓
216a‧‧‧連接晶粒
216b‧‧‧薄連接晶粒
217‧‧‧連接晶粒互連結構
220‧‧‧實施例
221‧‧‧載體
222‧‧‧黏合劑
223‧‧‧底部填充劑
230‧‧‧範例
231‧‧‧囊封物
235‧‧‧組件
245‧‧‧組件
246‧‧‧再分佈結構
247‧‧‧介電層
248‧‧‧傳導層
251‧‧‧襯墊
252‧‧‧互連結構
256‧‧‧切割線
280‧‧‧電子裝置
290‧‧‧支撐層
291‧‧‧基底介電層
292‧‧‧第一傳導跡線
293‧‧‧第一介電層
294‧‧‧傳導通孔
295‧‧‧第二傳導跡線
296‧‧‧第二介電層296
298‧‧‧再分佈（RD）結構
300‧‧‧範例方法
305-390‧‧‧方塊或步驟
410‧‧‧晶圓
411‧‧‧第一晶粒
412‧‧‧第二晶粒
413‧‧‧晶粒互連結構
414‧‧‧晶粒互連結構
415‧‧‧晶圓
416a‧‧‧連接晶粒
416b‧‧‧薄連接晶粒
417‧‧‧連接晶粒互連結構
423‧‧‧底部填充劑
430‧‧‧範例
431‧‧‧囊封物
431a‧‧‧原始頂表面
431b‧‧‧經研磨頂表面
446‧‧‧再分佈結構
447‧‧‧介電層
448‧‧‧傳導層
456‧‧‧切割線
480‧‧‧電子裝置
500‧‧‧範例方法
505-590‧‧‧方塊或步驟
611a-b‧‧‧晶粒
612a-b‧‧‧晶粒
615A-B‧‧‧晶圓
616a-b‧‧‧連接晶粒
617‧‧‧連接晶粒互連結構
621a-b‧‧‧載體
625a-b‧‧‧範例
630a-b‧‧‧範例實施例
631a-b‧‧‧囊封材料
646a-b‧‧‧再分佈（RD）結構
647a-b‧‧‧介電層
680a-b‧‧‧電子裝置
690‧‧‧支撐層
691‧‧‧基底介電層
692‧‧‧第一傳導跡線
693‧‧‧第一介電層
694‧‧‧傳導通孔
695‧‧‧第二傳導跡線
696‧‧‧第二介電層
698a-b‧‧‧再分佈（RD）結構
699‧‧‧第二連接晶粒互連結構
700‧‧‧範例方法
705-790‧‧‧方塊或步驟
801‧‧‧晶粒
802‧‧‧晶粒
803‧‧‧晶粒
804‧‧‧晶粒
813‧‧‧第一晶粒互連結構
814‧‧‧第二晶粒互連結構
815A-B‧‧‧晶圓
816a-b‧‧‧連接晶粒
816a-1、816b-1‧‧‧第一連接晶粒
816a-2、816b-2‧‧‧第二連接晶粒
816a-3、816b-3‧‧‧第三連接晶粒
817‧‧‧連接晶粒互連結構
818a-b‧‧‧載體和/或方塊狀材料
819‧‧‧載體
820‧‧‧範例實施例
821‧‧‧載體部分
823‧‧‧金屬圖案
825a-b‧‧‧範例實施例
827a-b‧‧‧範例實施例
828‧‧‧底部填充材料
855a-b‧‧‧範例實施例
856‧‧‧鋸線
860a-b‧‧‧範例實施例
861‧‧‧基板
870a-b‧‧‧範例實施例
880a-b‧‧‧範例實施例
881‧‧‧底部填充劑
899‧‧‧第二連接晶粒互連結構
900‧‧‧方法
905-990‧‧‧方塊或步驟
1001、1002、1003、1004‧‧‧晶粒
1014‧‧‧第一晶粒互連結構
1016-1、1016-2、1016-3‧‧‧連接晶粒
1020a-b‧‧‧範例實施例
1021‧‧‧第一載體
1022a-b‧‧‧範例實施例
1023‧‧‧金屬圖案
1024‧‧‧底部填充材料
1026‧‧‧囊封材料
1031‧‧‧載體
1032‧‧‧範例實施例
1035‧‧‧範例實施例
1037‧‧‧凸塊圖案
1072a-b‧‧‧範例實施例
1073‧‧‧底部填充材料
1084‧‧‧範例實施例
1085‧‧‧範例實施例
1086‧‧‧鋸線
1087‧‧‧範例實施例
1088‧‧‧基板
1089‧‧‧範例實施例
1091‧‧‧底部填充材料
1100‧‧‧方法
1105-1190‧‧‧方塊或步驟
1201-1204‧‧‧晶粒
1213‧‧‧第一互連結構
1214‧‧‧第二互連結構
1216-1‧‧‧第一連接晶粒
1216-2‧‧‧第二連接晶粒
1216-3‧‧‧第三連接晶粒
1218‧‧‧載體
1220‧‧‧範例實施例
1221‧‧‧塊狀載體部分
1223‧‧‧金屬圖案
1227‧‧‧第二載體
1231‧‧‧載體
1232‧‧‧範例實施例
1235‧‧‧範例實施例
1237‧‧‧範例實施例
1245‧‧‧方塊
1246‧‧‧再分佈結構
1250‧‧‧範例實施例
1251‧‧‧襯墊
1252‧‧‧互連結構
1264‧‧‧互連結構
1286‧‧‧切割線
1287‧‧‧範例實施例
1288‧‧‧基板
1289‧‧‧範例實施例
1291‧‧‧底部填充材料
1300‧‧‧電子裝置
1311‧‧‧晶粒
1312‧‧‧晶粒
1320‧‧‧連接晶粒
1330‧‧‧基板
1400‧‧‧電子裝置
1430‧‧‧基板
圖1展示根據本發明的各種方面的製造電子裝置的範例方法的流程圖。
圖2A到圖2M展示根據本發明的各種方面的說明範例電子裝置和製造範例電子裝置的範例方法的橫截面圖。
圖3展示根據本發明的各種方面的製造電子裝置的範例方法的流程圖。
圖4A到圖4J展示根據本發明的各種方面的說明範例電子裝置和製造範例電子裝置的範例方法的橫截面圖。
圖5展示根據本發明的各種方面的製造電子裝置的範例方法的流程圖。
圖6A到圖6G展示根據本發明的各種方面的說明範例電子裝置和製造範例電子裝置的範例方法的橫截面圖。
圖7展示根據本發明的各種方面的製造電子裝置的範例方法的流程圖。
圖8A到圖8J展示根據本發明的各種方面的說明範例電子裝置和製造範例電子裝置的範例方法的橫截面圖。
圖9展示根據本發明的各種方面的製造電子裝置的範例方法的流程圖。
圖10A到圖10K展示根據本發明的各種方面的說明範例電子裝置和製造範例電子裝置的範例方法的橫截面圖。
圖11展示根據本發明的各種方面的製造電子裝置的範例方法的流程圖。
圖12A到圖12M展示根據本發明的各種方面的說明範例電子裝置和製造範例電子裝置的範例方法的橫截面圖。
圖13展示根據本發明的各種方面的範例電子裝置的俯視圖。
圖14展示根據本發明的各種方面的範例電子裝置的俯視圖。

Claims (20)

  1. 一種電子裝置，其包括： 信號分佈結構，其具有信號分佈結構上側和信號分佈結構下側，並且包括： 信號分佈結構介電層； 第一信號分佈結構導體；以及 第二信號分佈結構導體； 連接晶粒，其包括： 連接晶粒頂部側，其包括第一連接晶粒互連結構和電耦合到所述第一連接晶粒互連結構的第二連接晶粒互連結構；以及 連接晶粒底部側，其耦合到所述信號分佈結構上側； 第一半導體晶粒，其包括： 第一半導體晶粒的第一互連結構，其耦合到所述第一連接晶粒互連結構；以及 第一半導體晶粒的第二互連結構，其耦合到所述第一信號分佈結構導體；以及 第二半導體晶粒，其包括： 第二半導體晶粒的第一互連結構，其耦合到所述第二連接晶粒互連結構；以及 第二半導體晶粒的第二互連結構，其耦合到所述第二信號分佈結構導體。
  2. 根據申請專利範圍第1項所述的電子裝置，其中所述整個信號分佈結構上側是在相同平面中。
  3. 根據申請專利範圍第1項所述的電子裝置，其包括側向地圍繞並且垂直地覆蓋所述連接晶粒的單一連續介電材料的層。
  4. 根據申請專利範圍第1項所述的電子裝置，其包括: 第一介電層，其直接地接觸並且覆蓋所述連接晶粒；以及 第二介電層，其直接地接觸並且覆蓋所述信號分佈結構。
  5. 根據申請專利範圍第1項所述的電子裝置，其包括單一連續介電材料的層，其覆蓋所述信號分佈結構上側，並且包括: 第一部分，其被直接垂直地設置在所述連接晶粒和所述第一半導體晶粒之間； 第二部分，其被直接垂直地設置在所述連接晶粒和所述第二半導體晶粒之間； 第三部分，其被直接垂直地設置在所述信號分佈結構和所述第一半導體晶粒之間，但是不直接垂直地在所述連接晶粒和所述第一半導體晶粒之間； 第四部分，其被直接垂直地設置在所述信號分佈結構和所述第二半導體晶粒之間，但是不直接垂直地在所述連接晶粒和所述第二半導體晶粒之間； 第五部分，其覆蓋所述第一半導體晶粒的頂部側；以及 第六部分，其覆蓋所述第二半導體晶粒的頂部側。
  6. 根據申請專利範圍第1項所述的電子裝置，其包括傳導層，所述傳導層被耦接到所述連接晶粒底部側以及耦接到所述信號分佈結構上側。
  7. 根據申請專利範圍第1項所述的電子裝置，其中在所述第一半導體晶粒的底部側和所述連接晶粒頂部側之間的第一垂直距離是不同於在所述第一半導體晶粒的底部側和所述信號分佈結構上側之間的第二垂直距離。
  8. 根據申請專利範圍第1項所述的電子裝置，其中所述第一半導體晶粒的第一互連結構包括第一金屬柱；並且所述第一半導體晶粒的第二互連結構包括第二金屬柱，所述第二金屬柱是所述第一金屬柱的至少兩倍寬。
  9. 根據申請專利範圍第1項所述的電子裝置，其中所述連接晶粒包括: 半導體基板； 在所述半導體基板上的傳導層；以及 在所述傳導層上的無機介電層，所述無機介電層包括: 第一孔隙，所述傳導層的第一部分經由所述第一孔隙而被曝露；以及 第二孔隙，所述傳導層的第二部分經由所述第二孔隙而被曝露， 其中所述第一連接晶粒互連結構經由所述第一孔隙而電連接到所述傳導層的所述第一部分，並且所述第二連接晶粒互連結構經由所述第二孔隙而電連接到所述傳導層的所述第二部分。
  10. 根據申請專利範圍第1項所述的電子裝置，其中所述信號分佈結構包括基板，所述基板包括陶瓷及/或玻璃。
  11. 根據申請專利範圍第1項所述的電子裝置，其中: 所述第一半導體晶粒的第一互連結構直接連接到所述第一連接晶粒互連結構； 所述第一半導體晶粒的第二互連結構直接連接到所述第一信號分佈結構導體； 所述第二半導體晶粒的第一互連結構直接連接到所述第二連接晶粒互連結構；以及 所述第二半導體晶粒的第二互連結構直接連接到所述第二信號分佈結構導體。
  12. 一種電子裝置，其包括： 信號分佈結構，其包括：信號分佈結構介電層、第一信號分佈結構導體、第二信號分佈結構導體以及第三信號分佈結構導體； 第一連接晶粒，其包括： 第一連接晶粒頂部側，其包括第一連接晶粒的第一互連結構以及第一連接晶粒的第二互連結構，所述第一連接晶粒的第二互連結構電耦合到所述第一連接晶粒的第一互連結構；以及 第一連接晶粒底部側，其耦接到所述信號分佈結構的上側； 第二連接晶粒，其包括： 第二連接晶粒頂部側，其包括第二連接晶粒的第一互連結構以及第二連接晶粒的第二互連結構，所述第二連接晶粒的第二互連結構電耦合到所述第二連接晶粒的第一互連結構；以及 第二連接晶粒底部側，其耦接到所述信號分佈結構的所述上側； 第一半導體晶粒，其包括： 第一半導體晶粒的第一互連結構，其耦接到所述第一連接晶粒的第一互連結構； 第一半導體晶粒的第二互連結構，其耦接到所述第一信號分佈結構導體；以及 第一半導體晶粒的第二互連結構，其耦接到所述第二連接晶粒的第一互連結構； 第二半導體晶粒，其包括： 第二半導體晶粒的第一互連結構，其耦接到所述第一連接晶粒的第二互連結構；以及 第二半導體晶粒的第二互連結構，其耦接到所述第二信號分佈結構導體；以及 第三半導體晶粒，其包括： 第三半導體晶粒的第一互連結構，其耦接到所述第二連接晶粒的第二互連結構；以及 第三半導體晶粒的第二互連結構，其耦接到所述第三信號分佈結構導體。
  13. 根據申請專利範圍第12項所述的電子裝置，其中： 所述第一連接晶粒以及所述第二半導體晶粒被設置朝向所述第一半導體晶粒的第一橫向側；以及 所述第二連接晶粒以及所述第三半導體晶粒被設置朝向所述第一半導體晶粒的第二橫向側，所述第二橫向側相對於所述第一橫向側。
  14. 根據申請專利範圍第12項所述的電子裝置，其中： 所述第一半導體晶粒包括處理晶粒； 所述第二半導體晶粒包括第一記憶體晶粒；以及 所述第三半導體晶粒包括第二記憶體晶粒。
  15. 根據申請專利範圍第12項所述的電子裝置，其包括單一連續介電材料的層，所述單一連續介電材料的層橫向地圍繞並且垂直覆蓋所述第一連接晶粒、所述第二連接晶粒、所述第一半導體晶粒、所述第二半導體晶粒以及所述第三半導體晶粒。
  16. 一種用於製造電子裝置的方法，所述方法包括： 提供連接晶粒，所述連接晶粒耦接到信號分佈結構，其中： 所述信號分佈結構具有信號分佈結構上側以及信號分佈結構下側，並且包括： 信號分佈結構介電層； 第一信號分佈結構導體；以及 第二信號分佈結構導體；以及 所述連接晶粒具有連接晶粒上側和耦接到所述信號分佈結構上側的連接晶粒下側，並且包括： 在所述連接晶粒上側上的第一連接晶粒互連結構；以及 在所述連接晶粒上側上並且電耦接到所述第一連接晶粒互連結構的第二連接晶粒互連結構； 提供第一半導體晶粒，其耦接到所述信號分佈結構並且耦接到所述連接晶粒，其中所述第一半導體晶粒包括： 第一半導體晶粒的第一互連結構，其耦接到所述第一連接晶粒互連結構；以及 第一半導體晶粒的第二互連結構，其耦接到所述第一信號分佈結構導體；以及 提供第二半導體晶粒，其耦接到所述信號分佈結構並且耦接到所述連接晶粒，其中所述第二半導體晶粒包括： 第二半導體晶粒的第一互連結構，其耦接到所述第二連接晶粒互連結構；以及 第二半導體晶粒的第二互連結構，其耦接到所述第二信號分佈結構導體。
  17. 根據申請專利範圍第16項所述的方法，其包括形成單一連續介電材料的層，所述單一連續介電材料的層覆蓋所述信號分佈結構上側並且包括： 第一部分，其直接垂直地設置在所述連接晶粒和所述第一半導體晶粒之間； 第二部分，其直接垂直地設置在所述連接晶粒和所述第二半導體晶粒之間； 第三部分，其直接垂直地設置在所述信號分佈結構和所述第一半導體晶粒之間，但是不直接垂直地設置在所述連接晶粒和所述第一半導體晶粒之間； 第四部分，其直接垂直地設置在所述信號分佈結構和所述第二半導體晶粒之間，但是不直接垂直地設置在所述連接晶粒和所述第二半導體晶粒之間； 第五部分，其覆蓋所述第一半導體晶粒的頂部側；以及 第六部分，其覆蓋所述第二半導體晶粒的頂部側。
  18. 根據申請專利範圍第16項所述的方法，其中傳導層被耦接到所述連接晶粒下側以及耦接到所述信號分佈結構上側。
  19. 根據申請專利範圍第16項所述的方法，其中在所述第一半導體晶粒的底部側和所述連接晶粒上側之間的第一垂直距離是不同於在所述第一半導體晶粒的底部側和所述信號分佈結構上側之間的第二垂直距離。
  20. 根據申請專利範圍第16項所述的方法，其中所述第一半導體晶粒的第一互連結構包括第一金屬柱；並且所述第一半導體晶粒的第二互連結構包括第二金屬柱，所述第二金屬柱是所述第一金屬柱的至少兩倍寬。
TW107143003A 2016-01-27 2016-09-23 半導體封裝以及其製造方法 TWI701782B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662287544P 2016-01-27 2016-01-27
US62/287,544 2016-01-27
US15/207,186 2016-07-11
US15/207,186 US9653428B1 (en) 2015-04-14 2016-07-11 Semiconductor package and fabricating method thereof

Publications (2)

Publication Number Publication Date
TW201909361A true TW201909361A (zh) 2019-03-01
TWI701782B TWI701782B (zh) 2020-08-11

Family

ID=59262003

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107143003A TWI701782B (zh) 2016-01-27 2016-09-23 半導體封裝以及其製造方法
TW105126764A TWI652778B (zh) 2016-01-27 2016-09-23 半導體封裝以及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105126764A TWI652778B (zh) 2016-01-27 2016-09-23 半導體封裝以及其製造方法

Country Status (4)

Country Link
US (1) US10032748B2 (zh)
KR (2) KR102616760B1 (zh)
CN (3) CN110176445B (zh)
TW (2) TWI701782B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
US10008454B1 (en) * 2017-04-20 2018-06-26 Nxp B.V. Wafer level package with EMI shielding
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
TWI654727B (zh) * 2017-11-09 2019-03-21 上海兆芯集成電路有限公司 晶片封裝方法
CN111133575A (zh) * 2017-12-29 2020-05-08 英特尔公司 具有通信网络的微电子组件
US10700051B2 (en) * 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
CN109560057A (zh) * 2018-11-16 2019-04-02 华进半导体封装先导技术研发中心有限公司 一种多芯片倒装贴片三维集成封装结构及其制造方法
US11158607B2 (en) * 2018-11-29 2021-10-26 Apple Inc. Wafer reconstitution and die-stitching
US11282761B2 (en) 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
TWI728561B (zh) * 2018-11-29 2021-05-21 台灣積體電路製造股份有限公司 半導體封裝件以及其製造方法
TWI815521B (zh) * 2018-12-07 2023-09-11 美商艾馬克科技公司 半導體封裝和其製造方法
US11676941B2 (en) 2018-12-07 2023-06-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
US11145614B2 (en) 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices
CN111554618A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554612A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554613A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554623A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554620A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554625A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554624B (zh) * 2020-04-30 2022-10-28 通富微电子股份有限公司 一种芯片封装方法
CN111554626A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554616B (zh) * 2020-04-30 2023-07-18 通富微电子股份有限公司 一种芯片封装方法
CN111554622B (zh) * 2020-04-30 2023-07-14 通富微电子股份有限公司 一种芯片封装方法
CN111554632B (zh) * 2020-04-30 2022-10-28 通富微电子股份有限公司 一种芯片封装方法
CN111554619A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554629A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554621A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554628B (zh) * 2020-04-30 2023-05-16 通富微电子股份有限公司 一种芯片封装方法
CN111554617A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
US20220051989A1 (en) * 2020-08-12 2022-02-17 Advanced Micro Devices, Inc. Mixed density interconnect architectures using hybrid fan-out
KR20220022218A (ko) 2020-08-18 2022-02-25 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11538787B2 (en) * 2020-10-30 2022-12-27 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure
US11673830B2 (en) * 2020-11-11 2023-06-13 Applied Materials, Inc. Glass carrier cleaning using ozone
CN112542392B (zh) * 2020-12-04 2021-10-22 上海易卜半导体有限公司 一种形成封装件的方法及封装件
US20220181296A1 (en) 2020-12-04 2022-06-09 Yibu Semiconductor Co., Ltd. Method for Forming Chip Packages and a Chip Package
US20220199535A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Microelectronic structures including bridges
EP4325565A3 (en) * 2020-12-22 2024-07-03 INTEL Corporation Assembly of 2xd module using high density interconnect bridges
US11735575B2 (en) * 2021-05-27 2023-08-22 International Business Machines Corporation Bonding of bridge to multiple semiconductor chips
CN116206986B (zh) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 芯片封装方法及封装结构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US8102663B2 (en) * 2007-09-28 2012-01-24 Oracle America, Inc. Proximity communication package for processor, cache and memory
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8405228B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package underfill and method of manufacture thereof
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US9245852B2 (en) 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US8546955B1 (en) 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
US9679830B2 (en) 2014-10-31 2017-06-13 Mediatek Inc. Semiconductor package
US10515939B2 (en) 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
US9653428B1 (en) 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10438881B2 (en) * 2015-10-29 2019-10-08 Marvell World Trade Ltd. Packaging arrangements including high density interconnect bridge
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法

Also Published As

Publication number Publication date
TW201727853A (zh) 2017-08-01
US20170271307A1 (en) 2017-09-21
CN206322692U (zh) 2017-07-11
CN107017238B (zh) 2019-06-14
CN110176445A (zh) 2019-08-27
KR102616760B1 (ko) 2023-12-21
TWI652778B (zh) 2019-03-01
TWI701782B (zh) 2020-08-11
KR20170089746A (ko) 2017-08-04
CN107017238A (zh) 2017-08-04
CN110176445B (zh) 2023-09-01
KR20240004133A (ko) 2024-01-11
US10032748B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
TWI652778B (zh) 半導體封裝以及其製造方法
US9653428B1 (en) Semiconductor package and fabricating method thereof
US11901332B2 (en) Semiconductor device and manufacturing method thereof
US11942403B2 (en) Integrated circuit package and method
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
CN108346646B (zh) 半导体装置及其制造方法
TWI662667B (zh) 封裝結構及其製造方法
US20190115319A1 (en) Semiconductor package and fabricating method thereof
US11676941B2 (en) Semiconductor package and fabricating method thereof
CN111293112B (zh) 半导体封装和其制造方法
US20230154893A1 (en) Semiconductor package and fabricating method thereof
CN220934063U (zh) 集成电路封装
US20240234302A1 (en) Semiconductor packages and methods of forming same