JP6880777B2 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP6880777B2
JP6880777B2 JP2017013242A JP2017013242A JP6880777B2 JP 6880777 B2 JP6880777 B2 JP 6880777B2 JP 2017013242 A JP2017013242 A JP 2017013242A JP 2017013242 A JP2017013242 A JP 2017013242A JP 6880777 B2 JP6880777 B2 JP 6880777B2
Authority
JP
Japan
Prior art keywords
chip
housing
optical module
wiring board
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017013242A
Other languages
English (en)
Other versions
JP2018121022A (ja
Inventor
松村　貴由
貴由 松村
中村　直章
直章 中村
海沼　則夫
則夫 海沼
福園　健治
健治 福園
雄基 星野
雄基 星野
崇 久保田
崇 久保田
卓己 増山
卓己 増山
吉良　秀彦
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017013242A priority Critical patent/JP6880777B2/ja
Priority to US15/874,927 priority patent/US20180217343A1/en
Publication of JP2018121022A publication Critical patent/JP2018121022A/ja
Application granted granted Critical
Publication of JP6880777B2 publication Critical patent/JP6880777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02438—Characterized by cooling of elements other than the laser chip, e.g. an optical element being part of an external cavity or a collimating lens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、光モジュールに関する。
シリコンフォトニクス（Ｓｉ−Ｐｈ）チップ及び制御チップが搭載された光モジュールでは、通信速度の高速化に伴い、配線の短縮化及び高効率冷却が要求されている。図２１及び図２２は、ＱＳＦＰ（Quad Small Form・Factor Pluggable）規格の光モジュール１
０１の使用例を示す図である。図２１に示すように、サーバ等に取り付けられたケージ１０２に光モジュール１０１が挿入される。光モジュール１０１の筐体１０３にケーブル１０４が接続され、ケージ１０２の表面に放熱フィン１０５が設けられている。図２１の（Ａ）及び図２２の（Ａ）は、光モジュール１０１をケージ１０２に挿入する前の状態を示し、図２１の（Ｂ）及び図２２の（Ｂ）は、光モジュール１０１をケージ１０２に挿入した後の状態を示している。
特開２００４−１７９３０９号公報 国際公開第２００７／１１４３８４号 特開２００６−２６１３１１号公報 特開平７−５８２５７号公報
図２３は、光モジュール１０１の断面図である。図２３は、光モジュール１０１がケージ１０２に挿入された状態が示されている。筐体１０３の下部１０３Ａが、ケージ１０２の下部１０２Ａに接触しており、筐体１０３の上部１０３Ｂが、ケージ１０２の上部１０２Ｂに接触している。光モジュール１０１は、基板１０６、Ｓｉ−Ｐｈチップ１１０及び制御チップ１２０を備える。Ｓｉ−Ｐｈチップ１１０及び制御チップ１２０は、基板１０６上に設けられている。Ｓｉ−Ｐｈチップ１１０にはレーザダイオード１１１及びフィン１１２が搭載されており、レーザダイオード１１１の熱がフィン１１２によって放熱される。制御チップ１２０にはフィン１２１が搭載されており、制御チップ１２０の回路の熱がフィン１２１によって放熱される。Ｓｉ−Ｐｈチップ１１０と制御チップ１２０とがワイヤ１３０を介して電気的に接続されている。
レーザダイオード１１１及び制御チップ１２０の回路は、発熱量が大きい。レーザダイオード１１１及び制御チップ１２０の回路の発熱量が大きい場合であっても、レーザダイオード１１１と制御チップ１２０の回路との間の距離が大きいため、フィン１１２によりレーザダイオード１１１の冷却が可能であると共に、フィン１２１により制御チップ１２０の回路の冷却が可能である。しかし、Ｓｉ−Ｐｈチップ１１０と制御チップ１２０との間の距離が大きい場合、Ｓｉ−Ｐｈチップ１１０と制御チップ１２０との間の通信速度が小さくなるため、通信速度の高速化に対応することが困難になる。一方、Ｓｉ−Ｐｈチップ１１０と制御チップ１２０との間の距離を短縮して通信速度を向上する場合、レーザダイオード１１１と制御チップ１２０の回路との間の距離が短くなる。この場合、光モジュール１０１が局所的に高温になり、レーザダイオード１１１及び制御チップ１２０の回路の冷却が不十分となる恐れがある。
本願は、上記の課題に鑑みてなされたものであり、光モジュールを効率よく放熱するこ
とを目的とする。
本願の一観点によれば、筐体と、貫通穴を有する基板と、第１発熱体を有し、前記貫通穴の内側に配置された第１チップと、第２発熱体を有する第２チップと、前記筐体の下部と前記第１チップとの間に挟まれ、前記第１発熱体が発する熱を前記筐体の前記下部に伝える第１熱伝導部材と、前記筐体の上部と前記第２チップとの間に挟まれ、前記第２発熱体が発する熱を前記筐体の前記上部に伝える第２熱伝導部材と、を備え、前記第２チップが、前記基板及び前記第１チップの上にバンプを介して載置されている、光モジュールが提供される。
本願によれば、光モジュールを効率よく放熱することができる。
図１の（Ａ）は、第１実施形態に係る光モジュールの側面図であり、図１の（Ｂ）は、第１実施形態に係るケージの断面図である。 図２は、光モジュールをケージに挿し込んだ状態の模式図である。 図３は、第１実施形態に係る光モジュールの断面図である。 図４は、第１実施形態に係る光モジュールの平面図である。 図５は、配線板及び放熱板の下面図である。 図６は、配線板及び放熱板の下面図である。 図７は、第１実施形態に係る光モジュールの断面図である。 図８は、第１実施形態の変形例に係る光モジュールの断面図である。 図９は、第１実施形態の変形例に係る光モジュールの断面図である。 図１０は、第２実施形態に係る光モジュールの断面図である。 図１１は、第２実施形態の変形例に係る光モジュールの断面図である。 図１２は、第３実施形態に係る光モジュールの断面図である。 図１３は、第４実施形態に係る光モジュールの断面図である。 図１４は、第４実施形態に係る光モジュールの平面図である。 図１５は、第５実施形態に係る光モジュールの断面図である。 図１６は、第５実施形態に係る光モジュールの平面図である。 図１７は、配線板の断面図である。 図１８は、第６実施形態に係る光モジュールの断面図である。 図１９は、第６実施形態に係る光モジュールの平面図である。 図２０は、参考例に係る光モジュールの断面図である。 図２１は、ＱＳＦＰタイプの光モジュールの使用例を示す図である。 図２２は、ＱＳＦＰタイプの光モジュールの使用例を示す図である。 図２３は、光モジュールの断面図である。
以下、図面を参照して、実施形態を詳細に説明する。以下の各実施形態の構成は例示であり、本発明は、各実施形態の構成に限定されない。
〈第１実施形態〉
第１実施形態について説明する。図１の（Ａ）は、第１実施形態に係る光モジュール１の側面図であり、図１の（Ｂ）は、第１実施形態に係るケージ２の断面図である。図２は、光モジュール１をケージ２に挿し込んだ状態の模式図である。光モジュール１は、例えば、ＱＳＦＰ規格の光コネクタであるが、他の規格の光コネクタであってもよい。光モジュール１は、筐体３及びケーブル４を備える。ケージ２の上部２Ｂの表面に複数の放熱フ
ィン５が設けられている。光モジュール１は、ケージ２に着脱可能に挿入される。ケージ２は、例えば、サーバ等に取り付けられている。ケージ２は、光モジュール１を着脱可能に収容する。ケージ２は、光モジュール１が挿入される挿入口を備えた箱形部材である。ケージ２内にコネクタが設けられており、光モジュール１がケージ２に挿入されると、ケージ２内のコネクタに対して光モジュール１が電気的、機械的に接続される。これにより、光モジュール１とサーバ等との間で電気信号が伝送される。光モジュール１の熱はケージ２に伝わり、放熱フィン５により放熱される。
図３は、第１実施形態に係る光モジュール１の断面図である。図３は、光モジュール１がケージ２に挿入された状態が示されている。筐体３は、下部３Ａ及び上部３Ｂを有している。筐体３の下部３Ａが、ケージ２の下部２Ａに接触しており、筐体３の上部３Ｂが、ケージ２の上部２Ｂに接触している。筐体３は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の金属材料、熱伝導性を有する樹脂を用いて形成されている。光モジュール１は、配線板１１と、Ｓｉ−Ｐｈ（シリコンフォトニクス）チップ１２と、制御チップ１３と、放熱板１４、１５と、を備える。配線板１１は、基板の一例である。Ｓｉ−Ｐｈチップ１２は、第１チップの一例である。制御チップ１３は、第２チップの一例である。
配線板１１、Ｓｉ−Ｐｈチップ１２、制御チップ１３及び放熱板１４、１５は、筐体３の内部に配置されている。配線板１１は、筐体３の下部３Ａに設けられた台座上に配置されている。例えば、筐体３の下部３Ａに設けられた台座が、配線板１１の下面の外周部分に接触していてもよい。Ｓｉ−Ｐｈチップ１２は、シリコン基板３１と、シリコン基板３１上に設けられたレーザダイオード３２とを有する。Ｓｉ−Ｐｈチップ１２の回路が形成されている面（回路面）にレーザダイオード３２が設けられている。また、Ｓｉ−Ｐｈチップ１２は、シリコン基板３１上に設けられたフォトダイオード（図示せず）を有する。
レーザダイオード３２及びフォトダイオードは、ケーブル４に接続されている。レーザダイオード３２は、ケーブル４を介して入力される電気信号を光に変換する。フォトダイオードは、ケーブル４を介して入力される光を電気信号に変換する。レーザダイオード３２及びフォトダイオードが一体である光トランシーバをシリコン基板３１上に設けてもよい。制御チップ１３は、Ｓｉ−Ｐｈチップ１２の駆動を制御する。
図４は、第１実施形態に係る光モジュール１の平面図である。図４では、筐体３及び放熱板１５の図示を省略している。配線板１１は、配線板１１を貫通する貫通穴２１を有する。配線板１１の貫通穴２１の内側にＳｉ−Ｐｈチップ１２が配置されている。Ｓｉ−Ｐｈチップ１２の全部又は一部が配線板１１の貫通穴２１に挿し込まれている。図３及び図４に示す光モジュール１の構成例では、Ｓｉ−Ｐｈチップ１２の全部が配線板１１の貫通穴２１に挿し込まれている。図３及び図４に示すように、配線板１１の貫通穴２１の内周面とＳｉ−Ｐｈチップ１２の側面とが離間していてもよい。配線板１１の貫通穴２１の内周面とＳｉ−Ｐｈチップ１２の側面とが離間することにより、光モジュール１に外力が加えられた場合における配線板１１の変形の影響が、Ｓｉ−Ｐｈチップ１２に波及することが抑制される。また、配線板１１の貫通穴２１の内周面とＳｉ−Ｐｈチップ１２の側面の一部とが接触していてもよい。
Ｓｉ−Ｐｈチップ１２の回路面と、制御チップ１３の回路が形成されている面（回路面）とが向かい合っている。また、配線板１１の上面と制御チップ１３の回路面とが向かい合っている。配線板１１と制御チップ１３との間にバンプ１６が設けられていると共に、Ｓｉ−Ｐｈチップ１２と制御チップ１３との間にバンプ１６が設けられている。バンプ１６は、例えば、半田ボールである。制御チップ１３は、配線板１１及びＳｉ−Ｐｈチップ１２の上にバンプ１６を介して載置されている。したがって、制御チップ１３が、配線板１１及びＳｉ−Ｐｈチップ１２を跨るようにして配置されている。また、配線板１１と制
御チップ１３との間にアンダーフィル１７が設けられていると共に、Ｓｉ−Ｐｈチップ１２と制御チップ１３との間にアンダーフィル１７が設けられている。アンダーフィル１７を設けることにより、配線板１１と制御チップ１３との接続信頼性及びＳｉ−Ｐｈチップ１２と制御チップ１３との接続信頼性が向上する。
配線板１１の上面、Ｓｉ−Ｐｈチップ１２の回路面及び制御チップ１３の回路面には電極（図示せず）が設けられている。配線板１１と制御チップ１３との間に設けられたバンプ１６は、配線板１１の上面の電極及び制御チップ１３の回路面の電極に接合されている。Ｓｉ−Ｐｈチップ１２と制御チップ１３との間に設けられたバンプ１６は、Ｓｉ−Ｐｈチップ１２の回路面の電極及び制御チップ１３の回路面の電極に接合されている。制御チップ１３は、バンプ１６を介して配線板１１に電気的に接続されていると共に、バンプ１６を介してＳｉ−Ｐｈチップ１２に電気的に接続されている。配線板１１と制御チップ１３との間に設けられたバンプ１６を介して配線板１１と制御チップ１３との間で電気信号が送受信される。Ｓｉ−Ｐｈチップ１２と制御チップ１３との間に設けられたバンプ１６を介してＳｉ−Ｐｈチップ１２と制御チップ１３との間で電気信号が送受信される。
筐体３の下部３ＡとＳｉ−Ｐｈチップ１２との間に放熱板１４が挟まれている。放熱板１４は、Ｓｉ−Ｐｈチップ１２の回路面の反対面（以下、Ｓｉ−Ｐｈチップ１２の裏面と表記する）に接触すると共に、筐体３の下部３Ａに接触している。筐体３の上部３Ｂと制御チップ１３との間に放熱板１５が挟まれている。放熱板１５は、制御チップ１３の回路面の反対面（以下、制御チップ１３の裏面と表記する）に接触すると共に、筐体３の上部３Ｂに接触している。放熱板１４、１５は、熱伝導部材であり、例えば、銅又はアルミニウム等の金属材料を用いて形成されている。放熱板１４は、レーザダイオード３２が発する熱を筐体３の下部３Ａに伝える。放熱板１５は、制御チップ１３の回路が発する熱を筐体３の上部３Ｂに伝える。放熱板１４は、第１熱伝導部材の一例である。放熱板１５は、第２熱伝導部材の一例である。レーザダイオード３２は、第１発熱体の一例である。制御チップ１３の回路は、第２発熱体の一例である。
放熱板１４は、配線板１１の貫通穴２１の開口部の一部又は全部を覆っている。図３に示す光モジュール１の構成例では、放熱板１４は、配線板１１の貫通穴２１の開口部の全部を覆っている。放熱板１４の一部が、筐体３の下部３Ａと配線板１１との間に挟まれている。放熱板１４は、配線板１１の下面に接触すると共に、筐体３の下部３Ａに接触している。図５及び図６は、配線板１１及び放熱板１４の下面図である。図５に示すように、放熱板１４が、配線板１１の貫通穴２１の開口部の一部を覆ってもよい。図６に示すように、放熱板１４が、配線板１１の貫通穴２１の開口部の全部を覆ってもよい。
放熱板１４の一部が、配線板１１と筐体３の下部３Ａとの間に配置されることにより、光モジュール１に外力が加えられた場合の配線板１１の変形が低減される。その結果、配線板１１と制御チップ１３との接続部分に加わる応力が低減され、配線板１１と制御チップ１３との接続信頼性が向上する。図３に示す光モジュール１の構成例では、配線板１１の厚みがシリコン基板３１の厚みよりも大きいため、放熱板１４が凸形状である。放熱板１４の上面の中央部分に凸部が形成され、放熱板１４の凸部の頭頂面がＳｉ−Ｐｈチップ１２の裏面に接触している。したがって、放熱板１４の一部が、配線板１１の貫通穴２１に挿入されている。放熱板１４の上面の外周部分はＳｉ−Ｐｈチップ１２の裏面に接触していない。放熱板１４の上面の外周部分の一部が配線板１１の下面に接触している。
配線板１１の厚みがシリコン基板３１の厚みよりも大きい場合、放熱板１４の凸部の頭頂面がＳｉ−Ｐｈチップ１２の裏面に接触することで、配線板１１の上面の位置とＳｉ−Ｐｈチップ１２の回路面の位置とを一致又は略一致させることができる。したがって、配線板１１の上面とＳｉ−Ｐｈチップ１２の回路面との間の段差の発生が抑制され、配線板
１１と制御チップ１３との接続信頼性及びＳｉ−Ｐｈチップ１２と制御チップ１３との接続信頼性が向上する。配線板１１の厚みとシリコン基板３１の厚みとが同じである場合、放熱板１４の上面の全部を平面にしてもよい。
図７は、第１実施形態に係る光モジュール１の断面図である。図７に示すように、配線板１１の厚みがシリコン基板３１の厚みよりも小さくてもよい。図７に示す光モジュール１の構成例では、Ｓｉ−Ｐｈチップ１２の一部が配線板１１の貫通穴２１から突出しており、放熱板１４が凹形状である。放熱板１４の上面の中央部分に凹部が設けられ、Ｓｉ−Ｐｈチップ１２の一部が放熱板１４の凹部に収容されている。Ｓｉ−Ｐｈチップ１２の裏面が放熱板１４の凹部の底面に接触している。放熱板１４の上面の外周部分はＳｉ−Ｐｈチップ１２の裏面に接触していない。放熱板１４の上面の外周部分が配線板１１の下面に接触している。したがって、放熱板１４の外周部分が、筐体３の下部３Ａと配線板１１との間に挟まれている。
配線板１１の厚みがシリコン基板３１の厚みよりも小さい場合、Ｓｉ−Ｐｈチップ１２の一部を放熱板１４の凹部に収容することで、配線板１１の上面の位置とＳｉ−Ｐｈチップ１２の回路面の位置とを一致又は略一致させることができる。したがって、配線板１１の上面とＳｉ−Ｐｈチップ１２の回路面との間の段差の発生が抑制され、配線板１１と制御チップ１３との接続信頼性及びＳｉ−Ｐｈチップ１２と制御チップ１３との接続信頼性が向上する。
〈変形例〉
第１実施形態の変形例について説明する。図８は、第１実施形態の変形例に係る光モジュール１の断面図である。図８は、光モジュール１がケージ２に挿入された状態が示されている。筐体３の下部３Ａが、ケージ２の下部２Ａに接触しており、筐体３の上部３Ｂが、ケージ２の上部２Ｂに接触している。筐体３の下部３ＡとＳｉ−Ｐｈチップ１２との間に放熱板１４が挟まれている。放熱板１４は、Ｓｉ−Ｐｈチップ１２の裏面に接触すると共に、筐体３の下部３Ａに接触している。放熱板１４は、筐体３の下部３Ａと配線板１１との間に配置されていない。したがって、放熱板１４は、配線板１１の下面に接触していない。配線板１１の貫通穴２１の内周面に放熱板１４が接触していてもよいし、配線板１１の貫通穴２１の内周面と放熱板１４とが離間していてもよい。図８に示す光モジュール１の構成例では、配線板１１の貫通穴２１の内周面と放熱板１４とが離間している。
配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きくてもよいし、Ｓｉ−Ｐｈチップ１２の厚みよりも小さくてもよい。配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きい場合、放熱板１４の一部が、配線板１１の貫通穴２１に挿入されている。配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも小さい場合、Ｓｉ−Ｐｈチップ１２の一部が配線板１１の貫通穴２１から突出している。また、配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みと同一であってもよい。図８に示す光モジュール１の構成例では、配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きい。
図９に示すように、筐体３の下部３Ａと配線板１１との間に支持部材４１を配置してもよい。図９は、第１実施形態の変形例に係る光モジュール１の断面図である。制御チップ１３の裏面の法線方向から見た平面視で、制御チップ１３と支持部材４１とが重なっていてもよい。支持部材４１は、枠状であってもよい。支持部材４１が枠状である場合、放熱板１４が支持部材４１の枠状部分の内側に配置される。支持部材４１は、例えば、銅又はアルミニウム等の金属材料を用いて形成されてもよいし、熱伝導性を有する樹脂を用いて形成されてもよい。支持部材４１が、筐体３の下部３Ａと配線板１１との間に挟まれることにより、光モジュール１に外力が加えられた場合の配線板１１の変形が低減される。その結果、配線板１１と制御チップ１３との接続部分に加わる応力が低減され、配線板１１
と制御チップ１３との接続信頼性が向上する。
〈第２実施形態〉
第２実施形態について説明する。第２実施形態において、第１実施形態と同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。図１０は、第２実施形態に係る光モジュール１の断面図である。図１０は、光モジュール１がケージ２に挿入された状態が示されている。筐体３の下部３Ａと放熱板１４との間、筐体３の上部３Ｂと放熱板１５との間、配線板１１と放熱板１４との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び制御チップ１３と放熱板１５との間に緩衝部材４２が設けられている。第２実施形態に係る光モジュール１は、図１０に示す光モジュール１の構成例に限定されない。筐体３の下部３Ａと放熱板１４との間、筐体３の上部３Ｂと放熱板１５との間、配線板１１と放熱板１４との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び制御チップ１３と放熱板１５との間の少なくとも一箇所に緩衝部材４２を設けてもよい。
緩衝部材４２は、熱伝導性を有する。緩衝部材４２は、例えば、サーマルグリース等のゾル状、ゲル状の流動体材料であってもよい。流動体材料のヤング率は、放熱板１４、１５のヤング率よりも小さい。緩衝部材４２として流動体材料を用いることにより、放熱板１４、１５の熱膨張や外部応力、曲げモーメントによる放熱板１４、１５の変形を緩衝部材４２が吸収する。これにより、配線板１１と制御チップ１３との接続部分及びＳｉ−Ｐｈチップ１２と制御チップ１３との接続部分に加わる応力が低減される。
緩衝部材４２は、例えば、シート状又はテープ状の熱界面材料（Thermal Interface Material：ＴＩＭ）、Ａｇペースト、はんだ、熱伝導性を有する接着剤であってもよい。緩衝部材４２として熱界面材料、Ａｇペースト、はんだ、熱伝導性を有する接着剤を用いることにより、放熱板１４を筐体３の下部３Ａ、配線板１１及びＳｉ−Ｐｈチップ１２に接着固定し、放熱板１５を筐体３の上部３Ｂ及び制御チップ１３に接着固定することができる。放熱板１４、１５を接着固定する場合、緩衝部材４２のヤング率が放熱板１４、１５のヤング率よりも小さいことが好ましい。緩衝部材４２のヤング率が放熱板１４、１５のヤング率よりも小さいことにより、放熱板１４、１５の熱膨張や外部応力、曲げモーメントによる放熱板１４、１５の変形を緩衝部材４２が吸収する。これにより、配線板１１と制御チップ１３との接続部分及びＳｉ−Ｐｈチップ１２と制御チップ１３との接続部分に加わる応力が低減される。
〈変形例〉
図１１は、第２実施形態の変形例に係る光モジュール１の断面図である。図１１は、光モジュール１がケージ２に挿入された状態が示されている。筐体３の下部３Ａと放熱板１４との間、筐体３の上部３Ｂと放熱板１５との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び制御チップ１３と放熱板１５との間に緩衝部材４２が設けられている。第２実施形態に係る光モジュール１は、図１１に示す光モジュール１の構成例に限定されない。筐体３の下部３Ａと放熱板１４との間、筐体３の上部３Ｂと放熱板１５との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び制御チップ１３と放熱板１５との間の少なくとも一箇所に緩衝部材４２を設けてもよい。
配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きくてもよいし、Ｓｉ−Ｐｈチップ１２の厚みよりも小さくてもよい。図１１に示す光モジュール１の構成例では、配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きい。配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きい場合、Ｓｉ−Ｐｈチップ１２と放熱板１４との間に設けられた緩衝部材４２が配線板１１の貫通穴２１の内側に配置されている。配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも大きい場合、放熱板１４の一部が、配線板１１の貫通穴２１に挿入されてもよい。
配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みよりも小さい場合、Ｓｉ−Ｐｈチップ１２の一部が配線板１１の貫通穴２１から突出し、Ｓｉ−Ｐｈチップ１２と放熱板１４との間に設けられた緩衝部材４２が配線板１１の貫通穴２１の外側に配置されている。また、配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みと同一であってもよい。配線板１１の厚みが、Ｓｉ−Ｐｈチップ１２の厚みと同一である場合、Ｓｉ−Ｐｈチップ１２と放熱板１４との間に設けられた緩衝部材４２が配線板１１の貫通穴２１の外側に配置されている。
〈第３実施形態〉
第３実施形態について説明する。第３実施形態において、第１実施形態及び第２実施形態と同一の構成要素については、第１実施形態及び第２実施形態と同一の符号を付し、その説明を省略する。図１２は、第３実施形態に係る光モジュール１の断面図である。図１２は、光モジュール１がケージ２に挿入された状態が示されている。図１２に示すように、筐体３の下部３Ａと放熱板１４とが一体であり、筐体３の上部３Ｂと放熱板１５とが一体である。筐体３、放熱板１４、１５の材料は、例えば、銅又はアルミニウム等の金属材料である。
筐体３の下部３Ａと放熱板１４とが一体となることにより、筐体３の下部３Ａと放熱板１４との間の熱抵抗が低減する。筐体３の上部３Ｂと放熱板１５とが一体となることにより、筐体３の上部３Ｂと放熱板１５との間の熱抵抗が低減する。これにより、光モジュール１の放熱性が向上する。また、放熱板１４、１５の取り付け工程が削減されるため、光モジュール１の製造コストダウンが可能となる。図１２では、配線板１１と放熱板１４との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び、制御チップ１３と放熱板１５との間、に緩衝部材４２が設けられている。第３実施形態に係る光モジュール１は、図１２に示す光モジュール１の構成例に限定されない。配線板１１と放熱板１４との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び、制御チップ１３と放熱板１５との間の少なくとも一箇所に緩衝部材４２を設けてもよい。また、緩衝部材４２の設置を省略してもよい。
〈第４実施形態〉
第４実施形態について説明する。第４実施形態において、第１実施形態から第３実施形態と同一の構成要素については、第１実施形態から第３実施形態と同一の符号を付し、その説明を省略する。図１３は、第４実施形態に係る光モジュール１の断面図である。図１３は、光モジュール１がケージ２に挿入された状態が示されている。図１４は、第４実施形態に係る光モジュール１の平面図である。図１４では、筐体３、放熱板１５及び緩衝部材４２の図示を省略している。図１３及び図１４に示すように、配線板１１とＳｉ−Ｐｈチップ１２との間に接着剤４３が設けられている。したがって、配線板１１の貫通穴２１の内側にＳｉ−Ｐｈチップ１２及び接着剤４３が配置されている。Ｓｉ−Ｐｈチップ１２の外周が接着剤４３によって補強されている。第４実施形態に係る光モジュール１は、図１３に示す光モジュール１の構成例に限定されない。筐体３の下部３Ａと放熱板１４との間、筐体３の上部３Ｂと放熱板１５との間、配線板１１と放熱板１４との間、Ｓｉ−Ｐｈチップ１２と放熱板１４との間、及び制御チップ１３と放熱板１５との間の少なくとも一箇所に緩衝部材４２を設けてもよい。また、緩衝部材４２の設置を省略してもよい。
接着剤４３のヤング率が、配線板１１、Ｓｉ−Ｐｈチップ１２及び放熱板１４のヤング率よりも小さいことが好ましい。接着剤４３のヤング率が、配線板１１及びＳｉ−Ｐｈチップ１２のヤング率よりも小さい場合、外力や熱応力により接着剤４３が優先的に変形し、配線板１１及びＳｉ−Ｐｈチップ１２に加わる応力が低減される。接着剤４３のヤング率が、配線板１１、Ｓｉ−Ｐｈチップ１２及び放熱板１４のヤング率よりも小さい場合、
外力や熱応力により接着剤４３が優先的に変形し、配線板１１、Ｓｉ−Ｐｈチップ１２及び放熱板１４に加わる応力が低減される。接着剤４３が、Ｓｉ−Ｐｈチップ１２の側面の一部又は全部を覆っている。図１４では、接着剤４３が、Ｓｉ−Ｐｈチップ１２の側面の全部を覆っている。
〈第５実施形態〉
第５実施形態について説明する。第５実施形態において第１実施形態から第４実施形態と同一の構成要素については、第１実施形態から第４実施形態と同一の符号を付し、その説明を省略する。図１５は、第５実施形態に係る光モジュール１の断面図である。図１５は、光モジュール１がケージ２に挿入された状態が示されている。図１６は、第５実施形態に係る光モジュール１の平面図である。図１６では、筐体３、放熱板１５及び緩衝部材４２の図示を省略している。配線板１１に穴４４及びスリット４５が設けられている。Ｓｉ−Ｐｈチップ１２、制御チップ１３及び貫通穴２１は、配線板１１の中央部分に配置され、穴４４及びスリット４５は、配線板１１の端部又は端部近傍に配置されている。穴４４及びスリット４５は、Ｓｉ−Ｐｈチップ１２及び制御チップ１３と離間している。
図１７に示すように、座ぐり４６が、配線板１１に設けられてもよい。図１７は、配線板１１の断面図である。穴４４、スリット４５及び座ぐり４６の少なくとも一種類が配線板１１に設けられていてもよい。穴４４、スリット４５及び座ぐり４６は、配線板１１を貫通していてもよい。穴４４、スリット４５及び座ぐり４６は、配線板１１を貫通せずに、配線板１１の内部で終端していてもよい。複数の穴４４、複数のスリット４５及び複数の座ぐり４６が配線板１１に設けられていてもよい。配線板１１の端部に荷重が加えられた場合、穴４４、スリット４５及び座ぐり４６の周囲の配線板１１が優先的に変形するため、貫通穴２１の周囲の配線板１１の変形が低減される。これにより、配線板１１と制御チップ１３との接続部分に加わる応力が低減され、配線板１１と制御チップ１３との接続信頼性が向上する。穴４４、スリット４５及び座ぐり４６は、溝部の一例である。図１５及び図１６に示す光モジュール１の構成例に限定されず、緩衝部材４２の配置を省略してもよい。また、第４実施形態と同様に、配線板１１とＳｉ−Ｐｈチップ１２との間に接着剤４３を設けてもよい。
〈第６実施形態〉
第６実施形態について説明する。第６実施形態において、第１実施形態から第５実施形態と同一の構成要素については、第１実施形態から第５実施形態と同一の符号を付し、その説明を省略する。図１８は、第６実施形態に係る光モジュール１の断面図である。図１８は、光モジュール１がケージ２に挿入された状態が示されている。図１９は、第６実施形態に係る光モジュール１の平面図である。図１９では、筐体３、放熱板１５及び緩衝部材４２の図示を省略している。図１８及び図１９に示すように、配線板１１に貫通穴２１が設けられておらず、Ｓｉ−Ｐｈチップ１２が、配線板１１の端部に隣接して配置されている。制御チップ１３が、配線板１１及びＳｉ−Ｐｈチップ１２を跨るようにして配置されている。図１８及び図１９では、配線板１１は、穴４４を備えているが、配線板１１は、穴４４に替えてスリット４５又は座ぐり４６を有してもよいし、配線板１１は、穴４４、スリット４５及び座ぐり４６の少なくとも一種類を有してもよい。また、第４実施形態と同様に、配線板１１とＳｉ−Ｐｈチップ１２との間に接着剤４３を設けてもよい。
各実施形態は、可能な限り組み合わせて実施することができる。各実施形態に係る光モジュール１によれば、Ｓｉ−Ｐｈチップ１２のレーザダイオード３２の放熱が、放熱板１４及び筐体３の下部３Ａを介して行われ、制御チップ１３の回路の放熱が、放熱板１５及び筐体３の上部３Ｂを介して行われる。したがって、Ｓｉ−Ｐｈチップ１２の熱を筐体３の下部３Ａに誘導でき、制御チップ１３の熱を筐体３の上部３Ｂに誘導できるため、光モジュール１を効率よく放熱することができる。
図２０は、参考例に係る光モジュール１の断面図である。図２０は、光モジュール１がケージ２に挿入された状態が示されている。Ｓｉ−Ｐｈチップ１２及びスペーサ５１の上に制御チップ１３が載置されている。放熱板１４は、筐体３の上部３ＢとＳｉ−Ｐｈチップ１２との間に挟まれている。放熱板１４は、Ｓｉ−Ｐｈチップ１２の回路面に接触すると共に、筐体３の上部３Ｂに接触している。図２０では、Ｓｉ−Ｐｈチップ１２のレーザダイオード３２の放熱が、放熱板１４及び筐体３の上部３Ｂを介して行われ、制御チップ１３の回路の放熱が、放熱板１５及び筐体３の上部３Ｂを介して行われる。Ｓｉ−Ｐｈチップ１２及び制御チップ１３の熱を筐体３の上部３Ｂに誘導する場合、熱が筐体３の上部３Ｂに集中するため、Ｓｉ−Ｐｈチップ１２及び制御チップ１３の熱移動が低下する。
各実施形態に係る光モジュール１によれば、Ｓｉ−Ｐｈチップ１２の熱を筐体３の下部３Ａに誘導し、制御チップ１３の熱を筐体３の上部３Ｂに誘導するため、Ｓｉ−Ｐｈチップ１２及び制御チップ１３の熱移動が向上している。各実施形態に係る光モジュール１によれば、図２０の参考例に係る光モジュール１と比較して、放熱板１４の厚みが薄いため、放熱板１４の熱膨張量が小さい。したがって、各実施形態に係る光モジュール１によれば、放熱板１４の熱膨張によって配線板１１又はＳｉ−Ｐｈチップ１２に加わる応力が低減される。これにより、配線板１１と制御チップ１３との接続信頼性及びＳｉ−Ｐｈチップ１２と制御チップ１３との接続信頼性が向上する。
各実施形態に係る光モジュール１によれば、Ｓｉ−Ｐｈチップ１２の回路面と、制御チップ１３の回路面とが向かい合い、Ｓｉ−Ｐｈチップ１２と制御チップ１３とがバンプ１６を介して電気的に接続されている。そのため、Ｓｉ−Ｐｈチップ１２と制御チップ１３との間の距離が短縮されており、Ｓｉ−Ｐｈチップ１２と制御チップ１３との間の通信速度が向上している。
１ 光モジュール
２ ケージ
３ 筐体
４ ケーブル
５ 放熱フィン
１１ 配線板
１２ Ｓｉ−Ｐｈチップ
１３ 制御チップ
１４、１５ 放熱板
１６ バンプ
１７ アンダーフィル
２１ 貫通穴
３１ シリコン基板
３２ レーザダイオード

Claims (9)

  1. 筐体と、
    貫通穴を有する基板と、
    第１発熱体を有し、前記貫通穴の内側に配置された第１チップと、
    第２発熱体を有する第２チップと、
    前記筐体の下部と前記第１チップとの間に挟まれ、前記第１発熱体が発する熱を前記筐体の前記下部に伝える第１熱伝導部材と、
    前記筐体の上部と前記第２チップとの間に挟まれ、前記第２発熱体が発する熱を前記筐体の前記上部に伝える第２熱伝導部材と、
    を備え、
    前記第２チップが、前記基板及び前記第１チップの上にバンプを介して載置されており、
    前記第１熱伝導部材は、前記貫通穴の開口部の一部又は全部を覆い、
    前記第１熱伝導部材の一部が、前記筐体の前記下部と前記基板との間に挟まれていることを特徴とする光モジュール。
  2. 前記第１熱伝導部材の一部が、前記貫通穴に挿入されていることを特徴とする請求項１に記載の光モジュール。
  3. 前記第１熱伝導部材の中央部分に凹部が設けられ、
    前記第１チップの一部が、前記凹部に収容され、
    前記第１熱伝導部材の外周部分が、前記筐体の前記下部と前記基板との間に挟まれていることを特徴とする請求項１に記載の光モジュール。
  4. 前記基板と前記第１熱伝導部材との間、前記第１チップと前記第１熱伝導部材との間、前記第１熱伝導部材と前記筐体の前記下部との間、前記第２チップと前記第２熱伝導部材との間、及び前記第２熱伝導部材と前記筐体の前記上部との間の少なくとも一箇所に設けられた緩衝部材を備え、
    前記緩衝部材のヤング率が、前記第１熱伝導部材及び前記第２熱伝導部材のヤング率より小さいことを特徴とする請求項１又は３に記載の光モジュール。
  5. 前記第１熱伝導部材と前記筐体の前記下部とが一体であり、
    前記第２熱伝導部材と前記筐体の前記上部とが一体であることを特徴とする請求項１から３の何れか一項に記載の光モジュール。
  6. 前記第１チップと前記第１熱伝導部材との間、及び前記第２チップと前記第２熱伝導部材との間の少なくとも一箇所に設けられた緩衝部材を備え、
    前記緩衝部材のヤング率が、前記第１熱伝導部材及び前記第２熱伝導部材のヤング率より小さいことを特徴とする請求項５に記載の光モジュール。
  7. 前記基板と前記第１チップとの間に設けられた接着剤を備え、
    前記接着剤のヤング率が、前記基板及び前記第１チップのヤング率より小さいことを特徴とする請求項１から６の何れか一項に記載の光モジュール。
  8. 前記基板に溝部が設けられていることを特徴とする請求項１から７の何れか一項に記載の光モジュール。
  9. 筐体と、
    基板と、
    第１発熱体を有し、前記基板に隣接して配置された第１チップと、
    第２発熱体を有する第２チップと、
    前記筐体の下部と前記第１チップとの間に挟まれ、前記第１発熱体が発する熱を前記筐体の前記下部に伝える第１熱伝導部材と、
    前記筐体の上部と前記第２チップとの間に挟まれ、前記第２発熱体が発する熱を前記筐体の前記上部に伝える第２熱伝導部材と、
    を備え、
    前記第２チップが、前記基板及び前記第１チップの上にバンプを介して載置されており、
    前記第１熱伝導部材は、前記第１チップが配置された部位を覆い、
    前記第１熱伝導部材の一部が、前記筐体の前記下部と前記基板との間に挟まれていることを特徴とする光モジュール。
JP2017013242A 2017-01-27 2017-01-27 光モジュール Active JP6880777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017013242A JP6880777B2 (ja) 2017-01-27 2017-01-27 光モジュール
US15/874,927 US20180217343A1 (en) 2017-01-27 2018-01-19 Optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017013242A JP6880777B2 (ja) 2017-01-27 2017-01-27 光モジュール

Publications (2)

Publication Number Publication Date
JP2018121022A JP2018121022A (ja) 2018-08-02
JP6880777B2 true JP6880777B2 (ja) 2021-06-02

Family

ID=62979743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017013242A Active JP6880777B2 (ja) 2017-01-27 2017-01-27 光モジュール

Country Status (2)

Country Link
US (1) US20180217343A1 (ja)
JP (1) JP6880777B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208283709U (zh) * 2018-06-13 2018-12-25 中强光电股份有限公司 光侦测元件与投影装置
US10481350B1 (en) * 2018-12-11 2019-11-19 Sicoya Gmbh Through-board optical assembly
JP7243449B2 (ja) * 2019-05-24 2023-03-22 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP7359579B2 (ja) * 2019-07-05 2023-10-11 日東電工株式会社 光電気複合伝送モジュール
JP2022135003A (ja) * 2021-03-04 2022-09-15 住友電気工業株式会社 光コネクタケーブル
US11789221B2 (en) * 2021-10-05 2023-10-17 Aeva, Inc. Techniques for device cooling in an optical sub-assembly
CN117706703A (zh) * 2022-09-07 2024-03-15 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302728A (ja) * 1993-04-12 1994-10-28 Oki Electric Ind Co Ltd セラミック多層基板上におけるｌｓｉ放熱構造
US5388027A (en) * 1993-07-29 1995-02-07 Motorola, Inc. Electronic circuit assembly with improved heatsinking
JPH09107053A (ja) * 1995-10-09 1997-04-22 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JPH10282373A (ja) * 1997-04-07 1998-10-23 Oki Electric Ind Co Ltd 光モジュールおよび光モジュールの形成方法
JP2001318283A (ja) * 2000-02-29 2001-11-16 Kyocera Corp 光モジュール
JP4079604B2 (ja) * 2001-05-30 2008-04-23 株式会社ルネサステクノロジ 半導体装置の製造方法
SE0103121D0 (sv) * 2001-09-19 2001-09-19 Optillion Ab Cooling of optical modules
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
WO2007141987A1 (ja) * 2006-06-07 2007-12-13 Mitsubishi Electric Corporation 熱抵抗体ならびにこれを用いた半導体装置および電気装置
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP4332567B2 (ja) * 2007-03-27 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び実装方法
JP2009026871A (ja) * 2007-07-18 2009-02-05 Denso Corp 電子装置の製造方法
JP2013197479A (ja) * 2012-03-22 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> Ｔｏｓａモジュールパッケージ
JP6277851B2 (ja) * 2014-05-08 2018-02-14 富士通株式会社 光モジュール
JP2016207785A (ja) * 2015-04-20 2016-12-08 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20180217343A1 (en) 2018-08-02
JP2018121022A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6880777B2 (ja) 光モジュール
US6974263B2 (en) Optical data link
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
JP2636777B2 (ja) マイクロプロセッサ用半導体モジュール
JPWO2008099554A1 (ja) 半導体パッケージの実装構造
US9633919B2 (en) Package structure with an elastomer with lower elastic modulus
JP2008060172A (ja) 半導体装置
JP4014591B2 (ja) 半導体装置および電子機器
JP2007305761A (ja) 半導体装置
US6643136B2 (en) Multi-chip package with embedded cooling element
JP2010147382A (ja) 電子装置
JP2000332171A (ja) 発熱素子の放熱構造およびその放熱構造を有するモジュール
JP2017022282A (ja) モジュール及び光電気変換モジュール
JP5949195B2 (ja) ヒートスプレッダ、半導体装置、及びその製造方法
JP2010021410A (ja) サーモモジュール
JP3378174B2 (ja) 高発熱素子の放熱構造
JP2007188934A (ja) マルチチップモジュール
CN210073824U (zh) 散热主板及光模块
JP2017028131A (ja) パッケージ実装体
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
WO2021006214A1 (ja) 光電気複合伝送モジュール
JP2015065293A (ja) 光学素子実装モジュール、および光学素子実装モジュールの製造方法
JP2013065887A (ja) 電子装置
CN218158692U (zh) 光机用dmd封装及散热结构、散热压板及投影光机
JP2009044026A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6880777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150