JP5655244B2 - 配線基板およびその製造方法、並びに半導体装置およびその製造方法 - Google Patents
配線基板およびその製造方法、並びに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5655244B2 JP5655244B2 JP2010245359A JP2010245359A JP5655244B2 JP 5655244 B2 JP5655244 B2 JP 5655244B2 JP 2010245359 A JP2010245359 A JP 2010245359A JP 2010245359 A JP2010245359 A JP 2010245359A JP 5655244 B2 JP5655244 B2 JP 5655244B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- wiring
- layer
- wiring board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
まず、本発明の実施形態における穴部30を有する配線基板20およびこれを備えた半導体装置10の構造について説明する。図3に本実施形態における配線基板20およびこれを備えた半導体装置10の断面を模式的に示す。この半導体装置10は、配線基板20と、配線基板20の穴部30に埋め込まれて収納及び搭載された電子部品40と、配線基板20に実装される半導体チップ50とを備えている。
前記実施形態1では、厚さ方向に貫通する穴部30を有する配線基板20およびそれを備えた半導体装置10に関する技術について説明した。本実施形態では、底部のある凹状の穴部30Aを有する配線基板20Aおよびそれを備えた半導体装置10Aに関する技術について説明する。なお、前記実施形態と重複する内容の説明は省略する場合がある。
前記実施形態1では、絶縁層31(31−U)の開口部31bから露出する開口パターン26(26−3U)(図8参照)を画像認識させて配線基板を位置決めした後、開口パターン26(26−1U、26−2U、26−3U、26−1L、26−2L、26−3L)をマスクとしたレーザ加工によって穴部30を形成する場合について説明した。本実施形態では、アライメントマークのみを画像認識させて、穴部30を形成する場合について説明する。なお、前記実施形態と重複する内容の説明は省略する場合がある。
前記実施形態1で説明した半導体装置10は、半導体チップ50と接続される一面側に接続端子41を有する電子部品40を備えたものである(図3参照)。これに対して、本実施形態における半導体装置10Bは、図24に示すように、半導体チップ50と接続される一面側およびその反対の他面側のそれぞれに接続端子41a、41bを有する電子部品40Aを備えたものである。以下では、前記実施形態と相違する点を説明する。
前記実施形態1で説明した半導体装置10は、配線基板20に1つの半導体チップ50を実装したものである(図3参照)。これに対して、本実施形態における半導体装置10Cは、図25に示すように、電子部品40を中継基板(半導体基板)とし、2つの半導体チップ50a、50b間を電気的に接続させて実装したものである。以下では、前記実施形態と相違する点を説明する。
前記実施形態5で説明した半導体装置10Cは、半導体チップ50a、50bと接続される一面側に接続端子41を有する電子部品40を備えたものである(図25参照)。これに対して、本実施形態における半導体装置10Dは、図26に示すように、半導体チップ50a、50bと接続される一面側およびその反対の他面側のそれぞれに接続端子41a、41bを有する電子部品40Aを備えたものである。以下では、前記実施形態5と相違する点を説明する。
前記実施形態1で説明した開口パターン26(26−1U、26−2U、26−3U、26−1L、26−2L、26−3L)は、その開口部25(25−1U、25−2U、25−3U、25−1L、25−2L、25−3L)の平面形状を矩形状としたものである(図12参照)。これに対して、本実施形態における開口パターン26(26C)は、図27に示すように、開口部25の角部に、平面視において外側に凹むような凹部29が形成されたものである。以下では、前記実施形態と相違する点を説明する。
2 穴部
3a、3b バンプ
4 半導体チップ
5、6 接続端子
7 電子部品
8 接続端子
10、10A、10B、10C、10D 半導体装置
20、20A 配線基板
21 コア基板
22 配線パターン
23 配線層
24 樹脂層
25 開口部
26、26A、26B、26C 開口パターン
27、28 開口部
29 凹部
30、30A 穴部
31、31A 絶縁層
32 スルーホール
33 平面パターン
40、40A 電子部品
41、41a、41b 接続端子
50、50a、50b、50c 半導体チップ
51 接続端子
52 接続部
53 アンダーフィル樹脂
54a、54b、54c、54d、54e バンプ
Claims (13)
- 第1の配線層と第1の樹脂層とを有し、前記第1の配線層と前記第1の樹脂層とが積層された配線基板であって、
前記第1の配線層が、第1の配線パターンと、第1の開口部を有する枠状の第1の開口パターンと、を有しており、
前記第1の配線層における前記第1の配線パターンと前記第1の開口パターンとが、電気的に分離されており、
前記第1の樹脂層には、前記第1の開口部と連通する第2の開口部が形成されており、
前記第1の開口パターンは、前記第1の樹脂層に形成された前記第2の開口部の縁を囲うように配置されており、
前記第1の開口部および前記第2の開口部を有して構成された電子部品搭載用の穴部を備えることを特徴とする配線基板。 - 請求項1記載の配線基板において、
第2の配線層を更に有し、前記穴部の深さ方向に前記第1の配線層、前記第1の樹脂層、および前記第2の配線層の順となるように積層されており、
前記第2の配線層が、第2の配線パターンと、前記第2の開口部に連通する第3の開口部を有する第2の開口パターンと、を有しており、
前記穴部が、前記第1の開口部、前記第2の開口部、および前記第3の開口部を有して構成されていることを特徴とする配線基板。 - 請求項1または2記載の配線基板において、
前記穴部が、前記配線基板を貫通していることを特徴とする配線基板。 - 請求項1記載の配線基板において、
第3の配線層を更に有し、前記穴部の深さ方向に前記第1の配線層、前記第1の樹脂層、および前記第3の配線層の順となるように積層されており、
前記第3の配線層が、前記第1の開口部の開口面積よりも大きい面積の平面パターンを有しており、
前記穴部の底部を塞ぐように、前記平面パターンが設けられていることを特徴とする配線基板。 - 請求項1〜4のいずれか一項に記載の配線基板において、
同層における前記開口パターンと前記配線パターンとが、電気的に分離されていることを特徴とする配線基板。 - 請求項1〜5のいずれか一項に記載の配線基板と、半導体チップと、電子部品と、を備えた半導体装置において、
前記半導体チップが、前記第1の配線パターンに形成されたパッドとフリップチップ接続されており、
前記電子部品が、前記穴部内に収納されており、
前記半導体チップと前記電子部品とが、電気的に接続されていることを特徴とする半導体装置。 - 第1の配線層と第1の樹脂層とを有し、前記第1の配線層と前記第1の樹脂層とが積層された配線基板の製造方法であって、
前記第1の配線層が有する、第1の配線パターンと、第1の開口部を有する枠状の第1の開口パターンとを、同一工程により同時に形成し、
前記第1の配線層に形成された前記第1の開口部を有する前記第1の開口パターンをマスクとして、前記第1の開口部に対応する前記第1の樹脂層を除去し、前記第1の樹脂層に第2の開口部を形成することによって、それぞれ連通する前記第1の開口部および前記第2の開口部を有して構成される電子部品搭載用の穴部を形成することを特徴とする配線基板の製造方法。 - 請求項7記載の配線基板の製造方法において、
前記第1の開口部に対応する前記第1の樹脂層をレーザ加工によって除去することを特徴とする配線基板の製造方法。 - 請求項7または8記載の配線基板の製造方法において、
第2の配線層および第2の樹脂層を更に有し、前記穴部の深さ方向に前記第1の配線層、前記第1の樹脂層、前記第2の配線層、および前記第2の樹脂層の順となるように積層されており、
前記第1の開口部に対応する前記第1の樹脂層を除去した後、前記第2の配線層に形成された第3の開口部を有する第2の開口パターンをマスクとして、前記第3の開口部に対応する前記第2の樹脂層を除去し、前記第2の樹脂層に第4の開口部を形成することによって、前記第1の開口部、前記第2の開口部、前記第3の開口部、および前記第4の開口部を有して構成される前記穴部を形成することを特徴とする配線基板の製造方法。 - 請求項9記載の配線基板の製造方法において、
前記第1の開口パターンおよび前記第2の開口パターンを、同一の平面形状に形成し、
前記第1の開口パターンおよび前記第2の開口パターンをマスクとして、同一の平面形状の前記第1の開口部、前記第2の開口部、前記第3の開口部、および前記第4の開口部を前記穴部の深さ方向に重複させた前記穴部を形成することを特徴とする配線基板の製造方法。 - 請求項7または8記載の配線基板の製造方法において、
第3の配線層を更に有し、前記穴部の深さ方向に前記第1の配線層、前記第1の樹脂層、および前記第3の配線層の順となるように積層されており、
前記第1の開口部に対応する前記第1の樹脂層を除去した後、前記第3の配線層に形成され、前記第1の開口部の開口面積よりも大きい面積の平面パターンをストッパとして、前記穴部の形成を停止することを特徴とする配線基板の製造方法。 - 請求項7〜10のいずれか一項に記載の配線基板の製造方法を含む半導体装置の製造方法において、
前記配線基板を貫通して前記穴部を形成し、
前記配線基板に半導体チップを実装した後、前記半導体チップが接続された面とは反対面側から、前記穴部に電子部品を埋め込んで、前記電子部品を前記半導体チップに電気的に接続することを特徴とする半導体装置の製造方法。 - 請求項7〜11のいずれか一項に記載の配線基板の製造方法を含む半導体装置の製造方法において、
前記配線基板に凹状の前記穴部を形成し、
前記穴部に電子部品を収納した後、半導体チップを前記電子部品に電気的に接続して前記配線基板に実装することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245359A JP5655244B2 (ja) | 2010-11-01 | 2010-11-01 | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245359A JP5655244B2 (ja) | 2010-11-01 | 2010-11-01 | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012099610A JP2012099610A (ja) | 2012-05-24 |
JP2012099610A5 JP2012099610A5 (ja) | 2013-09-05 |
JP5655244B2 true JP5655244B2 (ja) | 2015-01-21 |
Family
ID=46391204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245359A Active JP5655244B2 (ja) | 2010-11-01 | 2010-11-01 | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5655244B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10849232B2 (en) | 2019-02-11 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
US11355426B2 (en) | 2020-07-31 | 2022-06-07 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116548A (ja) | 2012-12-12 | 2014-06-26 | Ngk Spark Plug Co Ltd | 多層配線基板およびその製造方法 |
JP5462404B1 (ja) * | 2013-09-12 | 2014-04-02 | 太陽誘電株式会社 | 部品内蔵基板及び部品内蔵基板用コア基材 |
KR102306719B1 (ko) * | 2015-04-22 | 2021-09-30 | 삼성전기주식회사 | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 |
KR101666757B1 (ko) * | 2015-07-13 | 2016-10-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
US11257742B2 (en) | 2020-07-02 | 2022-02-22 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3894640B2 (ja) * | 1997-12-25 | 2007-03-22 | 大日本印刷株式会社 | 配線基板の製造方法 |
JP2005197763A (ja) * | 1999-03-30 | 2005-07-21 | Ngk Spark Plug Co Ltd | コンデンサ付属配線基板、配線基板、及びコンデンサ |
JP3582645B2 (ja) * | 2000-05-16 | 2004-10-27 | 日立エーアイシー株式会社 | 立体形配線板の製造方法 |
JP2004235222A (ja) * | 2003-01-28 | 2004-08-19 | Airex Inc | プリント配線板の製造方法 |
JP4581768B2 (ja) * | 2005-03-16 | 2010-11-17 | ソニー株式会社 | 半導体装置の製造方法 |
JP4906903B2 (ja) * | 2009-10-20 | 2012-03-28 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
-
2010
- 2010-11-01 JP JP2010245359A patent/JP5655244B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10849232B2 (en) | 2019-02-11 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
US11355426B2 (en) | 2020-07-31 | 2022-06-07 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2012099610A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5655244B2 (ja) | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 | |
JP2012099610A5 (ja) | ||
US9723729B2 (en) | Printed wiring board | |
TWI508244B (zh) | 具有內嵌半導體以及內建定位件之連線基板及其製造方法 | |
US8941230B2 (en) | Semiconductor package and manufacturing method | |
US9497864B2 (en) | Circuit substrate, semiconductor package and process for fabricating the same | |
JP5851211B2 (ja) | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 | |
JP5164362B2 (ja) | 半導体内臓基板およびその製造方法 | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
US20100175917A1 (en) | Wiring board and method of manufacturing the same | |
TW201709474A (zh) | 內建散熱座之散熱增益型面朝面半導體組體及製作方法 | |
US9406620B2 (en) | Semiconductor package | |
JP2010147152A (ja) | 配線基板及びその製造方法 | |
JP2015195263A (ja) | 半導体装置及びその製造方法 | |
JP2013162128A (ja) | パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法 | |
JP2005109187A (ja) | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 | |
KR20060049008A (ko) | 전자 부품 내장형 기판 및 이의 제조 방법 | |
TWI517319B (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
TW201513297A (zh) | 半導體裝置及其製造方法 | |
JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
JP6601055B2 (ja) | プリント配線板、電子機器及び実装方法 | |
JP3926736B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP2004247464A (ja) | 半導体装置及びその製造方法 | |
JP2019029622A (ja) | 放熱基板及び放熱基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141106 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5655244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |