KR102473408B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102473408B1
KR102473408B1 KR1020180163436A KR20180163436A KR102473408B1 KR 102473408 B1 KR102473408 B1 KR 102473408B1 KR 1020180163436 A KR1020180163436 A KR 1020180163436A KR 20180163436 A KR20180163436 A KR 20180163436A KR 102473408 B1 KR102473408 B1 KR 102473408B1
Authority
KR
South Korea
Prior art keywords
layer
bridge circuit
circuit
circuit layer
density
Prior art date
Application number
KR1020180163436A
Other languages
English (en)
Other versions
KR20180136926A (ko
Inventor
백용호
조정현
이형기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160037600A external-priority patent/KR101966328B1/ko
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180163436A priority Critical patent/KR102473408B1/ko
Publication of KR20180136926A publication Critical patent/KR20180136926A/ko
Application granted granted Critical
Publication of KR102473408B1 publication Critical patent/KR102473408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명에 따른 인쇄회로기판은 복수의 다이(Die)를 전기적으로 연결하기 위한 고밀도의 브리지(bridge) 회로를 구비한 브리지 회로층, 브리지 회로층이 내장되며 브리지 회로보다 밀도가 낮은 저밀도 회로를 구비한 저밀도 회로층을 포함하고, 브리지 회로층의 일면 또는 타면에는 접속패드가 형성되고 접속패드는 비아 또는 솔더범프를 통하여 저밀도 회로와 전기적으로 연결된다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing for the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
컴퓨터 산업이 발달함에 따라 더 높은 성능을 가지고 더 낮은 비용으로 생산할 수 있는 집적회로(다이, die)에 대한 기술이 발달하고 있다. 이에 따라, 다수의 다이(die)를 포함하는 패키지 기판에 대한 기술도 개발되고 있다.
미국등록공고 제8754514호
본 발명의 일 측면에 따르면, 복수의 다이(Die)를 전기적으로 연결하기 위한 고밀도의 브리지(bridge) 회로를 구비한 브리지 회로층, 브리지 회로층이 내장되며 브리지 회로보다 밀도가 낮은 저밀도 회로를 구비한 저밀도 회로층을 포함하고, 브리지 회로층의 일면 또는 타면에는 접속패드가 형성되고 접속패드는 비아 또는 솔더범프를 통하여 저밀도 회로와 전기적으로 연결되는 인쇄회로기판이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
도 15 내지 24는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
도 25 및 도 26은 본 발명에 따른 인쇄회로기판의 브리지 회로층의 또 다른 실시예를 나타낸 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 고밀도의 브리지 회로층(100), 저밀도 회로층(150) 및 솔더범프(180)/비아(280)을 포함한다.
브리지 회로층(100)은 인쇄회로기판에 실장되는 복수의 다이(die, 1, 2)를 서로 전기적으로 연결시키는 다이 간의 인터커넥션(die to die interconnection)을 수행한다. 다이(1, 2)는 집적회로로서, 복수의 다이(1, 2)를 서로 연결시키기 위해서는 작은 공간에 매우 밀집된 연결회로가 필요하다. 브리지 회로층(100)은 고밀도의 브리지 회로(110)를 구비하여 인쇄회로기판에 실장되는 복수의 다이(1, 2)를 서로 연결시킬 수 있다. 예를 들면, 브리지 회로(110)는 복수의 다이(1, 2)와 접속하는 복수의 패드(112)와 복수의 패드(112)를 연결하는 미세 회로패턴(114)을 포함할 수 있다.
브리지 회로층(100)에서 브리지 회로(110)의 폭과 회로 간의 간격은 후술하는 저밀도 회로층(150)에 형성되는 저밀도 회로(160)의 폭과 회로 간 간격에 비하여 미세하게 형성된다. 또한, 브리지 회로(110)는 브리지 회로층(100)을 내장한 이 후에 외층에 형성된 외층 회로(170)보다 미세하게 형성될 수 있다. 예를 들면, 브리지 회로(110)는 반도체 공정 등으로 형성하고, 저밀도 회로(160)는 SAP공정(Semi-Additive Process), M-SAP공정(Modified Semi-Additive Process) 또는 텐팅(tenting)공정 등의 기판 공정으로 형성할 수 있다. 또는, 브리지 회로(110)를 기판 공정 중 상대적으로 정밀한 SAP공정으로 형성하고, 저밀도 회로(160)는 덜 정밀한 기판 공정인 M-SAP공정 또는 텐팅 공정 등으로 형성할 수 있다.
브리지 회로층(100)은 다이(1, 2)와 직접 연결될 수 있도록, 일면에 패드가 형성되고 패드에 복수의 다이(1, 2)가 직접 결합될 수 있다. 이 때, 브리지 회로층(100)의 일면은 인쇄회로기판의 외층이 될 수 있다.
또한, 브리지 회로층(100)의 일면 위에 부가적으로 외층이 형성되고, 외층에는 다이(1, 2)와 브리지 회로(110)를 연결시키는 외층 회로(170)가 형성될 수 있다. 도 1에 나타난 바와 같이, 외층 회로(170)는 다이(1, 2)와의 연결을 위한 패드를 포함하고 브리지 회로(100)의 패드(112)와 연결될 수 있다. 외층 회로(170)는 미세한 브리지 회로(110)가 직접 솔더링되어 손상되는 것을 방지할 수 있다.
한편, 외층 회로(170)는 브리지 회로(110)를 팬아웃(fan-out)시키는 팬아웃 회로패턴을 포함할 수 있다. 다시 말해, 브리지 회로층(100)의 조밀하게 형성된 브리지 회로(110)를 팬아웃 회로패턴을 통하여 저밀도 회로층(150)의 외층으로 넓게 분산시킬 수 있다. 팬아웃 회로패턴은 각 다이(1, 2)의 규격에 맞추어 인쇄회로기판의 외층에 패드를 형성된 포함할 수 있다. 이에 따라, 브리지 회로(110)는 다이(1, 2)의 규격에 영향을 받지 않고 자유롭게 설계될 수 있으므로, 브리지 회로(110)의 설계 자유도를 높일 수 있다.
본 발명의 브리지 회로층(100)은 웨이퍼와 같은 지지층을 포함하지 않는다. 이에 따라, 브리지 회로층(100)은 저밀도 회로층(150)과 용이하게 전기적으로 연결될 수 있다. 실리콘 웨이퍼와 같은 지지층을 포함하지 않는 구조를 가짐으로써, 브리지 회로층(100)의 두께를 낮춤과 동시에 저밀도 회로층(150)으로 짧은 전기적 경로를 구현할 수 있다. 브리지 회로층(100)의 타면을 통하여 저밀도 회로층(150)과 상하로 직접 전기적 연결이 가능하여 전기적 특성이 향상될 수 있으며 브리지 회로층(100)의 설계 자유도도 높아질 수 있다. 지지층을 포함하지 않고 브리지 회로층(100)을 형성하는 구체적 방법은 제조방법에서 후술한다.
브리지 회로(110)는 전기 검사에 이용되는 검사 회로패턴(130)을 더 포함할 수 있다. 도 26을 참조하면, 브리지 회로(110)의 이상 유무를 확인할 수 있는 검사 회로패턴(130)을 브리지 회로(110)에 형성하고 이를 브리지 회로층(100)의 타면으로 노출시킬 수 있다. 타면의 노출된 검사 회로패턴(130)에 검사 장비를 접속하여 브리지 회로(110)의 이상 유무를 쉽게 확인할 수 있다.
저밀도 회로층(150)은 브리지 회로층(100)을 내장시키며, 브리지 회로(110)에 비하여 밀도가 낮은 저밀도 회로(160)를 구비한다. 인쇄회로기판에서 다이(1, 2) 간의 인터커넥션을 수행하는 브리지 회로(110) 이외의 나머지 회로는 브리지 회로(110)와 같은 고밀도의 회로로 구성되어야 할 필요성이 적다. 따라서, 저밀도 회로층(150)에는 수율이 높고 비용이 적게 소모되는 저밀도의 회로가 형성됨이 바람직하다.
도 1에 나타난 바와 같이, 저밀도 회로층(150)의 절연층(154) 일부에 브리지 회로층(100)을 내장할 수 있다. 브리지 회로층(100)은 저밀도 회로층(150)에 비하여 높은 밀도의 회로층을 가지므로 층 간격이 저밀도 회로층(150)의 층 간격보다 좁게 형성된다. 예를 들면, 저밀도 회로층(150) 중 하나의 절연층에 복수 층의 브리지 회로층(100)이 내장될 수 있다. 내장된 브리지 회로층(100)은 저밀도 회로층(150)의 외층에 의해 덮일 수 있다. 이 때, 외층 회로(170)가 형성되어 브리지 회로(110)와 다이(1, 2)를 연결시킨다. 한편, 브리지 회로층(100)이 직접 다이(1, 2)와 연결될 때에는 외층이 형성되지 않고 브리지 회로층(100)이 노출될 수 있다.
저밀도 회로층(150)의 저밀도 회로(160)는 브리지 회로층(100)을 향하는 패드(164) 및 이와 연결되는 회로패턴(162)을 구비할 수 있다. 저밀도 회로(160)의 패드(164)는 브리지 회로(110)의 접속패드(116)와 연결되어 저밀도 회로층(150)과 브리지 회로층(100)을 상하로 직접 연결할 수 있다.
저밀도 회로층(150)은 인쇄회로기판의 강성을 높이는 보강부재(152)를 포함할 수 있다. 예를 들면, 도 1에 나타난 바와 같이, 중심부에 보강부재(152)를 구비한 저밀도 회로층(150)을 형성하고 브리지 회로층(100)을 내장시킬 수 있다. 한편, 도 2에 나타난 바와 같이, 보강부재를 이용하지 않는 코어리스 구조로 저밀도 회로층(250)이 형성될 수도 있다.
저밀도 회로층(150)에는 인쇄회로기판에 필요한 전자부품(3)이 실장될 수 있다. 저밀도 회로층(150)은 브리지 회로층(100)에 비해 넓은 외부면적을 확보하므로 전자부품의 배치가 용이하다. 저밀도 회로층(150)에 실장된 전자부품은 후술한 솔더범프(180)을 통하여 브리지 회로(110)와도 전기적으로 연결될 수 있다.
솔더범프(180)은 저밀도 회로(160)와 브리지 회로(110)를 연결시킨다. 도 1을 참조하면, 브리지 회로층(100)을 향하는 저밀도 회로(160)의 패드(164) 상에 솔더 범프를 형성하고, 여기에 브리지 회로층(100)의 접속패드(116)를 안착시켜서 솔더 범프와 브리지 회로(110)를 연결할 수 있다. 솔더 범프를 통하여 브리지 회로(110)와 저밀도 회로(160)는 상하로 바로 연결될 수 있다.
도 2를 참조하면, 저밀도 회로(160)와 브리지 회로(110)는 비아(280)를 통하여 연결될 수 있다. 내장된 브리지 회로층(200)의 타면에 저밀도 회로(260)를 빌드업(build-up)하여 형성하고, 브리지 회로(210)의 접속패드(216)와 저밀도 회로(160)를 비아(280)를 통하여 연결시킬 수 있다.
인쇄회로기판의 제조방법
도 3 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다. 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 보강부재(152)를 구비한 저밀도 회로층(150)에 고밀도의 브리지 회로층(100)을 솔더 범프(180)를 이용하여 결합하고 내장시키는 방법을 예시한다.
본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 저조도의 제1 캐리어(5)에 브리지 회로층(100)을 형성하는 단계, 임시로 제2 캐리어(6)를 접합하는 단계, 브리지 회로층(100)을 매립하는 단계를 포함한다.
저조도의 제1 캐리어(5)에 브리지 회로층(100)을 형성하는 단계에서는 저조도의 제1 캐리어(5)에 고밀도의 브리지(bridge) 회로(110)를 구비한 브리지 회로층(100)을 형성한다. 실리콘 웨이퍼와 같은 지지층이 없이도 미세한 브리지 회로(110)를 고밀도로 형성하기 위하여, 조도가 매우 낮은 제1 캐리어(5) 상에 미세한 회로패턴을 형성한다. 예를 들면, 제1 캐리어(5)로는 유리기판이 사용될 수 있으며, 산술평균조도(Ra)는 0.05um이하일 수 있다. 제1 캐리어(5)는 후술하는 제2 캐리어(6) 및 제3 캐리어(7) 비하여 매우 낮은 조도를 가진다.
도 3을 참조하면, 저조도의 유리기판에 이형층(5a)을 형성하고 스퍼터링(sputtering)하여 평탄도가 높은 시드층(5b)을 형성할 수 있다. 도 4를 참조하면, 평탄한 시드층(5b)을 바탕으로 미세 회로패턴(114)과 절연층(120)을 빌드업하여 복수의 브리지 회로(110)를 한번에 형성할 수 있다. 미세한 브리지 회로(110)를 형성하기 위하여 반도체 공정 또는 정밀한 SAP공정(Semi-Additive Process) 등이 수행될 수 있다. 이 때, 다이(1, 2) 측을 향하는 브리지 회로층(100)의 일면이 상면이 되도록 형성하고, 상면으로 노출된 브리지 회로(110)의 패드(112)를 이용하여 회로의 이상 유무를 확인하는 전기검사를 수행할 수 있다.
임시로 제2 캐리어(6)를 접합하는 단계에서는, 브리지 회로층(100)에 임시로 접합되는 제2 캐리어(6)를 접합하고, 브리지 회로층(100)에서 제1 캐리어(5)를 분리한다. 브리지 회로층(100)을 저밀도 회로층(150)에 내장시키기 위하여, 가공 및 이동이 편리한 제2 캐리어(6)를 브리지 회로층(100)에 임시로 접합시킨다.
도 5를 참조하면, 브리지 회로층(100)의 일면에 접착 및 분리가 용이한 접착층(6a)을 형성하고 접착층(6a)에 제2 캐리어(6)를 접착시킬 수 있다. 예를 들면, 접착층(6a)으로는 UV박리형 점착테이프가 사용될 수 있다. UV박리형 점착테이프는 자외선이 조사되면 점착력이 저하되므로 이후 제2 캐리어(6)의 분리를 용이하게 할 수 있다.
도 6을 참조하면, 제2 캐리어(6) 접합 후에 브리지 회로층(100)을 들어서 제1 캐리어(5)에서 브리지 회로층(100)을 분리한다. 제1 캐리어(5)와 시드층(5b) 사이에는 이형층(5a)이 개재되어 있어서 브리지 회로층(100)은 용이하게 분리될 수 있다.
도 7을 참조하면, 시드층(5b)을 에칭 등으로 제거하고 브리지 회로층(100)의 타면에 접착층(5c)과 보호필름(5d)을 부착할 수 있다. 이 때, 시드층(5b)을 에칭 등으로 제거한 후에, 노출된 브리지 회로(110)를 이용하여 회로의 이상 유무를 확인하는 전기검사를 수행할 수 있다. 도 26을 참조하면, 브리지 회로(110)의 이상 유무를 확인할 수 있는 검사 회로패턴(130)이 브리지 회로(110)에 형성되고 브리지 회로층(100)의 타면으로 노출될 수 있다. 타면의 노출된 검사 회로패턴(130)에 검사 장비를 접속하여 브리지 회로(110)의 이상 유무를 쉽게 확인할 수 있다.
도 8을 참조하면, 복수로 형성된 브리지 회로층(100)을 절단하여 각각 분리시킬 수 있다.
브리지 회로층(100)을 매립하는 단계에서는, 저밀도의 회로를 구비한 저밀도 회로층(150)에 브리지 회로층(100)을 결합하고 매립시킨다. 저밀도 회로층(150)의 내부에 브리지 회로층(100)이 배치되도록 저밀도 회로층(150)의 절연층(154)에 브리지 회로층(100)을 매립시킬 수 있다. 또한, 저밀도 회로(160)와 브리지 회로(110)는 솔더범프(180)을 통하여 전기적으로 연결된다.
도 9를 참조하면, 중심부에 보강부재(152)를 구비하고 저밀도 회로(160)를 가진 저밀도 회로층(150)을 준비한다. 저밀도 회로(160)는 브리지 회로층(100)을 향하는 패드(164)를 구비하고 패드(164)에는 솔더범프(180)으로 솔더 범프가 형성되어 준비될 수 있다. 한편, 도 25에 나타난 바와 같이, 브리지 회로층(100)의 타면에 브리지 회로(110)와 연결되는 접속패드(116)을 형성하고, 접속패드(116) 상에 솔더 범프(118)를 형성할 수도 있다.
도 10을 참조하면, 제2 캐리어(6)에 접합된 브리지 회로층(100)에서 보호필름(5d)을 제거하고, 브리지 회로(110)의 타면, 즉 접착층(5c)이 형성된 면을 저밀도 회로층(150)을 향하여 가압하여 저밀도 회로층(150)에 브리지 회로층(100)을 결합시킨다. 이 때, 솔더 범프는 접착층(5c)을 관통하여 브리지 회로(110)의 타면에 있는 접속패드(116)와 연결되어서, 저밀도 회로(160)와 브리지 회로(110)를 전기적으로 연결시킬 수 있다. 제2 캐리어(6)는 UV박리형 점착테이프에 자외선을 조사한 후에 용이하게 분리될 수 있다. 한편, 브리지 회로층(100)의 강성보강을 위하여 제2 캐리어(6)는 분리되지 않고 남겨질 수 있다. 이때, 브리지 회로층(100)은 제2 캐리어(6)에 임시적 접착이 되는 것이 아니라 견고하게 결합된다.
도 11을 참조하면, 브리지 회로층(100)이 결합된 저밀도 회로층(150)에 절연층(154)을 추가로 적층하여 브리지 회로층(100)을 매립시킬 수 있다. 이 때, 브리지 회로(110)와 연결된 외층 회로(170)패턴을 추가로 형성할 수 있다. 외층 회로(170)는 다이(1, 2)와 연결되는 패드를 포함할 수 있다.
도 12 및 도 13을 참조하면, 브리지 회로층(100)이 내장된 저밀도 회로층(150)에 추가로 솔더레지스트층(190)을 형성할 수 있다. 솔더레지스트층(190)에는 다이(1, 2)와 연결되는 패드를 선택적으로 노출시키는 오프닝이 형성될 수 있고, 노출된 패드 상에는 솔더 범프(195)가 형성될 수 있다.
도 14를 참조하면, 브리지 회로층(100)이 내장된 저밀도 회로층(150)에 복수의 다이(1, 2)를 실장할 수 있다. 복수의 다이(1, 2)는 외층 회로(170)를 통하여 브리지 회로(110)로 연결되고, 브리지 회로(110)를 통하여 복수의 다이(1, 2) 간의 연결이 이루어질 수 있다. 또한, 인쇄회로기판에 필요한 다른 전자부품(3)도 저밀도 회로층(150)에 실장될 수 있다. 저밀도 회로층(150)에 실장된 전자부품(3)은 저밀도 회로(160)를 통하여 브리지 회로(110)로 전기적으로 연결될 수 있다.
도 15 내지 24는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다. 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은, 고밀도의 브리지 회로층(200)에 저밀도 회로층(250)을 빌드업(build-up)하여 브리지 회로층(200)을 내장하고 비아(280)를 통하여 두 회로층을 연결시키는 방법을 예시한다.
도 15를 참조하면, 시드층(7a)이 형성된 제3 캐리어(7)를 준비하고 시드층(7a) 상에 일부의 저밀도 회로(260a)를 형성할 수 있다.
도16을 참조하면, 제2 캐리어(6´)에 접합된 브리지 회로층(200)에서 보호필름을 제거하고, 브리지 회로(210)의 접착층(5c´)이 형성된 면을 제3 캐리어(7)를 향하여 가압하여 시드층(7a)에 브리지 회로층(200)을 결합시킨다. 이 때, 상술한 일 실시예와 달리, 본 실시예의 브리지 회로층(200)은 상술한 실시예의 브리지 회로층(100)이 뒤집힌 형태로 형성된다. 다시 말해, 복수의 다이(1, 2)가 연결되는 브리지 회로층(100)의 일면이 제1 캐리어(5)를 향하여 형성된다. 이에 따라, 브리지 회로층(200)의 일면에 접착층(5c´)이 형성되고, 타면에는 UV박리형 점착테이프(6a´)로 제2 캐리어(6´)에 결합되도록 형성된다.
도 17을 참조하면, 제2 캐리어(6´)는 UV박리형 점착테이프(6a´)에 자외선을 조사한 후에 용이하게 분리될 수 있다. 한편, 브리지 회로층(200)의 강성보강을 위하여 제2 캐리어(6´)는 분리되지 않고 남겨질 수 있다. 이때, 브리지 회로층(200)은 제2 캐리어(6´)에 임시적 접착이 되는 것이 아니라 견고하게 결합된다.
도 18을 참조하면, 제3 캐리어(7)의 시드층(7a)에 결합된 브리지 회로층(200)에 절연층(252)을 적층하여 브리지 회로층(200)을 매립시킨다. 이 때, 이 후 빌드업을 위한 평탄도를 확보하기 위하여 절연층(252) 상에 별도의 필름 등을 부착하여 가압하거나 진공으로 압착시킬 수 있다.
도 19를 참조하면, 브리지 회로층(200)의 타면에 형성된 접속패드(216)에 비아(280)를 연결하고 저밀도 회로층(250)을 빌드업으로 형성한다. 브리지 회로층(200)은 비아(280)를 통하여 저밀도 회로(260)와 상하로 직접 연결된다.
도 20을 참조하면, 제3 캐리어(7)를 분리하고 시드층(7a)을 에칭 등으로 제거할 수 있다. 도 21을 참조하면, 브리지 회로층(200)의 일면에 추가로 빌드업 하고 브리지 회로(210)의 일면에 형성된 패드(212)와 연결된 외층 회로(270)패턴을 추가로 형성할 수 있다. 외층 회로(270)는 다이(1, 2)와 연결되는 패드를 포함할 수 있다.
도 22 및 도 23을 참조하면, 브리지 회로층(200)이 내장된 저밀도 회로층(250)에 솔더레지스트층(290)을 형성할 수 있다. 솔더레지스트층(290)에는 다이(1, 2)와 연결되는 패드를 선택적으로 노출시키는 오프닝이 형성될 수 있고, 노출된 패드 상에는 솔더 범프(295)가 형성될 수 있다.
도 24를 참조하면, 브리지 회로층(200)이 내장된 저밀도 회로층(250) 복수의 다이(1, 2)를 실장할 수 있다. 복수의 다이(1, 2)는 외층 회로(270)를 통하여 브리지 회로(210)로 연결되고, 브리지 회로(210)의 미세한 회로패턴(214)을 통하여 복수의 다이(1, 2) 간의 연결이 이루어질 수 있다. 또한, 인쇄회로기판에 필요한 다른 전자부품(3)도 저밀도 회로층(250)에 실장될 수 있다. 저밀도 회로층(250)에 실장된 전자부품은 저밀도 회로(260)를 통하여 브리지 회로(210)와 전기적으로 연결될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
1, 2: 다이
3: 전자소자
5: 제1 캐리어
6: 제2 캐리어
7: 제3 캐리어
100, 200: 브리지 회로층
110, 210: 브리지 회로
130: 검사 회로패턴
150, 250: 저밀도 회로층
160, 260: 저밀도 회로
170, 270: 외층 회로
180: 솔더범프
280: 비아

Claims (7)

  1. 복수의 다이(Die)를 전기적으로 연결하기 위한 고밀도의 브리지(bridge) 회로를 구비한 브리지 회로층; 및
    상기 브리지 회로층이 내장되며, 내부에는 상기 브리지 회로보다 밀도가 낮은 저밀도 회로를 구비한 저밀도 회로층을 포함하고,
    상기 저밀도 회로층의 일면에는 상기 복수의 다이와 상기 브리지 회로를 연결시키는 외층 회로가 배치되며,
    상기 브리지 회로층의 일면 및 타면에는 각각 제1 및 제2 패드가 형성되고, 상기 제1 패드는 상기 외층 회로와 전기적으로 연결되고, 상기 제2 패드는 상기 저밀도 회로와 전기적으로 연결되는, 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 패드는 복수의 제1 패드이며,
    상기 복수의 제1 패드는 상기 복수의 다이와 전기적으로 연결되고,
    상기 브리지 회로는, 상기 복수의 제1 패드를 연결하는 미세 회로패턴을 포함하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 브리지 회로는, 전기 검사에 이용되는 검사 회로패턴을 더 포함하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 브리지 회로층의 층 간격은 상기 저밀도 회로층의 층 간격보다 좁은 인쇄회로기판.
  5. 제1항에 있어서,
    상기 외층 회로는 상기 브리지 회로를 팬아웃(fan-out)시키는 팬아웃 회로패턴을 포함하는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 브리지 회로층에 상기 복수의 다이가 결합되는 인쇄회로기판.
  7. 복수의 다이(Die)를 전기적으로 연결하기 위한 고밀도의 브리지(bridge) 회로를 구비한 브리지 회로층; 및
    상기 브리지 회로층이 내장되며, 상기 브리지 회로보다 밀도가 낮은 저밀도 회로를 구비한 저밀도 회로층을 포함하고,
    상기 브리지 회로층에는 접속패드가 형성되고, 상기 접속패드는 비아 또는 솔더범프를 통하여 상기 저밀도 회로와 전기적으로 연결되고,
    상기 브리지 회로층은, 노출되지 않게 상기 저밀도 회로층의 절연층에 의해 덮이고,
    상기 브리지 회로층을 덮는 상기 저밀도 회로층의 절연층에는, 상기 복수의 다이와 상기 브리지 회로를 연결시키는 외층 회로가 형성되고,
    상기 브리지 회로층의 일면에는 강성 보강층이 결합된 인쇄회로기판.
KR1020180163436A 2016-03-29 2018-12-17 인쇄회로기판 및 그 제조방법 KR102473408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180163436A KR102473408B1 (ko) 2016-03-29 2018-12-17 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160037600A KR101966328B1 (ko) 2016-03-29 2016-03-29 인쇄회로기판 및 그 제조방법
KR1020180163436A KR102473408B1 (ko) 2016-03-29 2018-12-17 인쇄회로기판 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037600A Division KR101966328B1 (ko) 2016-03-29 2016-03-29 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180136926A KR20180136926A (ko) 2018-12-26
KR102473408B1 true KR102473408B1 (ko) 2022-12-02

Family

ID=84413140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180163436A KR102473408B1 (ko) 2016-03-29 2018-12-17 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102473408B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230163605A (ko) * 2022-05-23 2023-12-01 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261311A (ja) * 2005-03-16 2006-09-28 Sony Corp 半導体装置及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
US20150116965A1 (en) * 2013-10-30 2015-04-30 Qualcomm Incorporated Embedded bridge structure in a substrate
WO2015130264A1 (en) * 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261311A (ja) * 2005-03-16 2006-09-28 Sony Corp 半導体装置及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
US20150116965A1 (en) * 2013-10-30 2015-04-30 Qualcomm Incorporated Embedded bridge structure in a substrate
WO2015130264A1 (en) * 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Also Published As

Publication number Publication date
KR20180136926A (ko) 2018-12-26

Similar Documents

Publication Publication Date Title
JP6787550B2 (ja) 印刷回路基板
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP5161732B2 (ja) 半導体装置の製造方法
JP6271021B2 (ja) 超微細ピッチのＰｏＰコアレスパッケージ
JP2017123459A (ja) プリント回路基板
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
JP2010219121A (ja) 半導体装置及び電子装置
KR102600106B1 (ko) 반도체 패키지의 제조 방법
US9324580B2 (en) Process for fabricating a circuit substrate
JP2015149477A (ja) 埋め込み基板、印刷回路基板及びその製造方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
KR20110107989A (ko) 적층 반도체 패키지 형성방법
TWI530240B (zh) 電路板及其製作方法
US11410933B2 (en) Package structure and manufacturing method thereof
KR102473408B1 (ko) 인쇄회로기판 및 그 제조방법
US10199366B2 (en) Methods of manufacturing semiconductor packages
TW201606970A (zh) 半導體裝置及其製造方法
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
US10068838B2 (en) Glass fiber reinforced package substrate
JP7272527B2 (ja) プリント回路基板
JP4297154B2 (ja) 半導体装置の製造方法
KR100842916B1 (ko) 스택 패키지의 제조방법
TW201707137A (zh) 封裝模組及其基板結構

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant