CN101877336B - 集成电路结构与形成集成电路结构的方法 - Google Patents

集成电路结构与形成集成电路结构的方法 Download PDF

Info

Publication number
CN101877336B
CN101877336B CN 201010170969 CN201010170969A CN101877336B CN 101877336 B CN101877336 B CN 101877336B CN 201010170969 CN201010170969 CN 201010170969 CN 201010170969 A CN201010170969 A CN 201010170969A CN 101877336 B CN101877336 B CN 101877336B
Authority
CN
China
Prior art keywords
redistribution line
layer
semiconductor substrate
copper post
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010170969
Other languages
English (en)
Other versions
CN101877336A (zh
Inventor
余振华
黄宏麟
许国经
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/708,287 external-priority patent/US8759949B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101877336A publication Critical patent/CN101877336A/zh
Application granted granted Critical
Publication of CN101877336B publication Critical patent/CN101877336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路结构与形成集成电路结构的方法。其中集成电路结构包括一半导体基板其具有一正面与一背面，与一导孔(conductive via)其贯穿该半导体基板。该导孔包括一后端延伸至该半导体基板的背面。一重新分布线(redistribution line，RDL)于该半导体基板的背面上且电性连接至该导孔的后端。一保护层于该重新分布线上，伴随着一开口于该保护层中，其中该重新分布线的一部分经由该开口被露出。一铜柱(copper pillar)具有一部分于该开口中且电性连接至该重新分布线。本发明有益的特征包括介于堆叠的晶粒间的经改善的结合力与经增加的平衡。

Description

集成电路结构与形成集成电路结构的方法
技术领域
本发明涉及集成电路结构，且特别涉及硅穿孔(through-silicon via)，且甚至还关于连接至硅穿孔的接合垫(bond pad)的形成。
背景技术
自集成电路发明之后，由于在不同电子元件(即晶体管、二极管、电阻器与电容器等)的集成密度中的持续改善，半导体工业已经历连续快速成长。对于做大部分而言，此于集成密度中的改善来自于最小结构尺寸中的重复缩减，以允许将更多元件整合进一给予的芯片区域。
这些整合改善实质上在本质上为二维(two-dimensional，2D)，于其中被集成元件所占据的体积实质上于半导体晶片的表面上。虽然在光刻中的引人注目的改善已产生相当多的改善于2D集成电路形成中，但于二维中仍有可被达到的对密度的物理限制。这些限制之一为对于制造这些元件而言所需的最小尺寸。又，当更多装置被置入一芯片时，需要更复杂的设计。
一额外的限制来自于，当装置的数目增加时，介于元件间的内连线的数目与长度的显著增加。当内连线的数目与长度增加时，电路电阻-电容延迟(RC delay)与功率消耗(power consumption)两者皆会增加。
在解决上面讨论的限制的努力成果之中，一般使用三维集成电路(three-dimensional integrated circuit，3DIC)与堆叠晶粒。因此将硅穿孔(through-silicon via，TSV)使用于三维集成电路与堆叠晶粒中。于此例子中，时常使用硅穿孔来连接于一晶粒上的集成电路与晶粒的背面。此外，也使用硅穿孔以提供短的接地途径(grounding path)以将集成电路经由晶粒的背面接地，其可通过一接地金属膜(grounded metallic film)来覆盖。
图1显示一常见的硅穿孔102，其形成于芯片104中。硅穿孔102为于硅基板106中。经由在金属化层中的内连线(金属线与导孔(via)，未显示)硅穿孔102电性连接至接合垫(bond pad)108，其为于芯片104的正表面上。硅穿孔102经由硅基板106的背表面以一铜杆(copper post)的形式被露出。当芯片104结合至另一芯片时，硅穿孔102以或不以焊料(solder)于其间结合至于另一芯片上的接合垫。
常见背面硅穿孔连接遭遇障碍。由于硅穿孔结合要求相对大的间距于硅穿孔之间，所以硅穿孔的位置受到限制且介于硅穿孔之间的距离需要够大以提供，例如，焊球的空间。因此需要新的背面结构。
发明内容
根据本发明的一实例，一种集成电路结构，包括一半导体基板其具有一正面与一背面，与一导孔(conductive via)其贯穿该半导体基板。该导孔包括一后端延伸至该半导体基板的背面。一重新分布线(redistribution line，RDL)于该半导体基板的背面上且电性连接至该导孔的后端。一保护层于该重新分布线上，伴随着一开口于该保护层中，其中该重新分布线的一部分经由该开口被露出。一铜柱(copper pillar)具有一部分于该开口中且电性连接至该重新分布线。
根据本发明的一实例，一种集成电路结构，其中该重新分布线包括：一重新分布线带包括一部分直接于该导孔上且与该导孔接触；以及一重新分布线垫具有一大于该重新分布线带的宽度，其中该铜柱包括一底部表面与该重新分布线垫的顶部表面接触。
根据本发明的一实例，一种集成电路结构，还包括：一阻挡层直接于该铜柱上；以及一焊层直接于该阻挡层上，其中该铜柱、该阻挡层与该焊层的侧壁实质上垂直对齐。
根据本发明的一实例，一种集成电路结构，还包括一金属涂层于该铜柱的顶部表面与侧壁上，其中该金属涂层包括一金属是择自实质上由镍、金、钯与其组合所组成的群组。
根据本发明的一实例，一种集成电路结构，包括：一半导体基板，包括一正面与一背面；一导孔自该半导体基板的背面延伸进入该半导体基板，其中该导孔的后端经由该半导体基板的背面被露出；一重新分布线于该半导体基板的背面上且连接至该导孔的后端，该重新分布线包括：一重新分布线带与该导孔接触；以及一重新分布线垫具有一大于该重新分布线带的宽度，其中重新分布线垫与该重新分布线带连接；一保护层于该重新分布线上；一开口于该保护层中，其中该重新分布线垫的一中间部分经由该开口被露出，且其中该重新分布线垫的边缘部分被该保护层覆盖；以及一铜柱于该开口中且与该重新分布线的该中间部分接触。
根据本发明的一实例，一种集成电路结构，还包括一第一导电层于该铜柱上且包括一部分直接与该铜柱接触，以及一第二导电层于该第一导电层上，且其中该第二导电层包含至少有一焊层、一金层以及一钯层。
根据本发明的一实例，一种形成集成电路结构的方法，该方法包括：提供一半导体基板，其包括一正面与一背面；提供一导孔，其贯穿该半导体基板，该导孔包括一后端延伸至该半导体基板的背面；形成一重新分布线于该半导体基板的背面上且连接至该导孔的后端；形成一保护层于该重新分布线上；形成一开口于该保护层中，伴随着该重新分布线的一部分经由该开口被露出；以及形成一铜柱，其具有一部分于该开口中，其中该铜柱为电性连接至该重新分布线且于该重新分布线上。
根据本发明的一实例，一种形成集成电路结构的方法，还包括：形成一光致抗蚀剂于该保护层上，其中该光致抗蚀剂被填入该开口中；在该形成该铜柱的步骤前，贯穿该光致抗蚀剂以使于该保护层中的该开口经由该光致抗蚀剂被露出；在该形成该铜柱的步骤后，电镀一阻挡层于该铜柱上；电镀一焊层于该阻挡层上；以及在该电镀该焊层的步骤后，移除该光致抗蚀剂。
根据本发明的一实例，一种形成集成电路结构的方法，还包括：在该形成该铜柱的步骤前，形成一光致抗蚀剂于该保护层上，其中该光致抗蚀剂被填入该开口中；在该形成该铜柱的步骤前，贯穿该光致抗蚀剂以使于该保护层中的该开口经由该光致抗蚀剂被露出；在该形成该铜柱的步骤后，移除该光致抗蚀剂；以及在该移除该光致抗蚀剂的步骤后，形成一金属涂层于该铜柱的顶部表面与侧壁上。
根据本发明的一实例，一种形成集成电路结构的方法，其中该重新分布线包括铜。
也公开其他实施例。
本发明有益的特征包括介于堆叠的晶粒间的经改善的结合力与经增加的平衡。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1显示一常见的集成电路结构，其包括一硅穿孔(through-silicon via，TSV)，其中硅穿孔经由一基板的背面突出，且连结至另一芯片上的接合垫以一铜杆(copper post)的形式。
图2～图11为根据一实施例，于一内连线结构的制造中的中间阶段的上视图与剖面图。
图12与图13为根据另一实施例，于一内连线结构的制造中的中间阶段的上视图与剖面图。
并且，上述附图中的附图标记说明如下：
102～硅穿孔
104～芯片
106～硅基板
108～接合垫(bond pad)
2、80～芯片
4～块状物
10～基板
12～内连线
14～接合垫
16～载具晶片(carrier wafer)
18～胶
20～硅穿孔
22～隔离层
24～背面隔离层
26～薄晶种层(凸块下金属层)
46～掩模
50、58～开口
52～重新分布线
521～重新分布线带(RDL strip)(重新分布图形(trace))
522～重新分布线垫(RDL pad)
56～保护层
60、62～光致抗蚀剂
64～铜柱(copper pillar)
66、84～阻挡层
68、82～焊料
86～铜杆(copper post)
90～金属涂层
92～镍层
具体实施方式
提供一种新颖的连接至硅穿孔(through-silicon via，TSV)的背面连接结构与形成其的方法。以附图说明于本发明一实施例的制造中的中间阶段。讨论实施例的变化。在本发明的不同附图与说明的实施例中，使用相同的标号来标明相同的元件。
参见图2，提供芯片2，其包括基板10与集成电路(由块状物4符号表示)于其中。在一实施例中，芯片2为晶片的一部分，而晶片包括多个与芯片2相同的芯片。基板10可为一半导体基板，例如一块状硅(bulk silicon)基板，然而其可包括其他半导体材料，例如III族、IV族，及/或V族元素。可于基板10的正表面(于图2中面向上的表面)形成半导体装置，例如晶体管(也由块状物4所附图)。内连线结构12，其包括金属线与导孔(未显示)形成于其中，被形成于基板10上且连接至半导体装置。金属线与导孔可由铜或铜合金所形成，且可使用熟知的尺寸工艺来形成。内连线结构12可包括一般已知的层间介电层(inter-layer dielectric，ILD)与金属层间介电质层(inter-metal dielectric，IMD)。
硅穿孔20形成于基板10中，且自背表面(于图2中面向下的表面)延伸至正表面(具有有源电路形成于其上的表面)。于一第一实施例中，如于图2中所示，硅穿孔20使用一导孔优先(via-first)方法来形成，且在形成下层金属化层(一般已知为M1)前形成。因此于内连线结构12中，硅穿孔20仅延伸进入使用来覆盖有源装置的层间介电层，但不进入金属层间介电质层。在一替代实施例中，硅穿孔20使用一导孔后(via-last)方法来形成，且在形成内连线结构12后形成。因此，硅穿孔20贯穿通过基板10与内连线12两者。隔离层(isolation layer)22形成于硅穿孔20的侧壁上，且使硅穿孔20与基板10电性隔离。隔离层22可由一般使用的介电材料所形成，例如氮化硅、氧化硅(例如，四乙氧基硅烷(tetra-ethyl-ortho-silicate)氧化物)，与类似物。
参见图3，接合垫(bond pad)14形成于芯片2的正表面的前侧上(于图3中面向上的一侧)，且突出超过芯片2的正表面。之后将芯片2(与对应的晶片)经由胶18固定在载具晶片(carrier wafer)16上。于图4中，执行一背面研磨(backside grinding)以移除基板10的超出部分。对芯片2的背面执行一化学机械研磨(chemical mechanical polish，CMP)，以露出硅穿孔20。形成背面隔离层24以覆盖基板10的背面。在一示范实施例中，背面隔离层24的形成包括回蚀(etch back)基板10的背表面，毯覆形成背面隔离层24，与执行一轻化学机械研磨以移除直接于硅穿孔20上的背面隔离层24的部分。因此，硅穿孔20经由于背面隔离层24中的一开口被露出。在替代实施例中，于背面隔离层24中的开口，经由其硅穿孔20被露出，通过蚀刻来形成。
参见图5，薄晶种层(seed layer)26，也指一凸块下金属层(under bumpmetallurgy，UBM)，毯覆形成于背面隔离层24与硅穿孔20上。凸块下金属层26的可用材料包括铜或铜合金。然而，也可包括其他材料，例如银、金、铝与其组合。在一实施例中，凸块下金属层26使用溅镀来形成。在其他实施例中，可使用电镀。
图5也显示一掩模46的形成。在一实施例中，掩模46为一光致抗蚀剂。或者，掩模46由干膜(dry film)所形成，其可包括一有机材料，例如味之素增进膜(Ajinimoto buildup film，ABF)。之后将掩模46图案化以形成开口50于掩模46中，伴随着硅穿孔20经由开口50被露出。
于图6中，开口50选择性以金属材料填满，形成一重新分布线(redistribution line，RDL)于开口50中。在较佳实施例中，填入材料包括铜或铜合金，但也可使用其他材料，例如铝、银、金，或其组合。形成方法可包括电化学电镀(electro-chemical plating，ECP)、无电镀法(electroless plating)，或其他一般使用沉积方法，例如溅镀、印刷(printing)，与化学气相沉积(chemical vapor deposition，CVD)方法。之后移除掩模46。因此，于掩模46下的凸块下金属层26的部分被露出。
参见图7，通过一快速蚀刻(flash etching)来移除凸块下金属层26的露出的部分。剩下的重新分布线52可包括重新分布线带(RDL strip)(也指为一重新分布图形(trace))521其包括一部分直接于硅穿孔20上且连接至硅穿孔20，又视需要而定，重新分布线垫(RDL pad)522连接重新分布线带521。可于图9中发现重新分布线52的上视图。于图7与之后的图中，未显示凸块下金属层26，由于其一般由相似于重新分布线52的材料所形成，且因此其呈现与重新分布线52融合。由于快速蚀刻，也移除一重新分布线52的薄层。然而，重新分布线52经移除的部分与其全部厚度相较，为可忽略的。
接着，如图8所示，将保护层56毯覆形成且图案化以产生开口58。保护层56可由氮化物、氧化物、聚亚酰胺(polymide)，与其类似物所形成。提供光致抗蚀剂60且将其显影以定义开口58的图案。重新分布线垫522的部分经由于保护层56中的开口58被露出。开口58可占据重新分布线垫522的中央部分(请参见图9)。重新分布线带521被保护层56所覆盖。
图9显示保护层开口58与重新分布线52的图式的上视图。请注意图式结构的尺寸并没有按照比例。较佳为，开口58具有一尺寸小于重新分布线垫522且露出重新分布线垫522的中央部分。在一示范实施例中，重新分布线带521的宽度W1介于约5μm与约15μm之间。重新分布线垫522具有约80μm至约100μm的宽度W2，而保护层开口58具有约70μm至约90μm的宽度W3。保护层开口58的上视图可具有任何多边形的形状，包括，但不限于八边形、六边形、方形，或任何其他适合的形状。
接着，如于图10中所示，移除光致抗蚀剂60，且形成光致抗蚀剂62。光致抗蚀剂62较佳为比光致抗蚀剂60厚。在一实施例中，光致抗蚀剂62的厚度大于约20μm，或甚至大约60μm。将光致抗蚀剂62图案化以形成一开口(也表示为58)，经由其露出重新分布线垫522。之后，通过电镀自开口58开始形成铜柱(copper pillar)64。铜柱64可包括铜及/或其他金属，例如银、金、钨、铝，与其组合。
观察到于保护层56的蚀刻中(图8)，可产生聚合物，且于开口58中的残余聚合物可影响于开口58中的任何镍层的形成。此外，可将形成于开口58中的任何金属结构电性连接至于芯片2中的电路。若使用无电镀法以在开口58中形成一金属结构，则可能会有影响连接至于开口58中的金属结构的电路部分的电压电位的可能性。然而，于本发明实施例中，于铜柱64的形成中使用电镀以解决这些问题。
通过电镀，铜柱64可被可靠地形成，且可具有高品质。又，电镀的沉积率(deposition rate)是高的。因此，铜柱64可被沉积至一显著大于使用无电镀法所沉积的金属结构的厚度。在一示范实施例中，铜柱64的高度H大于约15μm，且甚至大于约60μm。接着，例如，通过无电镀法来形成阻挡层66，其中阻挡层66可由镍所形成。或者，阻挡层66可包括钒(V)、铬(Cr)，与其组合。焊(solder)料68也可被形成于阻挡层66的顶部上，且也可使用电镀来形成。在一实施例中，焊料68包括一由锡-铅(Sn-Pb)合金所形成的共熔焊接材料(eutectic solder material)。在一替代实施例中，焊料68由一无铅焊接材料，例如Sn-Ag或Sn-Ag-Cu合金所形成。需注意的是，阻挡层66与焊料68具有实质上与铜柱64的侧壁对齐的侧壁。此外，阻挡层66与焊料68被限制于直接在铜柱64上的区域。焊层直接于该阻挡层上，其中该铜柱、该阻挡层与该焊层的侧壁实质上垂直对齐。
参见图11，移除光致抗蚀剂62，且可将如于图10中所示的结构结合至另一芯片，例如芯片80。于一示范实施例中，芯片80具有铜杆(copper post)86、阻挡层84与焊料82于其正表面上，其中可将焊料82与68回流加热(reflow)以互相连接。
图12与图13显示一替代实施例。此实施例的起始步骤可实质上与图2～图9中所示相同。之后，参见图12，在形成铜柱64且不形成阻挡层66后，移除光致抗蚀剂62。然后，如图13中所示，形成金属涂层(metal finish)90。金属涂层90的形成方法包括电化学电镀、无电镀法，与其类似。在一实施例中，金属涂层90包括镍层92直接于铜柱64上，且与铜柱64接触。此外，金属涂层90覆盖铜柱64的顶部且在铜柱64的侧壁上。视需要而定，可形成额外的层，以使金属涂层可为一无电镀镍浸金(electroless nickel immersiongold，ENIG)、一镍无电镀钯浸金(nickel electroless palladium immersion gold，ENEPIG)，或一镍钯层。也可将金属涂层90与于芯片80中的焊料82连接。
本发明实施例具有一些优点特征。通过使用电镀取代无电镀法形成铜柱64，沉积率远高的多，且因此铜柱64的高度可于相当短的时间内达到数十微米。可因此增加于芯片2与80间的平衡(参见图11与图13)，以使在随后的封装工艺中，底部填充剂(underfill)可轻易流入介于芯片2与80空间中。
虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (10)

1.一种集成电路结构，包括：
一半导体基板，包括一正面与一背面；
一导孔贯穿该半导体基板，该导孔包括一后端延伸至该半导体基板的背面；
一重新分布线于该半导体基板的背面上且电性连接至该导孔的后端；
一保护层于该重新分布线上，伴随着一开口于该保护层中，其中该重新分布线的一部分经由该开口被露出；以及
一铜柱具有一部分于该开口中且电性连接至该重新分布线。
2.如权利要求1所述的集成电路结构，其中该重新分布线包括：
一重新分布线带包括一部分直接于该导孔上且与该导孔接触；以及
一重新分布线垫具有一大于该重新分布线带的宽度，其中该铜柱包括一底部表面与该重新分布线垫的顶部表面接触。
3.如权利要求1所述的集成电路结构，还包括：
一阻挡层直接于该铜柱上；以及
一焊层直接于该阻挡层上，其中该铜柱、该阻挡层与该焊层的侧壁实质上垂直对齐。
4.如权利要求1所述的集成电路结构，还包括一金属涂层于该铜柱的顶部表面与侧壁上，其中该金属涂层包括一金属是择自实质上由镍、金、钯与其组合所组成的群组。
5.一种集成电路结构，包括：
一半导体基板，包括一正面与一背面；
一导孔自该半导体基板的背面延伸进入该半导体基板，其中该导孔的后端经由该半导体基板的背面被露出；
一重新分布线于该半导体基板的背面上且连接至该导孔的后端，该重新分布线包括：
一重新分布线带与该导孔接触；以及
一重新分布线垫具有一大于该重新分布线带的宽度，其中重新分布线垫与该重新分布线带连接；
一保护层于该重新分布线上；
一开口于该保护层中，其中该重新分布线垫的一中间部分经由该开口被露出，且其中该重新分布线垫的边缘部分被该保护层覆盖；以及
一铜柱于该开口中且与该重新分布线的该中间部分接触。
6.如权利要求5所述的集成电路结构，还包括一第一导电层于该铜柱上且包括一部分直接与该铜柱接触，以及一第二导电层于该第一导电层上，且其中该第二导电层包含至少有一焊层、一金层以及一钯层。
7.一种形成集成电路结构的方法，该方法包括：
提供一半导体基板，其包括一正面与一背面；
提供一导孔，其贯穿该半导体基板，该导孔包括一后端延伸至该半导体基板的背面；
形成一重新分布线于该半导体基板的背面上且连接至该导孔的后端；
形成一保护层于该重新分布线上；
形成一开口于该保护层中，伴随着该重新分布线的一部分经由该开口被露出；以及
形成一铜柱，其具有一部分于该开口中，其中该铜柱为电性连接至该重新分布线且于该重新分布线上。
8.如权利要求7所述的形成集成电路结构的方法，还包括：
形成一光致抗蚀剂于该保护层上，其中该光致抗蚀剂被填入该开口中；
在该形成该铜柱的步骤前，贯穿该光致抗蚀剂以使于该保护层中的该开口经由该光致抗蚀剂被露出；
在该形成该铜柱的步骤后，电镀一阻挡层于该铜柱上；
电镀一焊层于该阻挡层上；以及
在该电镀该焊层的步骤后，移除该光致抗蚀剂。
9.如权利要求7所述的形成集成电路结构的方法，还包括：
在该形成该铜柱的步骤前，形成一光致抗蚀剂于该保护层上，其中该光致抗蚀剂被填入该开口中；
在该形成该铜柱的步骤前，贯穿该光致抗蚀剂以使于该保护层中的该开口经由该光致抗蚀剂被露出；
在该形成该铜柱的步骤后，移除该光致抗蚀剂；以及
在该移除该光致抗蚀剂的步骤后，形成一金属涂层于该铜柱的顶部表面与侧壁上。
10.如权利要求7所述的形成集成电路结构的方法，其中该重新分布线包括铜。
CN 201010170969 2009-04-30 2010-04-30 集成电路结构与形成集成电路结构的方法 Active CN101877336B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17433909P 2009-04-30 2009-04-30
US61/174,339 2009-04-30
US12/708,287 US8759949B2 (en) 2009-04-30 2010-02-18 Wafer backside structures having copper pillars
US12/708,287 2010-02-18

Publications (2)

Publication Number Publication Date
CN101877336A CN101877336A (zh) 2010-11-03
CN101877336B true CN101877336B (zh) 2012-07-25

Family

ID=43019852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010170969 Active CN101877336B (zh) 2009-04-30 2010-04-30 集成电路结构与形成集成电路结构的方法

Country Status (1)

Country Link
CN (1) CN101877336B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492171B2 (en) * 2011-07-21 2013-07-23 International Business Machines Corporation Techniques and structures for testing integrated circuits in flip-chip assemblies
CN102496570A (zh) * 2011-12-13 2012-06-13 日月光半导体制造股份有限公司 半导体元件及其制造方法
US8922006B2 (en) * 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
JP7434710B2 (ja) * 2019-02-07 2024-02-21 富士フイルムビジネスイノベーション株式会社 光半導体素子、光半導体装置、光伝送システム、および光半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer

Also Published As

Publication number Publication date
CN101877336A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
TWI464848B (zh) 積體電路結構與形成積體電路結構的方法
CN101719484B (zh) 具有再分布线的tsv的背连接
TWI429047B (zh) 積體電路結構
CN101719488B (zh) 具有锥形轮廓的再分布线的焊垫连接
CN108022871B (zh) 半导体封装及其制造方法
US8456008B2 (en) Structure and process for the formation of TSVs
KR101319701B1 (ko) ＴＳＶｓ에 연결된 웨이퍼 후면의 상호접속 구조
US8476769B2 (en) Through-silicon vias and methods for forming the same
US7282433B2 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
CN101645432B (zh) 半导体装置
CN103151329A (zh) 用于封装芯片的钝化层
CN101877336B (zh) 集成电路结构与形成集成电路结构的方法
US20180286784A1 (en) Method of forming semiconductor device having a dual material redistribution line
US9281234B2 (en) WLCSP interconnect apparatus and method
CN106887420A (zh) 凸块构造与其构成的内连结构
CN102013421B (zh) 集成电路结构
US20210028060A1 (en) Contact fabrication to mitigate undercut
KR20090017823A (ko) 시스템 인 패키지의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant