CN108573914B - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN108573914B
CN108573914B CN201710146656.8A CN201710146656A CN108573914B CN 108573914 B CN108573914 B CN 108573914B CN 201710146656 A CN201710146656 A CN 201710146656A CN 108573914 B CN108573914 B CN 108573914B
Authority
CN
China
Prior art keywords
layer
interconnect structure
ultra
low
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710146656.8A
Other languages
English (en)
Other versions
CN108573914A (zh
Inventor
李凤莲
倪景华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxin North Integrated Circuit Manufacturing Beijing Co ltd
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710146656.8A priority Critical patent/CN108573914B/zh
Publication of CN108573914A publication Critical patent/CN108573914A/zh
Application granted granted Critical
Publication of CN108573914B publication Critical patent/CN108573914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件及其制备方法、电子装置。所述方法包括：提供基底，在所述基底上形成有超低K介电层以及嵌于所述超低K介电层中并露出顶部表面的互连结构；在所述超低K介电层和所述互连结构上形成覆盖层，以覆盖所述超低K介电层和所述互连结构；执行热固化步骤，以消除所述互连结构中的应力。本发明通过热固化处理可以改善器件的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。
后段制程(The back end of line,BEOL)中焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚。在后段制程(BEOL)中的包括很多层，其中焊盘结构中与基底上有源或无源器件相连的金属叠层中包括若干金属层和相邻金属层之间的通孔，其中所述金属层和通孔交替设置进而形成金属互连结构，以完成器件的电连接。
其中，所述互连结构形成于介电层中，例如超低K介电层(Ultra low-k，ULK)，所述ULK由于其具有多孔等性能，其K值在2.5附近，可以提高器件接触电阻的延迟性能，因而得到广泛应用，但是目前所述方法制备得到的器件大都存在与时间相关电介质击穿(timedependent dielectric breakdown，TDDB)性能差的问题。
基于上述原因，需要对目前所述半导体器件的制备方法做进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件，所述半导体器件包括：
基底；
超低K介电层，位于所述基底上；
互连结构，嵌于所述超低K介电层中并且露出所述互连结构的顶部表面；
覆盖层，位于所述超低K介电层和所述互连结构上；
其中，所述互连结构和所述覆盖层经热固化处理得到，以消除所述互连结构中的应力。
可选地，所述覆盖层包括依次堆叠的第一层和第二层。
可选地，所述覆盖层的厚度为100埃～800埃。
可选地，所述覆盖层包括含碳的氮化硅材料。
可选地，所述半导体器件还包括：
钝化层，位于所述覆盖层上；
顶部金属层和/或顶部通孔，形成于所述钝化层中并与所述互连结构电连接。
可选地，所述钝化层包括正硅酸乙酯层。
可选地，所述超低K介电层的K值在2.5以下。
本发明还提供了一种半导体器件的制备方法，所述方法包括：
提供基底，在所述基底上形成有超低K介电层以及嵌于所述超低K介电层中并露出顶部表面的互连结构；
在所述超低K介电层和所述互连结构上形成覆盖层，以覆盖所述超低K介电层和所述互连结构；
执行热固化步骤，以消除所述互连结构中的应力。
可选地，所述方法还包括：重复执行形成所述覆盖层的步骤和所述热固化步骤。
可选地，重复一次形成所述覆盖层的步骤和所述热固化步骤。
可选地，所述覆盖层的厚度为100埃～800埃。
可选地，所述覆盖层包括含碳的氮化硅材料。
可选地，所述热固化步骤的时间为100s～500s。
可选地，所述热固化步骤的温度为200摄氏度～400摄氏度。
可选地，在形成所述覆盖层之后所述方法还包括：
在所述覆盖层上形成钝化层；
在所述钝化层中形成与所述互连结构电连接的顶部金属层和/或顶部通孔。
可选地，所述钝化层包括正硅酸乙酯层。
可选地，所述超低K介电层的K值在2.5以下。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明所述方法在形成超低K介电层和位于所述超低K介电层中的互连结构之后，为了改善所述互连结构顶层的金属层的与时间相关电介质击穿(time dependentdielectric breakdown，TDDB)性能，在形成覆盖层之后进行热固化处理，以消除所述覆盖层和所述互连结构中的应力，改善器件的与时间相关电介质击穿(time dependentdielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。
可选地，可以分多次来形成所述互连结构上方的所述覆盖层，并且在每次沉积之后对所述覆盖层进行热固化处理，通过多次沉积和多次热固化处理可以改善器件的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明的一实施例的一种半导体器件的制造方法的示意性流程图；
图2A-图2D示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2A-2D示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供基底，在所述基底上形成有超低K介电层以及嵌于所述超低K介电层中并露出顶部表面的互连结构；
步骤S2：在所述超低K介电层和所述互连结构上形成覆盖层，以覆盖所述超低K介电层和所述互连结构；
步骤S3：执行热固化步骤。
下面结合附图对本发明所述方法作进一步的说明。
执行步骤一，如图2A所示，提供基底(图中未示出)，在所述基底上形成有超低K介电层201以及嵌于所述超低K介电层中的互连结构，并且所述超低K介电层的顶面与所述互连结构中顶层的金属层202的顶面平齐。
具体地，其中，所述基底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该半导体衬底中还可以进一步形成栅极以及位于栅极两侧的源漏区以及形成其他有源器件。
在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明中所述隔离结构优选为浅沟槽隔离。
此外还可以在所述衬底中根据需要进行不同类型的离子掺杂，例如P+或者N+，以形成N阱或者P阱。在本发明的一实施例中，衬底为P型衬底，在所述衬底的中间部位形成N阱，以形成所述二极管。
在所述基底上形成超低K介电层201，其中，所述超低K介电层201的K值通常小于2.5。
为了具有低介电常数，可以形成孔隙率为至少20％的超低K介电层201。也可以形成具有气隙的超低K介电层201。
为了获得2.5或更小的等效介电常数，超低K介电层201的材料可以是如上所述的但具有孔隙率或气隙的低k电介质。气隙可以使层的介电常数减小5％或更多，这是大幅度的减小。孔隙率也可大幅度地减小层的等效介电常数。可以引入孔隙率作为形成超低K介电层201。例如，可以通过旋涂工艺或CVD工艺将OSG前体和致孔剂一起施加到基底上来形成OSG介电层。该工艺可以进一步包括致孔剂的可控蒸发。OSG前体的实例包括有机硅烷和有机硅氧烷。有机硅烷的实例包括甲基倍半硅氧烷(MSQ)和氢倍半硅氧烷(HSQ)。有机硅氧烷的实例包括属于甲基硅氧烷家族(诸如甲基二乙氧基硅烷)的聚合物。致孔剂的实例包括有机溶剂。有机溶剂可以是例如甲苯、庚烷、环己醇或它们的混合物。在诸如旋涂或CVD的介电层形成工艺之后，可以通过沉积后处理诸如热处理、UV处理或电子束处理来改善孔形成、机械强度或这两者。
也可以通过选择合适的形成工艺将气隙引入超低K介电层201中。形成具有气隙的超低K介电层201的合适工艺可以是非共形沉积工艺，诸如等离子体增强化学汽相沉积(PECVD)。
在该实施例中选用二乙氧基甲基硅烷(DEMS)和致孔剂C10H16(ATRP)来形成所述超低K介电层201。
为了实现较低的所述超低K介电层201，在该实施例中控制所述DEMS的气体流速为1500～3000mg/Min，控制所述ATRP的气体流速为2000～4000mg/Min。
在所述超低K介电层201中形成互连结构，其中，所述互连结构包括位于不同层的若干金属层，以及位于相邻金属层之间的通孔，通过所述金属层和通孔交替设置，进而形成所述互连结构。
例如，所述互连结构包括第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4至顶部金属层TM下方的第X层金属层Mx，其中所述Mx上方即为顶部金属层，在该实施例中所述互连结构定义为M1至金属层Mx，并不包含顶部金属层TM。
其中，在所述第一金属层M1和第二金属层M2之间设置第一金属通孔V1，第二金属层M2和第三金属层M3之间设置第二金属通孔V2、类似的相邻的所述金属层之间均通过通孔连接至所述金属层Mx。
其中，所述金属层和所述通孔的形成方法在此不再作进一步的赘述。
需要说明的是在该实施例中所述互连结构的位于顶层的所述金属层Mx的顶部与所述超低K介电层201的顶部平齐，并且露出所述金属层Mx的顶部。
由于所述金属层Mx的顶部形成于所述超低K介电层201中，而在后续的工艺中在所述Mx的上方会形成顶部金属层，所述顶部金属层形成于常规介电层中，所述常规介电层的K值较大，至少大于2.5，因此在互连结构的顶层的所述金属层和顶部金属层之间会形成有应力，最终将导致互连结构的顶层的所述金属层的与时间相关电介质击穿(time dependentdielectric breakdown，TDDB)性能变差。
为了解决该问题，执行步骤二，在所述超低K介电层和所述互连结构形成覆盖层，以覆盖所述超低K介电层和所述互连结构；执行热固化步骤；重复执行形成所述覆盖层的步骤和所述热固化步骤，以消除所述互连结构中的应力。
为了消除互连结构的顶层的所述金属层和顶部金属层之间的应力，将目前工艺中所述覆盖层的形成方法做了改进，例如将所述覆盖层的形成分为两个步骤，并且在每一个步骤中在沉积所述覆盖层之后均执行热固化工艺，以改善所述互连结构的顶层的所述金属层的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能。
其中，所述重复步骤的次数至少为一次，可以根据实际需要进行选择，例如1-5次。
例如，重复N次，则每次沉积的所述覆盖层的厚度为所述覆盖层目标厚度的1/(N+1)。
具体地，所述覆盖层的沉积方法可以选用本领域中常用的各种沉积方法，例如可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
其中，所述覆盖层的最终厚度为100埃～800埃。
例如，在该实施例中重复沉积-热固化一次，在该步骤中首先沉积所述覆盖层的第一层203，其中所述覆盖层的第一层203的厚度为目标厚度的一半，例如所述覆盖层的厚度为200埃时，在该步骤中沉积100埃厚度的所述覆盖层，即为所述覆盖层的一半。
在沉积完所述覆盖层的第一层203之后即执行所述热固化步骤，其中，所述热固化步骤的时间为60s～500s。所述热固化的温度范围为200摄氏度-400摄氏度。
然后继续沉积所述覆盖层的第二层204，如图2C所示，其中，所述第二层204的沉积方法与所述第一层203的形成方法相同，沉积的厚度也相同。当然也可以是不同的。
接着沉积完所述覆盖层的第二层204之后即执行所述热固化步骤，其中，所述热固化步骤的时间为60s～500s。所述热固化的温度范围为200摄氏度-400摄氏度。
在本发明中通过将所述覆盖层的沉积分为多个步骤执行，并且在每一沉积步骤之后执行热固化步骤，通过所述热固化步骤可以消除所述互连结构的顶层的所述金属层的应力，以改善与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能。
执行步骤三，在所述覆盖层上形成钝化层205，在所述钝化层中形成顶部金属层和/或顶部通孔。
其中，所述钝化层205选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种。
在该实施例中所述钝化层205使用TEOS层。
其中，所述钝化层205的K值远高于2.5。
然后在所述钝化层中形成顶部金属层和/或顶部通孔。
具体地，图案化所述钝化层205和所述覆盖层，以在所述钝化层205中形成开口，露出所述互连结构，具体地图案化方法可以选用本领域常用的方法。
然后选用金属材料，例如Al填充所述开口，以形成顶部金属层。
此外，还可以通过类似的方法在所述顶部金属层的上方形成顶部金属通孔。
当然还可以重复执行上述步骤，进而形成顶部金属层和顶部通孔的重复单元，例如第二顶部金属层和第二顶部通孔。
作为一种实施方式，还可以在所述顶部金属层的上方形成金属焊盘。
其中，所述金属焊盘可以选用铜、金、银、钨及其他类似材料，优选金属铜。
至此，完成了本发明实施例的所述半导体器件的制造方法的相关步骤的介绍。在所述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明所述方法在形成超低K介电层和位于所述超低K介电层中的互连结构之后，为了改善所述互连结构顶层的金属层的与时间相关电介质击穿(time dependentdielectric breakdown，TDDB)性能，在形成覆盖层之后进行热固化处理，以消除所述覆盖层和所述互连结构中的应力，改善器件的与时间相关电介质击穿(time dependentdielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。
可选地，可以分多次来形成所述互连结构上方的所述覆盖层，并且在每次沉积之后对所述覆盖层进行热固化处理，通过多次沉积和多次热固化处理可以改善器件的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
基底；
超低K介电层，位于所述基底上；
互连结构，嵌于所述超低K介电层中并且所述超低K介电层的顶面与所述互连结构中顶层的金属层的顶面平齐；
覆盖层，位于所述超低K介电层和所述互连结构上；
其中，所述互连结构和所述覆盖层经热固化处理得到，以消除所述互连结构和所述覆盖层中的应力。
所述覆盖层包括第一层和第二层，所述第一层和所述第二层均经热固化处理得到。
具体地，所述基底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该半导体衬底中还可以进一步形成栅极以及位于栅极两侧的源漏区以及形成其他有源器件。
在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明中所述隔离结构优选为浅沟槽隔离。
此外还可以在所述衬底中根据需要进行不同类型的离子掺杂，例如P+或者N+，以形成N阱或者P阱。在本发明的一实施例中，衬底为P型衬底，在所述衬底的中间部位形成N阱，以形成所述二极管。
在所述基底上形成超低K介电层201，其中，所述超低K介电层201的K值通常小于2.5。
为了具有低介电常数，可以形成孔隙率为至少20％的超低K介电层201。也可以形成具有气隙的超低K介电层201。
在所述超低K介电层201中形成有互连结构，其中，所述互连结构包括位于不同层的若干金属层，以及位于相邻金属层之间的通孔，通过所述金属层和通孔交替设置，进而形成所述互连结构。
例如，所述互连结构包括第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4至顶部金属层TM下方的第X层金属层Mx，其中所述Mx上方即为顶部金属层，在该实施例中所述互连结构定义为M1至金属层Mx，并不包含顶部金属层TM。
其中，在所述第一金属层M1和第二金属层M2之间设置第一金属通孔V1，第二金属层M2和第三金属层M3之间设置第二金属通孔V2、类似的相邻的所述金属层之间均通过通孔连接至所述金属层Mx。
需要说明的是在该实施例中所述互连结构的位于顶层的所述金属层Mx的顶部与所述超低K介电层201的顶部平齐，并且露出所述金属层Mx的顶部。
在所述超低K介电层和所述互连结构形成有覆盖层，以覆盖所述超低K介电层和所述互连结构；其中，所述覆盖层和所述互连结构为经所述热固化处理。
为了消除互连结构的顶层的所述金属层和顶部金属层之间的应力，将目前工艺中所述覆盖层的形成方法做了改进，例如将所述覆盖层的形成分为两个步骤，并且在每一个步骤中在沉积所述覆盖层之后均执行热固化工艺，以改善所述互连结构的顶层的所述金属层的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能。
具体地，所述覆盖层的沉积方法可以选用本领域中常用的各种沉积方法，例如可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
其中，所述覆盖层的最终厚度为100埃～800埃。
所述覆盖层包括第一层203和第二层204，均经过了所述热固化步骤，其中，所述热固化步骤的时间为60s～500s。所述热固化的温度范围为200摄氏度-400摄氏度。
在所述覆盖层上形成有钝化层205，在所述钝化层中形成有顶部金属层和/或顶部通孔。
其中，所述钝化层205选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种。
在该实施例中所述钝化层205使用TEOS层。
其中，所述钝化层205的K值远高于2.5。
本发明所述半导体器件在形成超低K介电层和位于所述超低K介电层中的互连结构之后，为了改善所述互连结构顶层的金属层的与时间相关电介质击穿(time dependentdielectric breakdown，TDDB)性能，分两次来形成所述互连结构上方的所述覆盖层，并且在每次沉积之后对所述覆盖层进行热固化处理，通过两次沉积和多次热固化处理可以改善器件的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例一所述的半导体器件，所述半导体器件包括基底；
超低K介电层，位于所述基底上；
互连结构，嵌于所述超低K介电层中并且所述超低K介电层的顶面与所述互连结构中顶层的金属层的顶面平齐；
覆盖层，位于所述超低K介电层和所述互连结构上；
其中，所述互连结构和所述覆盖层经热固化处理得到，以消除所述互连结构和所述覆盖层中的应力。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种半导体器件，其特征在于，所述半导体器件包括：
基底；
超低K介电层，位于所述基底上；
互连结构，嵌于所述超低K介电层中并且露出所述互连结构的顶部表面；
覆盖层，位于所述超低K介电层和所述互连结构上；
其中，所述互连结构和所述覆盖层经热固化处理得到，以消除所述互连结构中的应力，所述覆盖层分多次来形成并且在每次形成之后均对所述覆盖层进行热固化处理。
2.根据权利要求1所述的半导体器件，其特征在于，所述覆盖层包括依次堆叠的第一层和第二层。
3.根据权利要求1所述的半导体器件，其特征在于，所述覆盖层的厚度为100埃～800埃。
4.根据权利要求1所述的半导体器件，其特征在于，所述覆盖层包括含碳的氮化硅材料。
5.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
钝化层，位于所述覆盖层上；
顶部金属层和/或顶部通孔，形成于所述钝化层中并与所述互连结构电连接。
6.根据权利要求5所述的半导体器件，其特征在于，所述钝化层包括正硅酸乙酯层。
7.根据权利要求1所述的半导体器件，其特征在于，所述超低K介电层的K值在2.5以下。
8.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供基底，在所述基底上形成有超低K介电层以及嵌于所述超低K介电层中并露出顶部表面的互连结构；
在所述超低K介电层和所述互连结构上形成覆盖层，以覆盖所述超低K介电层和所述互连结构；
执行热固化步骤，以消除所述互连结构中的应力；
重复执行形成所述覆盖层的步骤和所述热固化步骤。
9.根据权利要求8所述的方法，其特征在于，重复一次形成所述覆盖层的步骤和所述热固化步骤。
10.根据权利要求8所述的方法，其特征在于，所述覆盖层的厚度为100埃～800埃。
11.根据权利要求8所述的方法，其特征在于，所述覆盖层包括含碳的氮化硅材料。
12.根据权利要求8所述的方法，其特征在于，所述热固化步骤的时间为100s～500s。
13.根据权利要求8所述的方法，其特征在于，所述热固化步骤的温度为200摄氏度～400摄氏度。
14.根据权利要求8所述的方法，其特征在于，在形成所述覆盖层之后所述方法还包括：
在所述覆盖层上形成钝化层；
在所述钝化层中形成与所述互连结构电连接的顶部金属层和/或顶部通孔。
15.根据权利要求14所述的方法，其特征在于，所述钝化层包括正硅酸乙酯层。
16.根据权利要求8所述的方法，其特征在于，所述超低K介电层的K值在2.5以下。
17.一种电子装置，其特征在于，所述电子装置包括权利要求1至7之一所述的半导体器件。
CN201710146656.8A 2017-03-13 2017-03-13 一种半导体器件及其制备方法、电子装置 Active CN108573914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710146656.8A CN108573914B (zh) 2017-03-13 2017-03-13 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710146656.8A CN108573914B (zh) 2017-03-13 2017-03-13 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN108573914A CN108573914A (zh) 2018-09-25
CN108573914B true CN108573914B (zh) 2021-06-04

Family

ID=63578437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710146656.8A Active CN108573914B (zh) 2017-03-13 2017-03-13 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN108573914B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310471A (zh) * 2000-02-22 2001-08-29 国际商业机器公司 形成用于互连的双层低介电阻挡层的方法及形成的装置
CN1503704A (zh) * 2001-04-16 2004-06-09 霍尼韦尔国际公司 分层堆栈及其生产方法
CN101958311A (zh) * 2009-07-14 2011-01-26 国际商业机器公司 半导体结构和形成方法
US20120248617A1 (en) * 2011-04-01 2012-10-04 Applied Materials, Inc. MULTILAYERED LOW k CAP WITH CONFORMAL GAP FILL AND UV STABLE COMPRESSIVE STRESS PROPERTIES

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310471A (zh) * 2000-02-22 2001-08-29 国际商业机器公司 形成用于互连的双层低介电阻挡层的方法及形成的装置
CN1503704A (zh) * 2001-04-16 2004-06-09 霍尼韦尔国际公司 分层堆栈及其生产方法
CN101958311A (zh) * 2009-07-14 2011-01-26 国际商业机器公司 半导体结构和形成方法
US20120248617A1 (en) * 2011-04-01 2012-10-04 Applied Materials, Inc. MULTILAYERED LOW k CAP WITH CONFORMAL GAP FILL AND UV STABLE COMPRESSIVE STRESS PROPERTIES

Also Published As

Publication number Publication date
CN108573914A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
TWI559447B (zh) 半導體裝置與其形成方法
TWI546919B (zh) 半導體元件及其製造方法
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US9589892B2 (en) Interconnect structure and method of forming the same
US20130119543A1 (en) Through silicon via for stacked wafer connections
US20190237356A1 (en) Air gap formation in back-end-of-line structures
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
US9269668B2 (en) Interconnect having air gaps and polymer wrapped conductive lines
US11164776B2 (en) Metallic interconnect structure
KR101496550B1 (ko) 상호연결 구조물을 형성하는 방법
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
US20090115019A1 (en) Semiconductor device having air gap and method for manufacturing the same
US20180096857A1 (en) Method for fluorocarbon film used as middle stop layer for porous low k film
CN108573914B (zh) 一种半导体器件及其制备方法、电子装置
CN107481929A (zh) 一种半导体器件及其制造方法、电子装置
US9418915B2 (en) Semiconductor device and method for fabricating the same
CN106910709B (zh) 一种半导体器件及其制备方法、电子装置
CN107424953B (zh) 一种半导体器件及其制造方法和电子装置
CN105097645B (zh) 一种半导体器件的制造方法
TWI761192B (zh) 形成導線的方法
CN105489556B (zh) 一种半导体器件及其制造方法、电子装置
US8716104B1 (en) Method of fabricating isolation structure
CN108573953A (zh) 一种半导体器件及其制备方法和电子装置
US10793426B2 (en) Microelectromechanical system structure and method for fabricating the same
CN109243977B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221024

Address after: 100176 Building 9, No. 18, Wenchang Avenue, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Patentee after: Zhongxin North Integrated Circuit Manufacturing (Beijing) Co.,Ltd.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Address before: 201203 18 Zhangjiang Road, Shanghai, Pudong New Area

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee before: Semiconductor Manufacturing International (Beijing) Corp.