JP2004536691A - 積層体とその製造方法 - Google Patents

積層体とその製造方法 Download PDF

Info

Publication number
JP2004536691A
JP2004536691A JP2002581120A JP2002581120A JP2004536691A JP 2004536691 A JP2004536691 A JP 2004536691A JP 2002581120 A JP2002581120 A JP 2002581120A JP 2002581120 A JP2002581120 A JP 2002581120A JP 2004536691 A JP2004536691 A JP 2004536691A
Authority
JP
Japan
Prior art keywords
low
layer
spin
dielectric
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002581120A
Other languages
English (en)
Inventor
トーマス，マイケル
ダニエルズ，ブライアン
アペン，ポール
ネーマン，アナンス
イワモト，ナンシー
コロレフ，ボリス
リー，ボー
Original Assignee
ハネウエル・インターナシヨナル・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インターナシヨナル・インコーポレーテツド filed Critical ハネウエル・インターナシヨナル・インコーポレーテツド
Publication of JP2004536691A publication Critical patent/JP2004536691A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

低誘電率層状材料、および、ａ）表面を設けるステップ、ｂ）表面に誘電体材料をスピンオンするステップ、ｃ）誘電体層を形成するために誘電体材料を硬化させるステップ、ｄ）誘電体層に低誘電率材料をスピンオンするステップ、および、ｅ）低誘電率層を形成するために低誘電率材料を硬化させるステップを含む前記層状材料を製造するための方法。各層は層状構成要素にスピンオンし、その後、追加の層が追加される前に硬化させることができ、または、全ての層を層状構成要素にスピンオンし、続いて、積層体全体を一度に硬化させることもできる。

Description

【技術分野】
【０００１】
本発明の技術分野は半導体および電子材料、構成要素、ならびに応用例である。さらに詳細には、本発明の技術分野は半導体および電子応用分野のための層状材料および構成要素である。本出願は、参照により全体を本明細書に組み込む２００１年４月１６日に出願された米国仮出願第６０／２８４２７１号および２００１年５月３０日に出願された米国仮出願第６０／２９４８６４号の双方に基づく。
【背景技術】
【０００２】
集積回路の相互接続が増加し、機能要素のサイズが縮小するにつれ、集積回路内の金属導電体配線を埋め込んでいる絶縁体材料および他の材料の誘電率は、集積回路の性能および誘電特性に影響を及ぼす益々重要な要因となっている。低い誘電率（すなわち、３．０未満）を有する絶縁体材料は特に望ましい。なぜなら、典型的には、それらがより高速な信号の伝播を可能にし、容量の影響および導電性配線間のクロストークを低減し、集積回路を駆動するための電圧を低下させるからである。
【０００３】
絶縁体材料の低い誘電率を達成するための１つの方法は、本来低い誘電率を備える材料を採用することである。最近は、２つの異なるクラスの低誘電率材料が一般に採用されている。すなわち、無機酸化物および有機ポリマーである。化学的気相成長またはスピンオン技術によって付着できる無機酸化物は、約３と４の間の誘電率を有し、０．２５μｍより大きいデザインルールの相互接続に広く使用されてきた。しかし、相互接続の寸法が引き続き縮小されるにつれて、さらに低い誘電率を備えた材料がより望ましくなった。
【０００４】
低誘電率材料を他の材料に組み込むことに伴う１つの問題は、低誘電率材料の誘電率よりも他の材料の誘電率が測定できる程度に高い場合に、その構成要素の有効誘電率が上昇することである。この問題を是正するために、各層または少なくとも２つ以上の層が低誘電率を有するように設計される層状構成要素を構築することができる（参考文献を追加）。しかし、構成要素の有効誘電率を低下させるという付加的な利益とともに、構成要素を効率的に構築することが困難になった。例えば、誘電体層は表面または基板上に誘電体材料をスピンオンすることによって付着することができ、続いて、ハードマスク層またはエッチストップ層などの追加層を化学的気相成長（ＣＶＤ）工程によって付着することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
当技術分野では低誘電率材料および層状材料を生産するために様々な方法が知られているが、それらの方法の全て、または、ほとんど全ては、層状構成要素および積層体を作製し、組立てることに組み込もうとする時、短所を有する。したがって、ａ）材料の誘電率を低下させるための改良された組成および方法を提供すること、ｂ）それらの低誘電率材料を表面または基板上に効率的に導入すること、および、ｃ）それらの低誘電率材料を効率的かつ経済的に作製および／または層状化する一方、有効誘電率を低く維持することが依然として求められている。
【課題を解決するための手段】
【０００６】
作製が比較的容易かつ経済的である低誘電率層状材料を製造するために、個々の層は、表面、または事前に表面にスピンオンされた他の層のいずれかにスピンオンされる。一般に、特定の層状材料または層状構成要素の低誘電率層の全てが、表面または基板上に材料をスピンすることによって付着されることが望ましい。構成要素の層の全てが構成要素上に材料をスピンオンすることによって付着されることがさらに望ましいが、他の手段によって付着される追加の層があってもよい。ほとんどの部分について、低誘電率層状構成要素は、付着される他のどの追加の層または材料にも関係なく、構成要素の部分となるようにスピンオンされた少なくとも２つの低誘電率層を有する。
【０００７】
本明細書において、ａ）表面または基板、ｂ）その表面に結合された少なくとも１つのスピンオン誘電体層、および、ｃ）少なくとも１つのスピンオン誘電体層に結合された少なくとも１つの追加のスピンオン低誘電率層を含む低誘電率の層状材料および構成要素を説明する。バリヤ／Ｃｕシード層も、銅または金属のビアフィルとともに、この全スピンオン方式に追加することができる。少なくとも１つの追加のスピンオン低誘電率層は、少なくとも１つのスピンオンストップ層および／または少なくとも１つのスピンオンキャップ層を含むことができる。さらに、少なくとも１つの追加のスピンオン低誘電率層は、２つ以上の層、または、少なくとも２つの追加のスピンオン層を含むことが企図されている。
【０００８】
ａ）表面を設けるステップ、ｂ）表面に誘電体材料をスピンオンするステップ、ｃ）誘電体層を形成するために誘電体材料を硬化させるステップ、ｄ）誘電体層に低誘電率材料をスピンオンするステップ、および、ｅ）低誘電率層を形成するために低誘電率材料を硬化させるステップを含む低誘電率層状構成要素を製造する方法を説明する。各層を層状構成要素にスピンオンし、続いて、追加の層が追加される前に硬化させることもでき、また、全ての層を層状構成要素にスピンオンし、続いて、積層体全体を一度に硬化させることもできる。
【発明を実施するための最良の形態】
【０００９】
作製が比較的容易かつ経済的である低誘電率層状材料を生産するために、個々の層は表面、または、表面に事前にスピンオンされた他の層のいずれかにスピンオンされることが企図されている。一般に、特定の層状材料または層状構成要素の低誘電率層の全てが、表面または基板上に材料をスピンオンすることによって付着されることが望ましい。構成要素の層の全てが構成要素上に材料をスピンオンすることによって付着されることがさらに望ましいが、他の手段によって付着される追加の層があってもよい。ほとんどの部分について、低誘電率層状構成要素は、付着されるいかなる他の追加の層または材料に関係なく、構成要素の部分となるためにスピンオンされた少なくとも２つの低誘電率層を有する（参照により全体を本明細書に組み込むＭｉｃｈａｅｌ Ｅ．Ｔｈｏｍａｓによる「Ｓｐｉｎ−Ｏｎ Ｓｔａｃｋｅｄ Ｆｉｌｍｓ ｆｏｒ Ｌｏｗ ｋｅｆｆ Ｄｉｅｌｅｃｔｒｉｃｓ」、Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ（２００１年７月））。
【００１０】
従来技術図１は、エッチストップ（１５）およびキャップ層（２５）としての化学的気相成長（ＣＶＤ）による誘電体を、スピンオンによる低誘電率（ｌｏｗ−ｋ）誘電体材料（２０）に組み合わせる標準的な層間／配線間誘電体（ＩＬＤ）集積方式（１０）を示す。層間誘電体（１０）には、誘電体層（３０）、ＣＶＤバリヤ層（４０）、バリヤ／Ｃｕシード層（５０）、および、銅または金属のビアフィル（６０）が集積されている。これらの追加の構成要素の全ては、表面上にそれらをスピンオンすることによって付着することも、しないこともできる。
【００１１】
本明細書では、ａ）（図２には誘電体／ＣＶＤバリヤの組合せとして示す）表面または基板（１１０）、ｂ）この表面に結合された少なくとも１つのスピンオン誘電体層（１２０）、および、ｃ）この少なくとも１つのスピンオン誘電体層に結合された少なくとも１つの追加のスピンオン低誘電率層（１３０）を含む低誘電率の層状材料および構成要素（１００）を説明し、図２にこれを示す。銅または金属のビアフィル（１５０）とともに、バリヤ／Ｃｕシード層（１４０）も、この全スピンオン方式に追加することができる。少なくとも１つの追加スピンオン低誘電率層は、少なくとも１つのスピンオンストップ層および／または少なくとも１つのスピンオンキャップ層を含むことができる。少なくとも１つの追加のスピンオン低誘電率層が２つ以上の層、または、少なくとも２つの追加スピンオン層を含むことがさらに企図されている。
【００１２】
本明細書において、企図されている面は、基板、ウエハ、または他の適した表面などのいかなる望ましい実質的に中実な材料も含むことができる。特に望ましい基板層は、フィルム、ガラス、セラミック、プラスチック、金属若しくは被覆された金属、または、複合材料を含む。好ましい実施形態において、基板は、シリコンまたはヒ化ゲルマニウムのダイまたはウエハの表面、銅、銀、ニッケル、または金でメッキされたリードフレームに見られるようなパッケージング表面、回路板またはパッケージ相互接続配線に見られるような銅の表面、導通孔または補強材のインターフェイス（「銅」はベアの銅およびその酸化物を含む）、ポリイミドを主成分としたフレキシブルパッケージに見られるようなポリマーを主成分とするパッケージまたはボードインターフェイス；鉛または他の金属合金のハンダボール表面、ガラス、ならびにポリイミド、ＢＴ、およびＦＲ４などのポリマーを含む。さらに好ましい実施形態において、基板は、シリコン、銅、ガラス、および他のポリマーといったパッケージングおよび回路板の業界において一般的な材料を含む。本明細書において考える適した表面は、事前に形成された他の積層体、他の層状構成要素、または、他の構成要素も全て含むことができる。この例は、誘電体材料およびＣＶＤバリヤ層が積層体として最初に配置されるものであってよく、これは次にスピンオンされる層状構成要素のための「表面」と企図されている。
【００１３】
少なくとも１つのスピンオン誘電体層は、表面または基板に結合される。本明細書において使用されるように、用語「結合された」とは、表面と層、または２つの層が物理的に互いに付着していること、あるいは共有結合およびイオン結合などの化学結合性の力、および、ファンデルワールス、静電気、クーロン、水素結合、および／または、磁気的引力などの非化学結合性の力を含む、物質または構成要素の２つの部分間の物理的引力があることを意味する。同様に、本明細書において使用されるように、用語「結合された」は、表面とスピンオン層または２つのスピンオン層が互いに直接的に付着している状況を包含すると理解されるが、この用語は、表面とスピンオン層との間に接着促進剤層がある場合、または、表面とスピンオン層または２つのスピンオン層の間に一緒に他の層がある場合などといった表面とスピンオン層または２つのスピンオン層が互いに間接的に結合される状況も包含すると理解される。
【００１４】
スピンオン誘電体層は、以下の２つの要件を満たすいかなる適した材料も含むことができる。すなわち、ａ）誘電体材料は、表面または他の層にスピンオンでき、かつｂ）硬化または他の仕上げ処理の後に、誘電体材料は低誘電率の層または構成要素を形成する。本明細書において使用されるように、用語「低誘電率」とは、他に文脈に矛盾しない限り、１ＭＨｚ〜２ＧＨｚでの誘電率を意味する。低誘電率の材料または層の誘電率の値は３．０未満であることが企図されている。好ましい実施形態において、低誘電率の材料または層の値は２．５未満である。さらに好ましい実施形態において、低誘電率の材料または層の値は２．０未満である。
【００１５】
企図されているスピンオン誘電材料は、シリコンを主成分とする化合物、ガリウムを主成分とする化合物、ゲルマニウムを主成分とする化合物、砒素を主成分とする化合物、および、ホウ素を主成分とする化合物、または、それらの組合せなどの無機物を主成分とする化合物、および、ポリエーテル、（Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓが製造するＦＬＡＲＥ（登録商標）などの）ポリアリーレンエーテル、ポリイミド、ポリエステル、および、アダマンタンを主成分とするか、籠型化合物を主成分とする有機物を主成分とする化合物を含む。
【００１６】
本明細書において使用されるように、表現「スピンオン材料」、「スピンオン有機材料」（組成が実質的に有機である場合）、「スピンオン組成物」、および、「スピンオン無機合成物」（組成が実質的に無機である場合）は相互交換可能に使用することができ、基板または表面にスピンオンできる溶液および組成を指す。表現「スピンオンガラス材料」は、スピンオンガラス材料は、全体にせよ部分にせよ、シリコンを主成分とする化合物および／またはポリマーを含むスピンオン材料を指すという点で、「スピンオン無機材料」の部分集合を指すと更に企図されている。シリコンを主成分とする化合物の例は、メチルシロキサン、メチルシルセスキオクサン、フェニルシロキサン、フェニルシルセスキオクサン、メチルフェニルシロキサン、メチルフェニルシルセスキオクサン、シラザンポリマー、珪酸塩ポリマー、および、それらの混合物といったシロキサン化合物を含む。企図されているシラザンポリマーは、発色団を付着することができる「透明な」ポリマーバックボーンを有するペルヒドロシジラザンである。スピンオンガラス合成物の例はＨｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓが製造するナノ細孔を持つシリコンを主成分とした組成のＮＡＮＯＧＬＡＳＳ（登録商標）Ｅである。Ｄｏｗが製造するＳｉＬＫ（登録商標）は、スピンオン誘電体材料として使用するのに適切である細孔を持つシリコンを主成分とする誘電体材料の他の例である。
【００１７】
本明細書において使用されるように、表現「スピンオンガラス材料」は、シロキサンポリマーおよびブロックポリマー、一般式（Ｈ０〜１．０ＳｉＯ１．５〜２．０）ｘで示される水素シロキサンポリマー、および、ｘが約４を超える式（ＨＳｉＯ１．５）ｘを有する水素シルセスキオクサンポリマーも含む。同じく、水素シルセスキオクサンと、アルコキシヒドリドシロキサンまたはヒドロキシヒドリドシロキサンのコポリマーも含まれる。スピンオンガラス材料は、ｍがゼロより大きく、ｎとｍの合計が約４より大きく、Ｒがアルキル基またはアリール基である一般式（Ｈ０〜１．０ＳｉＯ１．５〜２．０）ｎ（Ｒ０〜１．０ＳｉＯ１．５〜２．０）ｍで示される有機ヒドリドシロキサンポリマー、および、一般式（ＨＳｉＯ１．５）ｎ（ＲＳｉＯ１．５）ｍで示される有機ヒドリドシルセスキオクサンポリマーをさらに含む。いくつかの有用な有機ヒドリドシロキサンポリマーは、ＲがＣ１〜Ｃ２０のアルキル基またはＣ６〜Ｃ１２のアリール基である場合、約４から約５，０００のｍとｎの合計を有する。有機ヒドリドシロキサンおよび有機ヒドリドシルセスキオクサンポリマーは、代わりにスピンオンポリマーと示される。いくつかの特定の例は、メチルヒドリドシロキサン、エチルヒドリドシロキサン、プロピルヒドリドシロキサン、ｔ−ブチルヒドリドシロキサン、フェニルヒドリドシロキサンなどのアルキルヒドリドシロキサン、および、メチルヒドリドシルセスキオクサン、エチルヒドリドシルセスキオクサン、プロピルヒドリドシルセスキオクサン、ｔ−ブチルヒドリドシルセスキオクサン、フェニルヒドリドシルセスキオクサンなどのアルキルヒドリドシルセスキオクサン、および、それらの組合せを含む。企図されているスピンオン材料のいくつかは、参照によりその全体を本明細書に組み込む以下の交付済み特許および係属出願に記載されている。２０００年６月８日出願のＰＣＴ／ＵＳ００／１５７７２、１９９９年６月１０日出願の米国出願第０９／３３０２４８号、１９９９年６月１０日出願の米国出願第０９／４９１１６６号、２００２年４月２日交付の米国特許第６，３６５，７６５号、２００１年７月３１日交付の米国特許第６，２６８，４５７号、２００１年１１月１０日出願の米国出願第１０／００１１４３号、２０００年１月２６日出願の米国出願第０９／４９１１６６号、１９９９年１月７日出願のＰＣＴ／ＵＳ００／００５２３、２００１年１月２３日交付の米国特許第６，１７７，１９９号、２００２年３月１９日交付の米国特許６，３５８，５５９号、２００１年４月１７日交付の米国特許６，２１８，０２０号、２００２年３月２６日交付の米国特許第６，３６１，８２０号、２００１年４月１７日交付の米国特許第６，２１８，４９７号、２００２年３月１９日交付の米国特許第６，３５９，０９９号、２０００年１１月７日交付の米国特許第６，１４３，８５５号、および、１９９８年３月２０日出願の米国出願第０９／６１１５２８号。
【００１８】
有機ヒドリドシロキサンの溶液および有機シロキサン樹脂は、本明細書において考えるハードマスク層、誘電体層、エッチストップ層、および、埋め込みエッチストップ層を含む、電子構成要素および半導体構成要素のための様々な電子デバイス、マイクロ電子デバイス、特に、半導体集積回路および様々な層状材料の製造において有用である籠型シロクサンポリマーフィルムを形成するために利用することができる。これらの有機ヒドリドシロキサン樹脂層は、アダマンタンを主成分とする化合物、ジアマンタンを主成分とする化合物、シリコンを核とする化合物、有機誘電体、および、ナノ細孔を持つ誘電体などの層状の材料およびデバイスのために使用できる可能性のある他の材料と非常に互換性が高い。本明細書において考える有機ヒドリドシロキサン樹脂層と大きな互換性を持つ化合物は、参照によりその全体を本明細書に組み込む２００１年１０月１７日出願の国際出願ＰＣＴ／ＵＳ０１／３２５６９号、２００１年１２月３１日出願の国際出願ＰＣＴ／ＵＳ０１／５０８１２号、米国出願第０９／５３８２７６号、米国出願第０９／５４４５０４号、米国出願第０９／５８７８５１号、米国特許第６，２１４，７４６号、米国特許第６，１７１，６８７号、米国特許第６，１７２，１２８号、米国特許第６，１５６，８１２号、２００２年１月１５日出願の米国出願第６０／３５０１８７号、および、２００２年１月８日出願の米国出願第６０／３４７１９５号に開示される。
【００１９】
本明細書において利用される有機ヒドリドシロキサン樹脂は、以下の一般式を有する。
［Ｈ−Ｓｉ１．５］ｎ［Ｒ−ＳｉＯ１．５］ｍ 式（１）
［Ｈ０．５−Ｓｉ１．５〜１．８］ｎ［Ｒ０．５〜１．０−ＳｉＯ１．５〜１．８］ｍ 式（２）
［Ｈ０〜１．０−Ｓｉ１．５］ｎ［Ｒ−ＳｉＯ１．５］ｍ 式（３）
［Ｈ−Ｓｉ１．５］ｘ［Ｒ−ＳｉＯ１．５］ｙ［ＳｉＯ２］ｚ 式（４）
ここで、ｎとｍの合計、または、ｘ、ｙ、および、ｚの合計は約８から約５，０００であり、ｍまたはｙは炭素を含む成分が約４０％未満の量（低有機物含有量＝ＬＯＳＰ）、または、約４０％を超える量（高有機物含有量＝ＨＯＳＰ）のいずれかだけ存在するように選択され、Ｒは置換された、および、置換されていない、ノルマル型または側鎖のあるアルキル（メチル、エチル、ブチル、プロピル、ペンチル）、アルケニル基（ビニル、アリル、イソプロペニル）、シクロアルキル、シクロアルケニル基、アリール（フェニル基、ベンジル基、ナフタレニル基、アントラセニル基、および、フェナントレニル基）、および、それらの混合物から選択され、また、炭素含有置換基の固有モル％は出発材料の量の比に応じる。いくつかのＬＯＳＰ実施形態において、特に好ましい結果は炭素含有置換基のモル％が約１５モル％から約２５モル％の間の範囲にある場合に得られる。いくつかのＨＯＳＰ実施形態において、好ましい結果は炭素含有置換基のモル％が約５５モル％から約７５モル％の間の範囲にある場合に得られる。
【００２０】
１．５から約３．８の範囲の誘電率を持つナノ細孔を持つシリカ誘電体フィルムも、スピンオン層の少なくとも１つとすることができる。本明細書において考えるナノ細孔を持つシリカ化合物は、交付済み米国特許の第６，０２２，８１２号、第６，０３７，２７５号、第６，０４２、９９４号、第６，０４８，８０４号、第６，０９０，４４８号、第６，１２６，７３３号、第６，１４０，２５４号、第６，２０４，２０２号、第６，２０８，０４１号、第６，３１８，１２４号、および、第６，３１１９，８５５号に見られる化合物である。これらのタイプのフィルムは、シリコンを主成分とする前駆物質として載置され、水分の存在下で熟成又は濃縮され、実質的に全ての細孔発生源を除去するために、および、フィルムにボイドを形成するために十分に加熱される。シリコンを主成分とする前駆物質の組成は、式Ｒｘ−Ｓｉ−Ｌｙを有するモノマまたはプレポリマーを含み、ここで、Ｒはアルキル基、アリール基、水素、および、これらの組合せから独立に選択され、Ｌはアルコキシ、カルボキシ、アミノ、アミド、ハロゲン化物、イソシアナート、および、これらの組合せなどの電気陰性の部分であり、ｘは０から約２の範囲の整数であり、ｙは約２から約４の範囲の整数である。
【００２１】
表現「籠型構造」、「籠型分子」、および、「籠型化合物」は相互交換可能に使用されることを意図され、少なくとも１つの架橋が円環系の２つ以上の原子を共有的に接続するように配列された少なくとも１０個の原子を有する分子を指す。言い換えれば、籠型構造、籠型分子、または、籠型化合物は、共有結合された原子によって形成された複数の円環を含み、ここで、構造、分子、または、化合物はある体積とともに位置する点が円環を通過せずに体積から離れられないように体積を定義する。架橋および／または円環系は１つまたは複数のヘテロ原子を含むことができ、部分的に飽和したか、または、不飽和の芳香族とすることができる。企図されている籠型構造はフラーレンおよび少なくとも１つの架橋を有するクラウンエーテルをさらに含む。例えば、アダマンタンまたはジアマンタンは籠型構造であると企図されている一方、ナフタレンまたは芳香族スピロ化合物はこの定義の範囲内では籠型構造とは企図されていない。なぜなら、ナフタレンまたは芳香族スピロ化合物は１つまたは複数の架橋を有さないからである。
【００２２】
企図されている籠型化合物は、必ずしも炭素原子のみを含むと限定する必要はなく、Ｎ、Ｓ、Ｏ、Ｐなどのヘテロ原子も含むことができる。ヘテロ原子は非正方晶系結合角立体配置を有利に導入することができる。企図されている籠型化合物の置換基および誘導に関して、多くの置換基および誘導体が適切であることが認識される。例えば、籠型化合物が比較的疎水性である場合、親水性置換基は親水性溶媒の溶解度を上昇させるために導入されることができ、その逆も可能である。代わりに、極性が所望される場合は、極性を持つ副基を籠型化合物に添加することができる。適切な置換基は、熱不安定基、求核性および求電子性の基も含められることがさらに企図されている。（架橋結合反応、誘導反応などを促進するために）官能基を籠型化合物に採用できることも理解される。籠型化合物が誘導化された場合、誘導化が籠型化合物のハロゲン化を含み、特に好ましいハロゲンはフッ素であることが特別に企図されている。
【００２３】
本明細書において詳細に説明するように、籠型化合物が１つのタイプのボイド（分子内）を形成する場合、および、バックボーンの少なくとも一部のバックボーン自体との、または、他のバックボーンとの架橋結合が他のタイプのボイド（分子間）を形成できる場合に、籠型の分子または化合物はポリマーの背骨に付着される基とすることができ、したがって、ナノ細孔を持つ材料を形成することができる。追加の籠型分子、籠型化合物、および、これらの分子および化合物の誘導体は、参照によりその全体を本明細書に組み込む２００１年１０月１８日出願のＰＣＴ／ＵＳ０１／３２５６９号明細書に詳細に記載されている。
【００２４】
企図されているポリマーは、芳香族系の、および、ハロゲン化された基を含む機能的および構造的部分の広い範囲も含むことができる。さらに、適切なポリマーはホモポリマーおよびヘテロポリマーを含む多くの空間配置を有することができる。さらに、代替となるポリマーは直線、側鎖付き、超側鎖付き、または、三次元などの様々な形態を有することができる。企図されているポリマーの分子量は広範にわたり、典型的に４００ダルトンと４００，０００ダルトン以上との間である。
【００２５】
本明細書に説明する有機材料および無機材料は、参照により全体を本明細書に組み込むＢｕｒｇｏｙｎｅ他の米国特許第５，８７４，５１６号（１９９９年２月）明細書に記載されるものといくつかの点で類似し、同特許に述べられるものと実質的に同じ方法で使用することができる。例えば、本明細書において説明する有機材料および無機材料は電子チップ、チップとマルチチップモジュール、層間誘電体、保護コーティングの構造に、および、回路板または印刷配線板の基板として採用できることが企図されている。さらに、本明細書において説明する有機材料および無機材料のフィルムまたはコーティングは、吹き付け、スピンコーティング、または、キャスティングによって形成することができるが、スピンコーティングが好ましい。好ましい溶媒は２−エトキシエチルエーテル、シクロヘキサノン、シクロペンタノン、トルエン、キシレン、クロロベンゼン、Ｎ−メチルピロリジノン、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、メチルイソブチルケトン、２−メトキシエチルエーテル、５−メチル−２−ヘキサノン、γ−ブチロラクトン、および、これらの混合物である。典型的に、コーティングの厚さは約０．１から約１５ミクロンの間である。誘電層間体として、フィルムの厚さは約２ミクロン未満である。ポリマーの技術分野において従来知られているように、特定の目標特性を強化または与えるために、安定剤、炎光抑制剤、顔料、可塑剤、界面活性剤などを含む添加物を使用することもできる。所望の特性を与えるために、互換性を持つ、または、互換性を持たないポリマーを配合することができる。接着促進剤も使用することができる。このような促進剤は水分または湿気に露出された二酸化シリコンなどの表面上に存在する可能性がある、利用可能なヒドロキシル官能基と相互作用させるために使用できるヘキサメチルジシラザンが代表的である。マイクロエレクトロニクスの応用例のためのポリマーは、望ましくは、特に誘電層間体のための低いレベル（一般に１ｐｐｍ未満、好ましくは１０ｐｐｂ未満）のイオン性不純物を含む。
【００２６】
本明細書において使用されるように、用語「架橋結合」は、少なくとも２つの分子、または、長い分子の２つの部分が化学的相互作用によって一体に合体される過程を指す。このような相互作用は共有結合の形成、水素結合の形成、さらに、疎水性、親水性、イオン性、または、静電的な相互作用を含む多くの異なった方法で起きることがある。さらに、分子間相互作用は分子とそれ自身との間、または、２つ以上の分子の間の少なくとも一時的な物理的接続も特徴とする。
【００２７】
既に述べたように、いくつかの好ましい実施形態は、スピンオン誘電体層またはスピンオン低誘電率層の１つまたは全てに複数のボイドを含む。この複数のボイドは、表現「ナノ細孔を持つ層」を使用して表現することもできる。本明細書において使用されるように、用語「ナノ細孔を持つ層」は複数のボイドおよび不揮発性成分から構成されるいかなる適した低誘電率材料（すなわち、≦３．０）をも指す。本明細書において使用されるように、用語「実質的に」は所望の成分が５１％を超える重量％の量で層に存在することを意味する。
【００２８】
本明細書で使用されるように、用語「ボイド」はマスが気体で置き換えられた体積を意味する。この気体の組成は一般に重要ではなく、適切な気体は空気を含む比較的純粋な気体およびそれらの混合物を含む。スピンオン層のいずれか１つは複数のボイドを含んでもよいと企図されている。ボイドはいかなる適した形状を有してもよい。ボイドは典型的に球形であるが、代わりに又は付加的に筒状、薄層状、円盤状、または、他の形状を有することができる。ボイドがいかなる適切な直径も有することができることも企図されている。かなりの量の接続された、または、「開かれた」細孔を備えた構造を作るために、ボイドが隣接するボイドと何らかの接続を有することがさらに企図されている。好ましい実施形態において、ボイドは１マイクロメータ未満の平均直径を有する。より好ましい実施形態において、ボイドは１００ナノメータ未満の平均直径を有する。さらにより好ましい実施形態において、ボイドは１０ナノメータ未満の平均直径を有する。ボイドは、スピンオン層のいずれか１つ内に均一に、または、ランダムに分散できることがさらに企図されている。好ましい実施形態において、ボイドはスピンオン層のいずれかに均一に分散する。
【００２９】
結果として得られる溶液が基板、表面、ウエハ、または、層状材料にスピンオンできる限り、本明細書において説明する材料および層は、いかなる適した溶媒にも溶媒和にする、または、溶解するために、多くの方法で指定することができる。モノマ、異性モノマ混合物、および、ポリマーを溶媒和にすることができる溶媒も典型的な溶媒である。企図されている溶媒は臨界温度などの所望の温度で揮発するいかなる適した純粋な有機、有機金属、または、無機の分子、または、それらの混合物を含む。溶媒はいかなる適した純粋な極性および非極性化合物、または、それらの混合物を含んでもよい。好ましい実施形態において、溶媒は水、エタノール、プロパノール、アセトン、酸化エチレン、ベンゼン、トルエン、エーテル、シクロヘキサノン、ブチロラクトン、メチルエチルケトン、および、アニソールを含む。好ましい実施形態において、溶媒は使用されず、無溶媒の製剤を形成するために少なくとも１つの液体モノマが選択される。
【００３０】
本明細書において使用されるように、用語「純粋な」は一定した組成を有する成分を意味する。例えば、純粋な水は唯一Ｈ２Ｏのみで構成される。本明細書において使用されるように、用語「混合物」は純粋ではない成分を意味し、塩水を含む。本明細書において使用されるように、用語「極性の」は分子または化合物の１つの点において、または、これに沿って不均等な電荷分布を作り出す分子または化合物の特性を意味する。本明細書において使用されるように、用語「非極性」は分子または化合物の１つの点において、または、これに沿って均等な電荷分布を作り出す分子または化合物の特性を意味する。
【００３１】
代替となる低誘電率材料は、追加の成分も含むことができることがさらに企図されている。例えば、低誘電率材料が機械的応力に晒される場合には軟化剤または他の保護剤を追加することができる。誘電体材料が滑らかな表面上に設置される他の場合においては、接着促進剤が有利に採用される。また、さらに他の場合において、洗浄剤または泡止め剤の追加が望ましいことがある。
【００３２】
少なくとも１つのスピンオン低誘電率層は、少なくとも１つのスピンオン誘電体層に結合される。本明細書において既に説明したいずれの材料も追加のスピンオン低誘電率層を形成するために使用することができる。表面に結合される誘電体層のために使用される材料が、少なくとも１つのスピンオン低誘電率層とは完全に異なることができることを理解することは特に重要である。例えば、第１のスピンオン層はＧＸ−３（登録商標）（アダマンタンを主成分とする化合物）などの有機籠型物質を主成分とする化合物を含むことができ、第２のスピンオン層はＨＯＳＰ（登録商標）（有機シロキサンポリマー）などの有機シロキサンまたは有機ヒドリドシロキサンの化合物を含むことができる。他の例において、第１のスピンオン層は有機シロキサン化合物を含むことができ、第２のスピンオン層はアダマンタンを主成分とする化合物を含むことができ、第３のスピンオン層は他の有機シロキサン化合物を含むことができ、第４の層はＮＡＮＯＧＬＡＳＳ Ｅ（登録商標）などのスピンオンガラス材料を含むことができる。既に述べたように、企図されている化合物のいくつかを、それらの測定可能な物理的特性の多くとともに表１に示す。ＧＸ−３のフィルム特性も表２に示す。Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓが製造する材料のいくつかの付加的な特性は表３に示す。
【００３３】
少なくとも１つのスピンオン誘電体層が表面に結合されれば、表面およびその層を含む積層体に対して有効誘電率が測定できる。有効誘電率（ｋｅｆｆ）は同じままでなければならないか、または、各追加スピンオン低誘電率層のために僅かに低下されなければならない。好ましい実施形態において、有効誘電率は各追加スピンオン低誘電率層について低下される。好ましい実施形態において、層状構成要素の有効誘電率は３．０未満である。さらに好ましい実施形態において、層状構成要素の有効誘電率は２．５未満である。
【００３４】
追加のスピンオン低誘電率層はエッチストップ層、キャップ層、ハードマスク層などの層を含むことができる。これらの追加のスピンオン低誘電率層は３．０未満の有効誘電率を有することが企図されている。いずれの追加のスピンオン低誘電率層も２．５未満の有効誘電率を有することがさらに企図されている。
【００３５】
積層体または層状構成要素に、材料の少なくとも１つの補足層を追加することができる。補足材料層は、低誘電率層状構成要素に追加するように設計される補足材料層であるが、必ずしも層状構成要素にスピンオンする必要はない。補足材料層の例は、（ビアフィルまたは印刷回路を形成するために使用できるもの、および、参照によりその全体を本明細書に組み込む米国特許第５，７８０，７５５号、第６，１１３，７８１号、第６，３４８，１３９号、および、第６，３３２，２３３号に含まれるものなどの）金属、金属拡散層、マスク層、反射防止コーティング層、接着促進剤層などを含む。
【００３６】
本明細書において使用されるように、用語「金属」は、元素の周期律表のｄブロックおよびｆブロックにある元素、ならびに、シリコンおよびゲルマニウムといった金属のような特性を有する元素を意味する。本明細書において使用されるように、表現「ｄブロック」はその元素の核を取り巻く３ｄ、４ｄ、５ｄ、および、６ｄの軌道を満たす電子を有する元素を意味する。本明細書において使用されるように、表現「ｆブロック」はランタニドおよびアクチニドを含めて、その元素の核を取り巻く４ｆおよび５ｆの軌道を満たす電子を有する元素を意味する。好ましい金属はチタニウム、シリコン、コバルト、銅、ニッケル、亜鉛、バナジウム、アルミニウム、クロム、白金、金、銀、タングステン、モリブデン、セリウム、プロメチウム、および、トリウムを含む。さらに好ましい金属はチタニウム、シリコン、銅、ニッケル、白金、金、銀、および、タングステンを含む。最も好ましい金属はチタニウム、シリコン、銅、および、ニッケルを含む。用語「金属」は合金、金属／金属複合物、金属セラミック複合物、金属ポリマー複合物、ならびに、他の金属複合物も含む。
【００３７】
積層材料またはクラッド材料の層は補足材料層にも考えることができ、構成要素が必要とする仕様によっては、層状構成要素に結合することができる。積層物は、一般に、繊維補強樹脂誘電体材料と考える。クラッド材料は、銅などの金属と他の材料が積層物に一体化される時に作製される積層物の部分集合である（Ｈａｒｐｅｒ、Ｃｈａｒｌｅｓ Ａ．によるＥｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｈａｎｄｂｏｏｋ、第２版、ＭｃＧｒａｗ−Ｈｉｌｌ（ニューヨーク）、１９９７年。）。
【００３８】
図３Ｂに一般的に示すように、低誘電率層状構成要素を製造する方法は、ａ）表面を設けるステップ、ｂ）表面に誘電体材料をスピンオンするステップ、ｃ）誘電体層を形成するために誘電体材料を硬化させるステップ、ｄ）誘電体層に低誘電率材料をスピンオンするステップ、および、ｅ）低誘電率層を形成するために低誘電率材料を硬化させるステップを含む。詳細には、好ましい実施形態である図３Ｂにおいて、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層を表面にスピンオンし、焼成する（２００）、エッチストップ層をＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層にスピンオンし、焼成する（２１０）、別のＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層をスピンオンし、焼成する（２２０）、キャップ層をＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層にスピンオンし、焼成する（２３０）、および、最後に、積層体または層状構成要素を硬化させる（２４０）。好ましい実施形態において、各層は堆積に続いて硬化される。図３Ｂに示す他の好ましい実施形態において、各層は層状構成要素にスピンオンされ、次に、積層体全体を一度に硬化させる。従来技術図３Ａに示すのは、層状構成要素の従来の製造方法である。詳細には、従来技術図３Ａは、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層を表面にスピンオンし、焼成する（３１０）、続いて、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層を硬化させる（３２０）、ＣＶＤエッチストップ層をＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層に追加する（３３０）、別のＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層をＣＶＤ付着層にスピンオンし、焼成する（３４０）、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層を硬化させる（３５０）、および、層状の積層体または構成要素にＣＶＤ付着キャップを追加する（３６０）方法を示す。
【００３９】
いかなる適したコーティングの機構または装置も、スピンオン層およびスピンオン材料を付着するために使用することができる。適したコーティング装置の例は、ＦＳＩ ３００ｍｍコータまたはＴＥＬ ＡＣＴ１２コータを含む。適したコーティングの機構または装置は、ａ）スピンオン材料を再現可能な厚さに確実にディスペンスでき、ｂ）いくつかの異なったタイプのスピンオン材料を確実にディスペンスでき、ｃ）既存の製造工程に容易に組み込むことができ、および、ｄ）容易に使用および操作ができなければならない。図４はＴＥＬ ＡＣＴ１２コータを使用するＦＬＡＲＥ（ポリアリーレンエーテル）コーティングについての典型的なウエハ−ツー−ウエハのスピンオン均一性測定値のグラフを示す。
【００４０】
図５は本発明のいくつかの実施形態を示す。図５ＡはＧＸ−３（登録商標）の層（５１０）を含む層状構成要素を示し、層（５１０）はスピンオンバリヤ／エッチストップ層（５２０）に結合され、これはＥＬＫ−ＨＯＳＰ（登録商標）またはＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層（５３０）に結合され、これはＧＸ−３（登録商標）の層（５４０）に結合され、これはスピンオンキャップ層（５５０）によってキャップをされる。この特定の積層体のためのビアフィル（５６０）としては銅が使用される。図５Ｂはスピンオンバリヤ／エッチストップ層（５１５）に結合されたＥＬＫ−ＨＯＳＰ（登録商標）またはＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層（５０５）を含む層状構成要素を示し、層（５１５）はＧＸ−３（登録商標）の層（５２５）に結合され、これはＥＬＫ−ＨＯＳＰ（登録商標）またはＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層（５３５）に結合され、これはスピンオンキャップ層（５４５）によって蓋をされる。この特定の積層体のためのビアフィル（５５５）としては銅が使用される。図５Ｃはスピンオン銅バリヤ層（５７０）に結合されたＧＸ−３（登録商標）の層（５６５）を含む層状構成要素を示し、層（５７０）はＧＸ−３（登録商標）の層（５７５）に結合され、これはＥＬＫ−ＨＯＳＰ（登録商標）またはＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層（５８０）に結合され、これはＧＸ−３（登録商標）の層（５８５）に結合され、これはＥＬＫ−ＨＯＳＰ（登録商標）またはＮＡＮＯＧＬＡＳＳ（登録商標）Ｅのスピンオンキャップ層（５９０）によって蓋をされる。この特定の積層体のためのビアフィル（５９５）としては銅が使用される。
【００４１】
本明細書において企図されているように、構成要素、電子構成要素、および、半導体構成要素は、一般に、電子工学を基盤とした製品において利用できるいかなる単一または層状構成要素も含むと企図されている。表現「層状電子積層体」は、電子構成要素が層状構成要素である時、表現「電子構成要素」、「層状構成要素」、または、「積層体」と相互交換可能に使用できる。企図されている電子構成部品は回路板、チップパッケージ、回路板の誘電体構成要素、印刷配線板、そして、キャパシタ、インダクタ、および、抵抗といった回路板の他の構成要素を含む。
【００４２】
本明細書に使用されるように、用語「電子構成要素」は、何らかの所望の電気的作用を得るための回路において使用できるいずれのデバイスまたは部品も意味する。本明細書において企図されている電子構成要素は、能動的構成要素と受動的構成要素への分類を含む多くの異なった方法で分類することができる。能動的構成要素とは増幅、発振、または、信号制御などの何らかの動的機能が可能な電子構成要素であり、通常はその動作のために電源を必要とする。例としてはバイポーラトランジスタ、電界効果トランジスタ、および、集積回路がある。受動的構成要素とは動作が基本的に静的、すなわち、普通は増幅または発振が不可能であり、その特徴的な動作のために通常は電源を必要としない電子構成要素である。例としては従来の抵抗、キャパシタ、インダクタ、ダイオード、整流器、および、フューズがある。
【００４３】
本明細書において企図されている電子構成要素は導電体、半導体、または、絶縁体として分類することもできる。ここで、導電体とは、電荷の担体（電子など）が電流におけるように原子間を容易に移動することを可能にする構成要素である。導電体構成要素の例としては、金属を含む回路配線およびビアがある。絶縁体とは、その機能が電流の伝導に対し極端な抵抗を持つという材料の性質に実質的に関連する構成要素であり、他の構成要素を電気的に分離するために採用される材料などである。一方、半導体とは導電体と絶縁体との間の固有の抵抗率で電流を伝導することにおける材料の能力に実質的に関連する機能を有する構成要素である。半導体構成要素の例としてはトランジスタ、ダイオード、いくつかのレーザ、サイリスタ、および、フォトセンサがある。
【００４４】
本明細書において企図されている電子構成要素は、電源または電力消費源として分類することもできる。電源構成要素は、典型的に、他の構成要素に電力を供給するために使用され、電池、コンデンサ、コイル、および、燃料電池を含む。電力消費源構成要素は抵抗、トランジスタ、ＩＣ、センサなどを含む。
【００４５】
さらに、本明細書において企図されている電子構成要素は個別および集積にも分類することができる。個別構成要素とは、回路内の１箇所に集中された１つの特定の電気的特性を提供するデバイスである。例としては抵抗、コンデンサ、ダイオード、および、トランジスタがある。集積構成要素とは、回路内の１個所において複数の電気的特性を提供できる構成要素の組合せである。例としては論理などの複数または複雑な機能を発揮するために複数の構成要素および接続配線が組み合わされたＩＣ、すなわち、集積回路がある。
【００４６】
本明細書において使用されるように、構成要素に適用される用語「層状の」または「多層状の」の様々な形は、構成要素の機能性が異なった材料の並置された層を有することから生じることを意味する。例えば、典型的なＰＮＰトランジスタは本明細書において多層状構成要素であると企図されている。なぜなら、その機能がＰ型およびＮ型にドープされた半導体層の並置から生じているからである。他方、回路板上の導電性配線は、例えそれが導電性材料の連続した複数の堆積によって製造されたとしても、一般にはそれ自体が多層化しているとは企図されていない。なぜなら、連続する各層は配線の機能性を変化させるより、むしろ単に電流搬送能力を増大させるだけだからである。
【００４７】
電子製品は、それらが既に産業において、または、他の消費者によって使用されることになっているという意味で「完成させる」ことができる。完成された民生品の例としては、テレビ受像機、コンピュータ、携帯電話、ページャ、パームタイプのシステム電子手帳、携帯ラジオ、カーステレオ、および、リモコンがある。同様に、企図されているものには、完成された製品において潜在的に利用される回路板、チップパッケージ、および、キーボードなどの「中間」製品がある。
【００４８】
電子製品は概念モデルから最終的な拡大実物模型までの開発のいずれの段階にもおける試作構成要素も含むことができる。試作品は、完成された製品に意図される実際の構成要素の全てを含んでもよく、含まなくてもよく、試作品は、最初に試験を行っている間に、他の構成要素に及ぼすいくつかの構成要素の初期の影響を打ち消すために、複合材料から作られたそれらの構成要素を有することができる。
【００４９】
電子製品および電子構成要素はその構成要素または製品における使用に準備するために積層された層状材料、層状構成要素、および、構成要素を含むことができる。電子構成要素を含む、または、含んでなる層は、完成された層状の構成要素または製品を作り上げることができる。
【実施例】
【００５０】
図６はシリコン層（６００）、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅのスピンオン層（６１０）、スピンオンキャップ層（６２０）、および、アルミニウムの層（６３０）を含む２層積層体について測定された有効誘電率を示す。グラフ６４０は３つの異なったキャップ層（６２０）、すなわち、ＣＶＤ、ＦＬＡＲＥ（登録商標）、および、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの有効誘電率を示す。
【００５１】
図７はデュアルダマシン工程についての線間有効誘電率の測定結果を示す。積層体（７００）は、ＣＶＤバリヤ（７１０）、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅのスピンオン層（７２０）、スピンオンエッチストップ層（７３０）、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの別のスピンオン層（７４０）、スピンオンキャップ層（７５０）、スピンオンＣＶＤバリヤ（７６０）、および、別のスピンオンＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層（７７０）を含む。エッチストップ層およびキャップ層は、グラフ７８０に示す線間有効誘電率の測定の目的のために、ＣＶＤ、ＦＬＡＲＥ（登録商標）、および、ＮＡＮＯＧＬＡＳＳ（登録商標）Ｅを含む。
【００５２】
図８は製造用スピンオン誘電体バルク供給システムの概略を示す。スピンオン材料（ＳＯＭ）（８１０）はポンプ（８２０）、フィルタ（８３０）を介して貯液槽（８３０）に輸送される。この第１の工程（８４０）は冷却され、化学的管理ソフトウエア（８５０）によって指令される。ＳＯＭ（８１０）は貯液槽（８３０）から別の貯液槽（８６０）に送られ、ここで、ＳＯＭ（８１０）は第２のポンプ（８７０）、第２のフィルタ（８８０）を介してスピンオン工程によって表面（８９０）上に導かれる。
【００５３】
以上で、これらの材料を含む低誘電率の層状の材料および構成要素を作製するための構成および方法の特定の実施形態および応用例を開示した。しかし、当業者には、既に説明した改変よりさらに数多くの改変が、本明細書における発明的概念から逸脱することなく可能であることが明らかである。したがって、本発明の主題は、添付する特許請求の範囲の精神以外において制限されるものではない。さらに、本明細書および同特許請求の範囲の双方を解釈する際に、全ての用語は文脈に沿って可能な最も広い方法で解釈される。特に、用語「含む」「含んでいる」は非独占的な方法で要素、構成要素、または、ステップを言及するものと解釈され、言及された要素、構成要素、または、ステップが明示的に言及されない他の要素、構成要素、および、ステップとともに存在し、または利用され、または組み合わされることができることを示す。
【表１】
Figure 2004536691
【表２】
Figure 2004536691
【表３】
Figure 2004536691

【図面の簡単な説明】
【００５４】
【図１】積層体／構成要素の従来技術の構成を示す図である。
【図２】層状構成要素の好ましい実施形態を示す図である。
【図３Ａ】積層体／構成要素を製造する従来技術の方法を示す図である。
【図３Ｂ】積層体／構成要素を製造する好ましい方法を示す図である。
【図４】ＴＥＬ ＡＣＴ１２コータの再現性の視覚的表示を示す図である。
【図５Ａ】ＧＸ−３（登録商標）の層を含む層状構造要素を示す概略図である。
【図５Ｂ】ＥＬＫ−ＨＯＳＰ（登録商標）またはＮＡＮＯＧＬＡＳＳ（登録商標）Ｅの層を含む層状構造要素を示す概略図である。
【図５Ｃ】ＧＸ−３（登録商標）の層を含む他の層状構造要素を示す概略図である。
【図６】２層積層体のｋｅｆｆの視覚的表示および表である。
【図７】好ましいデュアルダマシン構造、および、この構造に関連する視覚的情報と表である。
【図８】好ましい製造の装備を示す図である。

Claims (31)

  1. 低誘電率層状構成要素であって、
    表面と、
    前記表面に結合される少なくとも１つのスピンオン誘電体層と、
    前記少なくとも１つのスピンオン誘電体層に結合される少なくとも１つのスピンオン低誘電率層とを含む低誘電率層状構成要素。
  2. 前記少なくとも１つのスピンオン低誘電率層が少なくとも１つのスピンオンストップ層を含む請求項１に記載の低誘電率層状構成要素。
  3. 前記少なくとも１つのスピンオン低誘電率層が少なくとも１つのスピンオンキャップ層を含む請求項１に記載の低誘電率層状構成要素。
  4. 前記少なくとも１つのスピンオン低誘電率層が２つ以上の層を含む請求項１に記載の低誘電率層状構成要素。
  5. 前記少なくとも１つのスピンオン誘電体層または前記少なくとも１つのスピンオン低誘電率層が３．０未満の誘電率を含む請求項１に記載の低誘電率層状構成要素。
  6. 前記少なくとも１つのスピンオン誘電体層または前記少なくとも１つのスピンオン低誘電率層が２．５未満の誘電率を含む請求項５に記載の低誘電率層状構成要素。
  7. 前記層状材料が３．０未満の有効誘電率を有する請求項１に記載の低誘電率層状構成要素。
  8. 前記層状材料が２．５未満の有効誘電率を有する請求項１に記載の低誘電率層状構成要素。
  9. 前記少なくとも１つのスピンオン誘電体層または前記少なくとも１つのスピンオン低誘電率層が少なくとも１つの有機化合物を含む請求項１に記載の低誘電率層状構成要素。
  10. 前記少なくとも１つの有機化合物が籠型を基にした化合物を含む請求項９に記載の低誘電率層状構成要素。
  11. 前記籠型に基づく化合物がアダマンタンを主成分とする分子を含む請求項１０に記載の低誘電率層状構成要素。
  12. 前記少なくとも１つの有機化合物がポリマーを主成分とする化合物を含む請求項９に記載の低誘電率層状構成要素。
  13. 前記ポリマーを主成分とする化合物がポリアリーレンエーテルを含む請求項１２に記載の低誘電率層状構成要素。
  14. 前記少なくとも１つのスピンオン誘電体層または前記少なくとも１つのスピンオン低誘電率層が少なくとも１つの無機化合物を含む請求項１に記載の低誘電率層状構成要素。
  15. 前記少なくとも１つの無機化合物が少なくとも１つのシリコン原子を含む請求項１４に記載の低誘電率層状構成要素。
  16. 前記少なくとも１つの無機化合物が有機シロキサン化合物を含む請求項１４に記載の低誘電率層状構成要素。
  17. 前記少なくとも１つの無機化合物がヒドリドシロキサン化合物を含む請求項１４に記載の低誘電率層状構成要素。
  18. 前記少なくとも１つのスピンオン誘電体層または前記少なくとも１つのスピンオン低誘電率層が複数のボイドを含む請求項１に記載の低誘電率層状構成要素。
  19. 少なくとも１つの補足材料層を更に含む請求項１に記載の低誘電率層状構成要素。
  20. 前記少なくとも１つの補足材料層が金属拡散層を含む請求項１９に記載の低誘電率層状構成要素。
  21. 前記少なくとも１つの補足材料層が金属層を含む請求項１９に記載の低誘電率層状構成要素。
  22. 前記少なくとも１つの補足材料層が接着促進剤層を含む請求項１９に記載の低誘電率層状構成要素。
  23. 低誘電率層状構成要素を形成する方法であって、
    表面を設け、
    前記表面に誘電体材料をスピンオンし、
    誘電体層を形成するために前記誘電体材料を硬化して、
    前記誘電体層に低誘電率材料をスピンオンし、
    低誘電率層を形成するために前記低誘電率材料を硬化させる方法。
  24. 前記誘電体材料および前記低誘電率材料が３．０未満の誘電率を含む請求項２３に記載の方法。
  25. 前記誘電体材料および前記低誘電率材料が２．５未満の誘電率を含む請求項２３に記載の方法。
  26. 低誘電率層状構成要素を形成する方法であって、
    表面を設け、
    前記表面に誘電体材料をスピンオンし、
    積層体を形成するために前記誘電体層に低誘電率材料をスピンオンし、
    低誘電率層状構成要素を形成するために前記積層体を硬化させる方法。
  27. 前記誘電体材料を硬化させること及び前記低誘電率材料を硬化させることが拡大された硬化ソースを使用することを含む請求項２３に記載の方法。
  28. 前記拡大された硬化ソースが熱源を含む請求項２７に記載の方法。
  29. 前記誘電体材料を硬化させること及び前記低誘電率材料を硬化させることが複数のボイドを形成することを含む請求項２３に記載の方法。
  30. 請求項２３に記載の方法によって製造される層状構成要素。
  31. 請求項２６に記載の方法によって製造される層状構成要素。
JP2002581120A 2001-04-16 2002-04-16 積層体とその製造方法 Withdrawn JP2004536691A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28427101P 2001-04-16 2001-04-16
US29486401P 2001-05-30 2001-05-30
PCT/US2002/011927 WO2002083327A1 (en) 2001-04-16 2002-04-16 Layered stacks and methods of production thereof

Publications (1)

Publication Number Publication Date
JP2004536691A true JP2004536691A (ja) 2004-12-09

Family

ID=26962519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002581120A Withdrawn JP2004536691A (ja) 2001-04-16 2002-04-16 積層体とその製造方法

Country Status (6)

Country Link
EP (1) EP1379340A1 (ja)
JP (1) JP2004536691A (ja)
KR (1) KR20040005920A (ja)
CN (1) CN1503704A (ja)
CA (1) CA2442030A1 (ja)
WO (1) WO2002083327A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091349A (ja) * 2009-09-28 2011-05-06 Tokyo Ohka Kogyo Co Ltd 表面処理剤及び表面処理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100738A (ja) * 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
EP1298176B1 (en) * 2001-09-28 2007-01-03 JSR Corporation Stacked film insulating film and substrate for semiconductor
JP4546094B2 (ja) 2002-04-02 2010-09-15 ダウ グローバル テクノロジーズ インコーポレイティド デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
US6917108B2 (en) 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US7071539B2 (en) 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
CN108573914B (zh) * 2017-03-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855910A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 半導体装置の製造方法
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091349A (ja) * 2009-09-28 2011-05-06 Tokyo Ohka Kogyo Co Ltd 表面処理剤及び表面処理方法

Also Published As

Publication number Publication date
CA2442030A1 (en) 2002-10-24
CN1503704A (zh) 2004-06-09
KR20040005920A (ko) 2004-01-16
WO2002083327A1 (en) 2002-10-24
EP1379340A1 (en) 2004-01-14

Similar Documents

Publication Publication Date Title
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
JP4045216B2 (ja) 相互接続構造体
JP3759108B2 (ja) 接着性が増大した低欠陥密度のｂｅｏｌ相互接続用低誘電率レベル間誘電体被膜を製造する方法
TW580755B (en) Porous low-k dielectric interconnect structures
JP4999454B2 (ja) 損傷誘電体材料及び膜の修復及び回復
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
JP4709506B2 (ja) 電気的相互接続構造およびその形成方法
US6872654B2 (en) Method of fabricating a bismaleimide (BMI) ASA sacrifical material for an integrated circuit air gap dielectric
TW200305255A (en) Semiconductor device
US20040137153A1 (en) Layered stacks and methods of production thereof
JP2004536691A (ja) 積層体とその製造方法
Hendricks Low dielectric constant materials for IC intermetal dielectric applications: A status report on the leading candidates
JP2002334872A (ja) 層間絶縁膜
Bui et al. Copper-filled through-silicon vias with parylene-HT liner
Hendricks Organic polymers for IC intermetal dielectric applications
CN100505223C (zh) 微电子互连结构体中的多层覆盖阻隔层
JP4437922B2 (ja) 基板上の電気的相互接続構造およびその形成方法
JP3489946B2 (ja) 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
EP1410440A2 (en) Layered dielectric nanoporous material and methods of producing same
Barth et al. Integration of copper and fluorosilicate glass for 0.18/spl mu/m interconnections
KR20020024495A (ko) 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법
JP4426526B2 (ja) 最新式のマイクロエレクトロニクス用途およびデバイス用の平坦化膜およびそれらの製造方法
TW200308023A (en) Layered stacks and methods of production thereof
CN100428453C (zh) 含有低k介电阻挡膜的互连结构及其制造方法
JP2006278512A (ja) 絶縁膜及びその製造方法、並びに、電子装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705