JP2014160735A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014160735A
JP2014160735A JP2013030321A JP2013030321A JP2014160735A JP 2014160735 A JP2014160735 A JP 2014160735A JP 2013030321 A JP2013030321 A JP 2013030321A JP 2013030321 A JP2013030321 A JP 2013030321A JP 2014160735 A JP2014160735 A JP 2014160735A
Authority
JP
Japan
Prior art keywords
film
gate
insulating film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013030321A
Other languages
English (en)
Other versions
JP6085803B2 (ja
Inventor
Masatoshi Fukuda
昌俊 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013030321A priority Critical patent/JP6085803B2/ja
Priority to US14/066,416 priority patent/US9087783B2/en
Publication of JP2014160735A publication Critical patent/JP2014160735A/ja
Application granted granted Critical
Publication of JP6085803B2 publication Critical patent/JP6085803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

【課題】ゲート絶縁膜やゲート電極の浸食を抑制しつつ、多重パターニングによって形状制御性の高いゲート電極を形成しうる半導体装置の製造方法を提供する。
【解決手段】ゲート膜上に形成したハードマスクを第１のマスクパターンを用いてパターニングし、パターニングされたハードマスク膜を第２のマスクパターンを用いてゲートパターンに加工し、ハードマスク膜をマスクとしてゲート膜をパターニングし、スペーサ絶縁膜を形成し、スペーサ絶縁膜上にゲートパターンの端部を覆う第３のマスクパターンを形成し、第３のマスクパターンをマスクとしてスペーサ絶縁膜をエッチングし、ゲートパターンの端部の領域にスペーサ絶縁膜を残しつつ、ゲート膜の側壁部分にサイドウォール絶縁膜を形成する。
【選択図】図２２

Description

本発明は、半導体装置の製造方法に関する。
従来、ＭＯＳＦＥＴのゲート電極等の配線は、一度のフォトリソグラフィ工程によってパターンが形成されていた。しかしながら、半導体集積回路の微細化とともに光近接効果等による細線の端部の丸まりや後退の影響が顕著となり、配線端の形状の制御が困難となってきた。
このような背景から、近年は、多重パターニング技術を用いることにより、配線端の形状を高精度に制御することが行われている。典型的な多重パターニング技術では、細線を形成するための第１のマスクパターンよる加工と、配線の端部をカットする第２マスクパターンによる加工とを組み合わせ、配線のパターニングが行われる。
一方、ＭＯＳＦＥＴのゲート絶縁膜とゲート電極は、電気的な特性向上のために、シリコン基板を熱酸化することにより形成したシリコン酸化膜とポリシリコン膜との組み合わせから、より誘電率の高い高誘電率絶縁膜と金属膜との組み合わせへと代わってきている。
特開２００３−３０３９６３号公報 特開２０１１−２２８３９５号公報 特開２０１２−０４４１８４号公報
ゲート絶縁膜やゲート電極が製造プロセス中の薬液処理によって浸食されることを抑制するために、シリコン酸化膜、シリコン窒化膜或いはポリシリコン膜で覆うことがある。ところが、上述のような多重パターニングによってゲート電極を形成すると、製造プロセス中の薬液処理や加工によってゲート絶縁膜やゲート電極が露出する場合があり、その後に続く製造プロセス中の薬液処理によってゲート絶縁膜やゲート電極が浸食されるという問題があることが本願発明者の検討によって初めて明らかとなった。ゲート絶縁膜及びゲート電極がそれぞれ高誘電率絶縁膜及び金属膜の場合にもこの課題は発生する。
本発明の目的は、ゲート絶縁膜やゲート電極の浸食を抑制しつつ多重パターニングによって形状制御性の高いゲート電極を形成しうる半導体装置の製造方法を提供することにある。
実施形態の一観点によれば、半導体基板上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート膜を形成する工程と、前記ゲート膜上に、ハードマスク膜を形成する工程と、前記ハードマスク膜を、第１のマスクパターンを用いてパターニングする工程と、パターニングされた前記ハードマスク膜を、第２のマスクパターンを用いてゲートパターンに加工する工程と、前記ゲートパターンを有する前記ハードマスク膜をマスクとして、前記ゲート膜及び前記ゲート絶縁膜をパターニングする工程と、パターニングした前記ゲート膜及び前記ゲート絶縁膜が形成された前記半導体基板上に、スペーサ絶縁膜を形成する工程と、前記スペーサ絶縁膜上に、パターニングした前記ゲート膜及び前記ゲート絶縁膜の端部を覆う第３のマスクパターンを形成する工程と、前記第３のマスクパターンをマスクとして前記スペーサ絶縁膜をエッチングし、前記第３のマスクパターン下に前記スペーサ絶縁膜を残しつつ、パターニングした前記ゲート膜及び前記ゲート絶縁膜の側壁部分に、前記スペーサ絶縁膜よりなるサイドウォール絶縁膜を形成する工程とを有する半導体装置の製造方法が提供される。
開示の半導体装置の製造方法によれば、ゲート絶縁膜やゲート電極の浸食を抑制しつつ、多重パターニングによって形状制御性の高いゲート電極を形成することができる。これにより、高性能且つ信頼性の高い半導体装置を製造することができる。
図１は、一実施形態による半導体装置の製造方法を示す平面図（その１）である。 図２は、一実施形態による半導体装置の製造方法を示す断面図（その１）である。 図３は、一実施形態による半導体装置の製造方法を示す断面図（その２）である。 図４は、一実施形態による半導体装置の製造方法を示す平面図（その２）である。 図５は、一実施形態による半導体装置の製造方法を示す断面図（その３）である。 図６は、一実施形態による半導体装置の製造方法を示す断面図（その４）である。 図７は、一実施形態による半導体装置の製造方法を示す平面図（その３）である。 図８は、一実施形態による半導体装置の製造方法を示す断面図（その５）である。 図９は、一実施形態による半導体装置の製造方法を示す断面図（その６）である。 図１０は、一実施形態による半導体装置の製造方法を示す平面図（その４）である。 図１１は、一実施形態による半導体装置の製造方法を示す断面図（その７）である。 図１２は、一実施形態による半導体装置の製造方法を示す断面図（その８）である。 図１３は、一実施形態による半導体装置の製造方法を示す平面図（その５）である。 図１４は、一実施形態による半導体装置の製造方法を示す断面図（その９）である。 図１５は、一実施形態による半導体装置の製造方法を示す断面図（その１０）である。 図１６は、一実施形態による半導体装置の製造方法を示す平面図（その６）である。 図１７は、一実施形態による半導体装置の製造方法を示す断面図（その１１）である。 図１８は、一実施形態による半導体装置の製造方法を示す断面図（その１２）である。 図１９は、一実施形態による半導体装置の製造方法を示す平面図（その７）である。 図２０は、一実施形態による半導体装置の製造方法を示す断面図（その１３）である。 図２１は、一実施形態による半導体装置の製造方法を示す断面図（その１４）である。 図２２は、一実施形態による半導体装置の製造方法を示す平面図（その８）である。 図２３は、一実施形態による半導体装置の製造方法を示す断面図（その１５）である。 図２４は、一実施形態による半導体装置の製造方法を示す断面図（その１６）である。 図２５は、一実施形態による半導体装置の製造方法を示す平面図（その９）である。 図２６は、一実施形態による半導体装置の製造方法を示す断面図（その１７）である。 図２７は、一実施形態による半導体装置の製造方法を示す断面図（その１８）である。 図２８は、一実施形態による半導体装置の製造方法を示す平面図（その１０）である。 図２９は、一実施形態による半導体装置の製造方法を示す断面図（その１９）である。 図３０は、一実施形態による半導体装置の製造方法を示す断面図（その２０）である。 図３１は、一実施形態による半導体装置の製造方法を示す平面図（その１１）である。 図３２は、一実施形態による半導体装置の製造方法を示す断面図（その２１）である。 図３３は、一実施形態による半導体装置の製造方法を示す断面図（その２２）である。 図３４は、一実施形態による半導体装置の製造方法を示す平面図（その１２）である。 図３５は、一実施形態による半導体装置の製造方法を示す断面図（その２３）である。 図３６は、一実施形態による半導体装置の製造方法を示す断面図（その２４）である。 図３７は、一実施形態による半導体装置の製造方法を示す平面図（その１３）である。 図３８は、一実施形態による半導体装置の製造方法を示す断面図（その２５）である。 図３９は、一実施形態による半導体装置の製造方法を示す断面図（その２６）である。 図４０は、一実施形態による半導体装置の製造方法を示す平面図（その１４）である。 図４１は、一実施形態による半導体装置の製造方法を示す断面図（その２７）である。 図４２は、一実施形態による半導体装置の製造方法を示す断面図（その２８）である。 図４３は、一実施形態による半導体装置の製造方法を示す平面図（その１５）である。 図４４は、一実施形態による半導体装置の製造方法を示す断面図（その２９）である。 図４５は、一実施形態による半導体装置の製造方法を示す断面図（その３０）である。 図４６は、一実施形態による半導体装置の製造方法を示す平面図（その１６）である。 図４７は、一実施形態による半導体装置の製造方法を示す断面図（その３１）である。 図４８は、一実施形態による半導体装置の製造方法を示す断面図（その３２）である。 図４９は、第１参考例による半導体装置の製造方法を示す平面図（その１）である。 図５０は、第１参考例による半導体装置の製造方法を示す断面図（その１）である。 図５１は、第１参考例による半導体装置の製造方法を示す断面図（その２）である。 図５２は、第１参考例による半導体装置の製造方法を示す平面図（その２）である。 図５３は、第１参考例による半導体装置の製造方法を示す断面図（その３）である。 図５４は、第１参考例による半導体装置の製造方法を示す断面図（その４）である。 図５５は、第１参考例による半導体装置の製造方法を示す平面図（その３）である。 図５６は、第１参考例による半導体装置の製造方法を示す断面図（その５）である。 図５７は、第１参考例による半導体装置の製造方法を示す断面図（その６）である。 図５８は、第１参考例による半導体装置の製造方法を示す平面図（その４）である。 図５９は、第１参考例による半導体装置の製造方法を示す断面図（その７）である。 図６０は、第１参考例による半導体装置の製造方法を示す断面図（その８）である。 図６１は、第１参考例による半導体装置の製造方法を示す平面図（その５）である。 図６２は、第１参考例による半導体装置の製造方法を示す断面図（その９）である。 図６３は、第１参考例による半導体装置の製造方法を示す断面図（その１０）である。 図６４は、第２参考例による半導体装置の製造方法を示す平面図（その１）である。 図６５は、第２参考例による半導体装置の製造方法を示す断面図（その１）である。 図６６は、第２参考例による半導体装置の製造方法を示す断面図（その２）である。 図６７は、第２参考例による半導体装置の製造方法を示す平面図（その２）である。 図６８は、第２参考例による半導体装置の製造方法を示す断面図（その３）である。 図６９は、第２参考例による半導体装置の製造方法を示す断面図（その４）である。 図７０は、第２参考例による半導体装置の製造方法を示す平面図（その３）である。 図７１は、第２参考例による半導体装置の製造方法を示す断面図（その５）である。 図７２は、第２参考例による半導体装置の製造方法を示す断面図（その６）である。 図７３は、第２参考例による半導体装置の製造方法の課題を示す平面図及び断面図である。
［実施形態］
一実施形態による半導体装置の製造方法について図１乃至図４８を用いて説明する。
図１乃至図４８は、本実施形態による半導体装置の製造方法を示す平面図及び断面図である。
まず、シリコン基板１０に、ＳＴＩ（Shallow Trench Isolation）法により、活性領域１４を確定する素子分離絶縁膜１２を形成する。素子分離絶縁膜１２には、例えば、ＴＥＯＳ等を原料としてＣＶＤ法により堆積したシリコン酸化膜を適用することができる。
次いで、必要に応じて、ウェルイオン注入やチャネルイオン注入等を行い、その後、活性化のための熱処理を行い、活性領域１４内に所定のウェル（図示せず）を形成する。
次いで、例えばフッ酸系の水溶液を用いたウェットエッチングにより、活性領域１４表面のシリコン酸化膜（図示せず）を除去する。このシリコン酸化膜は、素子分離絶縁膜１２の形成の際に用いるパッド酸化膜や、イオン注入の際に用いる犠牲酸化膜である。
次いで、熱酸化法により、シリコン基板１０の表面に、改めてシリコン酸化膜１６を形成する（図１〜図３）。このシリコン酸化膜１６は、高誘電率絶縁材料よりなるゲート絶縁膜の下地となる膜である。
図１は、本工程後の半導体装置を表面から見た状態を示す平面図である。図２（ａ）は、図１のＡ−Ａ′線断面図であり、図２（ｂ）は、図１のＢ−Ｂ′線断面図である。図３（ａ）は、図１のＣ−Ｃ′線断面図であり、図３（ｂ）は、図１のＤ−Ｄ′線断面図である。
ここでは、Ｙ方向（平面図において縦方向）に延在する２つの活性領域１４を、Ｘ方向（平面図において横方向）に隣接して配置するものとする。
なお、図２及び図３では、素子分離絶縁膜１２の表面と活性領域１４の表面とが揃っている場合の例を示しているが、素子分離絶縁膜１２の表面と活性領域１４の表面とは必ずしも揃っている必要はない。素子分離絶縁膜１２の表面が活性領域１４の表面よりも高い場合や、活性領域１４の表面が素子分離絶縁膜１２の表面よりも高い場合でも、本実施形態による製造方法を適用可能である。
次いで、全面に、例えばＣＶＤ法やスパッタ法等により、例えばＨｆＯ２、ＨｆＳｉＯ、ＨｆＡｌＯＮ、Ｙ２Ｏ３、ＺｒＯ、ＴｉＯ、ＴａＯ等の高誘電率絶縁膜１８を形成する。これにより、活性領域１４に、シリコン酸化膜１６と高誘電率絶縁膜１８との積層膜よりなるゲート絶縁膜２０を形成する。高誘電率絶縁膜１８は、単層構造でもよいし、任意の高誘電率絶縁材料を組み合わせた積層構造としてもよい。
次いで、必要に応じて、ゲート絶縁膜２０上に、ＣＶＤ法やスパッタ法等により、ＴｉＮ、Ｔｉ、ＴａＮ、Ｔａ等の導電膜を堆積し、これら導電膜よりなる緩衝材層２２を形成する。
次いで、緩衝材層２２上に、例えばアモルファスシリコンを堆積し、アモルファスシリコンよりなるゲート膜２４を形成する。本明細書においてゲート膜とは、後工程でゲート電極材料に置換されるダミーゲート電極となる膜、或いは、後工程でパターニングされてゲート電極となる膜を意味するものとする。
なお、本実施形態では、ゲート膜２４（ダミーゲート電極）を後工程でメタルゲート電極に置換する、いわゆるゲートラストプロセスを想定し、製造方法を説明する。緩衝材層２２は、後工程においてゲート膜２４を除去する際に、ゲート絶縁膜２０へのダメージを抑制するための膜である。ゲート絶縁膜２０へのダメージなくゲート膜２４を除去できる場合などには、必ずしも緩衝材層２２を形成する必要はない。
ゲート電極の形成後にソース／ドレイン領域等を形成する、いわゆるゲートファーストプロセスによりゲート電極を形成する場合は、緩衝材層２２及びゲート膜２４に代えて、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、Ｗ、Ｃｕ、Ａｌ、Ｒｕ等の金属膜を形成するようにしてもよい。この場合は、後述の図３５〜図４５に示すメタルゲートへの置換プロセスは不要である。
次いで、ゲート膜２４上に、例えばＣＶＤ法により、例えばシリコン酸化膜及びシリコン窒化膜を堆積し、シリコン酸化膜よりなる第１ハードマスク２６と、シリコン窒化膜よりなる第２ハードマスク２８とを形成する（図４〜図６）。
第２ハードマスク２８は、主に、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８をパターニングする際のマスクとして用いるものである。
第１ハードマスク２６は、主に、第２ハードマスク２８をパターニングする際に下地に加わるダメージを低減するためのものである。第１のハードマスク２６には、後工程でソース／ドレイン領域上にシリサイド層を形成する際に、ゲート膜２４上にシリサイド層が形成されるのをブロックする役割もある。ゲートファーストプロセスを採用する場合などは、第１のハードマスク２６を省略し、ゲート膜２４上にシリサイド層を形成するようにしてもよい。
図４は、本工程後の半導体装置を表面から見た状態を示す平面図である。図５（ａ）は、図４のＡ−Ａ′線断面図であり、図５（ｂ）は、図４のＢ−Ｂ′線断面図である。図６（ａ）は、図４のＣ−Ｃ′線断面図であり、図６（ｂ）は、図４のＤ−Ｄ′線断面図である。
次いで、第２ハードマスク２８上にフォトレジスト膜及び反射防止膜を形成後、フォトリソグラフィによりこのフォトレジスト膜をパターニングし、ゲート電極形成用の第１マスクパターン３０を形成する。
次いで、第１マスクパターン３０をマスクとして第２ハードマスク２８をドライエッチングし、第１マスクパターン３０のパターンを第２ハードマスク２８に転写する（図７〜図９）。
図７は、本工程後の半導体装置を表面から見た状態を示す平面図である。図８（ａ）は、図７のＡ−Ａ′線断面図であり、図８（ｂ）は、図７のＢ−Ｂ′線断面図である。図９（ａ）は、図７のＣ−Ｃ′線断面図であり、図９（ｂ）は、図７のＤ−Ｄ′線断面図である。
ここで、第１マスクパターン３０は、ゲート電極の長辺を画定（細線を形成）するためのものであり、例えば図７乃至図９に示すように、２つの活性領域１４上を跨ぐようにＸ方向に延在する３本のラインパターンを含むものとする。１本のラインパターン内には、複数のゲート電極の形成領域が含まれてもよい。
次いで、例えばアッシングにより、第１マスクパターン３０を除去する。
次いで、パターニングされた第２ハードマスク２８が形成された第１ハードマスク２６上にフォトレジスト膜及び反射防止膜を形成後、フォトリソグラフィによりこのフォトレジスト膜をパターニングし、ゲート電極形成用の第２マスクパターン３２を形成する（図１０〜図１２）。
図１０は、本工程後の半導体装置を表面から見た状態を示す平面図である。図１１（ａ）は、図１０のＡ−Ａ′線断面図であり、図１１（ｂ）は、図１０のＢ−Ｂ′線断面図である。図１２（ａ）は、図１０のＣ−Ｃ′線断面図であり、図１２（ｂ）は、図１０のＤ−Ｄ′線断面図である。
ここで、第２マスクパターン３２は、ゲート電極の短辺を画定（ラインパターンを所望の長さにカット）するためのものであり、例えば図１０乃至図１２に示すように、Ｘ方向に延在する第２ハードマスク２８のパターンと直交するＹ方向に延在する開口部３４を有するものとする。
次いで、第２マスクパターン３２をマスクとして第２ハードマスク２８をドライエッチングし、第１マスクパターン３０でパターニングされた第２ハードマスク２８を更にパターニングする。
次いで、例えばアッシングにより、第２マスクパターン３２を除去する（図１３〜図１５）。
図１３は、本工程後の半導体装置を表面から見た状態を示す平面図である。図１４（ａ）は、図１３のＡ−Ａ′線断面図であり、図１４（ｂ）は、図１３のＢ−Ｂ′線断面図である。図１５（ａ）は、図１３のＣ−Ｃ′線断面図であり、図１５（ｂ）は、図１３のＤ−Ｄ′線断面図である。
第１マスクパターン３０及び第２マスクパターン３２を用いて第２ハードマスク２８をパターニングすることにより、端部の丸まりや後退を生じることなくゲート電極のパターンを第２ハードマスク２８に転写することができる。
なお、上記の例では、第２ハードマスク膜２８を、第１マスクパターン３０でパターニング後に第２マスクパターン３２でパターニングしているが、第２マスクパターン３２でパターニング後に第１マスクパターン３０でパターニングしてもよい。
次いで、第２ハードマスク２８をマスクとして、第１ハードマスク２６、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８をドライエッチングする。
次いで、パターニングした第２ハードマスク２８、第１ハードマスク２６、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８の積層体（ゲートパターンの積層体）をマスクとしてイオン注入を行い、活性領域１４内に、不純物層３６を形成する（図１６〜図１８）。不純物層３６は、トランジスタのＬＤＤ（Lightly Doped Drain）或いはエクステンションとなるものである。ポケット注入、ハロー注入等のイオン注入を更に行ってもよい。
図１６は、本工程後の半導体装置を表面から見た状態を示す平面図である。図１７（ａ）は、図１６のＡ−Ａ′線断面図であり、図１７（ｂ）は、図１６のＢ−Ｂ′線断面図である。図１８（ａ）は、図１６のＣ−Ｃ′線断面図であり、図１８（ｂ）は、図１６のＤ−Ｄ′線断面図である。
図１７及び図１８では、活性領域１４のシリコン基板１０内だけでなく、素子分離絶縁膜１２にも不純物層３６を形成する不純物がイオン注入されている様子を簡易的に示している。不純物層３６を形成する際のイオン注入においては、ゲート膜２４内にも不純物は導入されるが、ここでは図示していない。
次いで、全面に、例えばＣＶＤ法によりシリコン窒化膜を堆積し、シリコン窒化膜よりなるスペーサ絶縁膜３８を形成する。スペーサ絶縁膜３８は、シリコン窒化膜のほか、シリコン酸化膜等や、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＡｌＯＮ、Ｙ２Ｏ３、ＺｒＯ、ＴｉＯ、ＴａＯ等の高誘電率絶縁膜により形成してもよい。
次いで、スペーサ絶縁膜３８上にフォトレジスト膜及び反射防止膜を形成後、フォトリソグラフィによりこのフォトレジスト膜をパターニングし、第２マスクパターン３２とネガポジが反転した反転パターンを有する第３マスクパターン４０を形成する（図１９〜図２１）。
第３マスクパターン４０は、ゲートパターンの積層体の端部、少なくともゲートパターンの積層体の短辺に接する角部を覆うパターンを有するものとする。かかる観点から、第２マスクパターン３２の反転パターンを有する第３マスクパターン４０を好適に用いることができる。第３マスクパターン４０を第２マスクパターン３２の反転パターンとすることには、第３マスクパターン４０のデータ生成のための設計工数を減らすことができる効果もある。第２のマスクパターン及び第３のマスクパターンの形成に同じレチクルを用い、ポジ型レジストとネガ型レジストとを使い分けてもよい。
図１９は、本工程後の半導体装置を表面から見た状態を示す平面図である。図２０（ａ）は、図１９のＡ−Ａ′線断面図であり、図２０（ｂ）は、図１９のＢ−Ｂ′線断面図である。図２１（ａ）は、図１９のＣ−Ｃ′線断面図であり、図２１（ｂ）は、図１９のＤ−Ｄ′線断面図である。
次いで、第３マスクパターン４０をマスクとしてスペーサ絶縁膜３８をドライエッチングする（図２２〜図２４）。
図２２は、本工程後の半導体装置を表面から見た状態を示す平面図である。図２３（ａ）は、図２２のＡ−Ａ′線断面図であり、図２３（ｂ）は、図２２のＢ−Ｂ′線断面図である。図２４（ａ）は、図２２のＣ−Ｃ′線断面図であり、図２４（ｂ）は、図２２のＤ−Ｄ′線断面図である。
第３マスクパターン４０をマスクとしてスペーサ絶縁膜３８をエッチングすることにより、ゲートパターンの積層体の長辺の側壁部分にはサイドウォール絶縁膜４２が形成される。ゲートパターンの積層体の短辺間の領域は第３マスクパターン４０で覆われているため、スペーサ絶縁膜３８がそのまま残存する。
次いで、例えばアッシングにより、第３マスクパターン４０を除去する。
次いで、ゲートパターンの積層体、スペーサ絶縁膜３８及びサイドウォール絶縁膜４２をマスクとしてイオン注入を行い、活性領域１４内に、ソース／ドレイン領域となる不純物層４４を形成する（図２５〜図２７）。
図２５は、本工程後の半導体装置を表面から見た状態を示す平面図である。図２６（ａ）は、図２５のＡ−Ａ′線断面図であり、図２６（ｂ）は、図２５のＢ−Ｂ′線断面図である。図２７（ａ）は、図２５のＣ−Ｃ′線断面図であり、図２７（ｂ）は、図２５のＤ−Ｄ′線断面図である。
図２６及び図２７では、活性領域１４のシリコン基板１０内だけでなく、素子分離絶縁膜１２にも不純物層４４を形成する不純物がイオン注入されている様子を簡易的に示している。不純物層４４を形成する際のイオン注入においては、ゲート膜２４内にも不純物は導入されるが、ここでは図示していない。
次いで、活性領域１４表面へのシリサイド層形成の前処理として、活性領域１４表面のシリコン酸化膜１６を除去する。シリコン酸化膜１６の除去には、フッ酸水溶液を用いたウェットエッチングやドライエッチングを適用することができる。シリコン酸化膜１６の除去の際には、シリコン酸化膜よりなる第２ハードマスク２８及び素子分離絶縁膜１２もエッチングされる（図２８〜図３０）。
図２８は、本工程後の半導体装置を表面から見た状態を示す平面図である。図２９（ａ）は、図２８のＡ−Ａ′線断面図であり、図２９（ｂ）は、図２８のＢ−Ｂ′線断面図である。図３０（ａ）は、図２８のＣ−Ｃ′線断面図であり、図３０（ｂ）は、図２８のＤ−Ｄ′線断面図である。
素子分離絶縁膜１２を形成するシリコン酸化膜のようなＣＶＤ法により形成したシリコン酸化膜は、熱酸化により形成したシリコン酸化膜と比較してエッチングレートが大きい。また、不純物層３６，４４の不純物が導入された素子分離絶縁膜１２の表面領域のように、不純物が導入されたシリコン酸化膜のエッチングレートは、更に大きくなる。このため、シリコン酸化膜１６のエッチングの際にエッチングされる素子分離絶縁膜１２の量は、シリコン酸化膜１６の膜厚と比較して大きくなる。
また、シリコン酸化膜１６の除去に等方的にエッチングが進行する方法を用いると、素子分離絶縁膜１２のエッチングは、スペーサ絶縁膜３８の下部に回り込むように進行する（図２９（ｂ）、図３０（ｂ）参照）。図２８では、スペーサ絶縁膜３８の下部に回り込んだ素子分離絶縁膜１２の端部を点線で表している。このため、後述する参考例２で示すようにゲートパターンの角部でスペーサ絶縁膜３８が薄膜化していると、素子分離絶縁膜１２の端部がゲート絶縁膜２０下の領域まで達し、ゲート絶縁膜が浸食される虞がある。
この点、本実施形態による半導体装置の製造方法では、ゲートパターンの積層体の短辺間の領域にスペーサ絶縁膜３８が残存しているため、素子分離絶縁膜１２の端部がゲートパターンの積層体まで達することはない。これにより、高誘電率絶縁膜１８が浸食されるのを防止することができる。
次いで、いわゆるサリサイドプロセスにより、露出しているシリコン表面に、シリサイド層４６を形成する（図３１〜図３３）。例えば、全面に、Ｎｉ，Ｃｏ，Ｔｉ等の金属膜をスパッタ法等により堆積し、熱処理を行ってシリコンの露出部分にＮｉＳｉ，ＣｏＳｉ，ＴｉＳｉ等のシリサイド層４６を選択的に形成した後、未反応の金属膜を除去する。
なお、ゲート膜２４上には第１ハードマスク２６が形成されているため、ゲートパターン上にはシリサイド層４６は形成されない。
図３１は、本工程後の半導体装置を表面から見た状態を示す平面図である。図３２（ａ）は、図３１のＡ−Ａ′線断面図であり、図３２（ｂ）は、図３１のＢ−Ｂ′線断面図である。図３３（ａ）は、図３１のＣ−Ｃ′線断面図であり、図３３（ｂ）は、図３１のＤ−Ｄ′線断面図である。
次いで、ＣＶＤ法やスピンコート法等により、例えばシリコン酸化膜、ＴＥＯＳ酸化膜、ＵＳＧ（Undoped Silicate Glass）膜、ＢＰＳＧ（Boro-Phosopho-Silicate Glass）膜、ＳｉＯＣ膜、ポーラスＬｏｗ−ｋ膜等の絶縁膜を堆積し、層間絶縁膜４８を形成する。層間絶縁膜４８の下地には、シリコン窒化膜等のエッチングストッパ膜（ＣＥＳＬ：Contact Etch Stop Layer）を設けてもよい。
図３４は、本工程後の半導体装置を表面から見た状態を示す平面図である。図３５（ａ）は、図３４のＡ−Ａ′線断面図であり、図３５（ｂ）は、図３４のＢ−Ｂ′線断面図である。図３６（ａ）は、図３４のＣ−Ｃ′線断面図であり、図３６（ｂ）は、図３４のＤ−Ｄ′線断面図である。
次いで、ＣＭＰ（Chemical Mechanical Polishing）法により、ゲート膜２４が露出するまで層間絶縁膜４８、スペーサ絶縁膜３８、第１ハードマスク２６を研磨し、表面を平坦化する（図３７〜図３９）。
図３７は、本工程後の半導体装置を表面から見た状態を示す平面図である。図３８（ａ）は、図３７のＡ−Ａ′線断面図であり、図３８（ｂ）は、図３７のＢ−Ｂ′線断面図である。図３９（ａ）は、図３７のＣ−Ｃ′線断面図であり、図３９（ｂ）は、図３７のＤ−Ｄ′線断面図である。
次いで、例えばドライエッチングにより、ゲート膜２４を選択的に除去する。この際、ゲート膜２４の下地の緩衝材層２２は、高誘電率絶縁膜１８にエッチングダメージが導入されるのを防止する。
図４０は、本工程後の半導体装置を表面から見た状態を示す平面図である。図４１（ａ）は、図４０のＡ−Ａ′線断面図であり、図４１（ｂ）は、図４０のＢ−Ｂ′線断面図である。図４２（ａ）は、図４０のＣ−Ｃ′線断面図であり、図４２（ｂ）は、図４０のＤ−Ｄ′線断面図である。
次いで、全面に、ＣＶＤ法やスパッタ法により、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、Ｗ、Ｃｕ、Ａｌ、Ｒｕ等の金属膜を堆積する。
次いで、ＣＭＰ法により、層間絶縁膜４８が露出するまでこの金属膜を研磨して平坦化する。これにより、ゲート膜２４を除去することにより形成された開口部内には、金属膜よりなるゲート電極５０が形成される（図４３〜図４５）。なお、図では緩衝材層２２とゲート電極５０とを別々に示しているが、これら一体でメタルゲートとして機能する。
図４３は、本工程後の半導体装置を表面から見た状態を示す平面図である。図４４（ａ）は、図４３のＡ−Ａ′線断面図であり、図４４（ｂ）は、図４３のＢ−Ｂ′線断面図である。図４５（ａ）は、図４３のＣ−Ｃ′線断面図であり、図４５（ｂ）は、図４３のＤ−Ｄ′線断面図である。
次いで、ＣＶＤ法やスピンコート法等により、例えばシリコン酸化膜、ＴＥＯＳ酸化膜、ＵＳＧ膜、ＢＰＳＧ膜、ＳｉＯＣ膜、ポーラスＬｏｗ−ｋ膜等の絶縁膜を堆積し、層間絶縁膜５２を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜５２，４８に、シリサイド層４６に達するコンタクトホール５４及びゲート電極５０に達するコンタクトホール５６を形成する。
次いで、ＣＶＤ法やスパッタ法等によりＴｉ、ＴｉＮ、Ｗ、Ｃｕ等の導電膜を堆積後、この導電膜をＣＭＰ法によりポリッシュバックし、コンタクトホール５４，５６内に埋め込まれたコンタクトプラグ５８を形成する（図４６〜図４８）。
図４６は、本工程後の半導体装置を表面から見た状態を示す平面図である。図４７（ａ）は、図４６のＡ−Ａ′線断面図であり、図４７（ｂ）は、図４６のＢ−Ｂ′線断面図である。図４８（ａ）は、図４６のＣ−Ｃ′線断面図であり、図４８（ｂ）は、図４６のＤ−Ｄ′線断面図である。
この後、所望のバックエンドプロセスを経て、半導体装置を完成する。
このように、本実施形態によれば、サイドウォール絶縁膜を形成する際にゲートパターン端部をマスクで覆っておき、ゲートパターンの端部領域にスペーサ絶縁膜を残存しておくので、その後の薬液処理や加工の際のゲート絶縁膜やゲート電極の浸食を抑制しつつ、多重パターニングによって形状制御性の高いゲート電極を形成することができる。これにより、高性能且つ信頼性の高い半導体装置を製造することができる。
［第１参考例］
第１参考例による半導体装置の製造方法について図４９乃至６３を用いて説明する。図１乃至図４８に示す一実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図４９乃至図６３は、本参考例による半導体装置の製造方法を示す平面図及び断面図である。
まず、図１乃至図６に示す一実施形態による半導体装置の製造方法と同様にして、シリコン基板１０上に、素子分離絶縁膜１２、シリコン酸化膜１６、高誘電率絶縁膜１８、緩衝材層２２、ゲート膜２４、第１ハードマスク２６及び第２ハードマスク２８を形成する。
次いで、第２ハードマスク２８上にフォトレジスト膜及び反射防止膜を形成後、フォトリソグラフィによりこのフォトレジスト膜をパターニングし、ゲート電極形成用のマスクパターン６０を形成する（図４９〜図５１）。
図４９は、本工程後の半導体装置を表面から見た状態を示す平面図である。図５０（ａ）は、図４９のＡ−Ａ′線断面図であり、図５０（ｂ）は、図４９のＢ−Ｂ′線断面図である。図５１（ａ）は、図４９のＣ−Ｃ′線断面図であり、図５１（ｂ）は、図４９のＤ−Ｄ′線断面図である。
一度のフォトリソグラフィでゲート電極形成用のマスクパターン６０を形成した場合、例えば図４９に示すように、光近接効果によってパターンの端部では丸まりや後退が生じる。このように、シングル露光を用いた本参考例の製造方法では、ゲート電極の端部形状の制御は困難である。
次いで、マスクパターン６０をマスクとして、第２ハードマスク２８、第１ハードマスク２６、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８をドライエッチングする。
次いで、例えばアッシングにより、マスクパターン６０を除去する。
或いは、第２ハードマスク２８をマスクパターン６０でドライエッチングして第２ハードマスク２８にパターンを転写し、マスクパターン６０を除去した後、パターニングした第２ハードマスク２８をマスクとして第１ハードマスク２６、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８をドライエッチングしてもよい。
次いで、パターニングした第２ハードマスク２８、第１ハードマスク２６、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８の積層体（ゲートパターンの積層体）をマスクとしてイオン注入を行い、活性領域１４内に、不純物層３６を形成する（図５２〜図５４）。
図５２は、本工程後の半導体装置を表面から見た状態を示す平面図である。図５３（ａ）は、図５２のＡ−Ａ′線断面図であり、図５３（ｂ）は、図５２のＢ−Ｂ′線断面図である。図５４（ａ）は、図５２のＣ−Ｃ′線断面図であり、図５４（ｂ）は、図５２のＤ−Ｄ′線断面図である。
次いで、全面に、例えばＣＶＤ法によりシリコン窒化膜を堆積し、シリコン窒化膜よりなるスペーサ絶縁膜３８を形成する。
次いで、スペーサ絶縁膜３８をドライエッチングし、ゲートパターンの積層体の側壁部分に、サイドウォール絶縁膜４２を形成する（図５５〜図５７）。
図５５は、本工程後の半導体装置を表面から見た状態を示す平面図である。図５６（ａ）は、図５５のＡ−Ａ′線断面図であり、図５６（ｂ）は、図５５のＢ−Ｂ′線断面図である。図５７（ａ）は、図５５のＣ−Ｃ′線断面図であり、図５７（ｂ）は、図５５のＤ−Ｄ′線断面図である。
本参考例では、図１９に示すような第３マスクパターン４０を用いずにスペーサ絶縁膜３８をドライエッチングするため、ゲートパターンの側壁部分を一周取り囲むようにサイドウォール絶縁膜４２が形成される（図５５参照）。すなわち、上記一実施形態の場合とは異なり、ゲートパターンの積層体の短辺の側壁部分にも、サイドウォール絶縁膜４２が形成される。
次いで、ゲートパターンの積層体及びサイドウォール絶縁膜４２をマスクとしてイオン注入を行い、活性領域１４内に、ソース／ドレイン領域となる不純物層４４を形成する（図５８〜図６０）。
図５８は、本工程後の半導体装置を表面から見た状態を示す平面図である。図５９（ａ）は、図５８のＡ−Ａ′線断面図であり、図５９（ｂ）は、図５８のＢ−Ｂ′線断面図である。図６０（ａ）は、図５８のＣ−Ｃ′線断面図であり、図６０（ｂ）は、図５８のＤ−Ｄ′線断面図である。
次いで、活性領域１４表面へのシリサイド層形成の前処理として、活性領域１４表面のシリコン酸化膜１６を除去する。シリコン酸化膜１６の除去には、フッ酸水溶液を用いたウェットエッチングやドライエッチングを適用することができる。シリコン酸化膜１６の除去の際には、シリコン酸化膜よりなる第２ハードマスク２８及び素子分離絶縁膜１２もエッチングされる（図６１〜図６３）。
図６１は、本工程後の半導体装置を表面から見た状態を示す平面図である。図６２（ａ）は、図６１のＡ−Ａ′線断面図であり、図６２（ｂ）は、図６１のＢ−Ｂ′線断面図である。図６３（ａ）は、図６１のＣ−Ｃ′線断面図であり、図６３（ｂ）は、図６１のＤ−Ｄ′線断面図である。
素子分離絶縁膜１２を形成するシリコン酸化膜のようなＣＶＤ法により形成したシリコン酸化膜は、熱酸化により形成したシリコン酸化膜と比較してエッチングレートが大きい。不純物が導入されたシリコン酸化膜のエッチングレートは、更に大きくなる。このため、シリコン酸化膜１６のエッチングの際にエッチングされる素子分離絶縁膜１２の量は、シリコン酸化膜１６の膜厚と比較して大きくなる。
また、シリコン酸化膜１６を等方的にエッチングが進行する方法を用いると、素子分離絶縁膜１２のエッチングは、サイドウォール絶縁膜４２の下部に回り込むように進行する（図６２（ａ）参照）。図６１では、サイドウォール絶縁膜３８の下部に回り込んだ素子分離絶縁膜１２の端部を点線で表している。
ただし、ゲートパターンの角部は例えば図６１に示すように丸まっており、ゲートパターンの積層体の側壁部分に形成されたサイドウォール絶縁膜４２が局所的に薄くなることはない（第２参考例を参照）。
［第２参考例］
第２参考例による半導体装置の製造方法について図６４乃至７３を用いて説明する。図１乃至図４８に示す一実施形態による半導体装置の製造方法及び図４９乃至図６３に示す第１参考例による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図６４乃至図７３は、本参考例による半導体装置の製造方法を示す平面図及び断面図である。
まず、図１乃至図１８に示す一実施形態による半導体装置の製造方法と同様にして、シリコン基板１０上に、素子分離絶縁膜１２及びゲートパターンの積層体を形成する。ゲートパターンの積層体は、一実施形態と同様の多重露光技術を用いて形成する。これにより、端部の丸まりや後退を生じることなくゲートパターンを形成することができる。
次いで、パターニングした第２ハードマスク２８、第１ハードマスク２６、ゲート膜２４、緩衝材層２２及び高誘電率絶縁膜１８の積層体（ゲートパターンの積層体）をマスクとしてイオン注入を行い、活性領域１４内に、不純物層３６を形成する。
次いで、全面に、例えばＣＶＤ法によりシリコン窒化膜を堆積し、シリコン窒化膜よりなるスペーサ絶縁膜３８を形成する。
次いで、スペーサ絶縁膜３８をドライエッチングし、ゲートパターンの積層体の側壁部分に、サイドウォール絶縁膜４２を形成する（図６４〜図６６）。
図６４は、本工程後の半導体装置を表面から見た状態を示す平面図である。図６５（ａ）は、図６４のＡ−Ａ′線断面図であり、図６５（ｂ）は、図６４のＢ−Ｂ′線断面図である。図６６（ａ）は、図６４のＣ−Ｃ′線断面図であり、図６６（ｂ）は、図６４のＤ−Ｄ′線断面図である。
本参考例では、図１９に示すような第３マスクパターン４０を用いずにスペーサ絶縁膜３８をドライエッチングするため、ゲートパターンの側壁部分を一周取り囲むようにサイドウォール絶縁膜４２が形成される（図６４参照）。すなわち、上記一実施形態の場合とは異なり、ゲートパターンの積層体の短辺の側壁部分にも、サイドウォール絶縁膜４２が形成される。
次いで、ゲートパターンの積層体及びサイドウォール絶縁膜４２をマスクとしてイオン注入を行い、活性領域１４内に、ソース／ドレイン領域となる不純物層４４を形成する（図６７〜図６９）。
図６７は、本工程後の半導体装置を表面から見た状態を示す平面図である。図６８（ａ）は、図６７のＡ−Ａ′線断面図であり、図６８（ｂ）は、図６７のＢ−Ｂ′線断面図である。図６９（ａ）は、図６７のＣ−Ｃ′線断面図であり、図６９（ｂ）は、図６７のＤ−Ｄ′線断面図である。
次いで、活性領域１４表面へのシリサイド層形成の前処理として、活性領域１４表面のシリコン酸化膜１６を除去する。シリコン酸化膜１６の除去には、フッ酸水溶液を用いたウェットエッチングやドライエッチングを適用することができる。シリコン酸化膜１６の除去の際には、シリコン酸化膜よりなる第２ハードマスク２８及び素子分離絶縁膜１２もエッチングされる（図７０〜図７２）。
図７０は、本工程後の半導体装置を表面から見た状態を示す平面図である。図７１（ａ）は、図７０のＡ−Ａ′線断面図であり、図７１（ｂ）は、図７０のＢ−Ｂ′線断面図である。図７２（ａ）は、図７０のＣ−Ｃ′線断面図であり、図７２（ｂ）は、図７０のＤ−Ｄ′線断面図である。
素子分離絶縁膜１２を形成するシリコン酸化膜のようなＣＶＤ法により形成したシリコン酸化膜は、熱酸化により形成したシリコン酸化膜と比較してエッチングレートが大きい。不純物が導入されたシリコン酸化膜のエッチングレートは、更に大きくなる。このため、シリコン酸化膜１６のエッチングの際にエッチングされる素子分離絶縁膜１２の量は、シリコン酸化膜１６の膜厚と比較して大きくなる。
また、シリコン酸化膜１６を等方的にエッチングが進行する方法を用いると、素子分離絶縁膜１２のエッチングは、サイドウォール絶縁膜４２の下部に回り込むように進行する（図７１（ａ）参照）。図７０では、サイドウォール絶縁膜３８の下部に回り込んだ素子分離絶縁膜１２の端部を点線で表している。
本参考例では、ゲートパターンが角部を有している。このような角部では、膜のカバレッジ不足や膜ストレスの集中或いは緩和が懸念され、洗浄工程やドライ加工時のダメージによってサイドウォール絶縁膜４２が薄膜化する。この場合、シリコン酸化膜１６を除去する際のエッチングが過度に進行すると、例えば図７３に示すように、素子分離絶縁膜１２の端部がゲートパターン下まで達することがある。
素子分離絶縁膜１２の端部がゲートパターン下まで達すると、製造プロセス中の薬液処理（フッ酸、塩酸、アンモニア水、硫酸、リン酸、過酸化水素水等を用いた処理）によって、ゲート絶縁膜２０とゲート膜２４の界面への薬液滲入や、ゲート膜２４の溶解が生じるため、ゲート絶縁膜２０、緩衝材層２２、ゲート膜２４等が浸食されるリスクが高まる。
この結果、所望の特性のトランジスタを形成できず或いはトランジスタの信頼性が低下する虞がある。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、高誘電率絶縁膜１８を含むゲート絶縁膜２０を有するＭＯＳＦＥＴの場合を例にして説明したが、ゲート絶縁膜２０は必ずしも高誘電率絶縁膜１８を含む必要はなく、シリコン酸化膜等のシリコン系絶縁膜を用いた場合においても同様である。上記実施形態により得られる効果は、高誘電率絶縁膜１８を含むゲート絶縁膜２０を有するＭＯＳＦＥＴに限定されるものではない。
また、上記実施形態では、高誘電率絶縁膜１８を含むゲート絶縁膜２０と組み合わせたゲート電極の一例としてメタルゲート電極を示したが、ゲート電極材料は、必ずしも金属材料である必要はない。ゲート膜２４に用いたアモルファスシリコン膜を結晶化してなるポリシリコン膜によってゲート電極５０を形成するようにしてもよい。この場合、ゲート電極５０上にもシリサイド層４６を形成するようにしてもよい。
また、上記実施形態では、いわゆるゲートラストプロセスを用いてメタルゲート電極を形成しているが、ゲート膜２４として予め金属材料を用い、いわゆるゲートファーストプロセスを用いてメタルゲート電極を形成してもよい。
また、上記実施形態では、１つのラインパターンを分割して複数のゲートパターンを形成しているが、１つのラインパターンの両端部を除去して１つのゲートパターンを形成してもよい。
また、上記実施形態では、第１マスクパターンによって一直線のラインパターンを形成しているが、必ずしも一直線のラインパターンである必要はなく、屈曲部や分岐部を有していてもよい。
また、上記実施形態に記載した半導体装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
１０…シリコン基板
１２…素子分離絶縁膜
１４…活性領域
１６…シリコン酸化膜
１８…高誘電率絶縁膜
２０…ゲート絶縁膜
２２…緩衝材層
２４…ゲート膜
２６…第１ハードマスク
２８…第２ハードマスク
３０…第１マスクパターン
３２…第２マスクパターン
３４…開口部
３６，４４…不純物層
３８…スペーサ絶縁膜
４０…第３マスクパターン
４２…サイドウォール絶縁膜
４６…シリサイド層
４８，５２…層間絶縁膜
５０…ゲート電極
５４，５６…コンタクトホール
５８…コンタクトプラグ
６０…マスクパターン

Claims (9)

  1. 半導体基板上に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、ゲート膜を形成する工程と、
    前記ゲート膜上に、ハードマスク膜を形成する工程と、
    前記ハードマスク膜を、第１のマスクパターンを用いてパターニングする工程と、
    パターニングされた前記ハードマスク膜を、第２のマスクパターンを用いてゲートパターンに加工する工程と、
    前記ゲートパターンを有する前記ハードマスク膜をマスクとして、前記ゲート膜及び前記ゲート絶縁膜をパターニングする工程と、
    パターニングした前記ゲート膜及び前記ゲート絶縁膜が形成された前記半導体基板上に、スペーサ絶縁膜を形成する工程と、
    前記スペーサ絶縁膜上に、パターニングした前記ゲート膜及び前記ゲート絶縁膜の端部を覆う第３のマスクパターンを形成する工程と、
    前記第３のマスクパターンをマスクとして前記スペーサ絶縁膜をエッチングし、前記第３のマスクパターン下に前記スペーサ絶縁膜を残しつつ、パターニングした前記ゲート膜及び前記ゲート絶縁膜の側壁部分に、前記スペーサ絶縁膜よりなるサイドウォール絶縁膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第３のマスクパターンは、前記第２のマスクパターンの反転パターンを有する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、
    前記ゲート絶縁膜は、高誘電率絶縁膜を有する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記ゲート絶縁膜を形成する工程の前に、活性領域を画定する素子分離絶縁膜を形成する工程を更に有し、
    前記第２のマスクパターンが露出する領域は、前記素子分離絶縁膜上に位置している
    ことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第３のマスクパターンを除去する工程の後、薬液処理により前記活性領域の前記半導体基板を露出する工程と、前記半導体基板を露出した前記活性領域上にシリサイド層を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
    前記第３のマスクパターンを除去する工程の後、前記ハードマスク膜を除去する工程と、前記ゲート膜を除去する工程と、前記ゲート膜を除去した部分にメタル材料を埋め込み、前記メタル材料よりなるゲート電極を形成する工程とを更に有する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記ゲート絶縁膜を形成する工程の後、前記ゲート膜を形成する工程の前に、緩衝材層を形成する工程を更に有し、
    前記ゲート膜を除去する工程では、前記緩衝材層をストッパとして、前記ゲート膜を除去する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記ハードマスク膜は、第１のハードマスク膜と、前記第１のハードマスク膜上に形成された第２のハードマスク膜とを有し、
    前記ハードマスク膜をパターニングする工程では、前記第１のハードマスク膜をストッパとして前記第２のハードマスク膜をパターニングし、
    前記ゲート膜及び前記ゲート絶縁膜をパターニングでは、前記第２のハードマスク膜をマスクとして、前記第１のハードマスク膜、前記ゲート膜及び前記ゲート絶縁膜をパターニングする
    ことを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記第２のマスクパターンを用いて前記ハードマスク膜を加工する工程では、複数の前記ゲートパターンを形成する
    ことを特徴とする半導体装置の製造方法。
JP2013030321A 2013-02-19 2013-02-19 半導体装置の製造方法 Expired - Fee Related JP6085803B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013030321A JP6085803B2 (ja) 2013-02-19 2013-02-19 半導体装置の製造方法
US14/066,416 US9087783B2 (en) 2013-02-19 2013-10-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030321A JP6085803B2 (ja) 2013-02-19 2013-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014160735A true JP2014160735A (ja) 2014-09-04
JP6085803B2 JP6085803B2 (ja) 2017-03-01

Family

ID=51351499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030321A Expired - Fee Related JP6085803B2 (ja) 2013-02-19 2013-02-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9087783B2 (ja)
JP (1) JP6085803B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109764A (ja) * 1991-10-21 1993-04-30 Nec Corp 絶縁ゲート型電界効果トランジスタの製造方法
JP2000260952A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体装置
US20020008271A1 (en) * 1999-10-07 2002-01-24 Monolithic System Technology, Inc. Non-volatile memory system
JP2002231938A (ja) * 2001-01-30 2002-08-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002367925A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2007123342A (ja) * 2005-10-25 2007-05-17 Nec Electronics Corp 半導体装置の製造方法。
JP2009076677A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及びフォトマスクの設計方法
JP2012004455A (ja) * 2010-06-18 2012-01-05 Sony Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303963A (ja) 2002-04-11 2003-10-24 Hitachi Ltd 半導体装置およびその製造方法
EP2137760A1 (en) * 2007-03-14 2009-12-30 Nxp B.V. Finfet with two independent gates and method for fabricating the same
US20080286698A1 (en) * 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods
DE102009046261B4 (de) * 2009-10-30 2012-05-16 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
JP5521726B2 (ja) 2010-04-16 2014-06-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101692407B1 (ko) 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109764A (ja) * 1991-10-21 1993-04-30 Nec Corp 絶縁ゲート型電界効果トランジスタの製造方法
JP2000260952A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体装置
US20020008271A1 (en) * 1999-10-07 2002-01-24 Monolithic System Technology, Inc. Non-volatile memory system
JP2002231938A (ja) * 2001-01-30 2002-08-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002367925A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2007123342A (ja) * 2005-10-25 2007-05-17 Nec Electronics Corp 半導体装置の製造方法。
JP2009076677A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及びフォトマスクの設計方法
JP2012004455A (ja) * 2010-06-18 2012-01-05 Sony Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP6085803B2 (ja) 2017-03-01
US20140235045A1 (en) 2014-08-21
US9087783B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
US9466564B1 (en) Semiconductor device and method for fabricating the same
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
JP5011196B2 (ja) 半導体装置およびその製造方法
US9985123B2 (en) Method for fabricating a semiconductor device having gate structure with doped hard mask
JP2005197753A (ja) ゲート構造を有する半導体デバイス及びその製造方法
KR20120091567A (ko) 소자 분리막 구조물 형성 방법
KR20090108917A (ko) 반도체 소자 및 그 제조 방법
KR20120057818A (ko) 반도체 장치 제조 방법
JP2007165558A (ja) 半導体装置およびその製造方法
JP4181537B2 (ja) 半導体装置およびその製造方法
KR20180060942A (ko) 컨택트 개구 및 그 형성 방법
CN108878529A (zh) 半导体器件及其制造方法
US20070145491A1 (en) Semiconductor device and method of manufacture
JP2011023498A (ja) 半導体装置及びその製造方法
WO2012065378A1 (zh) 一种半导体器件及其形成方法
WO2009113227A1 (ja) 半導体装置及びその製造方法
JP6085803B2 (ja) 半導体装置の製造方法
JP4565847B2 (ja) 半導体装置およびその製造方法
JP2007141889A (ja) 半導体装置およびその製造方法
JP2006339597A (ja) 半導体装置およびその製造方法
JP5286318B2 (ja) 半導体装置
JP2011071529A (ja) 半導体装置の製造方法
JP2010519724A (ja) 金属電極を有する半導体素子の形成、及び半導体素子の構造
JP2009147161A (ja) 半導体装置およびその製造方法
JP2010219289A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6085803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees