JPH05109764A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents
絶縁ゲート型電界効果トランジスタの製造方法Info
- Publication number
- JPH05109764A JPH05109764A JP27164291A JP27164291A JPH05109764A JP H05109764 A JPH05109764 A JP H05109764A JP 27164291 A JP27164291 A JP 27164291A JP 27164291 A JP27164291 A JP 27164291A JP H05109764 A JPH05109764 A JP H05109764A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】Ｐ型シリコン基板１にＰ型チャネルストッパ
４、フィールド酸化膜２、ゲート酸化膜３を形成する。
つぎにゲート酸化膜３上にモリブデンゲート電極５を形
成する。つぎに全面にＣＶＤ窒化シリコン膜６を堆積し
たのち、ゲート電極５端部近傍を残してエッチングす
る。 【効果】ゲート酸化膜との密着性の悪い高融点金属から
なるゲート電極の剥離を防ぐことができた。
４、フィールド酸化膜２、ゲート酸化膜３を形成する。
つぎにゲート酸化膜３上にモリブデンゲート電極５を形
成する。つぎに全面にＣＶＤ窒化シリコン膜６を堆積し
たのち、ゲート電極５端部近傍を残してエッチングす
る。 【効果】ゲート酸化膜との密着性の悪い高融点金属から
なるゲート電極の剥離を防ぐことができた。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート型電界効果ト
ランジスタの製造方法に関するものである。
ランジスタの製造方法に関するものである。
【０００２】
【従来の技術】高融点金属をゲート電極とする絶縁ゲー
ト型電界効果トランジスタの製造工程において、モリブ
デンやタングステンからなるゲート電極を形成したの
ち、ソース−ドレイン領域を形成するためのフォトリソ
グラフィ工程およびイオン注入工程が必要である。
ト型電界効果トランジスタの製造工程において、モリブ
デンやタングステンからなるゲート電極を形成したの
ち、ソース−ドレイン領域を形成するためのフォトリソ
グラフィ工程およびイオン注入工程が必要である。
【０００３】
【発明が解決しようとする課題】高融点金属であるタン
グステンやモリブデンとゲート酸化膜との付着強度は小
さい。そのため微細パターンの電極を形成したあとのフ
ォトレジスト工程中の洗浄工程で電極が剥離することが
ある。
グステンやモリブデンとゲート酸化膜との付着強度は小
さい。そのため微細パターンの電極を形成したあとのフ
ォトレジスト工程中の洗浄工程で電極が剥離することが
ある。
【０００４】製品歩留が低下したり、洗浄層が汚染され
るという問題があった。
るという問題があった。
【０００５】
【課題を解決するための手段】本発明の絶縁ゲート型電
界効果トランジスタの製造方法は、半導体基板の一主面
に形成されたゲート酸化膜の上に高融点金属からなるゲ
ート電極を形成する工程と、全面に窒化シリコン膜を堆
積したのち選択エッチングして、前記ゲート電極のうち
チャネル領域以外の端面近傍の前記窒化シリコン膜を残
す工程とを含むものである。
界効果トランジスタの製造方法は、半導体基板の一主面
に形成されたゲート酸化膜の上に高融点金属からなるゲ
ート電極を形成する工程と、全面に窒化シリコン膜を堆
積したのち選択エッチングして、前記ゲート電極のうち
チャネル領域以外の端面近傍の前記窒化シリコン膜を残
す工程とを含むものである。
【０００６】
【実施例】本発明の一実施例について、図１（ａ）〜
（ｃ）と図２（ａ）および（ｂ）とを参照して説明す
る。
（ｃ）と図２（ａ）および（ｂ）とを参照して説明す
る。
【０００７】はじめに図１（ａ）に示すように、Ｐ型シ
リコン基板１にＰ型チャネルストッパ４、フィールド酸
化膜２、厚さ５０ｎｍのゲート酸化膜３を形成する。つ
ぎに厚さ５００ｎｍのモリブデン膜を堆積し、レジスト
（図示せず）をマスクとしてエッチングすることにより
モリブデンゲート電極５を形成したのち、酸素プラズマ
法でレジストを除去する。
リコン基板１にＰ型チャネルストッパ４、フィールド酸
化膜２、厚さ５０ｎｍのゲート酸化膜３を形成する。つ
ぎに厚さ５００ｎｍのモリブデン膜を堆積し、レジスト
（図示せず）をマスクとしてエッチングすることにより
モリブデンゲート電極５を形成したのち、酸素プラズマ
法でレジストを除去する。
【０００８】つぎに図１（ｂ）に示すように、プラズマ
ＣＶＤ法により全面に厚さ３００ｎｍの窒化シリコン膜
６を堆積する。
ＣＶＤ法により全面に厚さ３００ｎｍの窒化シリコン膜
６を堆積する。
【０００９】つぎに図１（ｃ）に示すように、レジスト
（図示せず）をマスクとして熱燐酸によりゲート電極５
の端面近傍以外のプラズマＣＶＤ窒化シリコン膜６をエ
ッチングする。このときの平面図を図２（ａ）に示す。
ゲート電極５の剥離し易い端部が窒化膜６によって固定
され、後工程における剥離を防ぐことができる。
（図示せず）をマスクとして熱燐酸によりゲート電極５
の端面近傍以外のプラズマＣＶＤ窒化シリコン膜６をエ
ッチングする。このときの平面図を図２（ａ）に示す。
ゲート電極５の剥離し易い端部が窒化膜６によって固定
され、後工程における剥離を防ぐことができる。
【００１０】このあと図２（ｂ）に示すように、ゲート
電極５をマスクとしてイオン注入することにより自己整
合的にＮ型ソース７およびＮ型ドレイン８を形成する。
つぎに全面に厚さ１μｍのＰＳＧ膜（図示せず）を堆積
し、ゲートコンタクト９、ソースコンタクト１０、ドレ
インコンタクト１１を開口し、ゲート配線１２、ソース
配線１３、ドレイン配線１４を形成してＮチャネル絶縁
ゲート型電界効果トランジスタの素子部が完成する。
電極５をマスクとしてイオン注入することにより自己整
合的にＮ型ソース７およびＮ型ドレイン８を形成する。
つぎに全面に厚さ１μｍのＰＳＧ膜（図示せず）を堆積
し、ゲートコンタクト９、ソースコンタクト１０、ドレ
インコンタクト１１を開口し、ゲート配線１２、ソース
配線１３、ドレイン配線１４を形成してＮチャネル絶縁
ゲート型電界効果トランジスタの素子部が完成する。
【００１１】本発明はここで述べたＮチャネルＦＥＴに
限定されることなく、ＰチャネルＦＥＴにも適用するこ
とができる。
限定されることなく、ＰチャネルＦＥＴにも適用するこ
とができる。
【００１２】
【発明の効果】ゲート酸化膜と密着性の悪い高融点金属
からなるゲート電極の端部近傍を窒化シリコン膜で覆っ
た。その結果後工程でゲート電極の剥離がなくなった。
製品の歩留低下を解消し、金属汚染を防ぐことができ
た。
からなるゲート電極の端部近傍を窒化シリコン膜で覆っ
た。その結果後工程でゲート電極の剥離がなくなった。
製品の歩留低下を解消し、金属汚染を防ぐことができ
た。
【図１】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】本発明の一実施例を工程順に示す平面図であ
る。
る。
１ Ｐ型シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ Ｐ型チャネルストッパ ５ モリブデンゲート電極 ６ プラズマＣＶＤ窒化シリコン膜 ７ Ｎ型ソース ８ Ｎ型ドレイン ９ ゲートコンタクト １０ ソースコンタクト １１ ドレインコンタクト １２ ゲート配線 １３ ソース配線 １４ ドレイン配線
Claims (1)
- 【請求項１】 半導体基板の一主面に形成されたゲート
酸化膜の上に高融点金属からなるゲート電極を形成する
工程と、全面に窒化シリコン膜を堆積したのち選択エッ
チングして、前記ゲート電極のうちチャネル領域以外の
端面近傍の前記窒化シリコン膜を残す工程とを含む絶縁
ゲート型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27164291A JPH05109764A (ja) | 1991-10-21 | 1991-10-21 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27164291A JPH05109764A (ja) | 1991-10-21 | 1991-10-21 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109764A true JPH05109764A (ja) | 1993-04-30 |
Family
ID=17502900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27164291A Pending JPH05109764A (ja) | 1991-10-21 | 1991-10-21 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014160735A (ja) * | 2013-02-19 | 2014-09-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
1991
- 1991-10-21 JP JP27164291A patent/JPH05109764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014160735A (ja) * | 2013-02-19 | 2014-09-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| JPH05109764A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05198794A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPS60234373A (ja) | 半導体装置の製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JP2500688B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP3597458B2 (ja) | 半導体装置の製造方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPH0290569A (ja) | 半導体装置の製造方法 | |
| KR0150684B1 (ko) | 다중웰을 갖는 반도체소자 제조방법 | |
| JPS63122272A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JPS61198785A (ja) | 半導体装置の製造方法 | |
| JPH0870011A (ja) | 半導体装置の製造方法 | |
| JPS60223162A (ja) | 半導体装置の製造方法 | |
| JPH024138B2 (ja) | ||
| JPH0582789A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS6260268A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPH0783026B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06236896A (ja) | 半導体装置の製造方法 | |
| JPS62183561A (ja) | 薄膜トランジスタ |