JP5337114B2 - パタン形成方法 - Google Patents
パタン形成方法 Download PDFInfo
- Publication number
- JP5337114B2 JP5337114B2 JP2010172846A JP2010172846A JP5337114B2 JP 5337114 B2 JP5337114 B2 JP 5337114B2 JP 2010172846 A JP2010172846 A JP 2010172846A JP 2010172846 A JP2010172846 A JP 2010172846A JP 5337114 B2 JP5337114 B2 JP 5337114B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- region
- film thickness
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
ナノインプリントにおけるパタン形成方法では、ウエハの被加工面上に形成されたパタン形成材料(レジスト)にテンプレート(モールド)を押し付け、UV(紫外線)照射を行うことによってレジストを硬化させ、さらにテンプレートをレジストから離型することでレジストパタンが形成される。
まず、図1〜図8を用いて、本実施形態の理解を容易にするため、ナノインプリントの概要について説明する。図1は、ナノインプリントにおけるパタン形成方法を概略的に示したフローチャートである。図2は、チップに形成されるパタンの設計データを模式的に示した上面図である。図3は、図2に示したパタンの被覆率マップを示した図である。図4は、ドロップレシピを模式的に示した図である。図5〜図8は、基本的なインプリントパタンの製造方法を模式的に示した図である。
まず、図2に示すようなテンプレートに形成されたパタンの設計レイアウトデータ(例えばCADデータ)と、テンプレートのパタンの溝の深さ情報、およびレジストパタン(転写パタン)の膜厚情報などを含むインプリント条件とを用意する。このレジストパタンの膜厚とは、レジストにパタンが形成されない領域(残膜)の厚さの事である。なお、図2に示す黒線部などが、溝パタンとしてテンプレートに形成される。
次に、上述した設計レイアウトデータ(以下、単に設計データと称す)から、被覆率を導出する。そして、図3に示すように、1チップ上で分割された領域ごと(a1、a2、a3、…、b1、…、c1、…)の被覆率を示した被覆率マップを作成する。例えばこの被覆率は、パタンの深さは考慮されない。また、例えば被覆率とは、チップを上面から見た際のパタンの面積から導出される。
図4に示すように、上述した被膜率マップと、インプリント条件とに基づいて、ドロップレシピを作成する。このドロップレシピとは、基板へのレジストの滴下位置(ドロップ位置)ごとの滴下量(ドロップ量)を示したものである。つまり、ドロップレシピとは、レジスト材の塗布量のマップである。なお、図4に示す、行と列がチップ(ショット)内の2次元空間におけるレジストのドロップ位置(a´1、a´2、a´3、…、b´1、…、c´1、…)を意味し、各数値が各位置におけるレジストのドロップ量を示している。
次に、上述したドロップレシピを用いてインプリント処理を行う。
まず、ショット毎にレジストの塗布条件を変化させた複数のドロップレシピを作成する。
上述したように、ドロップレシピは、設計データと、テンプレートのパタンの溝の深さ情報、およびレジストパタンの膜厚情報などを含むインプリント条件とを用い、作成される。すなわち、統計データおよびインプリント条件が決まれば、ドロップレシピは一義的に決まる。そこで、予備的名実験を行う際に、各種設定(条件)を変化させて、予備的な複数のドロップレシピを設定する。変化させる条件としては、下記(設定1)〜(設定5)の様なものが考えられる。
(設定1)設計データの配線幅を変化させることで被覆率を変化させる。
(設定2)被覆率を一律変化させる。
(設定3)テンプレートの溝の深さの設定値を変化させる。
(設定4)膜の膜厚設定値を変化させる。
(設定5)ショット内の全体のドロップ量を一律変化させる。
ここで、設定1は、設計データを図形処理(リサイズ)することで実現する。例えばCADデータの線幅を変える。図形処理は、例えばEDAツール等を用いることで実現できる。設計データ上の線幅を変更することで、最適なドロップレシピが変更した線幅に応じて決まる。
設定2は、設計データは変更せずに、算出された被覆率を一律変化させる。例えば、上述した被膜率マップにおいて、全体の被膜率にn(nは正)をかけたり、全体の被膜率にm(mは任意の数)を加えたりすることで、被膜率マップを変化させる。
設定3〜設定5はドロップレシピ生成ツールのインプリント条件(入力パラメータ)を変化させれば良い。
設定3については、CADデータ(設計データ)は深さデータを有していないため、深さを変えることができる。
設定4では、テンプレートの溝パタンが転写されない領域のレジストの残膜の厚さ(設定)を変える。
設定5では、例えば全体の各ドロップ量に1滴ずつ加えるように、ドロップレシピのドロップ量を直接変える。
まず、テンプレートに形成されたパタンの設計データ(CADデータ)と、テンプレートのパタンの溝の深さ情報、およびレジストパタンの膜厚情報などを含むインプリント条件とを用意する。
この際、図11に示すように、設計データを−20%〜+20%の間でリサイズする。具体的には、例えば設計データを用いてパタンの線幅を、−20%、−10%、±0%、+10%、+20%と10%毎に変更し、この5種の設計データをパタンに転写を行う設計データとして用いる。ここで、線幅が±0%の際は、テンプレートの線幅と同様である。−10%、−20%・・・と線幅が減るにつれて、リサイズ前の線幅に比べて線幅が細くなり、+10%、+20%・・・と線幅が増えるにつれて、リサイズ前の線幅と比べて線幅が太くなる。
なお、設定3、または設定4の条件を変更する際も、このステップで変更することが可能である。
設定3の条件を変更する際は、例えば−20nm〜+20nm(0nm=最初に設定された深さ)の範囲で深さを変更し、複数の深さデータを用意する。
設定4の条件を変更する際は、例えば−20nm〜+20nm(0nm=最初に設定された残膜の膜厚)の範囲で残膜の膜厚を変更し、複数の残膜の深さデータを用意する。
次に、上述した複数の設計データから、パタンがレジストに被覆される度合いを示した被覆率を導出する。そして、1チップ上の最小単位で分割された領域毎の被覆率を示した被覆率マップを作成する。
なお、設定2の条件を変更する際は、このステップで変更することが可能である。
設定2の条件を変更する際は、導出された被膜率マップを変化させる。具体的には、全体の被膜率を−0.5〜+0.5(0=最初に導出された被覆率)の範囲で変化させ、変化させた複数の被覆率マップを作成する。
上述した被膜率マップと、インプリント条件とに基づいて、複数のドロップレシピを作成する。
本例によれば、設定1の条件が変更されたことによって、5種類のドロップレシピが作成される。
なお、設定5の条件を変更する際は、このステップで変更することが可能である。
設定5の条件を変更する際は、導出されたドロップレシピを変化させる。具体的には、ドロップレシピを−5〜+5滴(0=条件を変えない場合の基準となる量)の範囲で変化させ、変化させた複数のドロップレシピを作成する。
図12に示すように、ウエハ(例えば半導体基板)10上のチップ領域毎に異なるドロップレシピを用いて、インプリントを行う。本例においては、Y軸方向では同一の条件(同一のドロップレシピ)を用いたショットを行い、X軸方向に条件値(線幅)の異なるドロップレシピを用いてインプリントを行う。具体的には、左から順に、線幅が−20%の場合のドロップレシピ、線幅が−10%のドロップレシピ、線幅が0%のドロップレシピ、線幅が+10%のドロップレシピ、線幅が+20%のドロップレシピを用いてインプリントを行う。なお、この際に用いられるテンプレート自体は、設計データと同じパタンを有している。
次に、ステップS2002において形成されたレジストパタンの検査が行われる。つまり、レジストパタンの欠陥検査および膜厚測定の少なくとも一方が行われる。
レジストパタンの欠陥検査において、検出された欠陥のランダム成分を除去するために、同一設定のショットのパタン同士を比較し、条件毎の欠陥を抽出するリピータ処理を行う。また、1ショット内の繰り返しパタンを、同一ショット内の同様の繰り返しパタン、または同一条件の他のショット内の同様の繰り返しパタンと比較する同一パタン抽出処理(DBB: Design Based Binning)を行う。これにより、ランダムな欠陥以外の、条件値(線幅)に依存する欠陥を抽出することができる。また、レジストパタンの膜厚測定方法においては、複数個所の膜厚を測定し、平均処理を施し、異常値除去を行う。
図13(a)に示すように、例えば線幅が−20%の場合は、パタンの密度が疎な領域において欠陥等が検出されないが、パタンの密度が密な領域において多くの欠陥等が検出される。図13(b)に示すように、線幅が−10%の場合は、線幅が−20%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域において欠陥が減少する。図13(c)に示すように、線幅が0%の場合は、線幅が−10%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域において欠陥が減少して欠陥等が検出されなくなる。図13(d)に示すように、線幅が+10%の場合は、線幅が0%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域においては、線幅が0の場合と同様に欠陥等が検出されない。図13(e)に示すように、線幅が+20%の場合は、線幅が+10%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域においては、線幅が0の場合と同様に欠陥等が検出されない。
次に、図14に示すように、1ショット領域(1チップ領域)を複数の微小な領域に分割する。そして、例えば分割された各領域に領域A、領域B、領域C・・・と名前をつける。なお、この例では図14に示すように、各領域を格子状に分割した。しかし、分割領域の境界のマージンを確認するため、領域の一部を重ねても良い。
次に、分割領域毎に制御量(条件量)と観測値(欠陥密度または膜厚測定値)との関係を導出する。
図15に、一例として領域Aにおける制御量と観測値との関係を示す。横軸が制御量を示しており、左側の縦軸が欠陥密度を示しており、右側の縦軸が膜厚エラーを示している。図15によれば、制御量が制御量c1の際に、欠陥密度が欠陥密度f1となり、膜厚エラーが膜厚エラーe1(e1<0)となる。これにより、制御量c1においては、レジストの膜厚が基準値(膜厚エラー=0)に比べて負の値であり、該膜厚が足りないことに起因した未充填欠陥があることが考えられる。そして、制御量c2の際に、欠陥密度f2(f1>f2)、膜厚エラーe2(e1<e2<0)となる。制御量c1の場合に比べ、欠陥密度と膜厚エラーとが減っている。また、制御量c3の際に、欠陥密度f3(f2>f3=0)、膜厚エラーe3(e2<e3<0)となる。ここでは欠陥がなくなり、制御量c2の場合に比べ、膜厚エラーが減っている。また、制御量c4の際に、欠陥密度f4(f4=0)、膜厚エラーe4(e3<0<e4)となる。制御量c3(負の値)と異なり、膜厚エラーの値が正になり、レジストの膜厚が基準に比べて厚くなっていることがわかる。また、制御量c5の際に、欠陥密度f5(f5=0)、膜厚エラーe5(0<e4<e5)となる。制御量c4の場合に比べ、膜厚エラーが増加していることがわかる。
次に、図16に示すように、図15で示したグラフに、欠陥スペックfsと、膜厚スペックes1、es2とを与える。この欠陥スペックfsは、例えば領域Aにおける欠陥密度の許容値であり、膜厚スペックes1とes2(es1<0<es2)とは、例えば領域Aにおける膜厚エラーの許容値である。つまり、最適な制御量としては、欠陥スペックfs以下の欠陥密度に対応する値(制御量cs1)であることが望ましい。また、最適な制御量としては、膜厚スペックes1以上の膜厚エラーに対応する値であり、膜厚スペックes2以下の膜厚エラーに対応する値(cs2、cs3)であることが望ましい。最適な制御量の範囲は、cs1以上およびcs2以上かつcs3以下の範囲である。本例では、cs2<cs1<cs3となっているので、最適な制御量の範囲(以下マージンと称す)は、cs1以上かつcs3以下である。これにより、欠陥、膜厚がともにスペック範囲内となる条件範囲(マージン)が求められる。
ここで、例えばマージンの中心(制御量cb)を制御量の最適条件とする。また、膜厚エラーが0となる制御量ce0を制御量の最適条件にしても良い。
最適条件と、膜厚エラー=0となる条件に乖離がある場合は、条件4を見直す必要がある。例えば、制御量ce0が、制御量cbよりも、制御量cs1または制御量cs3に近い場合には、ステップS2001に戻って、残膜の膜厚を変更する。また、あらかじめ条件4の条件を振っているウエハを作成している場合は,前記乖離が最小になる条件の組み合わせを選択する。
各領域において、マージン(局所マージン)が0である領域があるか否かを判定する。
ステップS2008において、マージンが0の領域がある場合、条件1〜条件5の選択や条件の変化の範囲などを変える。または、テンプレート自体に欠陥があると考え、テンプレートの再作成を行う。または、設計データの見直しを行う。そして、ステップS2001に戻る。
各領域において、マージンが予め設定された範囲よりも小さい領域があるか否かを判定する。
ステップS2011において、マージンが設定された範囲よりも小さい領域がある場合、その領域を管理ポイント(ホットスポット)として設定する。これにより、インプリント後の欠陥検査や膜厚測定は、この管理ポイントだけをモニタすれば良い。
次に、図17に示すように、ステップS2006で導出された各領域(領域A、領域B、領域C・・・)の局所的な最適条件を組み合わせてチップの最適条件を導出する。例えば、条件1の条件を変化(設計データの配線幅の変化)させた場合、領域Aにおいては最適な線幅(制御量、条件量)は−20%であり、領域Bにおいては最適な線幅は−20%であり、領域Cにおいては最適な線幅は−10%であるように、領域毎に最適な線幅(制御量、条件量)は異なる。チップ内において、領域ごとの最適条件を設定することで、チップの最適条件が設定される。そして、チップの最適条件を用いることで、設計データを領域ごとにリサイズする。このようにして得られた仮想的な設計データに対応してドロップレシピが決められることになる。
ステップS2012で導出されたチップの最適条件(インプリント条件含む)を用いて、最適なドロップレシピを生成する。
そして、実際の製造に用いるウエハ上に上記最適なドロップレシピを用いて、レジストを滴下し、パタンの形成(インプリント)を行う。
その後、前記ウエハ上に形成されたパタンの検査(欠陥検査や膜厚測定など)を行い、異常が無いことを確認する。ここで、異常が確認された場合は、例えばステップS2001に戻る。
103…テンプレート。
Claims (5)
- 原板に形成されたパタンを互いに異なった転写条件で複数のチップ領域に転写する工程と、
前記各チップ領域それぞれを複数の領域に分割する工程と、
前記複数のチップ領域の互いに対応する分割領域ごとに最適な転写条件を求める工程と、
前記分割領域ごとに求められた前記最適な転写条件を用いてウエハ上に前記パタンを転写する工程と、
を含むことを特徴とするパタン形成方法。 - 前記最適な転写条件は、前記分割領域内の欠陥、膜厚、寸法もしくは、断面形状のいずれかの情報に基づいて導出されることを特徴とする請求項1記載のパタン形成方法。
- 前記最適な転写条件を求める工程は、許容される転写条件の範囲を求める工程を含むことを特徴とする請求項1または2に記載のパタン形成方法。
- 前記許容される転写条件の範囲が所定の範囲よりも狭い分割領域は、危険箇所として扱われることを特徴とする請求項3に記載のパタン形成方法。
- 前記複数のチップ領域は、同一のウエハ上に配置されることを特徴とする請求項1に記載のパタン形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172846A JP5337114B2 (ja) | 2010-07-30 | 2010-07-30 | パタン形成方法 |
US13/040,294 US8392855B2 (en) | 2010-07-30 | 2011-03-04 | Transferring pattern onto semiconductor substrate using optimum transfer condition determined for each divided area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172846A JP5337114B2 (ja) | 2010-07-30 | 2010-07-30 | パタン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033769A JP2012033769A (ja) | 2012-02-16 |
JP5337114B2 true JP5337114B2 (ja) | 2013-11-06 |
Family
ID=45527138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010172846A Expired - Fee Related JP5337114B2 (ja) | 2010-07-30 | 2010-07-30 | パタン形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8392855B2 (ja) |
JP (1) | JP5337114B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114157A (ja) * | 2010-11-22 | 2012-06-14 | Toshiba Corp | ドロップレシピ作成方法およびデータベース作成方法 |
JP5694219B2 (ja) * | 2012-03-21 | 2015-04-01 | 株式会社東芝 | 滴下位置設定プログラム、インプリント方法およびインプリント装置 |
JP5813603B2 (ja) | 2012-09-04 | 2015-11-17 | 株式会社東芝 | インプリント装置およびインプリント方法 |
JP6135119B2 (ja) * | 2012-12-19 | 2017-05-31 | 大日本印刷株式会社 | インプリント方法、インプリント樹脂滴下位置決定方法及びインプリント装置 |
JP6171424B2 (ja) * | 2013-03-12 | 2017-08-02 | 大日本印刷株式会社 | インプリントモールドの製造方法及び設計方法 |
JP6262015B2 (ja) * | 2014-02-17 | 2018-01-17 | 東芝メモリ株式会社 | レジスト配置方法およびレジスト配置プログラム |
JP6329425B2 (ja) * | 2014-05-02 | 2018-05-23 | キヤノン株式会社 | インプリント装置、インプリント方法、および物品の製造方法 |
JP6329437B2 (ja) | 2014-06-10 | 2018-05-23 | キヤノン株式会社 | インプリント装置、インプリント方法、および物品の製造方法 |
JP6333152B2 (ja) * | 2014-10-17 | 2018-05-30 | キヤノン株式会社 | 生成方法、情報処理装置、インプリント方法及び物品の製造方法 |
CN105974731B (zh) * | 2016-07-25 | 2020-01-03 | 京东方科技集团股份有限公司 | 一种压印板、检测方法及检测装置 |
JP6447657B2 (ja) * | 2017-04-25 | 2019-01-09 | 大日本印刷株式会社 | インプリント樹脂滴下順序決定方法及びインプリント方法 |
JP7438904B2 (ja) * | 2020-09-17 | 2024-02-27 | キオクシア株式会社 | テンプレート、テンプレートの製造方法、及び半導体装置の製造方法 |
JP2022142518A (ja) * | 2021-03-16 | 2022-09-30 | キオクシア株式会社 | テンプレート、マーク、及びテンプレートの製造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355198B1 (en) * | 1996-03-15 | 2002-03-12 | President And Fellows Of Harvard College | Method of forming articles including waveguides via capillary micromolding and microtransfer molding |
AU2002324868A1 (en) * | 2002-03-04 | 2003-09-29 | Massachusetts Institute Of Technology | A method and system of lithography using masks having gray-tone features |
US7077992B2 (en) * | 2002-07-11 | 2006-07-18 | Molecular Imprints, Inc. | Step and repeat imprint lithography processes |
FR2849221B1 (fr) * | 2002-12-23 | 2005-10-07 | Commissariat Energie Atomique | Procede de lithographie par pressage d'un substrat mettant en oeuvre une nano-impression |
US7150622B2 (en) * | 2003-07-09 | 2006-12-19 | Molecular Imprints, Inc. | Systems for magnification and distortion correction for imprint lithography processes |
US7682970B2 (en) * | 2003-07-16 | 2010-03-23 | The Regents Of The University Of California | Maskless nanofabrication of electronic components |
WO2005047851A2 (en) * | 2003-10-15 | 2005-05-26 | The Trustees Of Columbia University In The City Of New York | Device for measuring nanometer level pattern-dependent binding reactions |
US7430731B2 (en) * | 2003-12-31 | 2008-09-30 | University Of Southern California | Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data |
JP4574240B2 (ja) * | 2004-06-11 | 2010-11-04 | キヤノン株式会社 | 加工装置、加工方法、デバイス製造方法 |
JP4612514B2 (ja) * | 2005-09-27 | 2011-01-12 | 株式会社東芝 | 磁気記録媒体用スタンパ、それを用いた磁気記録媒体の製造方法、および磁気記録媒体用スタンパの製造方法 |
JP4448082B2 (ja) | 2005-10-31 | 2010-04-07 | 大日本スクリーン製造株式会社 | 基板処理装置 |
US20070105244A1 (en) * | 2005-11-04 | 2007-05-10 | Nikon Corporation | Analytical apparatus, processing apparatus, measuring and/or inspecting apparatus, exposure apparatus, substrate processing system, analytical method, and program |
KR100655165B1 (ko) * | 2005-11-28 | 2007-02-28 | 서만승 | 마스크리스 리소그래피를 위한 점유면적기반 패턴 생성방법 |
JP4827513B2 (ja) * | 2005-12-09 | 2011-11-30 | キヤノン株式会社 | 加工方法 |
US7943080B2 (en) * | 2005-12-23 | 2011-05-17 | Asml Netherlands B.V. | Alignment for imprint lithography |
US8003310B2 (en) * | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
US7613538B2 (en) * | 2006-07-24 | 2009-11-03 | Hewlett-Packard Development Company, L.P. | Compensation for distortion in contact lithography |
JP4908369B2 (ja) | 2007-10-02 | 2012-04-04 | 株式会社東芝 | インプリント方法及びインプリントシステム |
US20090275031A1 (en) * | 2008-03-31 | 2009-11-05 | Duke University | Biomolecular nano device |
JP2009294386A (ja) * | 2008-06-04 | 2009-12-17 | Toshiba Corp | リソグラフィシミュレーション方法 |
JP5200726B2 (ja) * | 2008-07-22 | 2013-06-05 | 凸版印刷株式会社 | インプリント方法、プレインプリントモールド、プレインプリントモールド製造方法、インプリント装置 |
JP5289006B2 (ja) | 2008-11-19 | 2013-09-11 | 株式会社東芝 | パターン形成方法およびプログラム |
JP2010171338A (ja) * | 2009-01-26 | 2010-08-05 | Toshiba Corp | パターン生成方法及びパターン形成方法 |
JP4792096B2 (ja) * | 2009-03-19 | 2011-10-12 | 株式会社東芝 | テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。 |
JP4825891B2 (ja) * | 2009-03-31 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法およびテンプレート |
-
2010
- 2010-07-30 JP JP2010172846A patent/JP5337114B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-04 US US13/040,294 patent/US8392855B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012033769A (ja) | 2012-02-16 |
US20120028378A1 (en) | 2012-02-02 |
US8392855B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5337114B2 (ja) | パタン形成方法 | |
US9381540B2 (en) | Pattern forming method | |
US9389513B2 (en) | Method of forming pattern, system for calculating resist coating distribution and program for calculating the same | |
US9671686B2 (en) | Exposure methods using e-beams and methods of manufacturing masks and semiconductor devices therefrom | |
JP6823374B2 (ja) | パターンの欠陥の分析を行う方法、インプリント装置、及び物品の製造方法 | |
JP2010171338A (ja) | パターン生成方法及びパターン形成方法 | |
US20120315349A1 (en) | Template, template manufacturing method, and template manufacturing apparatus | |
JP5289006B2 (ja) | パターン形成方法およびプログラム | |
US20120074605A1 (en) | Fine processing method, fine processing apparatus, and recording medium with fine processing program recorded thereon | |
JP2011066238A (ja) | パターン形成用テンプレートの作製方法 | |
JP2012114157A (ja) | ドロップレシピ作成方法およびデータベース作成方法 | |
JP6338938B2 (ja) | テンプレートとその製造方法およびインプリント方法 | |
JP2011067994A (ja) | テンプレートおよびパターン形成方法 | |
JP5275419B2 (ja) | パターン形成方法 | |
JP4952009B2 (ja) | インプリント用モールドの製造方法 | |
JP2019009420A (ja) | インプリント装置、物品の製造方法、情報処理装置、マップの編集を支援する方法及び記憶媒体 | |
KR102468655B1 (ko) | 임프린트 방법, 임프린트 장치, 몰드의 제조 방법, 및 물품 제조 방법 | |
JP6155720B2 (ja) | ナノインプリント用テンプレートのパターン配置方法、及びナノインプリント用テンプレート | |
JP4881413B2 (ja) | 識別マーク付きテンプレート及びその製造方法 | |
JP5993230B2 (ja) | 微細構造転写装置及び微細構造転写スタンパ | |
JP2016054276A (ja) | 半導体装置の製造方法 | |
JP2018073989A (ja) | インプリント方法、インプリント装置および物品製造方法 | |
JP5284423B2 (ja) | テンプレートおよびパターン形成方法 | |
JP6631271B2 (ja) | インプリントモールドの製造方法 | |
TWI839822B (zh) | 以粒子束誘發處理微影光罩缺陷之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
LAPS | Cancellation because of no payment of annual fees |