JP2012033769A - パタン形成方法 - Google Patents

パタン形成方法 Download PDF

Info

Publication number
JP2012033769A
JP2012033769A JP2010172846A JP2010172846A JP2012033769A JP 2012033769 A JP2012033769 A JP 2012033769A JP 2010172846 A JP2010172846 A JP 2010172846A JP 2010172846 A JP2010172846 A JP 2010172846A JP 2012033769 A JP2012033769 A JP 2012033769A
Authority
JP
Japan
Prior art keywords
pattern
resist
region
film thickness
drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010172846A
Other languages
English (en)
Other versions
JP5337114B2 (ja
Inventor
Hiroyuki Morinaga
裕之 森永
Ryoichi Inenami
良市 稲浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010172846A priority Critical patent/JP5337114B2/ja
Priority to US13/040,294 priority patent/US8392855B2/en
Publication of JP2012033769A publication Critical patent/JP2012033769A/ja
Application granted granted Critical
Publication of JP5337114B2 publication Critical patent/JP5337114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

【課題】良質にパタンを形成することが可能なパタン形成方法を提供する。
【解決手段】原板に形成されたパタンを互いに異なった転写条件で複数のチップ領域に転写する工程と、各チップ領域それぞれを複数の領域に分割する工程と、複数のチップ領域の互いに対応する分割領域ごとに最適な転写条件を求める工程と、分割領域ごとに求められた最適な転写条件を用いてウエハ上にパタンを転写する工程と、を含む。
【選択図】 図9

Description

本発明の実施形態は、パタン形成方法に関する。
近年、ナノインプリントと呼ばれる微細加工技術の開発が進められている。
ナノインプリントにおけるパタン形成方法では、ウエハの被加工面上に形成されたパタン形成材料(レジスト)にテンプレート(モールド)を押し付け、UV(紫外線)照射を行うことによってレジストを硬化させ、さらにテンプレートをレジストから離型することでレジストパタンが形成される。
しかし、ナノインプリントにおいては、テンプレートの製造ばらつきや、インプリント装置の動作ばらつきにより、欠陥や膜厚異常などの問題が発生してしまう。このため、良質にパタンを形成することが困難であった。
特開2007−123734号公報
良質にパタンを形成することが可能なパタン形成方法を提供する。
実施形態のパタン形成方法は、原板に形成されたパタンを互いに異なった転写条件で複数のチップ領域に転写する工程と、前記各チップ領域それぞれを複数の領域に分割する工程と、前記複数のチップ領域の互いに対応する分割領域ごとに最適な転写条件を求める工程と、前記分割領域ごとに求められた前記最適な転写条件を用いてウエハ上に前記パタンを転写する工程と、を含むことを特徴とする。
実施形態のナノインプリントにおけるパタン形成方法を概略的に示した図である。 チップに形成されるパタンの設計データを模式的に示した上面図である。 図2に示したパタンの被覆率マップを模式的に示した図である。 ドロップレシピを模式的に示した図である。 実施形態の基本的なインプリントパタンの製造方法の一部を模式的に示した図である。 実施形態の基本的なインプリントパタンの製造方法の一部を模式的に示した図である。 実施形態の基本的なインプリントパタンの製造方法の一部を模式的に示した図である。 実施形態の基本的なインプリントパタンの製造方法の一部を模式的に示した図である。 実施形態の基本的なパタン形成方法を概略的に示した図である。 実施形態のパタン形成方法の一部を概略的に示した図である。 図11(a)は、チップの設計データを示す上面図であり、図11(b)は、図11(a)の一部を拡大し、配線幅を変化させる様子を示す図である。 異なるドロップレシピを用いてパタンが形成されたウエハの上面図である。 図13(a)は、条件量が−20%の際のレジストパタンと検査結果との関係を示す図であり、図13(b)は、条件量が−10%の際のレジストパタンと検査結果との関係を示す図であり、図13(c)は、条件量が0%の際のレジストパタンと検査結果との関係を示す図であり、図13(d)は、条件量が+10%の際のレジストパタンと検査結果との関係を示す図であり、図13(e)は、条件量が+20%の際のレジストパタンと検査結果との関係を示す図である。 図14(a)は、異なるドロップレシピを用いてパタンが形成されたウエハの上面図であり、図14(b)は、図14(a)の1チップを拡大した図である。 領域Aにおける制御量と観測値との関係を示す図である。 領域Aにおける制御量と観測値との関係を示す図である。 1チップの領域毎の最適条件を示した図である。
以下、実施形態の詳細を図面を参照して説明する。
(実施形態)
まず、図1〜図8を用いて、本実施形態の理解を容易にするため、ナノインプリントの概要について説明する。図1は、ナノインプリントにおけるパタン形成方法を概略的に示したフローチャートである。図2は、チップに形成されるパタンの設計データを模式的に示した上面図である。図3は、図2に示したパタンの被覆率マップを示した図である。図4は、ドロップレシピを模式的に示した図である。図5〜図8は、基本的なインプリントパタンの製造方法を模式的に示した図である。
このナノインプリントにおけるパタン形成方法では、転写すべきパタン(1チップ分のパタン)が形成された原版(テンプレート)を、基板上に塗布されている光硬化性有機材料(レジスト)に接触させ、光照射を行なってレジストを硬化させ、さらにレジストからテンプレートを離型させることでレジストパタンが形成される。また、ショットとは、テンプレートの1チップ分のパタンを転写することである。このため、レジストにパタンを1回転写することを1ショットなどと呼ぶ。
[S1001]
まず、図2に示すようなテンプレートに形成されたパタンの設計レイアウトデータ(例えばCADデータ)と、テンプレートのパタンの溝の深さ情報、およびレジストパタン(転写パタン)の膜厚情報などを含むインプリント条件とを用意する。このレジストパタンの膜厚とは、レジストにパタンが形成されない領域(残膜)の厚さの事である。なお、図2に示す黒線部などが、溝パタンとしてテンプレートに形成される。
[S1002]
次に、上述した設計レイアウトデータ(以下、単に設計データと称す)から、被覆率を導出する。そして、図3に示すように、1チップ上で分割された領域ごと(a1、a2、a3、…、b1、…、c1、…)の被覆率を示した被覆率マップを作成する。例えばこの被覆率は、パタンの深さは考慮されない。また、例えば被覆率とは、チップを上面から見た際のパタンの面積から導出される。
[S1003]
図4に示すように、上述した被膜率マップと、インプリント条件とに基づいて、ドロップレシピを作成する。このドロップレシピとは、基板へのレジストの滴下位置(ドロップ位置)ごとの滴下量(ドロップ量)を示したものである。つまり、ドロップレシピとは、レジスト材の塗布量のマップである。なお、図4に示す、行と列がチップ(ショット)内の2次元空間におけるレジストのドロップ位置(a´1、a´2、a´3、…、b´1、…、c´1、…)を意味し、各数値が各位置におけるレジストのドロップ量を示している。
[S1004]
次に、上述したドロップレシピを用いてインプリント処理を行う。
図5〜図8を用いて、インプリントパタンの基本的な形成方法を概略的に説明する。
図5に示すように、ヘッド102を用いたインクジェット法によって、基板100上にレジスト101として、液状の光硬化性樹脂膜材料(ナノインプリント材料)を塗布する。この際、ヘッド102は、ドロップレシピに従って、図中の矢印の方向に順次レジスト101を基板100上に滴下する。
このとき、形成される配線(パタン)の密度や大きさによって,最適なレジスト量や位置が局所的に異なる。例えば、配線の被覆率が高い領域においてはレジスト101を多くし、被覆率が低い領域においてはレジスト101を少なくする必要がある。例えば、小パタンが形成される領域には、少量のレジスト101が滴下され、中パタンが形成される領域には中程度の量のレジスト101が滴下され、大パタンが形成される領域には、大量のレジスト101が滴下される。このように、レジスト101はインクジェット方式で塗布されるため、1ショット内で塗布量(ドロップ量)およびドロップ位置を細かく制御することができる。
なお、このヘッド102は、レジスト101を塗布する機構であり、例えばレジスト101を基板100に塗布するノズルを複数有している。また、このヘッド102の塗布量の単位は「滴」(離散値)である。そして、1滴のレジストの量はおおよそ数ピコリットルである。また、レジストを滴下できる位置も幅が数μm毎と決まっている。また、この基板は下地材料を含んでいても良い。
次に、図6に示すように、テンプレート103を用意する。このテンプレート103は、例えば一般のフォトマスクに用いる透明な石英基板に、設計データに従って、プラズマエッチングにより凹凸のパタン(溝)が形成されたものである。テンプレート103の表面には凹型の少量のパタンが形成された小パタン領域103aと、中程度のパタンが形成された中パタン領域103bと、大パタンが形成された大パタン領域103cとが形成されている。
次に、図7に示すように、テンプレート103の表面をレジスト101に接触させる。そして、小パタン領域103a、中パタン領域103b、および大パタン領域103c内にレジスト101が完全に充填されたら、テンプレート103をレジスト101に接触させたまま、テンプレート103の裏面からレジスト101にUV光を照射し、レジスト101を光硬化させる。
次に、図8に示すように、テンプレート103を垂直方向に引き上げ、離型を行う。これにより、レジスト101に、小パタン領域103aが転写された凸型の小パタン領域101aが形成され、中パタン領域103bが転写された凸型の中パタン領域101bが形成され、大パタン領域103cが転写された凸型の大パタン領域101cが形成される。
上述したように、ドロップレシピは、設計データやインプリント条件に基づいてコンピュータなどによって導出されている。例えば、線幅や溝の深さが変われば、コンピュータはレジストのドロップ量やドロップ位置を変える。このため、テンプレートが該設計データ通り正確に形成されて、インプリント工程が正確に行われる場合は、上述したように導出されたドロップレシピを用いれば、レジストに正確にパタンを転写することができる。
しかし、実際のテンプレートは製造バラつきなどにより該設計データ通りにパタンが形成されていなかったり、インプリント工程において、インプリント固有の誤差が生じたりする。これにより、上述したように導出されたドロップレシピを用いても、上述したバラつきが原因で、レジストのドロップ量およびドロップ位置が理想的な状態から外れてしまう。その結果、形成されたパタンには欠陥が生じてしまう。
このため、テンプレートの製造バラつきや、インプリント装置固有のバラつきを考慮し、1ショット(チップ)内の領域毎に適正にレジストのドロップ量およびドロップ位置を制御しなければならない。
そこで本実施形態では、後述する設定に基づき、レジストのドロップ量およびドロップ位置を変化させ実験的にインプリントを行う。そして、1チップ領域を複数の領域に分割し、分割領域毎にレジストの最適なドロップ量およびドロップ位置を導出する。
以下、図9、図10を用いて、本実施形態に係る、ドロップレシピの生成方法について説明する。図9は、本実施形態のパタン形成方法を概略的に示したフローチャートであり、図10は、本実施形態のパタン形成方法の一部を概略的に示したフローチャートである。なお、このドロップレシピの生成方法では、設計データを仮想的に変更したり、インプリント条件などを変更したりするが、実際にインプリントを行うテンプレート自体は変更しない。
[S2001]
まず、ショット毎にレジストの塗布条件を変化させた複数のドロップレシピを作成する。
上述したように、ドロップレシピは、設計データと、テンプレートのパタンの溝の深さ情報、およびレジストパタンの膜厚情報などを含むインプリント条件とを用い、作成される。すなわち、統計データおよびインプリント条件が決まれば、ドロップレシピは一義的に決まる。そこで、予備的名実験を行う際に、各種設定(条件)を変化させて、予備的な複数のドロップレシピを設定する。変化させる条件としては、下記(設定1)〜(設定5)の様なものが考えられる。
(設定1)設計データの配線幅を変化させることで被覆率を変化させる。
(設定2)被覆率を一律変化させる。
(設定3)テンプレートの溝の深さの設定値を変化させる。
(設定4)膜の膜厚設定値を変化させる。
(設定5)ショット内の全体のドロップ量を一律変化させる。
ここで、設定1は、設計データを図形処理(リサイズ)することで実現する。例えばCADデータの線幅を変える。図形処理は、例えばEDAツール等を用いることで実現できる。設計データ上の線幅を変更することで、最適なドロップレシピが変更した線幅に応じて決まる。
設定2は、設計データは変更せずに、算出された被覆率を一律変化させる。例えば、上述した被膜率マップにおいて、全体の被膜率にn(nは正)をかけたり、全体の被膜率にm(mは任意の数)を加えたりすることで、被膜率マップを変化させる。
設定3〜設定5はドロップレシピ生成ツールのインプリント条件(入力パラメータ)を変化させれば良い。
設定3については、CADデータ(設計データ)は深さデータを有していないため、深さを変えることができる。
設定4では、テンプレートの溝パタンが転写されない領域のレジストの残膜の厚さ(設定)を変える。
設定5では、例えば全体の各ドロップ量に1滴ずつ加えるように、ドロップレシピのドロップ量を直接変える。
ショット(チップ)ごとに、上述した設定1〜設定5の少なくとも一つの条件を変化させる(条件を振る)。その際、欠陥検査や位置依存性の検証のために、少なくとも2ショット以上、好ましくは5〜10ショット程度は同一の条件にしてもよい。また、同一条件のショットは、近接していることが好ましい。
図10および図11を用いて例示的なドロップレシピの作成方法を説明する。図11は、設計データの配線幅を変化させる図形処理の例を示している。
[S2101]
まず、テンプレートに形成されたパタンの設計データ(CADデータ)と、テンプレートのパタンの溝の深さ情報、およびレジストパタンの膜厚情報などを含むインプリント条件とを用意する。
この際、図11に示すように、設計データを−20%〜+20%の間でリサイズする。具体的には、例えば設計データを用いてパタンの線幅を、−20%、−10%、±0%、+10%、+20%と10%毎に変更し、この5種の設計データをパタンに転写を行う設計データとして用いる。ここで、線幅が±0%の際は、テンプレートの線幅と同様である。−10%、−20%・・・と線幅が減るにつれて、リサイズ前の線幅に比べて線幅が細くなり、+10%、+20%・・・と線幅が増えるにつれて、リサイズ前の線幅と比べて線幅が太くなる。
なお、設定3、または設定4の条件を変更する際も、このステップで変更することが可能である。
設定3の条件を変更する際は、例えば−20nm〜+20nm(0nm=最初に設定された深さ)の範囲で深さを変更し、複数の深さデータを用意する。
設定4の条件を変更する際は、例えば−20nm〜+20nm(0nm=最初に設定された残膜の膜厚)の範囲で残膜の膜厚を変更し、複数の残膜の深さデータを用意する。
[S2102]
次に、上述した複数の設計データから、パタンがレジストに被覆される度合いを示した被覆率を導出する。そして、1チップ上の最小単位で分割された領域毎の被覆率を示した被覆率マップを作成する。
なお、設定2の条件を変更する際は、このステップで変更することが可能である。
設定2の条件を変更する際は、導出された被膜率マップを変化させる。具体的には、全体の被膜率を−0.5〜+0.5(0=最初に導出された被覆率)の範囲で変化させ、変化させた複数の被覆率マップを作成する。
[S2103]
上述した被膜率マップと、インプリント条件とに基づいて、複数のドロップレシピを作成する。
本例によれば、設定1の条件が変更されたことによって、5種類のドロップレシピが作成される。
なお、設定5の条件を変更する際は、このステップで変更することが可能である。
設定5の条件を変更する際は、導出されたドロップレシピを変化させる。具体的には、ドロップレシピを−5〜+5滴(0=条件を変えない場合の基準となる量)の範囲で変化させ、変化させた複数のドロップレシピを作成する。
[S2002]
図12に示すように、ウエハ(例えば半導体基板)10上のチップ領域毎に異なるドロップレシピを用いて、インプリントを行う。本例においては、Y軸方向では同一の条件(同一のドロップレシピ)を用いたショットを行い、X軸方向に条件値(線幅)の異なるドロップレシピを用いてインプリントを行う。具体的には、左から順に、線幅が−20%の場合のドロップレシピ、線幅が−10%のドロップレシピ、線幅が0%のドロップレシピ、線幅が+10%のドロップレシピ、線幅が+20%のドロップレシピを用いてインプリントを行う。なお、この際に用いられるテンプレート自体は、設計データと同じパタンを有している。
[S2003]
次に、ステップS2002において形成されたレジストパタンの検査が行われる。つまり、レジストパタンの欠陥検査および膜厚測定の少なくとも一方が行われる。
[S2004]
レジストパタンの欠陥検査において、検出された欠陥のランダム成分を除去するために、同一設定のショットのパタン同士を比較し、条件毎の欠陥を抽出するリピータ処理を行う。また、1ショット内の繰り返しパタンを、同一ショット内の同様の繰り返しパタン、または同一条件の他のショット内の同様の繰り返しパタンと比較する同一パタン抽出処理(DBB: Design Based Binning)を行う。これにより、ランダムな欠陥以外の、条件値(線幅)に依存する欠陥を抽出することができる。また、レジストパタンの膜厚測定方法においては、複数個所の膜厚を測定し、平均処理を施し、異常値除去を行う。
これにより、図13(a)〜(e)に示すように、条件量(線幅)毎に、レジストパタンと検査結果(例えば欠陥検査結果および膜厚計測結果)との関係が導出される。検査結果は、欠陥または所定の膜厚よりも大きい膜厚異常(膜厚エラー)をレジストパタンに対応してプロットしたものである。
図13(a)に示すように、例えば線幅が−20%の場合は、パタンの密度が疎な領域において欠陥等が検出されないが、パタンの密度が密な領域において多くの欠陥等が検出される。図13(b)に示すように、線幅が−10%の場合は、線幅が−20%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域において欠陥が減少する。図13(c)に示すように、線幅が0%の場合は、線幅が−10%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域において欠陥が減少して欠陥等が検出されなくなる。図13(d)に示すように、線幅が+10%の場合は、線幅が0%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域においては、線幅が0の場合と同様に欠陥等が検出されない。図13(e)に示すように、線幅が+20%の場合は、線幅が+10%の場合に比べてパタンの密度が疎な領域において欠陥等が増え、パタンの密度が密な領域においては、線幅が0の場合と同様に欠陥等が検出されない。
なお、図13(a)〜(e)では、欠陥と膜厚異常(膜厚エラー)との区別をしていないが、例えばプロットの色を変えることで、欠陥と膜厚異常との区別をすることが可能となる。
[S2005]
次に、図14に示すように、1ショット領域(1チップ領域)を複数の微小な領域に分割する。そして、例えば分割された各領域に領域A、領域B、領域C・・・と名前をつける。なお、この例では図14に示すように、各領域を格子状に分割した。しかし、分割領域の境界のマージンを確認するため、領域の一部を重ねても良い。
[S2006]
次に、分割領域毎に制御量(条件量)と観測値(欠陥密度または膜厚測定値)との関係を導出する。
図15に、一例として領域Aにおける制御量と観測値との関係を示す。横軸が制御量を示しており、左側の縦軸が欠陥密度を示しており、右側の縦軸が膜厚エラーを示している。図15によれば、制御量が制御量c1の際に、欠陥密度が欠陥密度f1となり、膜厚エラーが膜厚エラーe1(e1<0)となる。これにより、制御量c1においては、レジストの膜厚が基準値(膜厚エラー=0)に比べて負の値であり、該膜厚が足りないことに起因した未充填欠陥があることが考えられる。そして、制御量c2の際に、欠陥密度f2(f1>f2)、膜厚エラーe2(e1<e2<0)となる。制御量c1の場合に比べ、欠陥密度と膜厚エラーとが減っている。また、制御量c3の際に、欠陥密度f3(f2>f3=0)、膜厚エラーe3(e2<e3<0)となる。ここでは欠陥がなくなり、制御量c2の場合に比べ、膜厚エラーが減っている。また、制御量c4の際に、欠陥密度f4(f4=0)、膜厚エラーe4(e3<0<e4)となる。制御量c3(負の値)と異なり、膜厚エラーの値が正になり、レジストの膜厚が基準に比べて厚くなっていることがわかる。また、制御量c5の際に、欠陥密度f5(f5=0)、膜厚エラーe5(0<e4<e5)となる。制御量c4の場合に比べ、膜厚エラーが増加していることがわかる。
次に、図16に示すように、図15で示したグラフに、欠陥スペックfsと、膜厚スペックes1、es2とを与える。この欠陥スペックfsは、例えば領域Aにおける欠陥密度の許容値であり、膜厚スペックes1とes2(es1<0<es2)とは、例えば領域Aにおける膜厚エラーの許容値である。つまり、最適な制御量としては、欠陥スペックfs以下の欠陥密度に対応する値(制御量cs1)であることが望ましい。また、最適な制御量としては、膜厚スペックes1以上の膜厚エラーに対応する値であり、膜厚スペックes2以下の膜厚エラーに対応する値(cs2、cs3)であることが望ましい。最適な制御量の範囲は、cs1以上およびcs2以上かつcs3以下の範囲である。本例では、cs2<cs1<cs3となっているので、最適な制御量の範囲(以下マージンと称す)は、cs1以上かつcs3以下である。これにより、欠陥、膜厚がともにスペック範囲内となる条件範囲(マージン)が求められる。
ここで、例えばマージンの中心(制御量cb)を制御量の最適条件とする。また、膜厚エラーが0となる制御量ce0を制御量の最適条件にしても良い。
[S2007]
最適条件と、膜厚エラー=0となる条件に乖離がある場合は、条件4を見直す必要がある。例えば、制御量ce0が、制御量cbよりも、制御量cs1または制御量cs3に近い場合には、ステップS2001に戻って、残膜の膜厚を変更する。また、あらかじめ条件4の条件を振っているウエハを作成している場合は,前記乖離が最小になる条件の組み合わせを選択する。
[S2008]
各領域において、マージン(局所マージン)が0である領域があるか否かを判定する。
[S2009]
ステップS2008において、マージンが0の領域がある場合、条件1〜条件5の選択や条件の変化の範囲などを変える。または、テンプレート自体に欠陥があると考え、テンプレートの再作成を行う。または、設計データの見直しを行う。そして、ステップS2001に戻る。
[S2010]
各領域において、マージンが予め設定された範囲よりも小さい領域があるか否かを判定する。
[S2011]
ステップS2011において、マージンが設定された範囲よりも小さい領域がある場合、その領域を管理ポイント(ホットスポット)として設定する。これにより、インプリント後の欠陥検査や膜厚測定は、この管理ポイントだけをモニタすれば良い。
[S2012]
次に、図17に示すように、ステップS2006で導出された各領域(領域A、領域B、領域C・・・)の局所的な最適条件を組み合わせてチップの最適条件を導出する。例えば、条件1の条件を変化(設計データの配線幅の変化)させた場合、領域Aにおいては最適な線幅(制御量、条件量)は−20%であり、領域Bにおいては最適な線幅は−20%であり、領域Cにおいては最適な線幅は−10%であるように、領域毎に最適な線幅(制御量、条件量)は異なる。チップ内において、領域ごとの最適条件を設定することで、チップの最適条件が設定される。そして、チップの最適条件を用いることで、設計データを領域ごとにリサイズする。このようにして得られた仮想的な設計データに対応してドロップレシピが決められることになる。
他の条件2〜条件5の条件を変化させた場合においても、同様に分割された領域毎に条件量を変化させれば良い。
なお、ステップS2005において、領域を一部重ねた場合、重なっている領域(例えば領域Aと領域Bとが重なった領域A1)の条件量は、重なった領域の条件(例えば領域Aと領域Bの条件)の平均をとるか、段階的に変化させることで導出する。
[S2013]
ステップS2012で導出されたチップの最適条件(インプリント条件含む)を用いて、最適なドロップレシピを生成する。
[S2014]
そして、実際の製造に用いるウエハ上に上記最適なドロップレシピを用いて、レジストを滴下し、パタンの形成(インプリント)を行う。
[S2015]
その後、前記ウエハ上に形成されたパタンの検査(欠陥検査や膜厚測定など)を行い、異常が無いことを確認する。ここで、異常が確認された場合は、例えばステップS2001に戻る。
上述した実施形態のパタン形成方法によれば、1ショット(1チップ領域)を複数の領域に分割し、分割領域ごとに最適なドロップレシピを導出している。
したがって、テンプレートの製造バラつきや、インプリント固有のバラつきを考慮したドロップレシピを作成することが可能である。このため、適正なドロップレシピによって、良質なパタンを形成することができる。
また、チップ内の領域毎のマージンを判定することで、マージンの小さいホットスポット(管理ポイント)となる領域(危険点)を容易に設定することができる。その結果、デバイス(半導体装置)の製造工程において、該領域のみを検査すればよく、チップ内の領域全ての検査を行う必要がない。
なお、上述した実施形態では、ステップS2003の検査において、パタンの欠陥と、パタンの膜厚とを測定した。しかし、ここでパタンの断面形状や、パタン寸法の計測を行っても良い。そして、欠陥や膜厚を用いた方法と同様に、断面形状や寸法を用いて分割領域毎に最適条件を導出することができる。この断面形状の計測は、例えばレジストパタンに針などを沿わせることで計測でき、パタン寸法は、例えばレジストパタンに光を当て、反射光を観測することで計測することができる。
また、上述した実施形態では、パタンの欠陥と、パタンの膜厚とを用いて領域毎の最適条件を導出しているが、パタンの欠陥、パタンの膜厚、パタンの寸法もしくは、パタンの断面形状のいずれかの情報に基づいて最適条件を導出しても、上述した実施形態と同様の効果が得られる。
また、上述した実施形態では、1枚のウエハを用いて条件を変化させて実験を行ったが、これに限らず、複数のウエハを用いて条件を変化させて実験を行っても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…ウエハ、 100…基板、 101…レジスト、 102…ヘッド、
103…テンプレート。

Claims (5)

  1. 原板に形成されたパタンを互いに異なった転写条件で複数のチップ領域に転写する工程と、
    前記各チップ領域それぞれを複数の領域に分割する工程と、
    前記複数のチップ領域の互いに対応する分割領域ごとに最適な転写条件を求める工程と、
    前記分割領域ごとに求められた前記最適な転写条件を用いてウエハ上に前記パタンを転写する工程と、
    を含むことを特徴とするパタン形成方法。
  2. 前記最適な転写条件は、前記分割領域内の欠陥、膜厚、寸法もしくは、断面形状のいずれかの情報に基づいて導出されることを特徴とする請求項1記載のパタン形成方法。
  3. 前記最適な転写条件を求める工程は、許容される転写条件の範囲を求める工程を含むことを特徴とする請求項1または2に記載のパタン形成方法。
  4. 前記許容される転写条件の範囲が所定の範囲よりも狭い分割領域は、危険箇所として扱われることを特徴とする請求項3に記載のパタン形成方法。
  5. 前記複数のチップ領域は、同一のウエハ上に配置されることを特徴とする請求項1に記載のパタン形成方法。
JP2010172846A 2010-07-30 2010-07-30 パタン形成方法 Expired - Fee Related JP5337114B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010172846A JP5337114B2 (ja) 2010-07-30 2010-07-30 パタン形成方法
US13/040,294 US8392855B2 (en) 2010-07-30 2011-03-04 Transferring pattern onto semiconductor substrate using optimum transfer condition determined for each divided area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010172846A JP5337114B2 (ja) 2010-07-30 2010-07-30 パタン形成方法

Publications (2)

Publication Number Publication Date
JP2012033769A true JP2012033769A (ja) 2012-02-16
JP5337114B2 JP5337114B2 (ja) 2013-11-06

Family

ID=45527138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010172846A Expired - Fee Related JP5337114B2 (ja) 2010-07-30 2010-07-30 パタン形成方法

Country Status (2)

Country Link
US (1) US8392855B2 (ja)
JP (1) JP5337114B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197389A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 滴下位置設定プログラム、インプリント方法およびインプリント装置
JP2014120697A (ja) * 2012-12-19 2014-06-30 Dainippon Printing Co Ltd インプリント方法、インプリント樹脂滴下位置決定方法及びインプリント装置
JP2014175572A (ja) * 2013-03-12 2014-09-22 Dainippon Printing Co Ltd インプリントモールドの製造方法及び設計方法
US8907346B2 (en) 2012-09-04 2014-12-09 Kabushiki Kaisha Toshiba Imprint apparatus, imprint method, and manufacturing method of semiconductor device
JP2015153953A (ja) * 2014-02-17 2015-08-24 株式会社東芝 レジスト配置方法およびレジスト配置プログラム
JP2015213130A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
JP2015233101A (ja) * 2014-06-10 2015-12-24 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
JP2016082100A (ja) * 2014-10-17 2016-05-16 キヤノン株式会社 生成方法、情報処理装置及びインプリント方法
JP2017135417A (ja) * 2017-04-25 2017-08-03 大日本印刷株式会社 インプリント樹脂滴下順序決定方法及びインプリント方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114157A (ja) * 2010-11-22 2012-06-14 Toshiba Corp ドロップレシピ作成方法およびデータベース作成方法
CN105974731B (zh) * 2016-07-25 2020-01-03 京东方科技集团股份有限公司 一种压印板、检测方法及检测装置
JP7438904B2 (ja) * 2020-09-17 2024-02-27 キオクシア株式会社 テンプレート、テンプレートの製造方法、及び半導体装置の製造方法
JP2022142518A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 テンプレート、マーク、及びテンプレートの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095116A (ja) * 2005-09-27 2007-04-12 Toshiba Corp 磁気記録媒体用スタンパ、それを用いた磁気記録媒体の製造方法、および磁気記録媒体用スタンパの製造方法
JP2007535121A (ja) * 2003-07-09 2007-11-29 モレキュラー・インプリンツ・インコーポレーテッド インプリント・リソグラフィ・プロセスにおける倍率拡大及びゆがみを補正するためのシステム
JP2010023360A (ja) * 2008-07-22 2010-02-04 Toppan Printing Co Ltd インプリント方法、プレインプリントモールド、プレインプリントモールド製造方法、インプリント装置
JP2010123757A (ja) * 2008-11-19 2010-06-03 Toshiba Corp パターン形成方法およびプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
AU2002324868A1 (en) * 2002-03-04 2003-09-29 Massachusetts Institute Of Technology A method and system of lithography using masks having gray-tone features
US7077992B2 (en) * 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
FR2849221B1 (fr) * 2002-12-23 2005-10-07 Commissariat Energie Atomique Procede de lithographie par pressage d'un substrat mettant en oeuvre une nano-impression
US7682970B2 (en) * 2003-07-16 2010-03-23 The Regents Of The University Of California Maskless nanofabrication of electronic components
WO2005047851A2 (en) * 2003-10-15 2005-05-26 The Trustees Of Columbia University In The City Of New York Device for measuring nanometer level pattern-dependent binding reactions
US7430731B2 (en) * 2003-12-31 2008-09-30 University Of Southern California Method for electrochemically fabricating three-dimensional structures including pseudo-rasterization of data
JP4574240B2 (ja) * 2004-06-11 2010-11-04 キヤノン株式会社 加工装置、加工方法、デバイス製造方法
JP4448082B2 (ja) 2005-10-31 2010-04-07 大日本スクリーン製造株式会社 基板処理装置
US20070105244A1 (en) * 2005-11-04 2007-05-10 Nikon Corporation Analytical apparatus, processing apparatus, measuring and/or inspecting apparatus, exposure apparatus, substrate processing system, analytical method, and program
KR100655165B1 (ko) * 2005-11-28 2007-02-28 서만승 마스크리스 리소그래피를 위한 점유면적기반 패턴 생성방법
JP4827513B2 (ja) * 2005-12-09 2011-11-30 キヤノン株式会社 加工方法
US7943080B2 (en) * 2005-12-23 2011-05-17 Asml Netherlands B.V. Alignment for imprint lithography
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7613538B2 (en) * 2006-07-24 2009-11-03 Hewlett-Packard Development Company, L.P. Compensation for distortion in contact lithography
JP4908369B2 (ja) 2007-10-02 2012-04-04 株式会社東芝 インプリント方法及びインプリントシステム
US20090275031A1 (en) * 2008-03-31 2009-11-05 Duke University Biomolecular nano device
JP2009294386A (ja) * 2008-06-04 2009-12-17 Toshiba Corp リソグラフィシミュレーション方法
JP2010171338A (ja) * 2009-01-26 2010-08-05 Toshiba Corp パターン生成方法及びパターン形成方法
JP4792096B2 (ja) * 2009-03-19 2011-10-12 株式会社東芝 テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。
JP4825891B2 (ja) * 2009-03-31 2011-11-30 株式会社東芝 半導体装置の製造方法およびテンプレート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535121A (ja) * 2003-07-09 2007-11-29 モレキュラー・インプリンツ・インコーポレーテッド インプリント・リソグラフィ・プロセスにおける倍率拡大及びゆがみを補正するためのシステム
JP2007095116A (ja) * 2005-09-27 2007-04-12 Toshiba Corp 磁気記録媒体用スタンパ、それを用いた磁気記録媒体の製造方法、および磁気記録媒体用スタンパの製造方法
JP2010023360A (ja) * 2008-07-22 2010-02-04 Toppan Printing Co Ltd インプリント方法、プレインプリントモールド、プレインプリントモールド製造方法、インプリント装置
JP2010123757A (ja) * 2008-11-19 2010-06-03 Toshiba Corp パターン形成方法およびプログラム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197389A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 滴下位置設定プログラム、インプリント方法およびインプリント装置
US8907346B2 (en) 2012-09-04 2014-12-09 Kabushiki Kaisha Toshiba Imprint apparatus, imprint method, and manufacturing method of semiconductor device
JP2014120697A (ja) * 2012-12-19 2014-06-30 Dainippon Printing Co Ltd インプリント方法、インプリント樹脂滴下位置決定方法及びインプリント装置
JP2014175572A (ja) * 2013-03-12 2014-09-22 Dainippon Printing Co Ltd インプリントモールドの製造方法及び設計方法
US9804503B2 (en) 2014-02-17 2017-10-31 Toshiba Memory Corporation Resist placing method and resist placing program
JP2015153953A (ja) * 2014-02-17 2015-08-24 株式会社東芝 レジスト配置方法およびレジスト配置プログラム
JP2015213130A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
KR101900585B1 (ko) * 2014-05-02 2018-09-19 캐논 가부시끼가이샤 임프린트 장치, 임프린트 방법 및 물품의 제조 방법
US10406743B2 (en) 2014-05-02 2019-09-10 Canon Kabushiki Kaisha Imprint apparatus, imprint method, and method of manufacturing article
JP2015233101A (ja) * 2014-06-10 2015-12-24 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
US10197910B2 (en) 2014-06-10 2019-02-05 Canon Kabushiki Kaisha Imprint apparatus, imprint method, and method of manufacturing article
JP2016082100A (ja) * 2014-10-17 2016-05-16 キヤノン株式会社 生成方法、情報処理装置及びインプリント方法
JP2017135417A (ja) * 2017-04-25 2017-08-03 大日本印刷株式会社 インプリント樹脂滴下順序決定方法及びインプリント方法

Also Published As

Publication number Publication date
US20120028378A1 (en) 2012-02-02
US8392855B2 (en) 2013-03-05
JP5337114B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5337114B2 (ja) パタン形成方法
US9381540B2 (en) Pattern forming method
US9671686B2 (en) Exposure methods using e-beams and methods of manufacturing masks and semiconductor devices therefrom
US9389513B2 (en) Method of forming pattern, system for calculating resist coating distribution and program for calculating the same
JP6823374B2 (ja) パターンの欠陥の分析を行う方法、インプリント装置、及び物品の製造方法
JP2010171338A (ja) パターン生成方法及びパターン形成方法
US20120315349A1 (en) Template, template manufacturing method, and template manufacturing apparatus
JP2011066238A (ja) パターン形成用テンプレートの作製方法
JP5289006B2 (ja) パターン形成方法およびプログラム
JP2012114157A (ja) ドロップレシピ作成方法およびデータベース作成方法
JP6338938B2 (ja) テンプレートとその製造方法およびインプリント方法
JP2012234901A (ja) インプリント装置の動作方法及びインプリント用テンプレートの管理装置の動作方法
US10493672B2 (en) Imprint apparatus, method of manufacturing article, information processing apparatus, method of supporting map editing, and storage medium
JP5275419B2 (ja) パターン形成方法
JP4881413B2 (ja) 識別マーク付きテンプレート及びその製造方法
CN111758147B (zh) 压印方法、压印装置、模具的制造方法以及物品制造方法
JP6155720B2 (ja) ナノインプリント用テンプレートのパターン配置方法、及びナノインプリント用テンプレート
JP5993230B2 (ja) 微細構造転写装置及び微細構造転写スタンパ
JP2016054276A (ja) 半導体装置の製造方法
JP2018073989A (ja) インプリント方法、インプリント装置および物品製造方法
JP6631271B2 (ja) インプリントモールドの製造方法
TWI839822B (zh) 以粒子束誘發處理微影光罩缺陷之方法
JP6332426B2 (ja) ナノインプリント用テンプレートのパターン配置方法、テンプレート及びパターン形成方法
JP6171424B2 (ja) インプリントモールドの製造方法及び設計方法
JP2017152435A (ja) 凹凸構造体の検査方法と修正方法および検査用の凹凸構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130906

LAPS Cancellation because of no payment of annual fees