JP2015079915A - 半導体装置の製造方法およびリソグラフィ用テンプレート - Google Patents

半導体装置の製造方法およびリソグラフィ用テンプレート Download PDF

Info

Publication number
JP2015079915A
JP2015079915A JP2013217488A JP2013217488A JP2015079915A JP 2015079915 A JP2015079915 A JP 2015079915A JP 2013217488 A JP2013217488 A JP 2013217488A JP 2013217488 A JP2013217488 A JP 2013217488A JP 2015079915 A JP2015079915 A JP 2015079915A
Authority
JP
Japan
Prior art keywords
region
template
resist
pattern
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013217488A
Other languages
English (en)
Inventor
倉 太 志 石
Taishi Ishikura
倉 太 志 石
林 厚 伸 磯
Atsunobu Isobayashi
林 厚 伸 磯
田 明 広 梶
Akihiro Kajita
田 明 広 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013217488A priority Critical patent/JP2015079915A/ja
Priority to US14/172,641 priority patent/US9236268B2/en
Publication of JP2015079915A publication Critical patent/JP2015079915A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】下地材料上のレジストの残膜の厚さのばらつきを抑制することができる半導体装置の製造方法およびリソグラフィ用テンプレートを提供する。
【解決手段】本実施形態による半導体装置の製造方法では、下地材料上にレジストを供給する。デバイスパターンを有する第1のテンプレート領域と該デバイスパターンに隣接し支柱パターンを有する第2のテンプレート領域とを含むテンプレートを、下地材料上のレジストへ押し当てる。レジストを硬化させることによって、第1のテンプレート領域に対応する下地材料の第1の材料領域上のレジストにデバイスパターンを転写すると同時に、第2のテンプレート領域に対応する下地材料の第2の材料領域上のレジストに支柱パターンを転写して支柱を形成する。第2の材料領域に供給されたレジストにデバイスパターンを転写するときに、第1のテンプレート領域に支柱を接触させる。
【選択図】図2

Description

本実施形態は、半導体装置の製造方法およびリソグラフィ用テンプレートに関する。
半導体装置の微細化に伴い、フォトリソグラフィに代わるリソグラフィ技術としてナノインプリントリソグラフィ(以下、NILともいう)が開発されている。NILでは、凹凸パターンを有するテンプレートを、レジストを塗布もしくは滴下した基板上に押し付け、レジストを硬化させる。これにより、テンプレートのパターンを基板上のレジストに転写する。
NILでは、レジストの硬化後、テンプレートからレジストを抜く際に、テンプレートとレジストとの間に引張り力およびせん断応力が発生する。このとき、レジストがテンプレートとともに基板からはがれる場合がある。このようなレジストはがれを抑制するために、テンプレートの凸パターンと基板との間にレジストを残存させ、テンプレートの凸パターンと基板との間のレジストの残膜の厚さ(以下、RLT(Residual Layer Thickness)ともいう)を調節する。RLTは、テンプレートを基板に押し付ける圧力によって調節されていたが、硬化前のレジストは液体状であるため、テンプレートと基板との間の圧力によってRLTを制御しようとすると、RLTはばらつきやすくなる。レジストのRLTがばらつくと、下地材料の加工時に、レジストの寸法、高さ、テーパー角等もばらつく可能性がある。このようなレジストをマスクとして下地材料を加工した場合、下地材料の寸法、高さ、テーパー角等もばらついてしまう。
特開2012−124394号公報
下地材料上のレジストの残膜の厚さのばらつきを抑制することができる半導体装置の製造方法およびリソグラフィ用テンプレートを提供する。
本実施形態による半導体装置の製造方法では、下地材料上にレジストを供給する。デバイスパターンを有する第1のテンプレート領域と該デバイスパターンに隣接し支柱パターンを有する第2のテンプレート領域とを含むテンプレートを、下地材料上のレジストへ押し当てる。レジストを硬化させることによって、第1のテンプレート領域に対応する下地材料の第1の材料領域上のレジストにデバイスパターンを転写すると同時に、第2のテンプレート領域に対応する下地材料の第2の材料領域上のレジストに支柱パターンを転写して支柱を形成する。第2の材料領域に供給されたレジストにデバイスパターンを転写するときに、第1のテンプレート領域に支柱を接触させる。
第1の実施形態に従ったテンプレート100の構成の一例を示す斜視断面図。 第1の実施形態による半導体装置の製造方法を示す断面図。 第1の実施形態による半導体装置の製造方法を示す断面図。 第1の実施形態による半導体装置の製造方法を示す斜視図。 第2の実施形態に従ったテンプレート200の構成の一例を示す斜視断面図。 第2の実施形態によるテンプレート200を用いた或るショットを示す断面図。 第3の実施形態に従ったテンプレート300の構成の一例を示す斜視断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1の実施形態)
図1は、第1の実施形態に従ったテンプレート100の構成の一例を示す斜視断面図である。テンプレート100は、ナノインプリントリソグラフィ(NIL)技術に用いられるパターン基板であり、例えば、石英、樹脂等の材料を用いて形成されている。テンプレート100は、下地材料(図1では図示せず)に転写すべきレイアウトパターンの凹凸を反転させたパターンを有する。テンプレート100を下地材料に供給(例えば、塗布または滴下)されたレジストに押し付け、その状態でレジストを硬化させることによって、テンプレート100のパターンを下地材料上のレジストに転写する。このとき、テンプレート100の凹部は下地材料上において凸部として形成され、逆に、テンプレート100の凸部は下地材料上において凹部として形成される。
本実施形態によるテンプレート100は、第1のテンプレート領域Rt1と、第2のテンプレート領域Rt2とを備えている。第1のテンプレート領域Rt1は、デバイスパターンPdと、支柱受け部Prとを含む。デバイスパターンPdは、下地材料上に転写すべき所望のレイアウトパターンであり、半導体デバイスを形成するために様々なデバイスパターンを含む。例えば、デバイスパターンPdは、ゲート電極パターン、配線パターン等の1ショット分のパターンでよい。1ショットは、レジスト供給、テンプレート100の押付け、レジスト硬化およびテンプレート100の離型からなる1回の転写工程をいう。例えば、1ショット分のパターンが4個のチップパターンを含む場合、4個のチップのデバイスパターンPdが1ショットで同時に形成され得る。
或るショットが終了すると、そのショットによって転写されたパターンに隣接する位置に次のショットを実行する。また、或る行または列においてショットを繰り返し、その行または列の終端までデバイスパターンPdが転写された場合、次の行または次の列においてショットを実行する。このようにショットを繰り返すことにより、下地材料の表面全体にデバイスパターンPdが転写される。
支柱受け部Prは、下地材料上に形成された支柱に対応しており、その支柱を受けるために設けられている。支柱は、後述する第2のテンプレート領域Rt2によって前回のショットにおいて形成されている。支柱受け部Prおよび支柱の機能については後で詳細に説明する。
第2のテンプレート領域Rt2は、下地材料上に支柱を形成するために支柱パターンPcを有する。第2のテンプレート領域Rt2は、デバイスパターンを有しない。第2のテンプレート領域Rt2は第1のテンプレート領域Rt1に隣接しており、第1および第2のテンプレート領域Rt1、Rt2が一体となって1つのテンプレート100を形成している。
或るショットにおいて、テンプレート100は、第1のテンプレート領域Rt1におけるデバイスパターンPdおよび第2のテンプレート領域Rt2の支柱パターンPcを同時に下地材料上に転写する。このとき、支柱パターンPcによって形成された支柱は、次のショットにおいて、第1のテンプレート領域Rt1の支柱受け部Prに受容される。
支柱受け部Prの深さは、支柱パターンPcの深さとほぼ等しく形成されている。これにより、支柱パターンPcによって形成された支柱は、支柱受け部Prに受容された際に、支柱受け部Prの上面に接触する(当たる)。即ち、第1のテンプレート領域Rt1が支柱のある下地領域上のレジストに押し付けられるときに、その支柱が第1のテンプレート領域Rt1を支える。これにより、テンプレート100と下地材料との距離を決定することができ、かつ、テンプレートの凸パターンと下地材料との間のレジストの残膜の厚さ(RLT)を決定することができる。また、支柱受け部Prの幅は、支柱パターンPcの幅よりも広く形成されている。これにより、支柱パターンPcによって形成された支柱は、支柱受け部Prに容易に受容され得る。
図2(A)〜図3(C)は、第1の実施形態による半導体装置の製造方法を示す断面図である。図4(A)〜図4(D)は、第1の実施形態による半導体装置の製造方法を示す斜視図である。下地材料10は、特に限定しないが、例えば、半導体基板、半導体基板上に形成された導電材料や絶縁材料等でよい。
(ショット0)
まず、図2(A)および図4(A)に示すように、最初のショットにおいて、支柱20を下地材料10上に形成する。このとき、テンプレート100の第2のテンプレート領域Rt2が用いられ、第1のテンプレート領域Rt1は用いられない。例えば、材料領域Rm0の支柱20の形成部分に液体状のレジストを滴下し、材料領域Rm0上に対して第2のテンプレート領域Rt2を押し当てる。その状態で、露光することによってレジストを硬化させる。そして、テンプレート100を下地材料10から離すことによって、支柱20が材料領域Rm0上に形成される。尚、ショット0において形成される支柱20は、テンプレート100と下地材料10との間の圧力によって決定される。
(ショット1)
次に、図2(B)に示すように、材料領域Rm0上のデバイスパターンPdの形成領域にレジスト21を滴下し、並びに、材料領域Rm1上の支柱20の形成領域にレジスト22を滴下する。材料領域Rm1は材料領域Rm0に隣接する下地材料10の表面領域である。
次に、図2(C)に示すように、テンプレート100を下地材料10上のレジスト21、22へ押し当てる。このとき、第1のテンプレート領域Rt1を材料領域Rm0に対応させ、かつ、第2のテンプレート領域Rt2を材料領域Rm1に対応させる。即ち、ショット1の領域の一部(第1のテンプレート領域Rt1)をショット0の領域(材料領域Rm0)に重複させる。第1のテンプレート領域Rt1を材料領域Rm0に押し当てるとき、下地材料10上の支柱20がテンプレート10の支柱受け部Prに受容される。上述のように、支柱受け部Prの幅は、支柱パターンPcの幅よりも広く形成されているので、アライメントずれが多少生じたとしても、支柱20は、支柱受け部Prに比較的容易に受容される。
また、支柱パターンPcの深さは、支柱受け部Prの深さとほぼ等しいため、支柱20の高さは支柱受け部Prの深さとほぼ等しいかそれ以上となる。従って、支柱20は、支柱受け部Prの内壁の上面に接触する。支柱20は硬化されているため、支柱20が支柱受け部Prの上面に接触すると、テンプレート100は、それ以上、下地材料10へ接近せず、テンプレート100と下地材料10との間の距離は維持される。このように、デバイスパターンPdを材料領域Rm0のレジスト21に転写するときに、第1のテンプレート領域Rt1の支柱受け部Prに材料領域Rm0の支柱20を接触させる。これにより、デバイスパターンPdにおけるレジスト21のRLTがレジスト21内においてばらつかずほぼ均等になる。レジスト21のRLTがほぼ均等になることは、レジスト21の凸部の高さHもレジスト21内においてばらつかずほぼ均等になることを意味する。
材料領域Rm1では、図2(C)に示すように、第1のテンプレート領域Rt1が材料領域Rm0上のレジスト21に押し当てられるのと同時に、第2のテンプレート領域Rt2が材料領域Rm1上のレジスト22に押し当てられる。
この状態で、露光することによってレジスト21、22を硬化させる。そして、テンプレート100を下地材料10から離すことによって、図2(D)および図4(B)に示すように、第1のテンプレート領域Rt1に対応する材料領域Rm0上のレジスト21にデバイスパターンPdを転写する。それと同時に、第2のテンプレート領域Rt2に対応する材料領域Rm1上のレジスト22に支柱パターンPcを転写する。以下、レジスト22は、支柱22と呼ぶ。
(ショット2)
次に、図3(A)に示すように、材料領域Rm1上のデバイスパターンPdの形成領域にレジスト23を滴下し、並びに、材料領域Rm2の支柱20の形成領域にレジスト24を滴下する。材料領域Rm2は材料領域Rm1に隣接する下地材料10の表面領域である。
次に、図3(B)に示すように、テンプレート100を下地材料10上のレジスト23、24へ押し当てる。このとき、第1のテンプレート領域Rt1を材料領域Rm1に対応させ、かつ、第2のテンプレート領域Rt2を材料領域Rm2に対応させる。即ち、ショット2の領域の一部(第1のテンプレート領域Rt1)をショット1の領域の一部(材料領域Rm1)と重複させる。第1のテンプレート領域Rt1を材料領域Rm1に押し当てるとき、下地材料10上の支柱22がテンプレート10の支柱受け部Prに受容される。このとき、ショット1において上述のように、支柱20は、支柱受け部Prに比較的容易に受容される。また、支柱20は、支柱受け部Prの内壁の上面に接触し、テンプレート100と下地材料10との間の距離は維持される。従って、デバイスパターンPdにおけるレジスト23のRLTやレジスト23の凸部の高さHもレジスト23内においてほぼ均等になる。
材料領域Rm1では、図3(B)に示すように、第1のテンプレート領域Rt1が材料領域Rm1上のレジスト23に押し当てられるのと同時に、第2のテンプレート領域Rt2が材料領域Rm2上のレジスト24に押し当てられる。
この状態で、露光することによってレジスト23、24を硬化させる。そして、テンプレート100を下地材料10から離すことによって、図3(C)および図4(C)に示すように、第1のテンプレート領域Rt1に対応する材料領域Rm1上のレジスト23にデバイスパターンPdを転写する。それと同時に、第2のテンプレート領域Rt2に対応する材料領域Rm2上のレジスト24に支柱パターンPcを転写する。以下、レジスト24は、支柱24と呼ぶ。
(ショットk)
ショット1、2を繰り返すと、デバイスパターンPdおよび支柱パターンPcを、互いに隣接する材料領域Rm(k−1)、Rmk(kは1以上の整数)へ同時に転写することができる。尚、ショットkについては、図2(B)〜図3(C)を参照することによって容易に推測できるので、その図示を省略する。
ショットkにおいては、材料領域Rm(k−1)上のデバイスパターンPdの形成領域にレジストを滴下し、並びに、材料領域Rmkの支柱の形成領域にレジストを滴下する。材料領域Rmkは、材料領域Rm(k−1)に隣接する下地材料10の表面領域である。
次に、テンプレート100を下地材料10上のレジストへ押し当てる。このとき、第1のテンプレート領域Rt1を材料領域Rm(k−1)に対応させ、かつ、第2のテンプレート領域Rt2を材料領域Rmkに対応させる。即ち、ショットkの領域の一部(第1のテンプレート領域Rt1)をショット(k−1)の領域の一部(材料領域Rm(k−1))と重複させる。第1のテンプレート領域Rt1を材料領域Rm(k−1)に押し当てるとき、材料領域Rm(k−1)上の支柱がテンプレート10の支柱受け部Prに受容される。
材料領域Rm(k−1)では、第1のテンプレート領域Rt1が材料領域Rm(k−1)上のレジストに押し当てられるのと同時に、第2のテンプレート領域Rt2が材料領域Rmk上のレジストに押し当てられる。
この状態で、露光することによって下地材料10上のレジストを硬化させる。そして、テンプレート100を下地材料10から離すことによって、第1のテンプレート領域Rt1に対応する材料領域Rm(k−1)上のレジストにデバイスパターンPdを転写する。それと同時に、第2のテンプレート領域Rt2に対応する材料領域Rmk上のレジストに支柱パターンPcを転写する。
以上のように、本実施形態によるテンプレート100を用いたNILは、デバイスパターンPdを下地材料10のレジストに転写するときに、支柱20、22、24・・・がテンプレート100と下地材料10との間の距離を決定する。即ち、支柱20、22、24・・・の高さによって、RLTを制御することができる。これにより、各ショット内においてRLTをほぼ均一(例えば、約15nm)にすることができる。
支柱が無い場合、テンプレートを下地材料に押し当てるときに、RLTは、テンプレートと下地材料との間の圧力によって制御する必要がある。この場合、RLTは、各ショット内においても、複数のショット間においてもばらつく。例えば、RLTの設計値が15nmであるとすると、RLTは5nm〜20nmの間でばらつき、レジストの凸部の高さは、65nm〜80nmの間でばらつく。このようなRLTのばらつきやレジストの凸部の高さのばらつきは、上述の通り、下地材料の寸法、高さ、テーパー角等のばらつきに繋がる。また、レジストにRLTは、閾値(約5〜10nm)以下で粘性と弾性が上昇するため、閾値以下の部分があると、アライメント時にテンプレートをずらしたときに、テンプレートと下地材料との間のせん断応力が大きくなる。せん断応力が大きいと、テンプレートを下地材料から離したときに、せん断応力および引張り応力(離形力)によって、レジストが下地材料からはがれてしまう場合もある。例えば、RLTが5nm以下の部分があると、テンプレートと下地材料との間のせん断応力がより大きくなり、テンプレートを下地材料から離したときに、せん断応力および引張り応力(離形力)によって、レジストが下地材料からはがれてしまう問題がより顕著となる。
これに対し、本実施形態では、上述の通り、支柱20、22、24・・・を設けることによって各ショット内においてRLTをほぼ均一にすることができる。また、例えば、支柱22は、第1のテンプレート領域Rt1と同一テンプレート100内の第2のテンプレート領域Rt2を用いて形成され、かつ、材料領域Rm0へのデバイスパターンPdの転写と同時に材料領域Rm1に形成される。従って、支柱22は、支柱20がRLTを規定しているときに、デバイスパターンPdの転写領域と隣接する領域に形成される。これにより、支柱22は、支柱20とほぼ等しい高さに形成され得る。支柱20、22の高さがほぼ等しいことは、複数のショット間においてRLTがほぼ均一になることを意味する。従って、本実施形態によれば、各ショット内においてRLTをほぼ均一にすることができるだけでなく、複数のショット間においてRLTをほぼ均一(例えば、約15nm)にすることができる。その結果、本実施形態によって形成されたレジストをマスクとして下地材料を加工した場合に、下地材料の寸法、高さ、テーパー角等は安定する。
また、RLTをほぼ均一にすることによって、レジストのRLTが局所的に薄くなることを抑制することができる。これにより、RLTを設計値(例えば、約15nm)に安定させることができるので、アライメント時にテンプレート100をずらしたときに、テンプレート100と下地材料10との間のせん断応力を低減させることができる。その結果、離形力によるレジストはがれを抑制することができる。
さらに、本実施形態によれば、各ショットにおいて、支柱パターンPcを転写しつつ、同時に、デバイスパターンPdを転写することができる。即ち、デバイスパターンPdの転写は、支柱の形成に妨げられることなく、実行され得る。これにより、本実施形態によるテンプレート100を用いたNIL法は、リソグラフィ工程の時間を長期化しない。
さらに、本実施形態によれば、支柱受け部Prが窪んでいるので、下地材料10上の支柱20を受容するときに、テンプレート100の位置合わせが容易となる。ただし、支柱受け部Prおよび支柱20を用いた位置合わせは概略的な位置合わせであり、厳密な位置合わせは、アライメント用のパターンを用いて行われる。
(第2の実施形態)
図5は、第2の実施形態に従ったテンプレート200の構成の一例を示す斜視断面図である。第2の実施形態によるテンプレート200は、支柱パターンPcおよび支柱受け部Prに凹部を有しない。テンプレート200のその他の構成は、第1の実施形態によるテンプレート100の対応する構成と同様でよい。
支柱パターンPcおよび支柱受け部Prの両方が平坦であっても、それらの両方の深さまたは高さが等しければ、支柱を形成することはできる。例えば、図6(A)および図6(B)は、第2の実施形態によるテンプレート200を用いた或るショットを示す断面図である。ここでは、図2(C)および図2(D)に対応するショット1の場合を説明する。
図6(A)に示すように、ショット1において、テンプレート200を下地材料10上のレジスト21、22へ押し当てる。このとき、第1のテンプレート領域Rt1を材料領域Rm0に対応させ、かつ、第2のテンプレート領域Rt2を材料領域Rm1に対応させる。第1のテンプレート領域Rt1を材料領域Rm0に押し当てるとき、下地材料10上の支柱20がテンプレート10の支柱受け部Prに接触する。
また、支柱パターンPcは、支柱受け部Prとほぼ等しい深さレベルまたは高さレベルにあるため、支柱20の高さは支柱受け部Prと等しいかそれ以上に形成されている。従って、支柱20は、支柱受け部Prに接触する。支柱20は硬化されているため、支柱20が支柱受け部Prに接触すると、テンプレート100は、それ以上、下地材料10へ接近せず、テンプレート100と下地材料10との間の距離は維持される。このように、デバイスパターンPdを材料領域Rm0のレジスト21に転写するときに、支柱受け部Prに材料領域Rm0の支柱20を接触させる。
材料領域Rm1では、第1のテンプレート領域Rt1が材料領域Rm0上のレジスト21に押し当てられるのと同時に、第2のテンプレート領域Rt2が材料領域Rm1上のレジスト22に押し当てられる。
この状態で、露光することによってレジスト21、22を硬化させる。そして、テンプレート100を下地材料10から離すことによって、図6(D)に示すように、第1のテンプレート領域Rt1に対応する材料領域Rm0上のレジスト21にデバイスパターンPdを転写する。それと同時に、第2のテンプレート領域Rt2に対応する材料領域Rm1上のレジスト22に支柱パターンPcを形成する。
第2の実施形態では、支柱パターンPcおよび支柱受け部Prがテンプレート200の面に対してほぼ平坦であるため、支柱20、22は、ほぼRLTの高さ(厚み)となる。しかし、第2の実施形態における支柱20、22は、第1の実施形態のそれらと同様の機能を有することができる。従って、第2の実施形態は、第1の実施形態と同様の効果を得ることができる。
さらに、第2の実施形態では、支柱パターンPcおよび支柱受け部Prがテンプレート200の面に対してほぼ平坦であるため、支柱パターンPcおよび支柱受け部Prのそれぞれの幅をあまり意識する必要がない。従って、アライメントずれによって、支柱20または22が支柱受け部Prから外れる可能性が低くなる。
さらに、第2の実施形態では、支柱パターンPcおよび支柱受け部Prがテンプレート200の面に対してほぼ平坦であるため、テンプレート200を形成し易いという効果もある。
さらに、支柱パターンPcおよび支柱受け部Prは、テンプレート200の面に対して凸形状であってもよい。この場合、支柱パターンPcおよび支柱受け部Prの高さがほぼ等しければよい。
(第3の実施形態)
図7は、第3の実施形態に従ったテンプレート300の構成の一例を示す斜視断面図である。第3の実施形態によるテンプレート300は、複数の第2のテンプレート領域Rt2_1、Rt2_2を有する。第2のテンプレート領域Rt2_1、Rt2_2は、第1のテンプレート領域Rt1に対して互いに略直交する方向に隣接している。即ち、第2のテンプレート領域Rt2_2は、第1のテンプレート領域Rt1に関して第2のテンプレート領域Rt2_1の隣接方向に略直交する方向に隣接する。第2のテンプレート領域Rt2_1、Rt2_2は、それぞれ支柱パターンPcを有する。テンプレート300のその他の構成は、第1の実施形態によるテンプレート100の対応する構成と同様でよい。
第2のテンプレート領域Rt2_1は、第1の実施形態における第2のテンプレート領域Rt2と同様の機能を有する。即ち、第2のテンプレート領域Rt2_1は、或るショット(k−1)において、デバイスパターンPdの転写領域に隣接する領域に支柱を形成するために用いられる。その支柱は、次のショットkにおけるデバイスパターンPdの転写時に、テンプレート300の支柱として機能する。
一方、第2のテンプレート領域Rt2_2は、或る行または列にデバイスパターンPdを転写する際に、次の行または次の列における支柱を形成するために設けられている。ここで、行または列は、連続して実行される複数のショットの行または列を示す。
例えば、第1および第2のテンプレート領域Rt1、Rt2_1は、或る行に含まれる連続した複数のショットにおいてデバイスパターンPdおよび支柱パターンPcを転写する。このとき、例えば、ショット1において、第1のテンプレート領域Rt1に支柱を接触させてデバイスパターンPdを転写し、それと同時に、第2のテンプレート領域Rt2_1を用いて支柱を形成する。さらに、第3の実施形態では、第2のテンプレート領域Rt2_2が、次の行(デバイスパターンPdの転写を実行している行に隣接する行)に含まれるショットの支柱を形成する。即ち、第2のテンプレート領域Rt2_2の支柱パターンの転写領域は、デバイスパターンPdに関して、第2のテンプレート領域Rt2_1の支柱パターンの転写領域と略直交する位置にある。尚、支柱は、次の行に含まれる複数のショットのうち最初のショットに対応する領域のみに形成してもよく、複数のショットに対応する領域に形成してもよい。
第3の実施形態によれば、単一の行または列だけでなく、隣接する複数の行または列において、支柱の高さまたはRLTをほぼ均一にすることができる。これにより、下地材料10の表面全体において、支柱の高さまたはRLTをほぼ均一にすることができる。
第3の実施形態によるテンプレート300の支柱受け部Prおよび支柱パターンPcは、第2の実施形態のそれらと同様の形態であってもよい。
(変形例)
テンプレート100〜300において、支柱パターンPcおよび支柱受け部Prの平面形状(平面パターン)および個数は、デバイスパターンPdに重複せずかつテンプレート100〜300を支持することができる限りにおいて、特に限定しない。例えば、支柱パターンPcおよび支柱受け部Prは、円形でもよく、四角形等の多角形であってもよい。また、支柱パターンPcおよび支柱受け部Prは、ライン状であってもよく、あるいは、デバイスパターンPdを取り囲むように枠状に形成されてもよい。
支柱パターンPcおよび支柱受け部Prの個数も、例えば、第1および第2のテンプレート領域Rt1、Rt2のそれぞれの隅に1つずつ設けられていてもよい。この場合、支柱パターンPcおよび支柱受け部Prの個数はそれぞれ4個となるが、これらの個数は、それぞれ4個以上であってもよい。また、テンプレート100〜300を支持することができる限り、支柱パターンPcおよび支柱受け部Prはそれぞれ3個以下であってもよい。例えば、支柱パターンPcは、面積の大きな1つのパターンであってもよい。この場合、テンプレート100〜300は、1つの支柱の面で支持されることになる。
このように支柱パターンPcおよび支柱受け部Prの形状(即ち、支柱の形状)を変形しても、上記実施形態の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
100〜300…テンプレート、Rt1…第1のテンプレート領域、Rt2…第2のテンプレート領域、Pd…デバイスパターン、Pr…支柱受け部、Pc…支柱パターン、10…下地材料、20、22、24…支柱(レジスト)、21、23…レジスト

Claims (7)

  1. 下地材料上にレジストを供給し、
    デバイスパターンを有する第1のテンプレート領域と該デバイスパターンに隣接し支柱パターンを有する第2のテンプレート領域とを含むテンプレートを、前記下地材料上のレジストへ押し当て、
    前記レジストを硬化させることによって、前記第1のテンプレート領域に対応する前記下地材料の第1の材料領域上の前記レジストに前記デバイスパターンを転写すると同時に、前記第2のテンプレート領域に対応する前記下地材料の第2の材料領域上の前記レジストに前記支柱パターンを転写して支柱を形成し、
    前記第2の材料領域に供給されたレジストに前記デバイスパターンを転写するときに、前記第1のテンプレート領域に前記支柱を接触させることを具備する半導体装置の製造方法。
  2. 前記デバイスパターンを前記第2の材料領域上の前記レジストに転写するときに、前記第2のテンプレート領域に対応する前記下地材料の第3の材料領域上の前記レジストに前記支柱パターンを転写して支柱を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記デバイスパターンを第k−1(kは整数)の材料領域上の前記レジストに転写するときに、前記第1のテンプレート領域に前記第k−1の材料領域上の支柱を接触させ、かつ、前記第2のテンプレート領域に対応する前記下地材料の第kの材料領域上の前記レジストに前記支柱パターンを転写して支柱を形成することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記デバイスパターンを前記第2の材料領域の前記レジストに転写するときに、
    前記下地材料上にレジストを供給し、
    前記第1のテンプレート領域を前記第2の材料領域の前記支柱に接触させるように前記第2の材料領域上のレジストへ押し当て、
    前記レジストを硬化させることによって前記第2の材料領域上の前記レジストに前記デバイスパターンを転写することをさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記デバイスパターンを前記第2の材料領域の前記レジストに転写するときに、前記第2の材料領域の前記支柱は、前記第1のテンプレート領域と前記第2の材料領域との間の距離を決定することを特徴とする請求項1から請求項4のいずれか一項に記載の半導体装置の製造方法。
  6. 下地材料上に供給されたレジストに押し当てられ、該レジストにパターンを転写するリソグラフィ用テンプレートであって、
    前記下地材料上の前記レジストに転写するデバイスパターンを有する第1のテンプレート領域と、
    前記第1のテンプレート領域に隣接し、前記下地材料上に支柱を形成するために支柱パターンを有する第2のテンプレート領域とを備えたリソグラフィ用テンプレート。
  7. 前記第1のテンプレート領域は、前記デバイスパターンと、前記支柱に対応し該支柱を受ける支柱受け部とを含むことを特徴とする請求項6に記載のリソグラフィ用テンプレート。
JP2013217488A 2013-10-18 2013-10-18 半導体装置の製造方法およびリソグラフィ用テンプレート Pending JP2015079915A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013217488A JP2015079915A (ja) 2013-10-18 2013-10-18 半導体装置の製造方法およびリソグラフィ用テンプレート
US14/172,641 US9236268B2 (en) 2013-10-18 2014-02-04 Manufacturing method of semiconductor device and lithography template

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013217488A JP2015079915A (ja) 2013-10-18 2013-10-18 半導体装置の製造方法およびリソグラフィ用テンプレート

Publications (1)

Publication Number Publication Date
JP2015079915A true JP2015079915A (ja) 2015-04-23

Family

ID=52826538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013217488A Pending JP2015079915A (ja) 2013-10-18 2013-10-18 半導体装置の製造方法およびリソグラフィ用テンプレート

Country Status (2)

Country Link
US (1) US9236268B2 (ja)
JP (1) JP2015079915A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880464B2 (en) 2015-12-25 2018-01-30 Toshiba Memory Corporation Pattern forming method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131922B2 (en) 2016-06-06 2021-09-28 Canon Kabushiki Kaisha Imprint lithography template, system, and method of imprinting

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010076219A (ja) * 2008-09-25 2010-04-08 Canon Inc ナノインプリントによる基板の加工方法
JP2010260272A (ja) * 2009-05-07 2010-11-18 Toyo Gosei Kogyo Kk パターン形成方法
JP2012227373A (ja) * 2011-04-20 2012-11-15 Fujikura Ltd インプリント装置、モールド及びインプリント用治具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456044B2 (en) * 2005-12-28 2008-11-25 Dongbu Electronics Co., Ltd. Method for manufacturing image sensor
US8552829B2 (en) * 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
JP5558327B2 (ja) 2010-12-10 2014-07-23 株式会社東芝 パターン形成方法、半導体装置の製造方法およびテンプレートの製造方法
JP2013179218A (ja) 2012-02-29 2013-09-09 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010076219A (ja) * 2008-09-25 2010-04-08 Canon Inc ナノインプリントによる基板の加工方法
JP2010260272A (ja) * 2009-05-07 2010-11-18 Toyo Gosei Kogyo Kk パターン形成方法
JP2012227373A (ja) * 2011-04-20 2012-11-15 Fujikura Ltd インプリント装置、モールド及びインプリント用治具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880464B2 (en) 2015-12-25 2018-01-30 Toshiba Memory Corporation Pattern forming method

Also Published As

Publication number Publication date
US9236268B2 (en) 2016-01-12
US20150111393A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
JP4922774B2 (ja) パターン形成方法及びパターン形成用モールド
JP2011009641A (ja) 半導体装置の製造方法及びインプリント用テンプレート
JP5615311B2 (ja) テンプレートの製造方法
US20110189438A1 (en) Template, method of manufacturing template, and pattern forming method
JP2010225683A (ja) テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。
JP5661666B2 (ja) パターン形成装置及び半導体装置の製造方法
JP2012049370A (ja) インプリント装置
US10031414B2 (en) Template, method of manufacturing the same, and imprint method
JP2012009686A (ja) テンプレートおよび製造方法、加工方法
US20110070733A1 (en) Template and pattern forming method
US20160320696A1 (en) Template substrate, template substrate manufacturing method, and pattern forming method
JP2012023109A (ja) テンプレートの欠陥修正方法、テンプレートの作成方法および半導体装置の製造方法
JP2015079915A (ja) 半導体装置の製造方法およびリソグラフィ用テンプレート
WO2016159308A1 (ja) インプリント用のテンプレート
US10474028B2 (en) Template, method for fabricating template, and method for manufacturing semiconductor device
US20130220970A1 (en) Method for fabricating template
TWI538015B (zh) 半導體元件的製作方法
JP4922376B2 (ja) テンプレートの製造方法及び半導体装置の製造方法
US20120244286A1 (en) Pattern forming method
JP2013146970A (ja) 半導体装置の製造方法及び離型フィルム
KR101418976B1 (ko) 패드 인쇄법을 위한 미세 요철 패턴 구조을 구비하는 원판 및 이의 제조 방법
TW202427729A (zh) 半導體裝置及其製造方法
KR101258868B1 (ko) 부품 내장형 인쇄회로기판의 노광 방법 및 이를 적용한 노광장치
JP2016048766A (ja) テンプレート製造方法および半導体装置の製造方法
KR100880234B1 (ko) Opc 마스크 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606