JP2013146970A - 半導体装置の製造方法及び離型フィルム - Google Patents

半導体装置の製造方法及び離型フィルム Download PDF

Info

Publication number
JP2013146970A
JP2013146970A JP2012010678A JP2012010678A JP2013146970A JP 2013146970 A JP2013146970 A JP 2013146970A JP 2012010678 A JP2012010678 A JP 2012010678A JP 2012010678 A JP2012010678 A JP 2012010678A JP 2013146970 A JP2013146970 A JP 2013146970A
Authority
JP
Japan
Prior art keywords
mold
release film
sealing
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012010678A
Other languages
English (en)
Inventor
Kyoji Sato
教史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012010678A priority Critical patent/JP2013146970A/ja
Publication of JP2013146970A publication Critical patent/JP2013146970A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】各半導体装置に識別情報を付すための新たな手段を提供する。
【解決手段】第1金型11及び第2金型12を備える封入金型10の第1金型11上に半導体素子20を載置後、離型面が第1金型11と対峙するように離型フィルム30を挟んで第1金型11及び第2金型12を重ね合わせることで、第1金型11及び第2金型12の間にキャビティを形成するセット工程と、セット工程の後、キャビティ内における離型フィルム30と第1金型11の間に封止樹脂を注入後、当該封止樹脂を固化させることで、半導体素子20を封止する封止工程と、封止工程の後、封止後の半導体素子20から離型フィルム30をはがす分離工程と、を有し、離型フィルム30の離型面には、半導体素子20に付す識別情報を表す凹凸が形成されている半導体装置の製造方法。
【選択図】図2

Description

本発明は、半導体装置の製造方法及び離型フィルムに関する。
一般的に、半導体装置の製造方法においては、半導体素子を封止樹脂で封止した後、例えばレーザ捺印等の手段を用いて、各半導体装置に識別情報を付す工程が含まれる。
特許文献1には、次のような技術が開示されている。半導体装置の樹脂モールドパッケージを成形する成形金型のうちのマーク面金型に、マスクセット冶具を用いて凹凸マスクを装着する。当該凹凸マスクには、樹脂モールドパッケージの表面に付加すべきマークの内容に応じた凹凸が形成されている。このため、モールド成形と同時にマーク内容の付加を行うことができるので、モールド成形後に行われるマーキング工程を省略することができる。
特開平11−233539号公報
本発明者は、以下のような課題を見出した。
特許文献1に記載の技術の場合、マスクセット冶具を用いて凹凸マスクを金型に装着する(固定する)ことを前提としている。そして、当該構成を実現するため、金型は、マスクセット冶具を装着するための構成、例えば、マスクセット冶具装着用の冶具固定用溝を備える必要がある。すなわち、特許文献1に記載の技術の場合、従来の金型をそのまま使用することはできず、マスクセット冶具を装着するための構成を備えた新たな金型を用意する必要がある。また、マスクセット冶具という新たな器具を用意する必要がある。
また、特許文献1には、凹凸マスクは比較的少数回の使用後、新たな凹凸マスクに取り替えられることが記載されているが、マスクセット冶具を用いて凹凸マスクを金型に装着して(固定して)使用する場合、凹凸マスクを取り替える作業が非常に手間であり、作業効率は大幅に低下すると考えられる。
本発明によれば、第1金型及び第2金型を備える封入金型の前記第1金型上に半導体素子を載置後、離型面が前記第1金型と対峙するように離型フィルムを挟んで前記第1金型及び前記第2金型を重ね合わせることで、前記第1金型及び前記第2金型の間にキャビティを形成するセット工程と、前記セット工程の後、前記キャビティ内における前記離型フィルムと前記第1金型の間に封止樹脂を注入後、当該封止樹脂を固化させることで、前記半導体素子を封止する封止工程と、前記封止工程の後、封止後の前記半導体素子から前記離型フィルムをはがす分離工程とを有し、前記離型フィルムの前記離型面には、前記半導体素子に付す識別情報を表す凹凸が形成されている半導体装置の製造方法が提供される。
また、本発明によれば、半導体素子を封止する封止工程で使用され、離型面を有する離型フィルムであって、前記離型面には、前記半導体素子に付す識別情報を表す凹凸が形成されている離型フィルムが提供される。
本発明では、封止処理において、従来から利用されている離型性能を有するフィルムに代えて、当該フィルムを一部改良したフィルム、具体的には、離型面に識別情報を表す凹凸を形成した離型フィルムを利用する。そして、従来と同様にして封止処理を行う。このような本発明によれば、封止処理において、封止面に、離型フィルムに形成されていた凹凸からなる識別情報と凹部及び凸部が逆となった凹凸からなる識別情報が形成(転写)される。このような本発明の効果は、従来から当該処理で使用されている離型性能を有するフィルムを一部改良するのみで実現することができる。すなわち、封止処理の大幅な設計変更などは不要である。また、従来から使用している金型をそのまま使用することができる。
本発明によれば、各半導体装置に識別情報を付すための新たな手段が実現される。
、本実施形態の半導体装置の製造方法の一部の工程を示すフローチャートである。 本実施形態の半導体装置の製造方法の工程の一部を示す断面図の一例である。 本実施形態の離型フィルムの一例を示す斜視図である。 本実施形態の離型フィルムの一例を示す断面図である。 本実施形態の離型フィルムの一例を示す断面図である。 本実施形態の離型フィルムの一例を示す断面図である。
以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施形態の半導体装置の製造方法の一部の工程を示すフローチャートである。図1に示すように、本実施形態の半導体装置の製造方法は、セット工程S10と、封止工程S20と、分離工程S30とを有する。
セット工程S10の前にはいわゆる前工程が行われ、ウエハ上に複数の半導体素子が形成される。次いで、ダイシング、ダイボンディングがこの順に行われ、その後、ワイヤボンディングが行われる。なお、半導体素子は、配線基板にフリップチップ接続してもよい。この後、セット工程S10が行われる。
セット工程S10では、まず、図2に示すように、ワイヤボンディング(またはフリップチップ接続)が行われた後の半導体素子20を、第1金型11及び第2金型12を備える封入金型10の第1金型11上の所定位置に載置する。この時、複数の半導体素子20を第1金型11上の所定位置に載置することができる。ここまでの工程は、従来技術と同様にして実現できる。また、第1金型11及び第2金型12を備える封入金型10の構成は、従来技術を利用したあらゆる構成とすることができる。
半導体素子20を第1金型11上の所定位置に載置した後、当該第1金型11と第2金型12とを、離型フィルム30を挟んで重ね合わせることで(対向させることで)、第1金型11及び第2金型12の間にキャビティを形成する。当該キャビティ内には、半導体素子20及び離型フィルム30が位置する。
ここで、離型フィルム30について説明する。
従来から、封止処理において、少なくとも一方の面が離型面となっているフィルム(以下、「従来離型フィルム」)が利用されていた。当該離型面は、封止樹脂に対する離型性能を向上させる処理が施されている。このような従来離型フィルムとしては、例えば、旭硝子株式会社製の「アフレックス」などがある。この従来離型フィルムは、ETFE(熱可塑性フッ素樹脂)を原料とするフィルムを含み、当該フィルム表面にエンボス加工やコロナ処理を施すことで、離型面を形成している。なお、旭硝子株式会社製の「アフレックス」はあくまで一例であり、従来離型フィルムはこれに限定されない。
封止処理において、このような離型フィルム30をキャビティ内に位置させて金型を覆った状態で、キャビティ内に封止樹脂を注入することで、封止後、封止樹脂が金型にくっついてはがれにくくなる、また、金型にカスが残る等の不都合を解消することができる。
本実施形態の離型フィルム30は、従来離型フィルムの離型面に、半導体素子に付す識別情報を表す凹凸を形成した構成となっている。図3に、離型フィルム30の斜視図の一例を示す。また、図4乃至6に、離型フィルム30の断面図の一例を示す。
図3に示すように、離型フィルム30は、離型面に識別情報を表す凹凸が形成されている。例えば、凸部により、文字、数字、記号などからなる識別情報が構成されていてもよいし、または、凹部により、文字、数字、記号などからなる識別情報が構成されていてもよい。離型フィルム30には、凹凸からなる複数の識別情報が形成されていてもよい。図3においては、15個の識別情報が示されている。なお、離型フィルム30上における1つの識別情報が占めるエリアの大きさは、半導体素子20を封止樹脂で封止した後の封止面(封止樹脂で形成される露出面)よりも小さい。すなわち、当該封止面に、離型フィルム30上に形成された1つの識別情報を転写することができる。また、離型フィルム30上に形成された複数の識別情報の配置態様(配列の仕方、配列間隔等)は、セット工程S10で第1金型11上の所定位置に載置された複数の半導体素子20の配置態様(配列の仕方、配列間隔等)と同様である。すなわち、使用される第1金型11の構成(複数の半導体素子20を載置する所定位置の配置態様)に基づいて、離型フィルム30上に形成される複数の識別情報の配置態様が決定される。
なお、離型フィルム30には、離型フィルム30が有する複数の識別情報各々と、第1金型11上の所定位置に載置された複数の半導体素子20各々とを対峙させるために利用される位置合わせマーク(不図示)が形成されていてもよい。
また、図4及び5に示すように、識別情報を表す凹凸の凸部は、基材フィルム(従来離型フィルム)31上に、フォトリソ法により感光性樹脂32を用いて形成してもよい。図4は、凸部となる箇所以外の感光性樹脂32を残さないようにエッチングすることで、凹凸の凹部には基材フィルム(従来離型フィルム)31が露出するように構成した例である。当該例の場合、離型面が多く露出することとなるので、封止樹脂と離型フィルム30との離型性能の点で好ましい。一方、図5は、凸部となる箇所以外の感光性樹脂32を一部残すようにエッチングすることで、凹凸の凹部にも感光性樹脂32が残っている例である。かかる例の場合、感光性樹脂32の露出面に、封止樹脂に対する離型性能を向上させる処理を施してもよい。また、図6は、基材フィルム(従来離型フィルム)31の離型面を加工し、凸部を形成した例である。例えば、識別情報を表す凹凸を有する面(凹凸面)を備えた金型を作製し、加熱された当該金型の凹凸面に基材フィルム(従来離型フィルム)31の離型面となる面を押しつけることで、凹凸を転写させてもよい。当該手段はあくまで一例であり、その他の手段を利用することもできる。
ここで、離型フィルム30の厚さ(凸部も含んだ最大厚さ)は、例えば、25μm以上75μm以下であり、前記凹凸の凹部の底から凸部の最頂部までの高さは、5μm以上10μm以下とすることができる。凹凸の高さをこのように設定すれば、封止面に識別情報を明確に転写することができる(転写処理の詳細は以下で説明する)。また、凸部の破損を軽減することができる。
セット工程S10では、上述のような離型フィルム30を、半導体素子20が載置された第1金型11と第2金型12との間に挟んで、第1金型11及び第2金型12の間にキャビティを形成する。この時、離型面が第1金型11と対峙するように、離型フィルム30を挟む。また、離型フィルム30上に形成された複数の識別情報各々と、第1金型11上の所定位置に載置された複数の半導体素子20各々とが対峙するように、離型フィルム30を挟む。
ここで、離型フィルム30上に形成された複数の識別情報各々と、第1金型11上の所定位置に載置された複数の半導体素子20各々とを対峙させる手段の一例を説明する。
例えば、ロール状に巻かれた離型フィルム30を所定位置にセットする。そして、所定の送り出し装置により、第1金型11と第2金型12の間に離型フィルム30を送り出すよう構成しておく。なお、使用済みの離型フィルム30(第1金型11と第2金型12の間を通過後の離型フィルム30)は、その後、巻き取られてもよいし、処分されてもよい。そして、離型フィルム30の送り出し量を適切に調節することで、離型フィルム30上に形成された複数の識別情報各々と、第1金型11上の所定位置に載置された複数の半導体素子20各々とが対峙するように調整しておく。送り出し装置は、離型フィルム30に付された位置合わせマークを認識し、当該位置合わせマークを所定位置に合わせる(離型フィルムの送り出し量を調節する)ことで、離型フィルム30が有する複数の識別情報各々と、第1金型11上の所定位置に載置された複数の半導体素子20各々とを対峙させる。
セット工程S10の後、封止工程S20が行われる。封止工程S20では、キャビティ内に封止樹脂を注入後、当該封止樹脂を加熱により固化させることで、半導体素子20を封止する。この時、封止樹脂は、離型フィルム30と第1金型11の間に注入される。すなわち、封止樹脂は、離型フィルム30の離型面と接することとなる。このような封止工程S20は従来技術と同様にして実現できる。
分離工程S30は、封止工程S20の後に行われる。分離工程S30では、封止後の半導体素子20から、離型フィルム30をはがす。封止後の状態においては、離型フィルム30の離型面と、半導体素子20の封止樹脂からなる封止面とが接している。このため、離型フィルム30を半導体素子20からはがすと、封止面に、離型フィルム30に形成されていた凹凸からなる識別情報と凹部及び凸部が逆となった凹凸からなる識別情報が形成(転写)される。
分離工程S30の後、第1金型11に同時に載置され、一括封止された複数の半導体素子20を個片化する個片化工程が行われてもよい。なお、封止工程S20の後、かつ、分離工程S30の前に、個片化工程が行われてもよい。個片化工程は従来技術と同様にして実現できる。
本実施形態では、上述したセット工程S10、封止工程S20、及び、分離工程S30を1セットとし、当該セットを繰り返し行う。当該セットの中には、上記個片化工程が含まれてもよい。
なお、本実施形態の離型フィルム30は1回のみ使用される。すなわち、使い捨てとなる。このため、新たなセット工程においては、それ以前のセットで使用された離型フィルム30は使用せず、新たな離型フィルム30が使用される。
例えば、ロール状に巻かれた離型フィルム30を所定位置にセットし、所定の送り出し装置によりロール状の離型フィルム30を所定量送り出すことで、第1金型11と第2金型12の間に離型フィルム30を送り出すよう構成している場合を考える。かかる場合、上記1セットを終了後、図2に示すように、第1金型11の所定位置に新たな半導体素子20が載置される。また、送り出し装置はロール状の離型フィルム30を所定量送り出して新たな位置合わせマークを認識し、当該位置合わせマークを所定位置に合わせる(離型フィルムの送り出し量を調節する)ことで、新たな離型フィルム30上に形成された複数の識別情報各々と、第1金型11上の所定位置に載置された複数の半導体素子20各々とを対峙させる。以降、同様の処理が行われる。
以上説明したように、本実施形態の半導体装置の製造方法では、半導体素子を封止する封止処理において従来から利用されている従来離型フィルムに代えて、当該フィルムを一部改良したフィルム、具体的には、離型面に識別情報を表す凹凸を形成した離型フィルム30を利用する。そして、従来と同様にして封止処理を行う。このような本発明によれば、封止処理において、封止面に識別情報の付与を行うことができる。また、従来から当該処理で使用されている従来離型フィルムを一部改良するのみで、当該効果を実現することができる。すなわち、封止処理の大幅な設計変更などは不要である。また、従来から使用している金型をそのまま使用することができる。
さらに、離型フィルム30の所定位置へのセットをコンピュータによる自動制御で行うことができるので、作業効率の低下を抑制することができる。また、離型フィルム30は使い捨てとすることができるので、繰り返し使用による凹凸の劣化等の不具合が生じることはない。また、離型フィルム30の清掃等の面倒な作業も発生しない。
さらに、離型フィルム30上に形成される凹凸は、例えばフォトリソ法により感光性樹脂を用いて形成することができるので、数字、記号、文字などからなる多様な識別情報を容易に形成することができる。
10 封入金型
11 第1金型
12 第2金型
20 半導体素子
30 離型フィルム
31 基材フィルム
32 感光性樹脂

Claims (10)

  1. 第1金型及び第2金型を備える封入金型の前記第1金型上に半導体素子を載置後、離型面が前記第1金型と対峙するように離型フィルムを挟んで前記第1金型及び前記第2金型を重ね合わせることで、前記第1金型及び前記第2金型の間にキャビティを形成するセット工程と、
    前記セット工程の後、前記キャビティ内における前記離型フィルムと前記第1金型の間に封止樹脂を注入後、当該封止樹脂を固化させることで、前記半導体素子を封止する封止工程と、
    前記封止工程の後、封止後の前記半導体素子から前記離型フィルムをはがす分離工程と、
    を有し、
    前記離型フィルムの前記離型面には、前記半導体素子に付す識別情報を表す凹凸が形成されている半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記離型フィルムには位置合わせマークが付されており、
    前記セット工程は、前記離型フィルムに付された前記位置合わせマークを所定の位置に合わせた後、当該状態の前記離型フィルムを挟んで前記第1金型及び前記第2金型を重ね合わせることで、前記第1金型及び前記第2金型の間にキャビティを形成する半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記離型フィルムは1回のみ使用され、新たな前記セット工程においては、新たな離型フィルムが使用される半導体装置の製造方法。
  4. 請求項1から3のいずれか1項に記載の半導体装置の製造方法において、
    前記セット工程では、複数の半導体素子を前記第1金型上に載置し、
    前記封止工程の後、前記複数の半導体素子を個片化する個片化工程をさらに有する半導体装置の製造方法。
  5. 請求項1から4のいずれか1項に記載の半導体装置の製造方法において、
    前記離型面に形成された凹凸の凸部は、基材フィルム上に、フォトリソ法により感光性樹脂を用いて形成されている半導体装置の製造方法。
  6. 請求項1から5のいずれか1項に記載の半導体装置の製造方法において、
    前記離型フィルムの厚さは25μm以上75μm以下であり、前記凹凸の凹部の底から凸部の最頂部までの高さは、5μm以上10μm以下である半導体装置の製造方法。
  7. 半導体素子を封止する封止工程で使用され、離型面を有する離型フィルムであって、
    前記離型面には、前記半導体素子に付す識別情報を表す凹凸が形成されている離型フィルム。
  8. 請求項7に記載の離型フィルムにおいて、位置合わせマークが付されている離型フィルム。
  9. 請求項7または8に記載の離型フィルムにおいて、前記離型面に形成された凹凸の凸部は、基材フィルム上に、フォトリソ法により感光性樹脂を用いて形成されている離型フィルム。
  10. 請求項7から9のいずれか1項に記載の離型フィルムにおいて、
    前記離型フィルムの厚さは25μm以上75μm以下であり、前記凹凸の凹部の底から凸部の最頂部までの高さは、5μm以上10μm以下である離型フィルム。
JP2012010678A 2012-01-23 2012-01-23 半導体装置の製造方法及び離型フィルム Pending JP2013146970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012010678A JP2013146970A (ja) 2012-01-23 2012-01-23 半導体装置の製造方法及び離型フィルム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010678A JP2013146970A (ja) 2012-01-23 2012-01-23 半導体装置の製造方法及び離型フィルム

Publications (1)

Publication Number Publication Date
JP2013146970A true JP2013146970A (ja) 2013-08-01

Family

ID=49044983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010678A Pending JP2013146970A (ja) 2012-01-23 2012-01-23 半導体装置の製造方法及び離型フィルム

Country Status (1)

Country Link
JP (1) JP2013146970A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103337A (ko) * 2013-11-07 2015-09-09 아사히 가라스 가부시키가이샤 이형 필름, 및 반도체 패키지의 제조 방법
KR20180109046A (ko) * 2017-03-26 2018-10-05 가부시키가이샤 아도텟쿠 엔지니아린구 기판 붙음 방지 필름, 플래튼 및 기판 반송 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103337A (ko) * 2013-11-07 2015-09-09 아사히 가라스 가부시키가이샤 이형 필름, 및 반도체 패키지의 제조 방법
KR101698289B1 (ko) * 2013-11-07 2017-01-19 아사히 가라스 가부시키가이샤 이형 필름, 및 반도체 패키지의 제조 방법
KR20180109046A (ko) * 2017-03-26 2018-10-05 가부시키가이샤 아도텟쿠 엔지니아린구 기판 붙음 방지 필름, 플래튼 및 기판 반송 방법
JP2018163273A (ja) * 2017-03-26 2018-10-18 株式会社アドテックエンジニアリング 基板貼り付き防止フィルム、プラテン及び基板搬送方法
JP2021192126A (ja) * 2017-03-26 2021-12-16 株式会社アドテックエンジニアリング 基板貼り付き防止フィルム、基板取り扱い装置及び基板取り扱い方法
TWI756373B (zh) * 2017-03-26 2022-03-01 日商亞多特克工程股份有限公司 曝光裝置、曝光裝置之動作方法及基板黏附防止膜
JP7263466B2 (ja) 2017-03-26 2023-04-24 株式会社アドテックエンジニアリング 基板取り扱い装置及び基板取り扱い方法
KR102590255B1 (ko) * 2017-03-26 2023-10-17 가부시키가이샤 아도텟쿠 엔지니아린구 노광 장치, 노광 장치의 동작 방법, 및 기판 붙음 방지 필름

Similar Documents

Publication Publication Date Title
JP5944445B2 (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
US7439101B2 (en) Resin encapsulation molding method for semiconductor device
US7473629B2 (en) Substrate structure having a solder mask and a process for making the same
JP4861749B2 (ja) モールド装置およびモールド品の製造方法
JP6017492B2 (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
US9870947B1 (en) Method for collective (wafer-scale) fabrication of electronic devices and electronic device
JP2011009641A (ja) 半導体装置の製造方法及びインプリント用テンプレート
US20120132938A1 (en) Led package
JP2013146970A (ja) 半導体装置の製造方法及び離型フィルム
JP6856314B2 (ja) 樹脂成形金型
JP6231459B2 (ja) 半導体デバイスの製造方法
JP6400446B2 (ja) 突起電極付き板状部材の製造方法、突起電極付き板状部材、電子部品の製造方法、及び電子部品
JP5494546B2 (ja) 半導体装置の製造方法
JP4658353B2 (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP2016146457A (ja) 半導体装置およびその製造方法
KR20150111222A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2009099850A (ja) 半導体モジュールの製造方法及び製造装置、半導体モジュール
JP2010010634A5 (ja)
JP2015079915A (ja) 半導体装置の製造方法およびリソグラフィ用テンプレート
JP7530772B2 (ja) 樹脂漏れ防止用部材、樹脂漏れ防止用部材供給機構、樹脂成形装置及び樹脂成形品の製造方法
CN109545694B (zh) 一种破损基板的模封方法
US20240149504A1 (en) Resin-sealing method and resin-sealing device
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
JP6940097B2 (ja) リードフレームの設計方法
JP2010267850A (ja) 半導体装置および半導体装置の製造方法