CN109545694B - 一种破损基板的模封方法 - Google Patents

一种破损基板的模封方法 Download PDF

Info

Publication number
CN109545694B
CN109545694B CN201811346807.5A CN201811346807A CN109545694B CN 109545694 B CN109545694 B CN 109545694B CN 201811346807 A CN201811346807 A CN 201811346807A CN 109545694 B CN109545694 B CN 109545694B
Authority
CN
China
Prior art keywords
substrate
molding
damaged
cut substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811346807.5A
Other languages
English (en)
Other versions
CN109545694A (zh
Inventor
周松
邹治旻
夏雷
李宗亚
李靖
王洋
周屹舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei High Tech Electronic Co ltd
Original Assignee
Wuxi Zhongwei High Tech Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei High Tech Electronic Co ltd filed Critical Wuxi Zhongwei High Tech Electronic Co ltd
Priority to CN201811346807.5A priority Critical patent/CN109545694B/zh
Publication of CN109545694A publication Critical patent/CN109545694A/zh
Application granted granted Critical
Publication of CN109545694B publication Critical patent/CN109545694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及集成电路制造技术领域，具体公开了一种破损基板的模封方法，其中，每个基板均被划分为模压区和模压有效区，模压有效区位于模压区内，模压有效区内设置有多个间隔的电路区，每个电路区均设置一个芯片，破损基板的模封方法包括：在模压有效区内将破损基板的边框区域和破损区域进行裁切得到裁切基板；提供载板；将裁切基板固定在载板上；采用模压材料将裁切基板在载板上进行重新模压；将重新模压的模压材料进行剥离，露出裁切基板；根据裁切基板上相邻两个电路区的分界线进行电路切割，获得多个独立完整的电路。本发明提供的破损基板的模封方法有效降低破损基板造成的电路损失。

Description

一种破损基板的模封方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种破损基板的模封方法。
背景技术
集成电路封装过程中，由于设备卡料或者人员操作不当等原因造成贴装完芯片的基板破损，基板破损较严重的情况下，无法再继续通过模压将芯片与基板封装起来，通常直接将整条基板上的所有芯片报废；对于重要的电路，经济损失较大。
因此，如何对破损基板进行补救成为本领域技术人员亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种破损基板的模封方法，以解决现有技术中的问题。
作为本发明的一个方面，提供一种破损基板的模封方法，其中，每个基板均被划分为模压区和模压有效区，所述模压有效区位于所述模压区内，所述模压有效区内设置有多个间隔的电路区，每个所述电路区均设置一个芯片，所述破损基板的模封方法包括：
在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板；
提供载板；
将所述裁切基板固定在所述载板上；
采用模压材料将所述裁切基板在所述载板上进行重新模压，其中，所述重新模压的模压材料的厚度等于所述裁切基板的原有模压的模压材料的厚度与所述裁切基板的厚度之和；
将重新模压的模压材料进行剥离，露出所述裁切基板；
根据所述裁切基板上相邻两个电路区的分界线进行电路切割，获得多个独立完整的电路。
优选地，所述裁切基板的尺寸小于所述破损基板的模压有效区的尺寸。
优选地，所述破损基板的模封方法包括在所述采用模压材料将所述裁切基板在所述载板上进行重新模压的步骤前进行的：
对所述裁切基板进行除湿和清洁。
优选地，所述载板包括铜片。
优选地，所述载板的尺寸及定位孔均符合模压模具的加工条件。
优选地，所述在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板包括通过激光裁切工艺在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板。
优选地，所述将所述裁切基板固定在所述载板上包括：
将所述裁切基板居中放置在所述载板上；
通过耐高温胶带将所述裁切基板进行固定。
优选地，所述模压材料包括环氧树脂。
本发明提供的破损基板的模封方法，通过将破损基板裁切后得到的裁切基板固定在载板上，并对裁切基板进行重新模压和剥离，最后通过切割的方法得到单个完整的电路，本发明提供的这种破损基板的模封方法能够有效降低破损基板造成的电路损失，特别对于成本较高的电路能够有效降低经济损失。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的破损基板的俯视图。
图2为本发明提供的破损基板的模封方法的流程图。
图3为本发明提供的裁切后基板用耐高温胶带固定到铜载板上的俯视示意图。
图4为本发明提供的模压后半成品剖面图。
图5为本发明提供的模压材料从载板上剥离剖面示意图。
图6为本发明提供的切割得到的单个独立的电路示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种破损基板的模封方法，其中，如图1所示，每个基板6均被划分为模压区1和模压有效区2，所述模压有效区2位于所述模压区1内，所述模压有效区2内设置有多个间隔的电路区3，每个所述电路区3均设置一个芯片4，如图1至图6所示，所述破损基板的模封方法包括：
S110、在所述模压有效区2内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板；
S120、提供载板7；
S130、将所述裁切基板固定在所述载板7上；
S140、采用模压材料9将所述裁切基板在所述载板7上进行重新模压，其中，所述重新模压的模压材料9的厚度等于所述裁切基板的原有模压的模压材料的厚度与所述裁切基板的厚度之和；
S150、将重新模压的模压材料9进行剥离，露出所述裁切基板；
S160、根据所述裁切基板上相邻两个电路区的分界线进行电路切割，获得多个独立完整的电路。
本发明提供的破损基板的模封方法，通过将破损基板裁切后得到的裁切基板固定在载板上，并对裁切基板进行重新模压和剥离，最后通过切割的方法得到单个完整的电路，本发明提供的这种破损基板的模封方法能够有效降低破损基板造成的电路损失，特别对于成本较高的电路能够有效降低经济损失。
需要说明的是，如图4和图5所示，每个所述芯片4均通过装片胶10固定在所述基板6上，且每个芯片4均通过键合引线11与所述基板6电连接。
具体地，如图1所示，所述裁切基板的尺寸小于所述破损基板的模压有效区2的尺寸。
具体地，所述破损基板的模封方法包括在所述采用模压材料9将所述裁切基板在所述载板7上进行重新模压的步骤前进行的：
对所述裁切基板进行除湿和清洁。
可以理解的是，通过对所述裁切基板进行除湿和清洁能够将灰尘、有机物等进行清理，以免影响载板与模压材料的结合。
优选地，所述载板包括铜片。
可以理解的是，所述铜片表面光滑且成本低，能够满足裁切基板的重新模压需求。
具体地，所述载板的尺寸及定位孔均符合模压模具的加工条件。
具体地，所述在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板包括通过激光裁切工艺在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板。
可以理解的是，如图1所示，沿着激光裁切道5对所述破损基板进行裁切。
具体地，所述将所述裁切基板固定在所述载板7上包括：
将所述裁切基板居中放置在所述载板7上；
优选地，通过耐高温胶带8将所述裁切基板进行固定。
优选地，所述模压材料9包括环氧树脂。
具体地，破损基板的模封方法，可以包括一个铜片载板及将破损基板激光裁切后的裁切基板。
最后通过
通过激光裁切工艺，将破损基板的边框区域裁切掉，裁切后，剩余待模压的裁切基板尺寸小于模压有效区尺寸；准备一块尺寸及定位孔符合模压模具加工条件的铜片，将裁切后的裁切基板居中放置在铜片上，使用耐高温胶带将基板四周固定在铜片上；经过模压前除湿、清洁等处理后，采用压缩模工艺完成铜片模压；将模压后的环氧树脂从铜片表面上剥离，露出裁切后的裁切基板；、通过裁切基板背面的特征点，找到相邻两颗电路的分界线，然后将裁切基板上的电路切割分离，得到独立完整的电路。
本发明提供的破损基板的模封方法，利用了压缩模工艺，同一副模具的模压厚度可调节。破损基板裁切后固定在铜片载板上，因裁切后的基板尺寸小于模压有效区尺寸，所以整个裁切后的基板除背面外都被环氧树脂包裹住，模压结束后，将环氧树脂从铜片上分离，再通过常规的切割方法得到单个完整的电路。本发明提供的破损基板的模封方法，可以降低由于模压前基板破损造成的电路损失，特别对于陈本较高的电路，可以降低经济损失。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种破损基板的模封方法，其特征在于，每个基板均被划分为模压区和模压有效区，所述模压有效区位于所述模压区内，所述模压有效区内设置有多个间隔的电路区，每个所述电路区均设置一个芯片，所述破损基板的模封方法包括：
在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板；
提供载板；
将所述裁切基板固定在所述载板上；
采用模压材料将所述裁切基板在所述载板上进行重新模压，其中，所述重新模压的模压材料的厚度等于所述裁切基板的原有模压的模压材料的厚度与所述裁切基板的厚度之和；
将重新模压的模压材料进行剥离，露出所述裁切基板；
根据所述裁切基板上相邻两个电路区的分界线进行电路切割，获得多个独立完整的电路。
2.根据权利要求1所述的破损基板的模封方法，其特征在于，所述裁切基板的尺寸小于所述破损基板的模压有效区的尺寸。
3.根据权利要求1所述的破损基板的模封方法，其特征在于，所述破损基板的模封方法包括在所述采用模压材料将所述裁切基板在所述载板上进行重新模压的步骤前进行的：
对所述裁切基板进行除湿和清洁。
4.根据权利要求1所述的破损基板的模封方法，其特征在于，所述载板包括铜片。
5.根据权利要求1所述的破损基板的模封方法，其特征在于，所述载板的尺寸及定位孔均符合模压模具的加工条件。
6.根据权利要求1所述的破损基板的模封方法，其特征在于，所述在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板包括通过激光裁切工艺在所述模压有效区内将所述破损基板的边框区域和破损区域进行裁切得到裁切基板。
7.根据权利要求1所述的破损基板的模封方法，其特征在于，所述将所述裁切基板固定在所述载板上包括：
将所述裁切基板居中放置在所述载板上；
通过耐高温胶带将所述裁切基板进行固定。
8.根据权利要求1所述的破损基板的模封方法，其特征在于，所述模压材料包括环氧树脂。
CN201811346807.5A 2018-11-13 2018-11-13 一种破损基板的模封方法 Active CN109545694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811346807.5A CN109545694B (zh) 2018-11-13 2018-11-13 一种破损基板的模封方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811346807.5A CN109545694B (zh) 2018-11-13 2018-11-13 一种破损基板的模封方法

Publications (2)

Publication Number Publication Date
CN109545694A CN109545694A (zh) 2019-03-29
CN109545694B true CN109545694B (zh) 2020-11-17

Family

ID=65846943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811346807.5A Active CN109545694B (zh) 2018-11-13 2018-11-13 一种破损基板的模封方法

Country Status (1)

Country Link
CN (1) CN109545694B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW443081B (en) * 1999-06-02 2001-06-23 Linchen Shou Chr Fabricating method of circuit board
US8367475B2 (en) * 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
JP6062810B2 (ja) * 2013-06-14 2017-01-18 アピックヤマダ株式会社 樹脂モールド金型及び樹脂モールド装置
CN103787067B (zh) * 2014-01-23 2017-01-25 北京京东方显示技术有限公司 基板传送装置
CN108447800B (zh) * 2018-01-31 2019-12-10 北京铂阳顶荣光伏科技有限公司 薄膜电池的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"冷轧薄板边损边裂原因概述及实例分析";岳重祥，吴圣杰，曹垒，李化龙;《锻压技术》;20141130;全文 *

Also Published As

Publication number Publication date
CN109545694A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
US6013947A (en) Substrate having gate recesses or slots and molding device and molding method thereof
US7618249B2 (en) Memory card molding apparatus and process
US20020037631A1 (en) Method for manufacturing semiconductor devices
CN101101880A (zh) 散热型封装结构及其制法
KR20080031246A (ko) 반도체 장치
KR101922191B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20050176175A1 (en) Method of manufacturing hybrid integrated circuit device
JP2007048876A (ja) 半導体装置の製造方法
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
CN109545694B (zh) 一种破损基板的模封方法
US7511366B2 (en) Multi-row substrate strip and method for manufacturing the same
US20160307831A1 (en) Method of making a qfn package
JP4039881B2 (ja) 混成集積回路装置の製造方法
JP3793679B2 (ja) 電子部品の製造方法及び製造装置
CN101335216A (zh) 散热型封装结构及其制法
US20230215778A1 (en) Semiconductor device module and method for manufacturing same
JP3315255B2 (ja) 半導体装置の樹脂モールド方法及びこれに用いるキャリアフレーム並びに樹脂モールド装置
JP2002254481A (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
CN111863772B (zh) 定位方法、封装组件及封装结构
CN219917080U (zh) 治具
US20020089041A1 (en) Lead-frame design modification to facilitate removal of resist tape from the lead-frame
KR101089801B1 (ko) 반도체 패키지 제조용 금형 장치
KR100491221B1 (ko) 반도체 패키지 제조용 수지성형 금형
CN117174652A (zh) 玻璃芯基板制作方法及玻璃芯基板封装结构
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant