JP2023108390A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023108390A
JP2023108390A JP2022009491A JP2022009491A JP2023108390A JP 2023108390 A JP2023108390 A JP 2023108390A JP 2022009491 A JP2022009491 A JP 2022009491A JP 2022009491 A JP2022009491 A JP 2022009491A JP 2023108390 A JP2023108390 A JP 2023108390A
Authority
JP
Japan
Prior art keywords
intermediate portion
bending
semiconductor device
width
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022009491A
Other languages
English (en)
Inventor
慶太郎 市川
Keitaro Ichikawa
裕二 四ヶ所
Yuji Shikasho
卓也 坂本
Takuya Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022009491A priority Critical patent/JP2023108390A/ja
Priority to US18/058,705 priority patent/US20230238311A1/en
Priority to DE102023100472.7A priority patent/DE102023100472A1/de
Priority to CN202310057291.7A priority patent/CN116504724A/zh
Publication of JP2023108390A publication Critical patent/JP2023108390A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】電極端子の曲げ部における電極端子間の絶縁不良を起こさずに曲げ部の強度を得る半導体装置を提供する。【解決手段】半導体素子を内部に封止した封止樹脂２と、封止樹脂２から突出した根本である根本部４、根本部４から延伸した先の端部である先端部６、及び先端部６と根本部４との間に中間部５を有する複数の電極端子３と、を備えた半導体装置１０１であって、電極端子３は、第１方向に沿って並べられて第１方向と直交する第２方向に沿って封止樹脂２から突出するように設けられ、中間部５は、根本部４及び先端部６より第1方向における幅が太い第１の中間部５Ａ及び５Ｂと、根本部４及び先端部６よりも第1方向における幅が太く、第1の中間部５Ａ及び５Ｂよりも第1方向における幅が細く、第１方向及び第２方向と直交する第３方向に向かって折り曲げられた曲げ部８を有する第２の中間部５Ｃとを備える。【選択図】 図３

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
半導体素子及び制御端子を内部に内蔵した絶縁性の封止樹脂を有し、封止樹脂の側面から導電性の電極端子が突出し、電極端子が直角又は鈍角に折り曲げられている半導体装置がある。
このような半導体装置においては電極端子の曲げ部の幅が太いと、折り曲げた際に曲げ変形が起きやすくなることがある。このような曲げ加工性の低下を抑制するために、例えば特開平１１－３１７４８４号では、絶縁性樹脂封止部から突出した電極端子が、封止部側から順に根本部、根本部よりも幅の太い中間部、最も幅の細い先端部を有しており、中間部の一部に幅を狭くした挟部を設け、その狭部で電極端子が折り曲げられる技術が記載されている。
特開平１１－３１７４８４号
しかしながら特許文献１においては、電極端子の曲げ部の幅を細くしたために強度が低下し、電極端子の折損や変形が生じやすくなる、あるいはリードフォーミングの際の曲げ位置や曲げ方向の精度、すなわち曲げ精度が悪化しやすくなるという課題がある。また一方で電極端子の幅を太くすると、折り曲げた際に電極端子の幅方向に膨らみが生じ、隣り合う電極端子の間で絶縁不良が生じやすくなるという課題がある。
本開示は、上記の問題を解決するためになされたものであり、電極端子の絶縁不良を抑制し、かつ電極端子の強度不足による電極端子の折損を抑制することができる半導体装置を得ることを目的とする。
本開示に係る半導体装置は、導電性のダイボンドと、ダイボンドと電気的に接続された半導体素子と、半導体素子を内部に封止した絶縁性樹脂である封止樹脂と、ダイボンドと電気的に接続されており、封止樹脂から突出しており、封止樹脂から突出した根本である根本部、根本部から延伸した先の端部である先端部、及び先端部と根本部との間に中間部を有する複数の電極端子と、を備え、複数の電極端子は、第１方向に沿って並べられ、第１方向と直交する第２方向に沿って封止樹脂から突出するように設けられており、中間部は、根本部及び先端部より第１方向における幅が太い第１の中間部と、根本部よりも第１方向における幅が太く、第１の中間部よりも第１方向における幅が細く、第１方向及び第２方向と直交する第３方向に向かって折り曲げられた曲げ部を有する第２の中間部とを備えるものである。
本開示に係る半導体装置の製造方法は、板状の金属材料を加工して、第１方向に沿って複数配置され第１方向と直交する第２方向に延びるように形成される電極端子の根本部、先端が金属材料の外枠に接続された先端部、及び根本部と先端部との間に設けられ夫々が第１方向において接続部により接続された中間部を形成する第１形成工程と、根本部、先端部、及び中間部が形成された金属材料に半導体素子を電気的に接続するように実装し、半導体素子を絶縁性樹脂で封止する実装モールド工程と、接続部および外枠を除去し、中間部に根本部及び先端部よりも第１方向における幅が太い第１の中間部と、根本部よりも第１方向における幅が太く第１の中間部よりも第１方向における幅が細い第２の中間部と、を形成する第２形成工程と、第２の中間部において第１方向及び第２方向と直交する第３方向に向かって電極端子を折り曲げるリードフォーミング工程と、を備えるものである。
本開示に係る半導体装置によれば、中間部が、根本部及び先端部より第１方向における幅が太い第１の中間部と、根本部よりも第１方向における幅が太く、第１の中間部よりも第１方向における幅が細く、第１方向及び第２方向と直交する第３方向に向かって折り曲げられた曲げ部を有する第２の中間部とを備えることにより、曲げ部に膨らみが発生した場合においても電極端子の絶縁不良を抑制すると同時に、強度不足による電極端子の折損を抑制することができる。
本開示に係る半導体装置の製造方法によれば、中間部に根本部及び先端部よりも第１方向における幅が太い第１の中間部と、根本部よりも第１方向における幅が太く第１の中間部よりも第１方向における幅が細い第２の中間部と、を形成する第２形成工程と、第２の中間部において第１方向及び第２方向と直交する第３方向に向かって電極端子を折り曲げるリードフォーミング工程とを有するので、曲げ部に膨らみが発生した場合においても電極端子の絶縁不良を抑制すると同時に、強度不足による電極端子の折損を抑制することができる。
本発明の実施の形態１の半導体装置の平面図である。 図１の半導体装置の側面図である。 図１の半導体装置の一部を拡大した平面図である。 図３の半導体装置の側面図である。 本発明の実施の形態１の半導体装置の製造方法の一部を示すフロー図である。 本発明の実施の形態１の実装モールド工程後の半導体装置の平面図である。 本発明の実施の形態１の接続部除去後の半導体装置の平面図である。 本発明の実施の形態１の接続部除去前の半導体装置の一部を拡大した平面図である。 本発明の実施の形態１の接続部除去後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態１の外枠除去後の半導体装置の平面図である。 本発明の実施の形態２の接続部除去前の半導体装置の一部を拡大した平面図である。 本発明の実施の形態２の接続部除去後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態２のリードフォーミング後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態３の接続部除去前の半導体装置の一部を拡大した平面図である。 本発明の実施の形態３の接続部除去後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態３のリードフォーミング後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態３の変形例の接続部除去前の半導体装置の一部を拡大した平面図である。 本発明の実施の形態３の変形例の接続部除去後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態３の変形例のリードフォーミング後の半導体装置の一部を拡大した平面図である。 本発明の実施の形態４の接続部除去後の半導体装置の一部を拡大した平面図である。
実施の形態１
本開示の実施の形態１では電極端子の接続除去部に、切り欠きを有する半導体装置１０１を例に挙げて説明する。図１は半導体装置１０１の平面図、図２は半導体装置１０１の側面図である。
半導体装置１０１は樹脂封止型インテリジェントパワー半導体装置であり、パワー部と制御部の半導体素子が導電性のダイボンドに搭載されて絶縁性樹脂である封止樹脂２で封止され、封止樹脂２から両側に突出した板状の金属材料であるリードフレームで形成された電極端子３を有している。図１の長辺同士を結ぶ方向において封止樹脂２の一方の長辺に位置する電極端子３は制御部に接続される外部端子であって、他方の長辺に位置するパワー部の電極端子３よりも細く設計されている。電極端子３は隣り合う電極端子３同士で同一形状を有し、均等な間隔で長辺方向である第１方向に沿って配列されている。
図２は半導体装置１０１を図１におけるI方向からみた側面図である。電極端子３は図２に示すように第１方向及び第２方向と直交する第３方向に略直角に折り曲げた形状となっている。これは当初、第２方向に延在していた電極端子３を中間で第３方向に折り曲げて形成されたもので、半導体装置１０１を外部の基板上に取り付けて実装するためのものである。従って複数の電極端子３は同方向の第３方向に折り曲げられている。なおこの折り曲げる角度は直角ではなく鈍角でもよい。この電極端子３の第２方向から第３方向に折り曲げられて湾曲した部分を曲げ部８とする。
図３は図１の電極端子３の周辺部であるＨ部を拡大した平面図である。半導体装置１０１において、電極端子３は封止樹脂２から突出した根本である根本部４、曲げ中心１１を中心として曲げられた曲げ部８を含む中間部５、曲げられて根本部４と直交する第３方向に延在する先端部６（図示せず）から構成される。図３では先端部６は第３方向、すなわち紙面手前から奥に向かうように中間部５で曲げられているために図示されず、根本部４と、中間部５の根本部４に接続する側のみが示されているが、曲げ部８を含む中間部５の先端側には先端部６が存在する。なお曲げ部８及び曲げ中心１１の詳細については後述する。
中間部５は第１の中間部として根本側に接続する中間部５Ａ、先端部６（図示せず）に接続する中間部５Ｂ（図示せず）を有し、第２の中間部として中間部５Ａと中間部５Ｂの間に位置する中間部５Ｃを有する。さらに中間部５Ｃは曲げ部８を含んでいる。なお前述したように図３においては、電極端子３の根本部４と中間部５の根本部４に接続する側のみが示されているため、先端部６と同様に中間部５Ｂ及び中間部５Ｃの中間部５Ｂ側の部分、すなわち先端部６側の部分は図示されていない。
さらに図３を用いて電極端子３の端子幅について説明する。まず根本部４は一定の端子幅ｄ４を有している。第１の中間部である中間部５Ａ及び図３には図示していないが中間部５Ｂは端子幅ｄ５を有しており、端子幅ｄ５は根本部４の端子幅ｄ４及び先端部６の端子幅ｄ６（図示しない）より大きい。さらに第２の中間部である中間部５Ｃについては根本部４に接続する部分の端子幅はｄ７を有しｄ７は根本部４の端子幅ｄ４及び先端部６の端子幅ｄ６より大きく中間部５Ａの端子幅ｄ５よりは小さい。さらに中間部５Ｃの曲げ部８には膨らみ部７が発生し、膨らみ部７における端子幅ｄ８はｄ４及びｄ６より大きくｄ５より小さくなっている。この膨らみ部７の発生については後述する。
次に中間部５Ｃに含まれる曲げ部８について図４を用いて説明する。図４は図３で示したJ方向から見た電極端子３の周辺部を示す側面図である。電極端子３は中間部５Ｃに曲げ部８を有するが、本開示においてはこの曲げ部８の開始点、すなわち直線部から曲がり始める位置を曲げ始点９、終了点、すなわち曲がりから直線部に移る位置を曲げ終点１０とし、さらに曲げ始点９と曲げ終点１０から等距離の位置、すなわち中央の位置を曲げ中心１１と定義する。図４に示すように本実施の形態においては曲げ始点９と曲げ終点１０は中間部５Ｃの範囲内にあり、当然のことながら曲げ中心１１も中間部５Ｃの範囲内にある。
続いて膨らみ部７が発生するメカニズムについて図３及び図４を用いて説明する。中間部５Ｃは電極端子３を曲げる前は根本部４の端子幅ｄ４よりも大きく中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりも小さい一定の幅ｄ７を有しており、膨らみ部７は発生していなない。しかし中間部５Ｃに曲げ部８が含まれるように曲げ加工を実施すると、図３に示すように曲げ部８に電極端子部材が端子幅方向の外側に広がる部分が発生する。これが膨らみ部７である。この膨らみ部７は曲げ加工によって電極端子３の部材が曲げ外側面で伸張されるとともに曲げ内側面で圧縮され、曲げ中心１１の曲げ内側で根本側と先端側の両側から圧縮された部材が変形して端子外側に逃げるために生じるものであるため、図４に示すように曲げ内側面により大きく発生しやすい。また、膨らみ部７の膨らみ量は曲げ部８の中でも曲げ中心１１において最大となる。一方で、曲げ部８は根本部４からの延伸方向から傾斜が開始する曲げ始点９及び先端部６に向かって傾斜が終了する曲げ終点１０の付近では部材の伸張及び圧縮が小さく、必ずしも膨らみが発生しない。
次に本実施の形態１にかかる半導体装置１０１の製造方法について図５を用いて説明する。半導体装置１０１はリードフレームに電極端子３を含む形状を形成する第１形成工程、リードフレームに半導体チップを配置して絶縁性樹脂で封止する実装モールド工程、接続部及び外枠を除去する第２形成工程、及び電極端子３を折り曲げるリードフォーミングの４工程を有して製造される。なお第１形成工程、実装モールド工程は従来の半導体装置の製造方法と同一のため概略を説明し、第２形成工程及びリードフォーミング工程について詳細を説明する。
図６は第１形成工程及び実装モールド工程を実施した半導体装置１０１の平面図である。この時、半導体装置１０１の封止樹脂２の夫々の長辺において、外側に露出したリードフレーム２１には第１方向に並列に配置され封止樹脂２から第１方向と直交する第２方向に突出した複数の電極端子３の根本部４、先端部６、及び根本部４と先端部６との間でそれぞれ隣接する電極端子３同士を第１方向で接続する接続部２２の形状が形成されている。接続部２２は半導体装置の製造工程においてリードフレーム２１が変形することの抑制と実装モールド工程において絶縁性樹脂が外側に流出することの抑制のために形成されている。また隣接する電極端子３同士は複数の電極端子３の先端部６と一体となっており、環状に配置された外枠２３によっても接続されている。
この電極端子３、接続部２２及び外枠２３が形成されているリードフレーム２１は第１形成工程において平板状の金属材料を例えばプレス打ち抜き加工することで形成される。なお図６は１個の半導体装置を示しているがこの工程においては複数の半導体装置が同じリードフレーム２１に配置され、個々の半導体装置に分離されずにリードフレーム２１でつながった状態となっていてもよい。
実装モールド工程後、第２形成工程において、隣同士で接続された電極端子３に対し、接続部２２及び外枠２３を除去して隣り合う電極端子３を切り離される。本実施の形態ではまず接続部除去を実施し、その後外枠除去を実施する。
図７は接続部除去後の半導体装置１０１の平面図である。また図８及び図９は図７のＫ部の拡大図であり、図８は接続部除去時、図９は接続部除去後を示している。接続部除去はリードフレーム２１の表裏から対応する金型２４で打ち抜くプレス加工により接続部２２を除去する工程である。なお接続部除去はプレス加工に限定されず、例えば切削加工でもよい。
本実施の形態１において、接続部除去では図８に示すように電極端子３に接続部２２の一部が残って中間部５が形成される。さらにその接続除去部に四角形の切り欠きができるような金型を使用し、切り欠きを有する部分の端子幅、すなわち左右の切り欠きとの間に残る端子幅が、接続除去部の幅、すなわち切り欠きを有さない部分の接続部２２が残った領域の端子幅よりも小さく、かつ根本部４及び先端部６よりは幅が太くなるような切り欠きを形成する。その結果、図９に示すように接続除去部が中間部５となり、接続部の直線状の残り部が第１の中間部である中間部５Ａ及び中間部５Ｂとなり、切り欠きが第２の中間部である中間部５Ｃとなる電極端子３が形成される。またこの時の電極端子３の端子幅は根本部４でｄ４、先端部でｄ６、中間部５Ａ及び中間部５Ｂでｄ５、中間部５Ｃでｄ７として、ｄ５＞ｄ７＞ｄ４及びｄ６となるように形成される。なお中間部５Ｃにおける端子幅ｄ７についてはさらに後述する膨らみ部７の膨らみ量も考慮して設定される。
接続部除去後、リードフレーム２１の外枠２３をカットして除去する外枠除去が行われる。図１０は外枠除去後の半導体装置１０１の平面図である。外枠除去により１枚のリードフレームに配置された複数の半導体装置が個々の半導体装置へと切り離されるとともに、各々の半導体装置の隣り合う電極端子３も完全に切り離されることとなる。
外枠除去後、電極端子３を折り曲げるリードフォーミングが行われる。リードフォーミングは電極端子３の上下から対応するＬ字型の金型でプレスし、電極端子３を略直角に折り曲げる工程である。本実施の形態１においては接続部除去で形成した切り欠きである中間部５Ｃに曲げ部８の曲げ中心１１が位置するように金型を位置合わせし、電極端子３を曲げ加工する。リードフォーミング後の半導体装置１０１は図１～図４に示したものとなる。リードフォーミングは曲げ部８が所望の曲率となって曲げられるようにあらかじめプレス条件や金型形状を設定して実施される。なお本実施の形態１では電極端子３を曲げる角度は略直角としたが、鈍角であってもよい。
リードフォーミングにおいては中間部５Ｃの曲げ中心１１を中心として膨らみ部７が発生するが、その膨らみ量は電極端子３の部材や厚みとともに曲げ部８の曲率によって変化する。本実施の形態１の製造方法ではあらかじめ膨らみ部７の膨らみ量を確認したうえで図３に示したように膨らみ部７における端子幅ｄ８が中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりも小さくなるよう接続部除去工程における中間部５Ｃの端子幅ｄ７及びリードフォーミングにおける曲げ部８の曲率を設定する。この設定は例えば第２形成工程より前に設計工程を設けてそこで行ってもよい。これによって隣り合う電極端子３の膨らみ部７が接触して絶縁不良が発生することを抑制すると同時に曲げ部８の強度不足による折損を抑制することができる。
また本実施の形態１に係る製造方法においては通常実施される接続部除去によって中間部５の形状を加工するため、新たに工程を増やすことで工期やコストを増加させることなく所望の半導体装置１０１を製造することができる。
製品の仕様によっては電極端子３の酸化防止、導電率向上を目的とし、接続部除去工程の後に電極端子３の表面にめっきを施すめっき工程を加えることもある。
また半導体装置１０１の第２形成工程においては接続部除去と外枠除去の順番はどちらが先でもよく、また同じ工程で同時に行ってもよい。ただし外枠除去を先に実施すると個々の半導体装置に切り離された後に接続部除去が実施されるため、接続部除去の工程内において電極端子３の先端に折れ、曲がりが発生しやすくなる。従って外枠除去は接続部除去よりも後に実施したほうが良い。
本開示の半導体装置１０１においては曲げ加工により曲げ中心１１を中心に膨らみ部７が生じ、端子幅が大きくなった状態においても、膨らみ部７における端子幅ｄ８は中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりも小さく、さらに膨らみ部７が生じていない中間部５Ｃの端子幅ｄ７においても根本部４の端子幅ｄ４及び先端部６の端子幅ｄ６よりも大きい。すなわち曲げ中心１１を含む第２の中間部である中間部５Ｃの端子幅は電極端子３を曲げた状態において根本部４の端子幅ｄ４及び先端部６の端子幅ｄ６より大きく、第１の中間部である中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりも小さいことを特徴とするものである。
このような半導体装置１０１においては、中間部５Ｃに曲げ加工によって膨らみ部７が発生した場合においても中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりも小さいために、隣接する電極端子３の膨らみ部７同士が接触して電気的に接続され絶縁不良が発生することを抑制することができる。また、曲げ加工時や曲げた後に半導体装置にかけられる外力について、中間部５Ｃは曲げ部８を有するために根本部４や先端部６と同等以上の力が付加されるが、半導体装置１０１においては中間部５Ｃの最も端子幅が小さい箇所における端子幅ｄ７が根本部４の端子幅ｄ４及び先端部６の端子幅ｄ６よりも大きいためにこのような外力に対して十分な強度を確保し、電極端子３の折損を抑制することが可能となる。さらに電極端子３の変形、曲げ精度悪化を抑制することも可能となる。
実施の形態２
上記実施の形態１では中間部５Ｃについて接続部除去によって第２方向、すなわち端子延在方向に平行な直線形状の中間部５Ａ及び中間部５Ｂと四角形の切り欠きの中間部５Ｃを形成し、中間部５Ｃに曲げ中心１１が来るようにリードフォーミングする半導体装置１０１について説明したが、本実施の形態２では中間部５Ｃの切り欠きが三角形の形状である半導体装置１０２について説明する。なお実施の形態１との相違点は接続部除去で形成する中間部５Ｃの形状のみであるため、この部分についてのみ説明し、その他の部分や製造方法についての説明は省略する。
図１１、図１２及び図１３は実施の形態２に係る半導体装置１０２の電極端子３の周辺部を拡大した平面図であり、図１１は接続部除去時、図１２は接続部除去後、図１３はリードフォーミング後をそれぞれ示している。図１１に示す通り、半導体装置１０２は電極端子３の中間部５の延在方向に平行な側面から中間部５の内側に向かう方向に凸となる三角形の切り欠きを有するように、金型２５によって接続部除去が実施される。その結果、図１２に示すように、半導体装置１０２も実施の形態１と同様に根本部４より幅の広い中間部５Ａ及び中間部５Ｂを有するが、中間部５Ｃの側面については実施の形態１と異なり、端子内側に一つの頂点を持つ三角形の切り欠きとなっており、この三角形の頂点２６にあたる位置における端子の幅は根本部４の端子幅ｄ４及び先端部６の端子幅ｄ６よりも大きくなっている。なお図１２では例として三角形の切り欠きとしているが、電極端子３の中間部５の延在方向に平行な側面から中間部５の内側に向かう方向に向かうにつれて切り欠きの電極端子３の延在方向の長さが小さくなる形状であれば良く、例えば円弧の切り欠きや丸みを帯びた切り欠き等でも良い。
接続部除去において三角形の切り欠きを形成した場合、三角形の切り欠きの頂点２６に曲げ部８の曲げ中心１１が来るようにリードフォーミングを実施する。すると電極端子３の中間部５Ｃは図１３に示すように三角形の切り欠きの一部、つまり三角形の２辺の各々の一部分が残り、さらに三角形の頂点２６が曲げ中心１１となってそこに膨らみ部７が発生した形状を備えることとなる。すなわち中間部５Ｃは曲げ中心１１に向かって端子幅が細くなる領域を備えることとなる。このとき膨らみ部７においても中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりは小さいために、実施の形態１と同様に隣接する電極端子３同士の接触による絶縁不良を抑制すると同時に強度不足による電極端子３の折損を抑制することができる。
さらに本実施の形態では中間部５Ｃの切り欠きを三角形にすることにより、最も膨らみ量が大きい曲げ中心１１の幅を接続部除去で最も細くした上でリードフォーミングを実施することとなり、隣接する電極端子３同士の絶縁不良を効率的に抑制することができる効果がある。また同時にリードフォーミング時の金型と電極端子３の位置合わせに誤差が生じた場合も曲げ部８の最も端子幅の狭い部分が曲げ中心１１となりやすいことから曲げ中心１１の位置精度の向上が可能となる。なおこれらの効果は図１１～１３で示した切り欠きが三角形の場合に限らず、曲げ中心１１に向かって端子幅が細くなる形状であれば同様の効果を奏する。
なお本実施の形態のように接続部除去工程において中間部５Ｃに、電極端子３の中間部５の延在方向に平行な側面から中間部５の内側に向かう方向に向かうにつれて切り欠きの電極端子３の延在方向の長さが小さくなる形状の切り欠きを形成し、その先細った部分を曲げ中心１１としてリードフォーミングした場合、膨らみ部７が中間部５Ａ、５Ｂの幅を超えないようにリードフォーミングすれば先細る形状の一部が膨らみ部７の両側に維持され残ることとなる。よってリードフォーミング実施後においてもこの曲げ中心１１に向かって端子幅が細くなる形状の有無によって本実施の形態で示した技術の適用を確認することができる。
実施の形態３
上記実施の形態１及び実施の形態２では中間部５Ｃと根本部４の間に中間部５Ａ、中間部５Ｃと先端部６の間に中間部５Ｂを配置した半導体装置１０１及び半導体装置１０２について説明したが、本実施の形態３では中間部５Ｃと根本部４の間に中間部５Ａを配置し、中間部５Ｃと先端部６の間には中間部５Ｂを配置しない、すなわち中間部５Ｃと先端部６が直接接続される半導体装置１０３及び半導体装置１０４について説明する。なお実施の形態１及び実施の形態２との相違点は接続部除去で形成する中間部５の形状のみであるため、この部分についてのみ説明し、その他の部分や製造方法についての説明は省略する。
図１４、図１５及び図１６は実施の形態３に係る半導体装置１０３の電極端子３の周辺部を拡大した平面図であり、図１４は接続部除去時、図１５は接続部除去後、図１６はリードフォーミング後をそれぞれ示している。図１４に示すように、半導体装置１０３は長方形又は正方形の二つの角部に相当する位置に、内側に向けて凸となる四角形の切り欠きを有する金型２７によって接続部除去が実施される。これにより、中間部５は図１５に示すように、実施の形態１と同様に根本部４及び先端部６より幅の広い直線形状の中間部５Ｃを有し、かつ中間部５Ａに関しては電極端子３の幅方向に外側に突出する四角形の突起２８となっている。また実施の形態１において中間部５Ｃと先端部６の間に設けられていた中間部５Ｂは存在しない。
このような形状で接続部除去を実施し、中間部５Ｃのどこかに曲げ中心１１が来るように位置合わせしてリードフォーミングを実施する。すると図１６に示すように曲げ中心１１の付近で膨らみ部７が最も大きくなるが、膨らみ部７においても中間部５Ａの突起２８の先端における端子幅ｄ５よりは小さいために、実施の形態１あるいは実施の形態２と同様に隣接する電極端子３同士の接触による不具合を抑制すると同時に強度不足による折損、変形、曲げ精度悪化を抑制することができる。
また図１７、図１８及び図１９は実施の形態３の変形例である半導体装置１０４の電極端子３の周辺部を拡大した平面図であり、図１７は接続部除去時、図１８は接続部除去後、図１９はリードフォーミング後をそれぞれ示している。図１７に示すように、半導体装置１０４は四角形の２角に内側に凸となる曲線を有する切り欠きを有する金型２９によって接続部除去が実施される。この結果、半導体装置１０４の電極端子３の形状は半導体装置１０３と比較し中間部５Ａが電極端子３に対して外側方向に凸となる曲線である第１辺と電極端子３の幅方向に延在する直線である第２辺からなる外形を備えて電極端子３の幅方向に突出する突起３０になる。従って半導体装置１０４も半導体装置１０３と同じく実施の形態１あるいは実施の形態２と同様の効果を奏することができる。
さらに本実施の形態３では図１４あるいは図１７に示すように接続部除去工程において、長方形又は正方形の二つの角部に相当する位置に切り欠きを有する金型２７あるいは金型２９を使用する。この金型２７及び金型２９は長方形又は正方形の金型部材にさらにその二つの角部に切り欠きを加工して製作されているが、実施の形態１において使用した四つの角部に切り欠きを加工して製作される金型２４と比較すると切り欠き加工箇所数が少ない。したがって金型を製作する上で加工性が改善され、消耗品である金型の製作コストを抑制することが可能となる。また中間部５の切り欠きが実施の形態１と比較して複雑ではないために半導体装置製造工程の例えば加工精度の管理などにおいて作業性が改善される。
なお本実施の形態３では中間部５Ｃと根本部４の間に中間部５Ａを配置し、中間部５Ｃと先端部６の間には中間部５Ｂを配置しない、すなわち中間部５Ｃと先端部６が直接接続される半導体装置１０３及び１０４について説明したが、中間部５Ｃと先端部６の間に中間部５Ｂを配置し、中間部５Ｃと根本部４の間には中間部５Ａを配置せず中間部５Ｃと根本部４が直接接続される形態としても同様の効果を得られる。
実施の形態４
実施の形態１では中間部５について接続部除去によって端子延在方向に平行な直線形状の中間部５Ａ及び中間部５Ｂと四角形の切り欠きの中間部５Ｃを形成し、中間部５Ｃに曲げ中心１１が来るようにリードフォーミングする半導体装置１０１について説明したが、本実施の形態４では実施の形態１における四角形の切り欠きの中間部５Ｃに溝加工を施した半導体装置１０５について説明する。なお実施の形態１との相違点は溝加工を施すことのみであるため、この部分についてのみ説明し、その他の部分や製造方法についての説明は省略する。
図２０は実施の形態４に係る半導体装置１０５の接続部除去後の電極端子３の周辺部を拡大した平面図である。図２０に示すように、半導体装置１０５も実施の形態１と同様に根本部４及び先端部６より幅の広い中間部５Ａ及び中間部５Ｂを有している。しかし中間部５Ｃについては実施の形態１と異なり、四角形の切り欠きとなっている部分の片側の面に電極端子３の幅方向に延在する溝４０が設けられている。この溝４０が設けられている面を第１主面、反対側の面を第２主面とする。
続くリードフォーミングにおいてはこの溝４０の位置を曲げ中心１１として第１主面が曲げ内側面、第２主面が曲げ外側面となるように曲げ加工が実施される。この時、溝４０の部分は電極端子３の厚みが少ないために溝４０がない時と比較して膨らみ部７の膨らみ量を抑制することができる。また同時にリードフォーミング時に溝４０が曲げ中心１１となって曲げ加工されやすく曲げ位置の精度の改善効果もある。しかし一方で溝４０は深くなるほど、あるいは幅が広くなるほど電極端子３の強度は低下するため、曲げやすさと強度のバランスを考慮して適切な値に設定すればよい。この溝加工はリードフォーミングより前の工程のいずれかで実施すればよく、プレス加工や切削加工等を用いればよい。膨らみ部７は曲げ外側となって部材が引き延ばされる第２主面側よりも曲げ内側となって部材が圧縮される第１主面側でより発生しやすくなるため、溝４０は第１主面に設けたほうが膨らみ量を抑制する効果は大きいが、第２主面に設けてもよく、また両方の面に設けてもよい。
このように中間部５Ｃに溝４０を設けることにより、膨らみ部７の膨らみ量の抑制と曲げ位置の精度の改善を図ることが可能となる。これによって実施の形態１と同様に隣接する電極端子３同士の接触による不具合を抑制すると同時に、強度不足による折損、変形、曲げ精度悪化の抑制や曲げ中心１１の位置精度を改善する効果も奏することができる。
なお本実施の形態４では電極端子３の形状は実施の形態１で説明した形状を用いたが、これに拘わらず、実施の形態２～３の電極端子３の形状に対して溝４０を設けてもよい。いずれにおいても曲げ中心１１と溝４０の位置を一致させることにより効果を奏する。
また、この溝４０は電極端子３を曲げた後において電極端子３の断面を解析することでも確認することができる。
なお実施の形態１の半導体装置１０１においては図３に示すように曲げ始点９と曲げ終点１０は中間部５Ｃに含まれているが、曲げ始点９は根本部４あるいは中間部５Ａに含まれてもよく、また曲げ終点１０が先端部６あるいは中間部５Ｂに含まれてもよい。すなわち曲げ中心１１が中間部５Ｃに含まれれば良い。曲げ中心１１において最も膨らみ部７が大きいため、この部分の幅ｄ８が中間部５Ａ及び中間部５Ｂの端子幅ｄ５よりも小さければ隣接する電極端子３同士の接触を抑制する効果を得ることはできる。なお曲げによって中間部５Ａや中間部５Ｂにも膨らみ部７の一部が到達し、隣接する電極端子３同士が接触するような場合は、曲げ部８の曲率を小さくし、曲げ始点９及び曲げ終点１０が中間部５Ｃの範囲に含まれるように曲げ加工条件を変更すればよい。これは実施の形態２～４についても同様である。
また実施の形態１～４においては、電極端子３の中間部５の形状は延在方向に対する左右の形状がすべて対称形とした形態を説明した。しかし隣り合う電極端子３の形状が同一であれば左右対称に限定されず、例えば図９、図１２、図１５、図１８において電極端子３の中間部５Ｃの電極端子３の延在方向である第２方向に対する両側面に設けられた切り欠きをいずれか一方のみにしてもよい。また両側面の切り欠きを各々異なる形状としてもよい。ただし電極端子３の両側面の形状を非対称にするとリードフォーミングにおいて電極端子３が第２方向と直交する第１方向に曲がりやすくなる恐れがあるため、本実施の形態１～４で説明したように第２方向に対して対称の形状とすることが望ましい。
１０１、１０２、１０３、１０４、１０５ 半導体装置、２ 封止樹脂、３ 電極端子、４ 根本部、５ 中間部、６ 先端部、７ 膨らみ部、８ 曲げ部、９ 曲げ始点、１０ 曲げ終点、１１ 曲げ中心、２１ リードフレーム、２２ 接続部、２３ 外枠、２４、２５、２７、２９ 金型、２６ 三角形の頂点、２８、３０ 突起、４０ 溝

Claims (15)

  1. 導電性のダイボンドと、
    前記ダイボンドと電気的に接続された半導体素子と、
    前記半導体素子を内部に封止した絶縁性樹脂である封止樹脂と、
    前記ダイボンドと電気的に接続されており、前記封止樹脂から突出しており、前記封止樹脂から突出した根本である根本部、前記根本部から延伸した先の端部である先端部、及び前記先端部と前記根本部との間に中間部を有する複数の電極端子と、を備え、
    複数の前記電極端子は、第１方向に沿って並べられ、前記第１方向と直交する第２方向に沿って前記封止樹脂から突出するように設けられており、
    前記中間部は、根本部及び先端部より前記第１方向における幅が太い第１の中間部と、前記根本部よりも前記第１方向における幅が太く、前記第１の中間部よりも前記第１方向における幅が細く、前記第１方向及び前記第２方向と直交する第３方向に向かって折り曲げられた曲げ部を有する第２の中間部とを備えた半導体装置。
  2. 前記曲げ部は、曲げの開始点である曲げ始点と曲げの終了点である曲げ終点の中央である曲げ中心を有し、前記曲げ中心は前記第２の中間部に位置する請求項１に記載の半導体装置。
  3. 前記曲げ始点と前記曲げ終点は、前記第２の中間部に位置する請求項２に記載の半導体装置。
  4. 前記第２の中間部は、前記第１方向における幅が膨らんだ膨らみ部を有し、前記第２の中間部の前記第１方向における幅は、前記膨らみ部が配置された位置で最大である請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記第２の中間部は、前記曲げ始点もしくは前記曲げ終点の何れか一方又はその両方から前記曲げ中心に向かうにつれて第１の方向における幅が狭くなる領域を有する請求項２～４のいずれか１項に記載の半導体装置。
  6. 前記電極端子は、前記第２の中間部と前記根本部との間もしくは前記第２の中間部と前記先端部との間のうち、少なくとも一方に前記第１の中間部を有する請求項１～５のいずれか１項に記載の半導体装置。
  7. 前記第２の中間部は、曲げ内側面に前記第１方向に延在する溝を有し、前記溝は、前記曲げ内側面における前記曲げ中心と重なる位置に形成される請求項１～６のいずれか１項に記載の半導体装置。
  8. 板状の金属材料を加工して、第１方向に沿って複数配置され前記第１方向と直交する第２方向に延びるように形成される電極端子の根本部、先端が前記金属材料の外枠に接続された先端部、及び前記根本部と前記先端部との間に設けられ夫々が前記第１方向において接続部により接続された中間部を形成する第１形成工程と、
    前記根本部、前記先端部、及び前記中間部が形成された前記金属材料に半導体素子を電気的に接続するように実装し、前記半導体素子を絶縁性樹脂で封止する実装モールド工程と、
    前記接続部および前記外枠を除去し、前記中間部に前記根本部及び前記先端部よりも第１方向における幅が太い第１の中間部と、前記根本部よりも第１方向における幅が太く前記第１の中間部よりも第１方向における幅が細い第２の中間部と、を形成する第２形成工程と、
    前記第２の中間部において前記第１方向及び前記第２方向と直交する第３方向に向かって前記電極端子を折り曲げるリードフォーミング工程と、を備えた半導体装置の製造方法。
  9. 前記リードフォーミング工程は、前記第２の中間部が曲げの開始点である曲げ始点と曲げの終了点である曲げ終点との中央である曲げ中心を有するように前記電極端子を折り曲げる請求項８に記載の半導体装置の製造方法。
  10. 前記リードフォーミング工程は、前記第２の中間部が前記曲げ始点と前記曲げ終点を有するように前記電極端子を折り曲げる請求項９に記載の半導体装置の製造方法。
  11. 前記リードフォーミング工程の後において、前記第２の中間部の前記第１方向における幅が前記第１の中間部の前記第１方向における幅よりも狭くなるように、前記第２形成工程における前記第２の中間部の前記第１方向における幅と前記リードフォーミング工程における折り曲げの曲率との関係を設定する設計工程を前記第２形成工程前に更に備えた請求項８に記載の半導体装置の製造方法。
  12. 前記第２形成工程において、前記第１の中間部及び前記第２の中間部は、プレス打ち抜き加工により形成される請求項８～１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記第２形成工程では、前記第２の中間部の側面に円弧部もしくはテーパ部を有する切り欠きを形成し、
    前記リードフォーミング工程では、前記第２形成工程で形成した前記切り欠きと前記曲げ中心が重なるように前記電極端子を折り曲げる請求項９～１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記第２形成工程において、前記第１の中間部は、前記第２の中間部と前記根本部の間もしくは前記第２の中間部と前記先端部の間のうち、少なくとも一方に形成される請求項８～１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記リードフォーミング工程の前に、前記第２の中間部の第１面に前記電極端子の前記第１方向における幅方向に延在する溝を形成する溝加工工程を有し、
    前記リードフォーミング工程は、前記溝を前記曲げ中心として前記第１面側が曲げ内側面となるように前記電極端子を折り曲げる請求項９～１４のいずれか１項に記載の半導体装置の製造方法。
JP2022009491A 2022-01-25 2022-01-25 半導体装置及び半導体装置の製造方法 Pending JP2023108390A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022009491A JP2023108390A (ja) 2022-01-25 2022-01-25 半導体装置及び半導体装置の製造方法
US18/058,705 US20230238311A1 (en) 2022-01-25 2022-11-23 Semiconductor device and method of manufacturing semiconductor device
DE102023100472.7A DE102023100472A1 (de) 2022-01-25 2023-01-11 Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
CN202310057291.7A CN116504724A (zh) 2022-01-25 2023-01-19 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022009491A JP2023108390A (ja) 2022-01-25 2022-01-25 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023108390A true JP2023108390A (ja) 2023-08-04

Family

ID=87068434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022009491A Pending JP2023108390A (ja) 2022-01-25 2022-01-25 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230238311A1 (ja)
JP (1) JP2023108390A (ja)
CN (1) CN116504724A (ja)
DE (1) DE102023100472A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317484A (ja) 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法

Also Published As

Publication number Publication date
US20230238311A1 (en) 2023-07-27
CN116504724A (zh) 2023-07-28
DE102023100472A1 (de) 2023-07-27

Similar Documents

Publication Publication Date Title
US6924548B2 (en) Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
JP4615282B2 (ja) 半導体パッケージの製造方法
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP2023108390A (ja) 半導体装置及び半導体装置の製造方法
JP2006203048A (ja) 半導体装置
JP2023033569A (ja) 電力半導体装置及びその製造方法
JP5488328B2 (ja) 電子部品およびその製造方法
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP4849802B2 (ja) 半導体装置
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JP4200150B2 (ja) リードフレームの製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
KR102514564B1 (ko) 홈이 형성된 리드를 포함하는 리드 프레임
JPH0620106B2 (ja) リ−ドフレ−ムの製造方法
JP5046579B2 (ja) リードフレームの製造方法および該製造方法を用いたリードフレーム
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JPH05129493A (ja) リードフレームの製造方法
JPH03110858A (ja) リードフレーム
JPH03175661A (ja) リードフレームの製造方法
JP4999492B2 (ja) 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置
JPH08181263A (ja) リードフレームの製造方法及びこれに用いる金型装置
JP2001210774A (ja) 半導体装置用リードフレーム及びその製造方法
JPH06310644A (ja) リードフレームおよびその製造方法
JPH03283642A (ja) リードフレームの製造方法
JPH11345929A (ja) リードフレームのテーピング装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240219