DE10144468A1 - Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten - Google Patents

Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten

Info

Publication number
DE10144468A1
DE10144468A1 DE10144468A DE10144468A DE10144468A1 DE 10144468 A1 DE10144468 A1 DE 10144468A1 DE 10144468 A DE10144468 A DE 10144468A DE 10144468 A DE10144468 A DE 10144468A DE 10144468 A1 DE10144468 A1 DE 10144468A1
Authority
DE
Germany
Prior art keywords
system carrier
chip island
chip
electronic component
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10144468A
Other languages
English (en)
Inventor
Heinz Pape
Mohamad Yazid B Wagiman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10144468A priority Critical patent/DE10144468A1/de
Publication of DE10144468A1 publication Critical patent/DE10144468A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) mit auf der Unterseite seines Gehäuses verteilten Außenkontakten (4) und mit mindestens einem Halbleiterchip, der auf einer Chipinsel (6) eines Systemträgers (7) angeordnet ist. Die Chipinsel (6) ist gegenüber den Außenkontakten (4) in einer Kunststoffgehäusemasse (8) in der Weise abgesenkt, daß der Halbleiterchip (5) mit Bondverbindungen (9) in einer Kunststoffpreßmasse (13) zwischen der Unterseite des Gehäuses und der abgesenkten Chipinsel (6) eingebettet ist.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit auf der Unterseite seines Gehäuses verteilten Außenkontakten, einem Systemträger und Verfahren zu deren Herstellung gemäß der Gattung der unabhängigen Ansprüche.
  • Die Komplexität elektronischer Bauteile bei gleichzeitiger Miniaturisierung der Gehäuse erfordert eine zunehmende Anzahl von Außenkontakten auf der Unterseite der elektronischen Bauteile. Mit der Zunahme der Außenkontakte nimmt auch die Anzahl der Bondverbindungen innerhalb des elektronischen Bauteils zu. Beim Verpacken derartiger elektronischer Bauteile kommt es zunehmend zu Ausfällen trotz korrekt durchgeführter Bondtechnologie.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil und ein Verfahren anzugeben, mit denen die Ausfälle vermindert werden können. Diese Aufgabe wird mit den unabhängigen Ansprüchen gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Intensive Untersuchungen der Fertigungsausfälle haben ergeben, daß trotz korrekt durchgeführter Bondtechnologie das Ausrichten des Systemträgers mit den Bauelementen unter einem entsprechenden Formwerkzeug mit Kavitäten für die Kunststoffgehäusemasse problematisch ist. Bei diesem Ausrichten liegen die Bondverbindungen völlig ungeschützt auf der Oberseite des Systemträgers, so daß beim Ausrichten des Formwerkzeugs Bondverbindungen leicht beschädigt werden können. Erfindungsgemäß wird ein neues elektronisches Bauteil geschaffen, das derart strukturiert ist, daß die empfindlichen Bondverbindungen besser geschützt sind.
  • Bei dem erfindungsgemäßen elektronischen Bauteil ist der Halbleiterchip auf einer Chipinsel in einer Kunststoffgehäusemasse angeordnet, während auf der Unterseite des Gehäuses Außenkontakte verteilt angeordnet sind. Die Chipinsel ist gegenüber den Kontakten in der Kunststoffgehäusemasse in einer Weise abgesenkt, daß der Halbleiterchip mit Bondverbindungen in einer Kunststoffpreßmasse zwischen der Unterseite des Gehäuses und der abgesenkten Chipinsel eingebettet ist, wobei die Bondverbindungen zwischen Kontaktflächen auf einer aktiven Oberseite des Halbleiterchips und Bondflächen an den Außenkontakten angeordnet sind.
  • Dieses elektronische Bauteil hat den Vorteil, daß durch das Absenken der Chipinsel mit dem Halbleiterchip auch die empfindlichen Bondverbindungen gegenüber möglichen Beschädigungen durch ein Formwerkzeug beim Verpacken geschützt sind. Das Formwerkzeug kann beim Verpacken nicht mehr unmittelbar die Bondverbindungen erreichen, da diese zwischen der Chipinsel und der Unterseite des Bauteils angeordnet sind und somit die versenkte Chipinsel die Bondverbindungen schützt. Auch zusätzliche Bondverbindungen, die als Masseverbindungen zwischen Kontaktflächen der aktiven Oberseite des Halbleiterchips und der Chipinsel angeordnet sind, werden durch die versenkte Chipinsel vor Beschädigungen geschützt.
  • In einer weiteren Ausführungsform der Erfindung weisen die Außenkontakte Kröpfungen auf, die in die Kunststoffpreßmasse hineinragen. Diese Kröpfungen weisen einen Bondansatz auf mit einer Bondfläche zum Anbringen einer Bondverbindung. Diese Ausführungsform der Erfindung hat den Vorteil, daß die Kröpfungen direkt beim Absenken der Chipinsel an Bereichen der Außenkontakte angebracht werden können, so daß die Bondflächen für die Bondverbindungen auf Bondansätzen vollständig in der Kunststoffpreßmasse eingebettet sind.
  • In einer weiteren Ausführungsform der Erfindung weist die Chipinsel in ihrer abgesenkten Position an ihren diagonal gegenüberliegenden Ecken Haltestege auf. Diese Halbleiterstege können von den diagonal gegenüberliegenden Ecken der Chipinsel bis zu den Ecken der Unterseite des Gehäuses reichen. Die diagonale Aufhängung der Chipinsel an entsprechenden Haltestegen hat den Vorteil, daß die Chipinsel äußerst stabil in ihrer abgesenkten Position verbleibt und somit einen verbesserten Schutz für die Bondverbindungen darstellt. Darüber hinaus können die Haltestege neben der mechanischen Stabilisierung auch als elektrische Leitungen von den Ecken der Unterseite des Gehäuses zu der Chipinsel und damit zur Unterseite oder Rückseite des Halbleiterchips dienen.
  • Ein weiterer Aspekt der Erfindung bezieht sich auf die zunehmende Komplexität und die zunehmende Dichte der elektronischen Bauteile einer elektronischen Schaltung eines elektronischen Bauteils. Mit zunehmender Komplexität und zunehmender Bauelementdichte auf dem Halbleiterchip nimmt die erzeugte Verlustleistung pro Flächeneinheit ständig zu. Daraus ergibt sich das Problem der Wärmeabfuhr der erzeugten Wärme.
  • Gelöst wird dieses Problem für ein elektronisches Bauteil mit auf der Unterseite seines Gehäuses verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der auf einer Chipinsel eines Systemträgers angeordnet ist, dadurch, daß die Chipinsel auf der Oberseite des elektronischen Bauteils eine freiliegende zentral angeordnete Außenkontaktfläche aufweist. Dazu ist die Chipinsel derart abgesenkt, daß der Halbleiterchip und die Bondverbindungen zwischen der Chipinsel und den Außenkontakten angeordnet und in einer Kunststoffpreßmasse zwischen der Unterseite des Gehäuses und der Chipinsel eingebettet sind.
  • Das elektronische Bauteil hat den Vorteil, daß die Chipinsel mit ihrer freiliegenden zentral angeordneten Außenkontaktfläche auf der Oberseite des elektronischen Bauteils die Verlustwärme unmittelbar an die Umgebung abgeben kann. Darüber hinaus ist es möglich, auf der freiliegenden zentral angeordneten Außenkontaktfläche der Chipinsel Kühlelemente und/oder Wärmeleitungsblocks anzubringen, um die Verlustwärme des Halbleiterchips wirksam abzuführen. Auch unter diesem Aspekt der Erfindung ist die Chipinsel gegenüber den Kontakten in einer Kunststoffgehäusemasse abgesenkt. Auch kann das elektronische Bauteil zusätzliche Bondverbindungen als Masseverbindungen zwischen Kontaktflächen der aktiven Oberseite des Halbleiterchips und der Chipinsel aufweisen, wodurch das Potential der Chipinsel an Bauelemente auf der Oberseite des Halbleiterchips gelegt werden kann.
  • Um eine sichere Einbettung der Bondverbindungen in die Kunststoffpreßmasse zu erreichen, können die Außenkontakte Kröpfungen aufweisen, die in die Kunststoffpreßmasse hineinragen. Diese Kröpfungen weisen Bondansätze mit Bondflächen zum Anbringen von Bondverbindungen auf. Dadurch wird vorteilhaft erreicht, daß die Bondverbindung vollständig im abgesenkten Bereich der Chipinsel angeordnet ist. Die Chipinsel weist in ihrer Position auf der Oberseite des elektronischen Bauteils an ihren diagonal gegenüberliegenden Ecken Haltestege auf. Diese Haltestege erstrecken sich bis zu den Ecken der Unterseite des Gehäuses. Mit den Haltestegen wird die Position der Chipinsel während des Herstellungsprozesses fixiert. Ferner kann mit Hilfe der diagnonal gegenüberliegenden Haltestege die Chipinsel beim Verpacken der elektronischen Bauteile in eine obere Dichtfolie gepresst werden, wodurch ein Freiliegen einer zentral angeordneten Außenkontaktfläche der Chipinsel gewährleistet wird.
  • In einer weiteren Ausführungsform der Erfindung weisen die in die Kunststoffgehäusemasse hineinragenden Bondansätze eine verminderte Materialstärke auf. Diese Ausführungsform hat den Vorteil, daß die Verminderung der Materialstärke nach oben ausreichend Raum schafft, um eine Bondverbindung unterzubringen, ohne daß die Außenkontakte gekröpft werden müssen. Damit wird auch die für die Kröpfung sonst vorgesehenen Materiallänge eingespart und das Gehäuse kann entsprechend schmaler und somit in zusätzlich verminderter Höhe ausgeführt werden, was für die Verminderung der Außenmaße des Gehäuses von entscheidender Bedeutung ist.
  • Bei einer weiteren Ausführungsform der Erfindung ist es vorgesehen, daß die Chipinsel mit Haltestegen in ihren diagonal gegenüberliegenden Ecken an Dehnelementen oder Torsionselementen zur Inselaufhängung fixiert ist. Derartige Dehn- oder Torsionselemente für die Haltestege der Chipinsel erleichtern das Absenken der Chipinsel. Ferner verbessern sie die Andruck oder Federeigenschaften der Chipinsel gegenüber einer Dichtfolie eines Formwerkzeugs.
  • In einer weiteren Ausführungsform der Erfindung sollen die Haltestege der Chipinsel nicht nur die Position der Chipinsel fixieren, sondern auch einen elektrischen Strom oder ein elektrisches Potential an die Chipinsel legen. Dazu enden die Haltestege auf der Unterseite des elektronischen Bauteils an Außeneckkontakten. Ferner ist damit der Vorteil verbunden, daß über die Außeneckkontakte die Haltestege und die Chipinsel unmittelbar an die Rückseite des Halbleiterchips ein elektrisches Potential gelegt werden kann. Derartige Außeneckkontakte haben darüber hinaus den Vorteil, daß sie die Bauteilecken stabilisieren und eine exakte Bauteilbegrenzung in den Ecken auf der Unterseite des elektronischen Bauteils bilden.
  • In einer weiteren Ausführungsform der Erfindung stützen sich die Haltestege der Chipinsel an Außeneckstücken auf der Unterseite des elektronischen Bauteils ab. Derartige Außeneckstücke können kleiner als Außeneckkontakte dimensioniert sein und haben dennoch die gleich stabilisierende Wirkung auf die Außenabmessungen des elektronischen Bauteils.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß die Haltestege gegenüber der Dicke der Außenkontakte eine verminderte Materialstärke aufweisen. Diese verminderte Materialstärke verbessert die Dehnbarkeit der Haltestege beim Absenken der Chipinsel. Außerdem kann die verminderte Materialstärke der Haltestege dazu beitragen, daß die Gesamtdicke des Kunststoffgehäuses vermindert werden kann.
  • Für eine weitere Ausführungsform der Erfindung ist es vorgesehen, die Haltestege in ihrer Längsrichtung mit unterschiedlicher Materialstärke auszuführen. Dieses kann erreicht werden, indem das Material einseitig von der Oberseite und/oder von der Unterseite aus verdünnt wird. An den Übergangsstellen zwischen oberseitiger und unterseitiger Verminderung der Materialstärke weisen derartige Haltestege die volle Materialstärke auf und dazwischen die jeweils verminderten Materialstärken. Ein derart strukturierter Halbleitersteg hat den Vorteil, daß er beim Dehnen während des Absenkens der Chipinsel äußerst nachgiebig ist, so daß mit geringer Druckkraft die Chipinsel an der Oberseite des elektronischen Bauteils angeordnet wird.
  • Bei einer weiteren Ausführungsform der Erfindung ist die Chipinsel an einem Haltesteg fixiert, der sich von einem Außenrandkontakt des elektronischen Bauteils zu einem Seitenrand der Chipinsel erstreckt. Dazu kann der Randbereich der Chipinsel einen Schlitz aufweisen. Dieser Schlitz trennt von dem Material der Chipinsel einen im Randbereich angeordneten Haltesteg ab. Dieser durch einen Schlitz abgetrennte Haltesteg erstreckt sich dann zu einem der Außenrandkontakte. Bei dieser Ausführungsform der Erfindung ist die Chipinsel nicht mehr diagonal von ihren Ecken aus an Haltestegen befestigt, sondern wird durch ihren Randbereich in abgesenkter Position fixiert. Diese Ausführungsform des elektronischen Bauteils hat den Vorteil, daß mit Hilfe dieser Anordnung ein äußerst tiefes Absenken der Chipinsel möglich wird und somit ein Bauteil mit einem relativ dicken Halbleiterchip herstellbar ist. Das hat den Vorteil, daß ein Dünnätzen oder Dünnschleifen eines Halbleiterwafers nicht erforderlich ist.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist es, einen Systemträger für mehrere elektronische Bauteile zur Verfügung zu stellen, auf dem das erfindungsgemäße elektronische Bauteil hergestellt werden kann. Ein derartiger Systemträger mit mehreren Bauteilpositionen für jeweils ein einzelnes elektronisches Bauteil weist an jeder Bauteilposition eine Struktur auf. Diese Struktur ist umgeben von einem Systemträgerrahmen. Innerhalb der Struktur jeder Bauteilposition erstrecken sich Haltestege zu Außenkontakten und zu einer Chipinsel. Die von den Haltestegen gehaltene Chipinsel ist gegenüber dem Systemträgerrahmen abgesenkt. Der Systemträger ist durch mehrere Auswölbungen in Zeilen und Spalten gekennzeichnet, die an jeder Bauteilposition eine abgesenkte Chipinsel aufweisen. Aufgrund dieser regelmäßigen Auswölbungen wird das Verpacken der elektronischen Bauteile in einer Kunststoffpreßmasse erleichtert. Ferner werden Ausfälle vermieden, da die Auswölbungen relativ leicht mit den Kavitäten eines Werkzeugs ausgerichtet werden können, ohne daß dabei Bonddrähte beschädigt werden, weil sie von den Auswölbungen auf dem Systemträger geschützt sind.
  • In einer Ausführungsform der Erfindung weisen die Außenkontakte Kröpfungen auf, die in Richtung auf die abgesenkte Chipinsel angeordnet sind und einen Bondansatz tragen. Ein Systemträger mit gekröpften Außenkontakten und abgesenkter Chipinsel kann in einem einzigen Arbeitsschritt erfolgreich hergestellt werden.
  • Bei einer weiteren Ausführungsform der Erfindung weisen die Außenkontakte des Systemträgers Bondansätze auf, die gegenüber dem Systemträgerrahmen und gegenüber den Außenkontakten einer verminderte Materialstärke aufweisen. Diese verminderte Materialstärke kann noch vor dem Absenken der Chipinsel eingebracht werden oder gleichzeitig mit dem Absenken der Chipinsel erfolgen. Auch die Chipinsel selbst kann gegenüber der Materialstärke des Systemträgerrahmens eine verminderte Materialstärke aufweisen. Die Verminderung der Materialstärken sowohl der Bondansätze der Außenkontakte als auch der Chipinsel hat den Vorteil, daß die Abmessungen des Gehäuses insbesondere in bezug auf seine Dicke erheblich vermindert werden können. So sind Gehäusedicken herstellbar, die lediglich eine Dicke aufweisen, die dem 1,5-fachen der Materialstärke des Systemträgers entspricht.
  • Auch die Haltestege können gegenüber dem Systemträgerrahmen eine verminderte Materialstärke aufweisen. In einer derartigen Ausführungsform der Erfindung kann die Verminderung der Materialstärke sowohl für die Chipinsel, die Haltestege und die Bondansätze in einem einzigen Ätzschritt durchgeführt werden. Die verminderte Materialstärke ist für die Miniatisierung von elektronischen Bauteilen insbesondere in bezug auf die Dicke des Gehäuses ein Vorteil.
  • In einer weiteren Ausführungsform des Systemträgers weist die Chipinsel in ihrer abgesenkten Position an diagonal gegenüberliegenden Ecken Haltestege auf. Diese Haltestege erstrecken sich bis zu den Eckbereichen der Struktur in jeder Bauteilposition des Systemträgerrahmens. Über derartige Haltestege kann der Systemträgerrahmen die Chipinsel in ihrer abgesenkten Position stabilisieren. Diagonal ausgerichtete Haltestege in den Ecken können besonders lang ausgeführt werden, was das Absenken der Chipinsel erleichtert.
  • In einer weiteren Ausführungsform der Erfindung weist die Struktur jeder Bauteilposition Eckbereiche auf. In diesen Eckbereichen sind Dehnelemente oder Torsionselemente angeordnet. Die Haltestege für die Chipinsel erstrecken sich von den Ecken der Chipinsel zu diesen Dehnelementen oder Torsionselementen. Ein derartig ausgebildeter Systemträger hat den Vorteil, daß die Dehn- oder Torsionselemente beim Absenken der Chipinsel nachgiebig sind und mit geringeren Kräften eine Formgebung des Systemträgers erreicht werden kann.
  • Anstelle der Dehn- oder Torsionselemente kann die Struktur in den Ecken auch jeweils einen Außeneckkontakt aufweisen, der einen Haltesteg für die abgesenkte Chipinsel aufweist. Diese Außeneckkontakte sind einerseits über einen Haltesteg mit der Chipinsel verbunden und andererseits über einen weiteren Haltesteg mit dem Systemträgerrahmen. Während der Haltesteg zu der Chipinsel auch nach dem Verpacken beibehalten wird, so daß zwischen dem Außeneckkontakt und der Chipinsel eine elektrische Verbindung verbleibt, wird der Haltesteg zwischen Außeneckkontakten und Systemträgerrahmen bei dem Vereinzeln des Systemträgers zu einzelnen Bauteilen entfernt.
  • In einer weiteren Ausführungsform der Erfindung weist der Systemträger in jeder Bauteilposition einen Außenrandkontakt auf, der einen Haltesteg für die abgesenkte Chipinsel aufweist. Ein derartiger Außenrandkontakt ist über einen Haltesteg mit dem Systemträger und über einen weiteren Haltesteg mit dem Randbereich der Chipinsel verbunden. Mit einer derartigen Struktur des Systemträgers können große Absenkungen der Chipinsel erreicht werden, da die Haltestege relativ lang ausführbar sind.
  • Die Haltestege, welche die Chipinsel halten, können in ihrer Längsrichtung unterschiedliche Materialstärken aufweisen. Teilweise haben diese Haltestege eine verminderte Materialstärke und teilweise die volle Materialstärke des Systemträgerrahmens. Ein Vorteil dieser Ausführungsform des Systemträgers ist, daß die Dehnbarkeit der Haltestege erhöht wird, so daß mit minimaler Kraft ein Absenken der Chipinseln möglich ist.
  • Ein Verfahren zur Herstellung des Systemträgers mit mehreren Bauteilpositionen von elektronischen Bauteilen weist folgende Verfahrensschritte auf. Zunächst wird ein Systemträgerrohling aus einem Metallband oder einer Metallplatte bereitgestellt. Dieses Metallband oder diese Metallplatte sind vorzugsweise aus Kupfer, Nickel, Eisen oder Legierungen derselben. Der Systemträgerrohling wird dann in jeder seiner Bauteilpositionen unter Beibehaltung eines Systemträgerrahmens, von dem aus sich Haltestege zu Außenkontakten und zu einer Chipinsel erstrecken, strukturiert. Nach der Strukturierung erfolgt ein Absenken der Chipinsel gegenüber dem Systemträgerrahmen in jeder der Bauteilpositionen. Schließlich wird für jeden der Außenkontakte ein Bondansatz entweder durch Umformen oder durch Verdünnen des Außenkontaktes gebildet. Dieses Verfahren hat den Vorteil, daß ein Systemträger hergestellt werden kann, der auf einfache Weise einen Schutz für die später anzubringenden Bondverbindungen mittels Auswölbungen verwirklicht, wobei jede Auswölbung eine Chipinsel aufweist. Diese Auswölbungen mit den Chipinseln schützen die auf dem Systemträger anzubringenden Komponenten wie den Halbleiterchip und die Bonddrähte für die Bondverbindungen.
  • Ein Durchführungsbeispiel dieses Verfahrens sieht vor, daß mehrere Verfahrensschritte zu einem Verfahrensschritt zusammengefaßt werden, um damit den Gesamtprozess zu verbilligen. So wird in dem Durchführungsbeispiel das Strukturieren, das Absenken der Chipinsel und das Bilden und Absenken eines Bondansatzes in einem Herstellungsschritt mittels eines Stanzpressverfahrens durchgeführt. Dabei entsteht aus dem zunächst plattenförmigen oder bandförmigen Systemträgerrohling ein strukturierter Systemträger mit Auswölbungen an jeder Bauteilposition, wobei die Auswölbungen im wesentlichen die Chipinseln aufweisen.
  • Unter dem Aspekt, daß der Systemträger eine Chipinsel aufweisen soll, deren äußere Oberseite eine Außenkontaktfläche des elektronischen Bauteils bildet, werden folgende Verfahrenschritte durchgeführt. Zunächst wird wieder ein Systemträgerrohling aus einem Metallband oder einer Metallplatte bereitgestellt. Anschließend wird der Systemträgerrohling in jeder Bauteilposition mittels beidseitiger Ätztechnik unter Beibehaltung eines Systemträgerrahmens, von dem aus sich Haltestege zu Außenkontakten und zu einer Chipinsel erstrecken, strukturiert. Anschließend wird ein Bondansatz für jeden Außenkontakt geschaffen durch Vermindern der Materialstärke des Systemträgerrohlings in einem Abschnitt des Außenkontaktes von der Oberseite des Systemträgerrohlings aus. Abschließend erfolgt dann das Absenken der Chipinsel gegenüber dem Systemträgerrahmen in jeder der Bauteilpositionen. Dieses Verfahren hat den Vorteil, daß der Systemträger an vorgegebenen Stellen eine verminderte Materialstärke aufweist. Diese vorbestimmten oder vorgegebenen Stellen sind im wesentlichen die Chipinsel selbst und/oder Teile der Anschlußkontakte und/oder die Haltestege.
  • Durch ein Dünnätzen von zwei verschiedenen Oberflächen aus, können die Haltestege mit unterschiedlicher Materialdicke hergestellt werden. Diese Haltestege mit unterschiedlicher Materialstärken verleihen dem Systemträger eine höhere Dehnbarkeit, die es erleichtern, die Chipinseln gegenüber dem Systemträgerrahmen versetzt anzuordnen. Um eine verminderte Materialstärke in vorbestimmten Bereichen zu erhalten, können unterschiedliche Verfahren eingesetzt werden. Ein mögliches Verfahren ist, daß bei der beidseitigen Ätzung diese Ätzung stellenweise nur einseitig durchgeführt wird, nämlich entweder nur von der Oberseite aus oder nur von der Unterseite aus. Damit kann erreicht werden, daß lediglich ein Restmaterial stehen bleibt, welches dann die verdünnte Materialstärke aufweist. Eine weitere Möglichkeit zur Verminderung der Materialstärke bietet die Umformtechnik, die ebenfalls entweder von der Oberseite aus oder von der Unterseite aus erfolgen kann. Zu diesen Umformtechniken gehört einerseits das Pressen zwischen zwei Stempelwerkzeugen oder das Hämmern zwischen einem beweglichen Stempel und einer feststehenden Unterlage.
  • Schließlich kann die Bondfähigkeit des Systemträgerrohlings durch Beschichten mit entsprechenden Edelmetallen verbessert werden. Als Bondbeschichtungen werden Silber oder Gold oder Legierungen derselben eingesetzt. Für lötfähige Beschichtungen eignen sich insbesondere Silberlote, die in einer weiteren Durchführung der Verfahren auf der Chipinsel aufgetragen werden, so daß der Halbleiterchip auf die Chipinsel über das Silberlot fixiert werden kann.
  • Um die Chipinsel mit einer verminderten Materialstärke darzustellen, wird beim beidseitigen Ätzen des Systemträgers der Chipinselbereich auf seiner Unterseite mit einer Schutzmaske versehen, so daß lediglich der Chipinselbereich von der Oberseite aus dünngeätzt wird. Bei dem anschließenden Absenken der Chipinsel in ihre abgesenkte Position kann gleichzeitig ein Umformen der Außenkontakte zu Bondansätzen erfolgen. Mit diesem Durchführungsbeispiel wird vorteilhaft ein Verfahrensschritt eingespart.
  • Beim Strukturieren des Systemträgers aus dem Systemträgerrohling kann zur Bildung eines Haltesteges die Chipinsel im Randbereich mit einem Schlitz versehen werden. Dies hat den Vorteil, daß relativ langgestreckte Haltestege hergestellt werden können und damit die Chipinsel sehr weit von dem Systemträgerrahmen aus abgesenkt werden kann.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils weist folgende Verfahrensschritte auf. Zunächst wird ein Systemträger hergestellt, der mehrere Bauteilpositionen aufweist. Diese Bauteilpositionen sind für jeweils ein elektronisches Bauteil vorgesehen. Die Bauteilpositionen sind von einem Systemträgerrahmen umgeben und weisen eine Struktur auf. In dieser Struktur erstrecken sich Haltestege vom Systemträgerrahmen aus zu Außenkontakten und zu einer Chipinsel. Dabei ist die Chipinsel gegenüber dem Systemträgerrahmen abgesenkt. Nach dem Absenken der Chipinsel wird auf diese ein Halbleiterchip mit seiner Rückseite aufgebracht. Danach werden Bondverbindungen zwischen Kontaktflächen der Oberseite des Halbleiterchips und Bondflächen auf entsprechenden Bondansätzen der Außenkontakte hergestellt. Nach dem Herstellen der Bondverbindungen wird jedes Bauteil in seiner Bauteilposition in einer Kunststoffpreßmasse verpackt. Dabei wird eine Dichtfolie für die Außenkontakte auf der Unterseite des Bauteil verwendet. Abschließend wird der Systemträger mit verpackten Bauteilen in einzelne elektronische Bauteile getrennt.
  • Dieses Verfahren hat den Vorteil, daß geschützt durch die Haltestege und die Außenkontakte sowie geschützt durch die Chipinsel Bondverbindungen entstehen, die keinen Beschädigungen durch ein Formwerkzeug ausgesetzt sind, da sie innerhalb von Auswölbungen angeordnet sind, die im wesentlichen Chipinsel und Haltestege umfassen.
  • In einem Durchführungsbeispiel des Verfahrens erfolgt das Absenken der Chipinsel beim Herstellen des Systemträgers um mindestens 10% geringer als es einem Hohlmaß einer Kavität in einem Formwerkzeug für das Verpacken des elektronischen Bauteils in einer Kunststoffgehäusemasse entspricht. Bei diesem Verfahren entsteht ein elektronisches Bauteil, bei dem die gesamte Chipinsel mit dem Halbleiterchip in Kunststoffmasse eingebettet ist. Durch das um mindestens 10% geringere Absenken der Chipinsel gegenüber dem Hohlmaß der Kavität wird die Chipinsel von der Kunststoffgehäusemasse vollständig abgedeckt.
  • Eine weitere Herstellung eines elektronischen Bauteils betrifft ein Verfahren, bei dem die Chipinsel derart abgesenkt wird, daß die Auswölbung mit der Chipinsel des Systemträgers eine Kavität eines Formwerkzeugs vollständig mit ihrer Höhe auffüllt, so daß sich die eine Außenseite der Chipinsel als Außenkontaktfläche in eine obere Dichtfolie des Formwerkzeugs einprägt. Diese obere Dichtfolie wird zusätzlich zu einer unteren Dichtfolie eingesetzt, da bei dem elektronischen Bauteil nun sowohl auf der Oberseite als auch auf der Unterseite Kontaktflächen hergestellt werden. Beim Kunststoffpressvorgang werden dann die Außenkontakte in die untere Dichtfolie eingepreßt und die Chipinsel mit ihrer Außenkontaktfläche in die obere Dichtfolie eingedrückt. Dadurch wird gleichzeitig gewährleistet, daß kein Kunststoff die Außenkontaktflächen sowohl auf der Unterseite als auch auf der Oberseite benetzt.
  • Um zu gewährleisten, daß die Chipinsel in der Hohlraumkavität eines Formwerkzeugs eng auf der oberen Dichtfolie aufliegt, wird in einem Durchführungsbeispiel des Verfahrens das Absenken der Chipinsel beim Herstellen des Systemträgers um bis zu 10% tiefer erfolgen, als es für ein entsprechendes Hohlmaß einer Kavität in einem Formwerkzeug für das Verpacken des Bauteils in einer Kunststoffgehäusemasse vorgesehen ist. Beim Zusammenfahren des unteren und des oberen Formteils wird dabei die Chipinsel gegen die Kavität des oberen Formwerkzeugs gepreßt und um die vorgegebenen 10% zusammengedrückt.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß das Aufbringen des Halbleiterchips auf die abgesenkte Chipinsel mittels Löttechnik durchgeführt wird. Diese Durchführung des Fixierens des Halbleiterchips auf der abgesenkten Chipinsel wird eingesetzt, damit sich der Halbleiterchip beim anschließenden Herstellen von Bondverbindungen nicht mehr verschiebt. Anstelle eines Lötwerkstoffs kann auch ein Leitkleber eingesetzt werden, womit dann der Halbleiterchip auf die Chipinsel geklebt wird. Diese Klebetechnik hat den Vorteil, daß der Systemträger nicht extrem erwärmt werden muß, zumindest nicht soweit, bis eine Löttemperatur erreicht ist. Vielmehr reicht eine Temperatur aus, bei welcher der leitende Klebstoff dauerhaft vernetzt.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens ist es vorgesehen, daß nach dem Verpacken der Bauteile in den Bauteilpositionen die Außenkontakte auf der Unterseite der elektronischen Bauteile von ihren Haltestegen getrennt werden. Dieses Trennen erfolgt durch Einbringen von Aussparungen in die Bauteilunterseite unter Durchtrennen der Haltestege. Bei diesem Verfahrensbeispiel entstehen in vorteilhafter Weise eine hohe Anzahl an Außenkontakten, die auf der Unterseite des Gehäuses des elektronischen Bauteils verteilt sind. Dazu werden die Außenkontakte zunächst an Haltestegen wie an einer Schnur aufgereiht, wobei die Haltestege an den äußeren Enden mit dem Systemträgerrahmen verbunden sind. Die derart aufgereihten Außenkontakte können während des Verpackens mit Kunststoffmasse durch die Haltestege in Position gehalten werden und werden nach dem Verpacken durchtrennt.
  • Zusammenfassend ist festzustellen, daß die vorliegende Erfindung den Vorteil einer abgesenkten Chipinsel aufweist, die die Bondverbindungen vor Beschädigungen schützt. Dazu sind die Struktur aus Haltestegen und Chipinsel sowie aus Haltestegen und Außenanschlußkontakten eines Systemträgers den Außenkonturen eines Kunststoffgehäuses angepaßt. Bei einem weiteren Aspekt der Erfindung wird eine möglichst effektive Wärmeabfuhr über die Gehäuseoberseite ermöglicht und gleichzeitig ein möglichst kleines und kostengünstig herstellbares Gehäuse vorgeschlagen.
  • Die elektrischen Eigenschaften des neuen elektronischen Bauteils sind für Hochfrequenzanwendungen geeignet und es können viele Kontaktanschlüsse zugelassen werden (high pin count). Dazu wird eine Surface-Mount-Technik (SMT) montierbar. Die Außenkontakte oder Anschlußflecken sind dabei an der unteren Gehäusefläche angeordnet, während der Halbleiterchip selbst "face down" im Gehäuse angeordnet ist.
  • Durch die Anordnung einer Außenkontaktfläche auf der Oberseite des elektronischen Bauteils, die gleichzeitig zur Chipinsel gehört, ergibt sich der Vorteil einer effizienten Wärmeabfuhr. Es wird ein Ankoppeln von Wärmesenken wie z. B. ein Gehäuseblech, ein Kühlkörper und dergleichen an das Halbleitergehäuse von oben ermöglicht. Das ist bei "leadless"- Gehäusen vom QFN-Typ, die Metallflächen nur unter dem Gehäuse aufweisen, nicht möglich. Thermische Nachteile dieser sehr kleinen Gehäusetypen können mit dieser Ausführungsform der Erfindung kompensiert werden. Darüber hinaus hat die Erfindung den Vorteil, daß ein derartiges elektronisches Bauteil kostengünstig herstellbar ist, weil die Anschluß- und die Inselgeometrien ätztechnisch aus einem Metallblech erzeugt werden können. Schließlich bietet die Erfindung die Möglichkeit, ein mehrreihiges Anschlußraster auf der Unterseite des Gehäuses zu verwirklichen, wie es sonst nur durch eine technisch aufwendige BGA- oder die CSP-Gehäusetechnologie möglich ist. Während beispielsweise bei den BGA- oder CSP-Gehäusen eine aufwendige Umverdrahtungsplatte erforderlich wird, entfällt dieses bei der vorliegenden Erfindung.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die Außenkontakte mit ihren Anschlußflächen und ihrem Bondbereich relativ zur Außenfläche des elektronischen Bauteils abgesenkt oder dünner ausgeführt sind, so daß ein Bonddraht nicht über die Ebene, die von außen zugänglich ist, herausragt. Zusätzlich können die Haltestege und/oder Chipinsel gegenüber den Außenkontakten gedünnt werden. Alternativ zu einer Dünnätzung kann der Bereich der Bondansätze auch dadurch erzeugt werden, daß der entsprechende Teil eines Außenkontaktes mit einem passenden Stempel flachgehämmert oder gepreßt wird. Dieses läßt sich auch bei stanztechnisch erzeugten Außenkontaktgeometrien durchführen. Außerdem kann dabei die Verjüngung zum dünnen Anschlußbereich für die Bonddrähte auch keilförmig erfolgen, was einen Raum für einen schrägen Konus der Bondkapillare gibt und gegebenenfalls bei Platzmangel und sehr kurzen Bondbereichen eine Wedge-Bondung auf eine schräg aufwärtslaufende Keilfläche erlaubt.
  • Eine abgekröpfte Bondfläche ist eine weitere Möglichkeit zur Erzeugung eines gegenüber den äußeren Kontaktanschlußflächen tieferen Bondbereichs der Anschlüsse innerhalb des Gehäuses. Dabei ergibt sich der Vorteil einer tiefen Absenkung der Bondfläche, und zwar tiefer als die eigentliche Blechdicke, allerdings mit dem Nachteil, daß der Platzbedarf der Kröpfung und ein zusätzlicher Herstellungsschritt erforderlich sind. Jede der erfindungsgemäß genannten Kombinationen der Erzeugung von speziellen abgesenkten Bondbereichen innerhalb des Gehäuses an den Außenkontakten ist möglich und hat Vorteile. Beispielsweise lassen sich auf halbe Materialstärke verringerte Haltestege oder Anschlußstege leichter abkröpfen oder flachhämmern.
  • Insbesondere die Kombination von Ätztechnik und Flachpressen hat eine Reihe von Vorteilen wie beispielsweise eines noch dünneren Bondbereichs mit z. B. einem Viertel der Materialstärke eines Systemträgerrohlings und damit auch einem entsprechenden Gewinn an freier Höhe für das Anbringen von Bonddrähten zwischen Bondfläche und Gehäuseaußenfläche. Der dünne Anschlußbereich, der beim Flachpressen entsteht, wird gleichzeitig breiter und länger, was Ätz- oder Stanzlücken verkleinert. Gleichzeitig wird in vorteilhafter Weise die Bondfläche vergrößert und damit gegebenenfalls erst eine bondbare Fläche an einer schmal geätzten Verbindung zum Außenkontakt geschaffen. Außerdem können durch die Kombination von Ätzen und Flachpressen rauhe Ätzoberflächen geglättet werden.
  • Mit den erfindungsgemäßen Prinzipien lassen sich große Inselabsenkungen auf engem Raum für kleinste Bauteile realisieren. Dazu sieht die Erfindung in speziellen Ausführungsformen Dehn- oder Torsionselemente für die Inselaufhängung vor. Ferner ist es vorgesehen, die Inselabsenkung und die Kavitätshöhe eines Formwerkzeugs so aufeinander abzustimmen, daß beim Schließen einer Preßform die Chipinsel auf die Haltestege oder die Inselaufhängung und dabei gegen die Oberseite der Kavität drückt. Damit stehen sowohl die Außenkontakte auf der Unterseite als auch die Kontaktanschlußfläche der Chipinsel an den oberen und unteren Dichtfolien der Formwerkzeuge an.
  • Der Erfindungsgedanke ist nicht auf Gehäuse mit lediglich einer peripheren Anschlußreihe und einer Kontaktanschlußfläche beschränkt, sondern auch auf Gehäuse mit mehreren Außenkontaktreihen auf der Unterseite des elektronischen Bauteils anwendbar.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung,
  • Fig. 2 bis 7 zeigen schematisch unterschliedliche Herstellungsschritte zur Herstellung eines Systemträgers und eines elektronischen Bauteils gemäß der Ausführungsform der Erfindung, die in Fig. 1 gezeigt wird,
  • Fig. 8 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer zweiten Ausführungsform der Erfindung,
  • Fig. 9 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer dritten Ausführungsform der Erfindung,
  • Fig. 10 zeigt einen schematischen Querschnitt eines elektronischen Bauteils gemäß einer vierten Ausführungsform der Erfindung,
  • Fig. 11 zeigt einen schematischen Querschnitt durch einen Systemträger mit abgesenkter Chipinsel,
  • Fig. 12 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel mit Halbleiterchip und Bondverbindungen einer weiteren Ausführungsform der Erfindung,
  • Fig. 13 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel mit Halbleiterchip und Außenkontakten und Bondverbindungen einer sechsten Ausführungsform der Erfindung,
  • Fig. 14 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel mit Halbleiterchip, auf Außenkontakte und auf Bondverbindungen einer weiteren Ausführungsform der Erfindung,
  • Fig. 15 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel mit Halbleiterchip, auf Außenkontakte und auf Bondverbindungen einer weiteren Ausführungsform der Erfindung,
  • Fig. 16 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel mit Halbleiterchip, auf Außenkontakte und auf Bondverbindungen einer weiteren Ausführungsform der Erfindung.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet die Unterseite des Gehäuses des elektronischen Bauteils 1. Das Bezugszeichen 3 kennzeichnet das Gehäuse des elektronischen Bauteils 1, das Bezugszeichen 4 kennzeichnet Außenkontakte des elektronischen Bauteils 1 auf der Unterseite 2 des Gehäuses 3. Das Bezugszeichen 5 kennzeichnet einen Halbleiterchip, der mit seiner aktive Oberseite 11 nach unten in dieser Ausführungsform der Erfindung montiert ist. Das Bezugszeichen 6 kennzeichnet eine Chipinsel, auf welcher der Halbleiterchip 5 mit seiner Rückseite 38 montiert ist, wobei zwischen der Rückseite 38 und der Chipinsel 6 eine lötbare Beschichtung 44 angeordnet ist. Die Chipinsel 6 gehört zu einem Systemträger 7, der eine Struktur aus einer abgesenkten Chipinsel 6 aus Außenkontakten 4 und Haltestegen 21 aufweist. Das Bezugszeichen 8 kennzeichnet eine Kunststoffgehäusemasse, welche die Außenkontur des Gehäuses 3 bestimmt.
  • Die Außenkontakte 4 auf der Unterseite 2 des elektronischen Bauteils 1 sind mit Kontaktflächen 10 auf der aktiven Oberseite 11 des Halbleiterchips 5 über Bondverbindungen 9 elektrisch verbunden. Zusätzlich weist diese Ausführungsform der Erfindung Masseverbindungen 14 auf, die entsprechende Kontaktflächen 10 auf der aktiven Oberseite 11 des Halbleiterchips 5 unmittelbar mit dem Potential der Chipinsel 6 verbinden. Die Außenkontakte 4 sind mit Bondansätzen 16 über Kröpfungen 15 verbunden. Die Bondansätze 16 können auch als innere Flachleiter bezeichnet werden, während die Außenkontakte 4 auch als äußere Flachleiter bezeichnet werden können. Die Bondansätze 16 weisen Bondflächen 12 auf, die mit einer bondbaren Beschichtung 43 beschichtet sind.
  • Bei dieser ersten Ausführungsform der Erfindung ist der Halbleiterchip 5 mit den Bondverbindungen 9 und den gekröpften Bondansätzen 16 vor Beschädigungen geschützt, weil sie von der Chipinsel 6 und den Haltestegen 21 umgeben werden und in einer Kunststoffpreßmasse 13 zwischen der Chipinsel 6 der Unterseite 2 des Gehäuses 3 eingebettet sind. Solange der Systemträger 7 lediglich mit Halbleiterchips 5 und Bondverbindungen bestückt ist, sind diese durch die erfindungsgemäße Absenkung der Chipinsel 6 vor Beschädigungen geschützt, auch wenn noch keine Kunststoffpreßmasse 13 durch einen Verpackungsschritt eingebracht wurde. Dieses ist besonders dann ein Vorteil, wenn der bestückte Systemträger 7, der einer Verpackungseinrichtung zugeführt ist, auszurichten ist.
  • Nach dem Verpacken des elektronischen Bauteils 1 ist die Chipinsel 6 bei dieser ersten Ausführungsform der Erfindung vollständig in der Kunststoffgehäusemasse 8 eingebettet. Damit ist die Chipinsel 6 gegen mechanische Beschädigungen geschützt, jedoch bildet die Kunststoffpreßmasse einen schlechteren Wärmeleiter als die metallischen Komponenten dieses elektronischen Bauteils, so daß die Verlustwärme des Halbleiterchips 5 über die Chipinsel 6 und die Haltestege 21 sowie über die Außenkontakte 4 auf der Unterseite des elektronischen Bauteils 1 abgeführt werden muß.
  • Die Fig. 2 bis 7 zeigen schematisch unterschiedliche Herstellungsschritte zur Herstellung eines Systemträgers 7 und eines elektronischen Bauteils 1 gemäß der ersten Ausführungsform der Erfindung, wie sie in Fig. 1 gezeigt wird. Komponenten mit gleichen Funktionen wie in Fig. 1 werden in den Fig. 2 bis 7 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Fig. 2 zeigt im Querschnitt das schematische Ergebnis eines ersten Herstellungsschrittes für eine Ausführungsform eines erfindungsgemäßen Systemträgers 7. Für diesen Herstellungsschritt wird eine Metallplatte oder ein Metallband als Systemträgerrohling 45 bereitgestellt. In jeder Bauteilposition 35 des Systemträgers 7 wird eine Struktur 37 aus Außenkontakten 4, Haltestegen 21, Kröpfungen 15, Bondansätzen 16 und Chipinsel 6 eingebracht. Dieses Einbringen erfolgt durch doppelseitiges Ätzen des Systemträgerrohlings 45 oder durch Stanzen des Systemträgerrohlings im Bereich der Bauteilpositionen 35. Anschließend wird die Chipinsel 6 in jeder Bauteilposition 35 abgesenkt und gleichzeitig werden die Kröpfungen 15 und die Bondansätze 16 in ihre endgültige Form gepreßt. Die Bondansätze 16 können auch als innere Flachleiter bezeichnet werden, während die Außenkontaktbereiche 4 als äußere Flachleiter bezeichnet werden können. Die Materialstärke oder Dicke D des Systemträgerrohlings 45 aus Kupfer oder einer Kupferlegierung beträgt zwischen 100 und 300 µm. In der Ausführungsform nach Fig. 2 hat der Systemträger 7 in allen Bereichen die gleiche Materialstärke D. Wenn auch in Fig. 2 lediglich eine Bauteilposition 35 für ein elektronisches Bauteil 1 gezeigt wird, weist der Systemträger 7 eine Matrix aus Zeilen und Spalten für viele elektronische Bauteile 1 auf, die gleichzeitig hergestellt werden können.
  • Fig. 3 zeigt schematisch im Querschnitt einen Systemträger 7 mit Beschichtungen 43 und 44 auf den Bondansätzen 16 bzw. der abgesenkten Chipinsel 6. Die Beschichtung 43 auf den Bondflächen 12 der Bondansätze 16 soll die Bondbarkeit des Materials des Bondansatzes 16 verbessern. Die Beschichtung 44 auf der Chipinsel 6 soll die Löt- oder Klebbarkeit der Chipinsel 6 verbessern. Zusätzlich sind auf der Chipinsel 6, deren Außenabmessungen größer als die Außenabmessungen des Halbleiterchips 5 sind, bondbare Beschichtungen 43 im Randbereich angebracht, die Masseverbindungen dienen. Die lötbare Beschichtung besteht in dieser Ausführungsform aus einem Silberlot. Die bondbare Beschichtung 43 ist aus Gold, Silber, Palladium, Aluminium oder einer Legierung derselben aufgebaut. Die Beschichtung kann auch vor dem Absenken der Chipinsel 6 und dem Absenken der Bondansätze 16 auf dem Systemträger 7 aufgebracht werden und erst in einem zweiten Schritt kann das Absenken der Chipinsel und das Absenken oder Kröpfen für den Bondabsatz 16 durchgeführt werden.
  • Ein Austausch der Herstellungsschritte der Fig. 2 und 3 hat den Vorteil, daß die Beschichtungen 43 und 44 auf einer ebenen Oberfläche ohne abgesenkte und abgekröpfte Bereiche durchgeführt werden kann. Jedoch könnte beim Absenken und Abkröpfen die Beschichtung 43 bzw. 44 Schaden nehmen. Insofern ist eine Beschichtung, die nach dem Absenken und Abkröpfen vorgenommen wird, gegen Beschädigungen besser geschützt.
  • Fig. 4 zeigt schematisch im Querschnitt einen mit einem Halbleiterchip 5 bestückten Systemträger 7. Nachdem sowohl die lötbare Beschichtung 44 als auch die bondbaren Beschichtungen 43 aufgebracht sind, kann, wie Fig. 4 zeigt, ein Halbleiterchip 5 auf die Chipinsel 6 gelötet werden. Anstelle einer Lötverbindung kann der Halbleiterchip 5 mit der Chipinsel 6 durch einen Leitklebstoff elektrisch leitend verbunden werden.
  • Fig. 5 zeigt einen schematischen Querschnitt eines bestückten Systemträgers 7 mit Bondverbindungen 9. Nachdem der Halbleiterchip 5 in dem abgesenkten Bereich des Systemträgers 7 innerhalb einer Bauteilposition 35 angebracht worden ist, kann der Halbleiterchip 5 über Bondverbindungen 9 einerseits mit den Bondansätzen 16 und somit mit den Außenkontakten 4 verbunden werden und andererseits über Masseverbindungen 14 mit dem Potential der Chipinsel 6 verbunden werden. Dazu werden die Kontaktflächen 10 auf der Oberseite des Halbleiterchips 5 mit den entsprechenden Bondflächen 12 auf den Bondansätzen 16 bzw. der Chipinsel 6 verbunden. Ein derart bestückter Systemträger 7 mit abgesenkter Chipinsel 6 schützt sowohl die Bondverbindungen 9 als auch den Halbleiterchip 5 vor Beschädigungen sowohl beim Transport des Systemträgers 7 in eine Verpackungsanlage als auch beim Ausrichten der Bauteilpositionen 35 unter einem Formwerkzeug der Verpackungsanlage.
  • Fig. 6 zeigt einen schematischen Querschnitt durch ein Formwerkzeug 42 zum Herstellen eines Kunststoffgehäuses in einer Bauteilposition 35 des Systemträgers 7 auf. Ein oberes Formwerkzeugteil 46 weist dazu Kavitäten 41 auf, die so bemessen sind, daß die abgesenkte Chipinsel hineinpaßt. Darüber hinaus weist das Formwerkzeug 42 einen unteren Formwerkzeugteil 47 auf, der lediglich aus einer Formplatte 48 besteht. Auf der Formplatte 48 ist eine Dichtfolie 40 angeordnet, in die sich beim Einpressen der Kunststoffpreßmasse 13 die Außenkontakte 4 einarbeiten. Mit dem Formwerkzeug 42 werden gleichzeitig mehrere Bauteilpositionen 35 eines Systemträgers 7 in eine Kunststoffgehäusemasse 8 verpackt. Auf der Unterseite dieses Gehäuses ragen die Außenkontakte 4 um einige Mikrometer heraus, da sie sich in die Dichtfolie 40 eingegraben haben.
  • Fig. 7 zeigt einen schematischen Querschnitt eines ausgeformten elektronischen Bauteils 1. Die Fig. 7 entspricht der Fig. 1 und stellt somit dar, daß nach dem Ausformen und nach dem Austrennen eines einzelnen elektronischen Bauteils 1 aus dem Systemträger 7 ein fertiges elektronisches Bauteil 1 vorliegt, mit auf der Unterseite 2 seines Gehäuses 3 verteilten Außenkontakten 4 und mit mindestens einem Halbleiterchip 5, der auf einer Chipinsel 6 eines Systemträgers 7 angeordnet ist.
  • Fig. 8 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die Ausführungsform, die in Fig. 8 gezeigt wird, unterscheidet sich von der ersten Ausführungsform, die in Fig. 1 gezeigt wird, dadurch, daß die Chipinsel 6 soweit abgesenkt worden ist, daß sie eine Außenkontaktfläche 27 auf der Oberseite 26 des elektronischen Bauteils 1 bildet. Die Chipinsel 6 ist in der Bauteilposition 35 des Systemträgers soweit abgesenkt, daß beim Einbringen der Bauteilposition 35 in das Formwerkzeug 42 die Chipinsel 7 gegen die Oberseite einer Kavität 41 gepreßt wird. Dabei soll sich keine Kunststoffschicht zwischen der Chipinsel 6 und der Oberseite der Kavität 41 ausbilden. Um eine Abdichtung zwischen Chipinsel 6 und Oberseite 26 des elektronischen Bauteils 1 zu erreichen, kann eine zweite Dichtfolie vorgesehen werden, in die sich die Oberseite der Chipinsel 6 einprägen kann. Die Außenkontur des Gehäuses 3 aus Kunststoff ist in dieser Fig. 8 lediglich mit einer gestrichelten Linie angedeutet. Ein derartiges elektronisches Bauteil 1 hat den Vorteil, daß beispielsweise an die Außenkontaktfläche 27 auf der Oberfläche des elektronischen Bauteils 1 eine Kühlfläche oder ein Massepotential gelegt werden kann, während an den auf der Unterseite angeordneten Außenkontakten 4 Signale an das elektronische Bauteil 1 angelegt werden können.
  • Fig. 9 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die dritte Ausführungsform der Erfindung unterscheidet sich von den ersten beiden Ausführungsformen der Erfindung dadurch, daß ein Bondansatz 16 nicht durch Kröpfung eines Teilbereiches eines Ausgangskontaktes 4 geschaffen wird, sondern daß der Bondansatz 16 in einem Bereich des Außenkontaktes 4 angeordnet ist, der gegenüber der Dicke D des Außenkontaktes 4 eine verminderte Dicke d aufweist. Eine Verminderung der Dicke D des Außenkontaktes 4 auf die Dicke d des Bondansatzes 16 kann bereits bei der Strukturierung des Systemträgers 7 erfolgen. Somit kann auf den zusätzlichen Herstellungsschritt einer Kröpfung eines Bereichs des Außenkontaktes 4 verzichtet werden.
  • Fig. 10 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 gemäß einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die vierte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, daß das Gehäuse 3 des elektronischen Bauteils 1 äußerst flach ausgebildet ist und eine wesentlich geringere Dicke als die vorhergehenden Ausführungsformen aufweist. Diese geringere Dicke wird dadurch erreicht, daß die Chipinsel 6 lediglich die halbe Materialstärke d aufweist und die Bondansätze 16 wie in der vorhergehenden Ausführungsform nicht gekröpft sondern lediglich dünngeätzt sind. Auf der auf die halbe Materialstärke d dünngeätzten Chipinsel 6, die gegenüber den Außenkontakten 4 nur geringfügig, nämlich um eine halbe Materialstärke abgesenkt ist, ist eine Lötschicht von etwa 20 µm vorgesehen. Zusammen mit einem Halbleiterchip einer Dicke von 50 µm auf der Chipinsel 6 ergibt sich eine Dicke von 170 µm. Somit bleibt ein Raum für die Bondverbindungen 9 über der Chipinsel 6 von etwa 130 µm bei einer Materialstärke für den Systemträger und damit für die Außenkontakte 4 von 200 µm. Die Bondverbindungen zu den Bondansätzen können einen Raum von ca. 100 µm Höhe nutzen. Somit können die Bondverbindungen vollständig in Kunststoffgehäusemasse 8 eingebettet werden. Die Haltestege 21, die diagonal die Ecken der Chipinsel 6 in Position halten, können äußerst kurz ausgeführt werden. Aufgrund der dünngeätzten Halbleiterchipdicke von 50 µm und der dünngeätzten Dicke der Chipinsel 6 auf etwa 100 µm ergibt sich unter Berücksichtigung der Dicke der Außenkontakte von 200 µm eine Dicke für das Gehäuse von etwa 300 µm.
  • Trotz dieser sehr flachen Bauweise weist das elektronische Bauteil 1 eine Außenkontaktfläche 27 auf der Oberseite auf, an die eine Wärmesenke oder ein Massepotential angelegt werden kann, und auf der Unterseite weist es Außenkontakte 4 auf, die entsprechende Bondansätze 16 aufweisen. Die Außenkontakte 4 auf der Unterseite weisen gleichzeitig Randseitenkontakte auf. Die Absenkung der Chipinsel 6 an den Haltestegen 21 ist äußerst gering gegenüber den vorhergehenden Ausführungsformen und kann nur für dünngeätzte Halbleiterchips 5 eingesetzt werden. Für dickere Halbleiterchips im Bereich von 300 µm bis 1000 µm müssen größere Absenkungen und längere Haltestege 21 vorgsehen werden.
  • Fig. 11 zeigt einen schematischen Querschnitt durch einen Systemträger 7 mit abgesenkter Chipinsel 6. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die gestrichelte Linie zeigt die Kontur des Kunststoffgehäuses 3. Das Bezugszeichen 29 kennzeichnet Außeneckkontakte, an denen die Chipinsel 6 über Haltestege 21 befestigt ist. Die nicht abgesenkte Position der Chipinsel 6 ist mit gestrichelten Linien dargestellt. In dieser Position bildet der Systemträger 7 eine ebene Metallplatte mit Strukturen an jeder Bauteilposition. In dieser Ausführungsform der Erfindung sind die Haltestege 21 gegenüber der Dicke D des Systemträgers 7 teilweise auf halbe Dicke d geätzt. Da das Dünnätzen der Haltestege 21 teilweise von der Oberseite und teilweise von der Unterseite des Systemträgers 7 aus durchgeführt ist, weist der Halbleitersteg 21 Übergänge 49 auf. Durch die Übergänge 49 wird die Länge der Haltestege 21 vergrößert. Beim Absenken der Chipinsel 6 in Pfeilrichtung A können dabei die Haltestege 21 leicht verformt und verlängert werden, ohne eine erhöhte Belastung auf die Chipinsel 6 auszuüben.
  • Fig. 12 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel 6 mit Halbleiterchip 5, auf Außenkontakte 4 und auf Bondverbindungen 9 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In dieser Ausführungsform der Erfindung ist die Fläche der Chipinsel 6 größer als die Fläche des Halbleiterchips 5. Der dadurch vorhandene Ring der Chipinsel 6 um den Halbleiterchip 5 kann deshalb für Masseverbindungen 14 verwendet werden. Derartige Masseverbindungen 14 legen das Potential der Chipinsel 6 an entsprechende Kontaktflächen 10 auf der Oberseite 11 des Halbleiterchips 5. Die übrigen Bondverbindungen 9 verbinden die Kontaktflächen 10 auf der Oberseite 11 des Halbleiterchips 5 mit Bondansätzen 16 von Außenkontakten 4. Diese Außenkontakte sind über Haltestege 21 mit einem Systemträgerrahmen 36 des Systemträgers 7 verbunden.
  • Fig. 12 zeigt schematisch lediglich eine Bauteilposition 35 des Systemträgers 7. Die abgesenkte Chipinsel 6 ist an Haltestegen 21 in der Weise befestigt, daß in dieser Ausführungsform zwei Haltestege 21 an den diagnonal gegenüberliegenden Ecken 17 und 18 der Chipinsel 6 angebracht sind, welche sich bis zum Systemträgerrahmen 36 erstrecken. Im Bereich der Außenkontakte 4 gehen die Haltestege 21 der Chipinsel 6 in Außeneckstücke 30 über. Diese Außeneckstücke 30 sind in ihrer Fläche kleiner als die Außenkontakte 4. Die Grenzlinie oder Außenkontur des späteren Gehäuses aus Kunststoff ist durch eine gestrichelte Linie angedeutet. An den nicht durch Außeneckstücke 30 begrenzten Ecken des Bauteils weist der Systemträgerrahmen 7 formgebende Eckbereiche 51 auf, die die Eckkontur des Gehäuses aus Kunststoff bestimmen. Während die Außenkontakte 4 in dieser Ausführungsform an dem Rand des elektronischen Bauteils 1 angeordnet sind und die abgesenkte Chipinsel 6 frei von Außenkontakten 4 gehalten wird, ist bei anderen Ausführungsformen der Erfindung es auch vorgesehen, Außenkontakte 4 oberhalb der Chipinsel 6 und des Halbleiterchips 5 anzuordnen.
  • Fig. 13 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel 6 mit Halbleiterchip 5, auf Außenkontakte 4 und auf Bondverbindungen 9 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Unterschied in der in Fig. 13 gezeigten Ausführungsform zu der in Fig. 12 gezeigten Ausführungsform besteht im wesentlichen darin, daß die diagonal gegenüberliegenden Haltestege 21 zum Halten der Chipinsel 6 in Richtung auf die Ecken des Systemträgerrahmens 36 schmal ausgeführt sind. Des gleichen sind die Haltestege 21, welche die Außenkontakte 4 mit dem Systemträgerrahmen 36 verbinden, in dieser Ausführungsform schmaler ausgeführt als die in Fig. 12. Diese Ausführungsform hat den Vorteil, daß geringere Stanzkräfte beim Vereinzeln der elektronischen Bauteile aus dem Systemträgerrahmen aufgebracht werden müssen.
  • Fig. 14 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel 6 mit Halbleiterchip, auf Außenkontakte 4 und auf Bondverbindungen 9 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Unterschied zwischen Fig. 14 und der Ausführungsform nach Fig. 13 besteht darin, daß keine Außeneckstücke, sondern Außeneckkontakte 29 an vier Ecken des Gehäuses vorgesehen sind. Diese Außeneckkontakte 29 tragen an Haltestegen 21 eine Chipinsel 6, die auch in dieser Ausführungsform gegenüber der Bildebene abgesenkt ist. Die Haltestege 21 sind schmal ausgeführt und halten diesmal die Chipinsel 6 an allen vier Ecken 17 bis 20. Dieses gibt der Chipinsel 6 eine höhere Stabilität und eine höhere Andruckkraft gegenüber dem Formwerkzeug, wenn mit dieser versenkten Chipinsel gleichzeitig eine Außenkontaktfläche für ein elektronisches Bauteil hergestellt werden soll. Auch in dieser Ausführungsform ist es möglich, außer der hier gezeigten äußeren Außenkontaktreihe auch innere Außenkontaktreihen auf der Unterseite des elektronischen Bauteils vorzusehen. Diese inneren Außenkontaktreihen können ebenso durch entsprechend schmale Haltestege in Position gehalten werden, bis das Bauteil in eine Kunststoffpreßmasse eingebettet ist. Ein besonderer Vorteil dieses Bauteils ist es, daß die Bauteilecken durch Außeneckkontakte 29 stabilisiert und gebildet werden und somit Ausbrüche der Kunststoffmasse an den Ecken des elektronischen Bauteils vermieden werden. Zur Verlängerung der Haltestege 21 sind die Ecken der Chipinsel 6 abgeschrägt.
  • Fig. 15 zeigt eine schematische Ansicht von unten auf eine abgesenkten Chipinsel 6 mit Halbleiterchip 5, auf Außenkontakte 4 und auf Bondverbindungen 9 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In dieser Ausführungsform sind in den Ecken keine Außeneckstücke oder Außeneckkontakte vorgesehen, sondern vielmehr Streifen oder Bänder, die als Torsions- oder Dehnelemente 28 dienen, und in deren Mittenbereich die Haltestege 21 für die Chipinsel 6 angeordnet sind. In dieser Ausführungsform der Erfindung bilden die Dehnelemente gemeinsam mit den Haltestegen 21 eine T-Form aus, wobei die Querbalken des T's in den Ecken des Systemträgerrahmens 36 angeordnet sind. Derartige Dehnelemente 28 erleichtern das Absenken der Chipinsel 6 gegenüber der Zeichenebene und gleichzeitig verbessern sie die Elastizität der abgesenkten Chipinsel 6 gegenüber der Kavität des Formwerkzeugs. Die gestrichelte Linie 50 deutet wiederum die Kontur des künftigen Gehäuses aus Kunststoff an.
  • Fig. 16 zeigt eine schematische Ansicht von unten auf eine abgesenkte Chipinsel 6 mit Halbleiterchip 5, auf Außenkontakte 4 und auf Bondverbindungen 9, 14 in einer Bauteilposition 35 des Systemträgers 7 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Im Unterschied zu den vorhergehenden Ausführungsformen ist bei der Ausführungsform nach Fig. 16 die Chipinsel 6 nicht an Haltestegen 21 aufgehängt, welche die Ecken der Chipinsel 6 mit Eckstücken des Systemträgerrahmens 36 verbinden, sondern die Chipinsel 6 ist an ihren Seitenrändern aufgehängt, indem ein Haltesteg 21 durch Einschlitzen der Chipinsel 6 im Randbereich mit einem Schlitz 34 vorgesehen ist, wobei sich der Haltesteg 21 an einem Außenrandkontakt 31 abstützt. Der Außenrandkontakt 31 ist über einen Haltesteg 21 mit dem Systemträgerrahmen 36 verbunden. Diese Ausführungsform der Erfindung hat den Vorteil, daß äußerst lange Haltestege 21 herstellbar sind, welche eine vergrößerte Absenkung der Chipinsel 6 gegenüber bisherigen Ausführungsformen ermöglicht. Bezugszeichenliste 1 elektronisches Bauteil
    2 Unterseite des Gehäuses
    3 Gehäuse
    4 Außenkontakte
    5 Halbleiterchip
    6 Chipinsel
    7 Systemträger
    8 Kunststoffgehäusemasse
    9 Bondverbindung
    10 Kontaktflächen
    11 aktive Oberseite des Halbleiterchips
    12 Bondflächen
    13 Kunststoffpreßmasse
    14 Masseverbindung
    15 Kröpfungen
    16 Bondansatz
    17, 18; 19, 20 diagonal gegenüberliegende Ecken
    21 Haltestege
    22, 23; 24, 25 Ecken der Unterseite
    26 Oberseite des elektronischen Bauteils
    27 Außenkontaktfläche der Chipinsel
    28 Dehnelemente
    29 Außeneckkontakte
    30 Außeneckstücke
    31 Außenrandkontakte
    32 Seitenrand der Chipinsel
    33 Randbereich der Chipinsel
    34 Schlitz
    35 Bauteilposition
    36 Systemträgerrahmen
    37 Struktur des Systemträgers
    38 Rückseite des Halbleiterchips
    39 Oberseite des elektronischen Bauteils
    40 Dichtfolie
    41 Kavität
    42 Formwerkzeug
    43 bondbare Beschichtung
    44 löt- oder klebbare Beschichtung
    45 Systemträgerrohling
    46 oberes Formwerkzeug
    47 unteres Formwerkzeug
    48 Formplatte
    49 Übergangsbereich
    50 gestrichelte Linie
    51 Eckbereiche
    52 Außenrandkontakte
    A Pfeilrichtung für die Absenkung einer Chipinsel
    d verminderte Materialstärke
    D Dicke des Substratträgerrohlings

Claims (43)

1. Elektronisches Bauteil mit auf der Unterseite (2) seines Gehäuses (3) verteilten Außenkontakten (4) und mit mindestens einem Halbleiterchip (5), der auf einer Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei die Chipinsel (6) gegenüber den Außenkontakten (4) in einer Kunststoffgehäusemasse (8) in der Weise abgesenkt angeordnet ist, dass der Halbleiterchip (5) mit Bondverbindungen (9), die zwischen Kontaktflächen (10) auf der aktiven Oberseite (11) des Halbleiterchips (5) und Bondflächen (12) an den Außenkontakten (4) angeordnet sind, in einer Kunststoffpressmasse (13) zwischen der Unterseite (2) des Gehäuses (3) und der abgesenkten Chipinsel (6) eingebettet ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) zusätzliche Bondverbindungen (9) als Masseverbindungen (14) zwischen Kontaktflächen (10) der aktiven Oberseite (11) des Halbleiterchips (5) und der Chipinsel (6) aufweist.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Außenkontakte (4) Kröpfungen (15) aufweisen, die in die Kunststoffpressmasse (13) hineinragen und einen Bondansatz (16) mit einer Bondfläche (12) zum Anbringen einer Bondverbindung (9) aufweisen.
4. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Chipinsel (6) in ihrer abgesenkten Position an ihren diagonal gegenüberliegenden Ecken (17, 18; 19, 20) Haltestege (21) aufweist, die sich bis zu den Ecken (22, 23; 24, 25) der Unterseite (2) des Gehäuses (3) erstrecken.
5. Elektronisches Bauteil mit auf der Unterseite (2) seines Gehäuses (3) verteilten Außenkontakten (4) und mit mindestens einem Halbleiterchip (5), der auf einer Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei die Chipinsel (6) auf der Oberseite (26) des elektronischen Bauteils (1) eine freiliegende zentral angeordnete Außenkontaktfläche (27) aufweist und wobei der Halbleiterchip (5) mit Bondverbindungen (9), die zwischen Kontaktflächen (10) auf der aktiven Oberseite (11) des Halbleiterchips (5) und Bondflächen (12) an den Außenkontakten (4) angeordnet sind, in einer Kunststoffpressmasse (13) zwischen der Unterseite (2) des Gehäuses (3) und der Chipinsel (6) eingebettet ist.
6. Elektronisches Bauteil nach Anspruch 5, dadurch gekennzeichnet, dass das elektronische Bauteil (1) zusätzliche Bondverbindungen (9) als Masseverbindungen (14) zwischen Kontaktflächen (10) der aktiven Oberseite (11) des Halbleiterchips (5) und der Chipinsel (6) aufweist.
7. Elektronisches Bauteil nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Außenkontakte (4) Kröpfungen (15) aufweisen, die in die Kunststoffpressmasse (13) hineinragen und einen Bondansatz (16) mit einer Bondfläche (12) zum Anbringen einer Bondverbindung (9) aufweisen.
8. Elektronisches Bauteil nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Chipinsel (6) in ihrer Position auf der Oberseite (26) des elektronischen Bauteils (1) an ihren diagonal gegenüberliegenden Ecken (17, 18; 19, 20) Haltestege (21) aufweist, die sich bis zu den Ecken (22, 23; 24, 25) der Unterseite (2) des Gehäuses (3) erstrecken.
9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte (4) in die Kunststoffpressmasse (13) hineinragende Bondansätze (16) aufweisen, die gegenüber den Außenkontakten (4) eine verminderte Materialstärke (d) aufweisen.
10. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (6) mit Haltestegen (21) in ihren diagonal gegenüberliegenden Ecken (17, 18; 19, 20) an Dehnelementen (28) oder Torsionselemente zur Inselaufhängung fixiert ist.
11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (6) mit Haltestegen (21) in ihren diagonal gegenüberliegenden Ecken (17, 18; 19, 20) an auf der Unterseite (2) des elektronischen Bauteils (1) angeordneten Außeneckkontakten (29) fixiert ist.
12. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (6) mit Haltestegen (21) in ihren diagonal gegenüberliegende Ecken (17, 18; 19, 20) an auf der Unterseite (2) des elektronischen Bauteils (1) angeordneten Außeneckstücken (30) fixiert ist.
13. Elektronisches Bauteil nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Haltestege (21) eine verminderte Materialstärke (d) gegenüber der Dicke (D) des Materials der Außenkontakte (4) aufweisen.
14. Elektronisches Bauteil nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Haltestege (21) in ihrer Längsrichtung unterschiedliche Materialstärken (d, D) aufweisen.
15. Elektronisches Bauteil nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die Chipinsel (6) an einem Haltesteg (21) fixiert ist, der sich von einem Außenrandkontakt (31) zu einem Seitenrand (32) der Chipinsel (6) erstreckt.
16. Elektronisches Bauteil nach Anspruch 15, dadurch gekennzeichnet, dass die Chipinsel (6) mindestens in einem Randbereich (33) einen Schlitz (34) aufweist, der von der Chipinsel (6) einen Haltesteg (9) abtrennt, welcher sich zu einem Außenrandkontakt (31) erstreckt.
17. Systemträger mit mehreren Bauteilpositionen (35) für jeweils ein einzelnes elektronisches Bauteil (1), wobei die Bauteilpositionen (35) von einem Systemträgerrahmen (36) umgeben sind und eine Struktur (37) aufweisen, in der sich vom Systemträgerrahmen (36) aus Haltestege (21) zu Außenkontakten (4) und/oder zu einer Chipinsel (6) erstrecken, wobei die von Haltestegen (21) gehaltene Chipinsel (6) gegenüber dem Systemträgerrahmen (36) abgesenkt angeordnet ist.
18. Systemträger nach Anspruch 17, dadurch gekennzeichnet, dass die Außenkontakte (4) Kröpfungen (15) aufweisen, die in Richtung auf die abgesenkte Chipinsel (6) angeordnet sind und einen Bondansatz (16) aufweisen.
19. Systemträger nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, dass die Außenkontakte (4) Bondansätze (16) aufweisen, die gegenüber dem Systemträgerrahmen (35) und den Außenkontakten (4) eine verminderte Materialstärke (d) aufweisen.
20. Systemträger nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass die Chipinsel (6) gegenüber dem Systemträgerrahmen (36) eine verminderte Materialstärke (d) aufweist.
21. Systemträger nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass mindestens einer der Haltestege (21) gegenüber dem Systemträgerrahmen (6) eine verminderte Materialstärke (d) aufweist.
22. Systemträger nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die Chipinsel (6) in ihrer abgesenkten Position an diagonal gegenüberliegenden Ecken (17, 18; 19, 20) Haltestege (21) aufweist, die sich bis zu Eckbereichen der Struktur in jeder Bauteilposition (35) des Systemträgerrahmens (36) erstrecken.
23. Systemträger nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass die Struktur (37) in jeder Bauteilposition (35) des Systemträgerrahmens (36) in mindestens einem ihrer Eckenbereiche ein Dehnelement (28) oder Torsionselement aufweist, das einen Haltesteg (21) für die abgesenkte Chipinsel (6) aufweist.
24. Systemträger nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass die Struktur (37) in jeder Bauteilposition (35) mindestens einen Außeneckkontakt (29) aufweist, der einen Haltesteg (9) für die abgesenkte Chipinsel (6) aufweist.
25. Systemträger nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass die Struktur (37) in jeder Bauteilposition (35) mindestens einen Außenrandkontakt (31) aufweist, der einen Haltesteg (21) für die abgesenkte Chipinsel (6) aufweist.
26. Systemträger nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, dass der Seitenrand (32) der Chipinsel (6) einen Haltesteg (21) aufweist, der durch einen Schlitz (34) am Rand der Chipinsel (6) von dem Material der Chipinsel (6) abgetrennt ist und sich bis zu einem Außenrandkontakt (31) erstreckt.
27. Systemträger nach einem der Ansprüche 17 bis 26, dadurch gekennzeichnet, dass die Haltestege (21) der Chipinsel (6) in ihrer Längsrichtung unterschiedliche Materialstärken (d, D) aufweisen.
28. Verfahren zur Herstellung eines Systemträgers (7) mit mehreren Bauteilpositionen (35) von elektronischen Bauteilen (1), wobei die Bauteilpositionen (35) von einem Systemträgerrahmen (36) umgeben sind und eine Struktur (37) aufweisen, in der sich vom Systemträgerrahmen (36) aus Haltestege (21) zu Außenkontakten (4) und zu einer Chipinsel (6) erstrecken, wobei das Verfahren folgende Verfahrensschritte aufweist:
1. Bereitstellen eines Systemträgerrohlings (45) aus einem Metallband oder einer Metallplatte,
- Strukturieren des Systemträgerrohlings (45) in jeder Bauteilposition (35) unter Beibehaltung eines Systemträgerrahmens (36) von dem aus sich Haltestege (21) zu Außenkontakten (4) und einer Chipinsel (6) erstrecken,
- Absenken der Chipinsel (6) gegenüber dem Systemträgerrahmen (36) in jeder Bauteilposition (35),
- Bilden und Absenken eines Bondansatzes (16) für jeden Außenkontakt (4).
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Strukturieren und Absenken der Chipinsel (6) und das Bilden und Absenken eines Bondansatzes (16) in einem Herstellungsschritt mittels eines Stanzpressverfahrens durchgeführt wird.
30. Verfahren zur Herstellung eines Systemträgers (7) mit mehreren Bauteilpositionen (35) von elektronischen Bauteilen (1), wobei die Bauteilpositionen (35) von einem Systemträgerrahmen (36) umgeben sind und eine Struktur (37) aufweisen, in der sich vom Systemträgerrahmen (36) aus Haltestege (21) zu Außenkontakten (4) und zu einer Chipinsel (6) erstrecken, wobei das Verfahren folgende Verfahrensschritte aufweist:
1. Bereitstellen eines Systemträgerrohlings (45) aus einem Metallband oder einer Metallplatte,
- Strukturieren des Systemträgerrohlings (45) in jeder Bauteilposition (35) mittels beidseitiger Ätztechnik unter Beibehaltung eines Systemträgerrahmens (36) von dem aus sich Haltestege (21) zu Außenkontakten (4) und einer Chipinsel (6) erstrecken,
- Bilden eines Bondansatzes (16) für jeden Außenkontakt (4) durch Vermindern der Materialstärke (d, D) des Systemträgerrohlings (45) in einem Abschnitt des Außenkontaktes (4) von der Oberseite des Systemträgerrohlings (45) aus,
- Absenken der Chipinsel (6) gegenüber dem Systemträgerrahmen (36) in jeder Bauteilposition (35).
31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass das Vermindern der Materialstärke (d, D) des Systemträgerrohlings (45) durch einseitiges Dünnätzen von der Oberseite des Systemträgerrohlings (45) aus erfolgt.
32. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass das Vermindern der Materialstärke (d, D) des Systemträgerrohlings (45) durch Umformen von der Oberseite des Systemträgerrohlings (45) aus erfolgt.
33. Verfahren nach Anspruch 30 oder Anspruch 32, dadurch gekennzeichnet, dass das Vermindern der Materialstärke (d, D) des Systemträgerrohlings (45) durch Pressen oder Hämmern erfolgt.
34. Verfahren nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, dass vor dem Absenken der Chipinsel (6), der Chipinselbereich halbseitig von der Oberseite des Systemträgerrohlings (45) aus dünngeätzt wird.
35. Verfahren nach einem der Ansprüche 30 bis 34, dadurch gekennzeichnet, dass die Haltestege (21) zum Halten der Chipinsel (6) beim Strukturieren der Bauteilpositionen (35) teilweise von der Oberseite und teilweise von der Unterseite des Systemträgerrohlings (45) aus dünngeätzt werden.
36. Verfahren nach einem der Ansprüche 30 bis 35, dadurch gekennzeichnet, dass beim Absenken der Chipinsel (6) eine Kröpfung der Außenkontakte (4) zur Bildung von Bondansätzen (16) durchgeführt wird.
37. Verfahren nach einem der Ansprüche 30 bis 36, dadurch gekennzeichnet, dass beim Strukturieren der Bauteilpositionen (35) ein Haltesteg (21) in einem Randbereich der Chipinsel (6) durch Einbringen eines Schlitzes (34) in dem Randbereich (33) der Chipinsel (6) hergestellt wird.
38. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit auf der Unterseite (2) seines Gehäuses (3) verteilten Außenkontakten (4) und mit mindestens einem Halbleiterchip (5), der auf einer Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei die Chipinsel (6) gegenüber den Außenkontakten (4) in einer Künststoffgehäusemasse (8) in der Weise abgesenkt angeordnet ist, dass der Halbleiterchip (5) mit Bondverbindungen in einer Kunststoffpressmasse (13) zwischen der Unterseite (2) des Gehäuses (3) und der versenkten Chipinsel (6) eingebettet ist, wobei das Verfahren folgende Verfahrensschritte aufweist:
1. Herstellen eines Systemträgers (7), der mehrere Bauteilpositionen (35) für jeweils ein einzelnes elektronisches Bauteil (1) aufweist, wobei die Bauteilpositionen (35) von einem Systemträgerrahmen (36) umgeben sind und eine Struktur (37) aufweisen, in der sich vom Systemträgerrahmen (36) aus Haltestege (21) zu Außenkontakten (4) und zu einer Chipinsel (6) erstrecken, wobei die von den Haltestegen (21) gehaltene Chipinsel (6) gegenüber dem Systemträgerrahmen (36) abgesenkt angeordnet ist,
- Aufbringen eines Halbleiterchips (5) mit seiner Rückseite (38) auf die abgesenkte Chipinsel (6) des Systemträgers (7),
- Herstellen von Bondverbindungen (9) zwischen Kontaktflächen (10) und Bondflächen (12) auf Bondansätzen (16) der Außenkontakte (4),
- Verpacken jedes Bauteils in seiner Bauteilposition (35) in einer Kunststoffpressmasse (13), unter Verwendung einer Dichtfolie für die Außenkontakte (4) auf der Unterseite (2) des Bauteils (1),
- Vereinzeln des Systemträgers (7) mit verpackten Bauteilen in einzelne elektronische Bauteile (1).
39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, dass das Absenken der Chipinsel (6) beim Herstellen des Systemträgers (7) um mindestens 10% geringer erfolgt, als es einem Hohlmaß einer Kavität (41) in einem Formwerkzeug (42) für das Verpacken des elektronischen Bauteils (1) in einer Kunststoffgehäusemasse (8) entspricht.
40. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit auf der Unterseite (2) seines Gehäuses (3) verteilten Außenkontakten (4) und mit mindestens einem Halbleiterchip (5), der auf einer Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei die Chipinsel (6) auf der Oberseite (39) des elektronischen Bauteils (1) eine freiliegende zentral angeordneten Außenkontaktfläche (40) aufweist und wobei der Halbleiterchip (5) mit Bondverbindungen (9) in einer Kunststoffpressmasse (13) zwischen der Unterseite (2) des Gehäuses (3) und der Chipinsel (6) eingebettet ist, und wobei das Verfahren folgende Verfahrensschritte aufweist:
1. Herstellen eines Systemträgers (7), der mehrere Bauteilpositionen (35) für jeweils ein einzelnes elektronisches Bauteil (1) aufweist, wobei die Bauteilpositionen (35) von einem Systemträgerrahmen (36) umgeben sind und eine Struktur (37) aufweisen, in der sich vom Systemträgerrahmen (36) aus Haltestege (21) zu Außenkontakten (4) und zu einer Chipinsel (6) erstrecken, wobei die von Haltestegen (21) gehaltene Chipinsel (6) gegenüber dem Systemträgerrahmen (36) abgesenkt angeordnet ist,
- Aufbringen eines Halbleiterchips (5) mit seiner Rückseite (28) auf die abgesenkte Chipinsel (6) des Systemträgers (7),
- Herstellen von Bondverbindungen (9) zwischen den Kontaktflächen (10) und Bondflächen (12) auf Bondansätzen (16) der Außenkontakte (4),
- Verpacken jedes Bauteils (1) in seiner Bauteilposition (35) in einer Kunststoffpressmasse (13) unter Verwendung einer Dichtfolie für die Außenkontakte (4) auf der Unterseite (2) und einer weiteren Dichtfolie für die Außenkontaktfläche (27) der Chipinsel (6) auf der Oberseite (39) des elektronischen Bauteils (1),
- Vereinzeln des Systemträgers (7) mit verpackten Bauteilen in einzelne elektronische Bauteile (1).
41. Verfahren nach Anspruch 40, dadurch gekennzeichnet, dass das Absenken der Chipinsel (6) beim Herstellen des Systemträgers (7) um bis zu 10% tiefer erfolgt, als es für ein entsprechendes Hohlmaß einer Kavität in einem Formwerkzeug (42) für das Verpacken des Bauteils (1) in einer Kunststoffgehäusemasse (8) vorgesehen ist.
42. Verfahren nach Anspruch 40 oder Anspruch 41, dadurch gekennzeichnet, dass das Aufbringen des Halbleiterchips (5) auf die abgesenkte Chipinsel (6) mittels Löttechnik durchgeführt wird.
43. Verfahren nach einem der Ansprüche 40 bis 42, dadurch gekennzeichnet, dass nach dem Verpacken der Bauteile (1) in den Bauteilpositionen (35) die Außenkontakte (4) auf der Unterseite (2) der elektronischen Bauteile (1) von ihren Haltestegen (9) durch Einbringen von Aussparungen in die Bauteilunterseiten (2) unter Durchtrennen der Haltestege (21) getrennt werden.
DE10144468A 2001-09-10 2001-09-10 Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten Ceased DE10144468A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10144468A DE10144468A1 (de) 2001-09-10 2001-09-10 Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10144468A DE10144468A1 (de) 2001-09-10 2001-09-10 Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten

Publications (1)

Publication Number Publication Date
DE10144468A1 true DE10144468A1 (de) 2003-04-03

Family

ID=7698459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10144468A Ceased DE10144468A1 (de) 2001-09-10 2001-09-10 Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten

Country Status (1)

Country Link
DE (1) DE10144468A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2442354A1 (de) * 2009-06-11 2012-04-18 Sinfonia Technology Co., Ltd. Verfahren zur herstellung eines elektronikmoduls und elektronikmodul

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232643A (ja) * 1985-04-09 1986-10-16 Nec Corp 樹脂封止型半導体装置
JPS63137464A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体装置用リ−ドフレ−ム
JPH0377356A (ja) * 1989-08-19 1991-04-02 Mitsubishi Electric Corp 半導体装置用リードフレーム
JPH05226568A (ja) * 1991-03-07 1993-09-03 Matsushita Electron Corp 半導体装置
JPH06216300A (ja) * 1993-01-20 1994-08-05 Mitsui High Tec Inc リ−ドフレ−ムおよびその製造方法
JPH09107063A (ja) * 1995-10-12 1997-04-22 Dainippon Printing Co Ltd リードフレーム
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
US6081029A (en) * 1998-03-12 2000-06-27 Matsushita Electronics Corporation Resin encapsulated semiconductor device having a reduced thickness and improved reliability
US6177718B1 (en) * 1998-04-28 2001-01-23 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232643A (ja) * 1985-04-09 1986-10-16 Nec Corp 樹脂封止型半導体装置
JPS63137464A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体装置用リ−ドフレ−ム
JPH0377356A (ja) * 1989-08-19 1991-04-02 Mitsubishi Electric Corp 半導体装置用リードフレーム
JPH05226568A (ja) * 1991-03-07 1993-09-03 Matsushita Electron Corp 半導体装置
JPH06216300A (ja) * 1993-01-20 1994-08-05 Mitsui High Tec Inc リ−ドフレ−ムおよびその製造方法
JPH09107063A (ja) * 1995-10-12 1997-04-22 Dainippon Printing Co Ltd リードフレーム
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
US6081029A (en) * 1998-03-12 2000-06-27 Matsushita Electronics Corporation Resin encapsulated semiconductor device having a reduced thickness and improved reliability
US6177718B1 (en) * 1998-04-28 2001-01-23 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2442354A1 (de) * 2009-06-11 2012-04-18 Sinfonia Technology Co., Ltd. Verfahren zur herstellung eines elektronikmoduls und elektronikmodul
EP2442354A4 (de) * 2009-06-11 2013-10-23 Sinfonia Technology Co Ltd Verfahren zur herstellung eines elektronikmoduls und elektronikmodul

Similar Documents

Publication Publication Date Title
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE10136283A1 (de) Halbleiteranordnung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
WO2000048249A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE19614501C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
EP1198002A2 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
DE10144468A1 (de) Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102019112778B4 (de) Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung
DE102020117766A1 (de) Gegossenes Halbleitergehäuse mit doppelseitiger Kühlung
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE10132385B4 (de) Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection