JPH0377356A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH0377356A
JPH0377356A JP1213666A JP21366689A JPH0377356A JP H0377356 A JPH0377356 A JP H0377356A JP 1213666 A JP1213666 A JP 1213666A JP 21366689 A JP21366689 A JP 21366689A JP H0377356 A JPH0377356 A JP H0377356A
Authority
JP
Japan
Prior art keywords
folded
lead frame
semiconductor device
parts
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1213666A
Other languages
English (en)
Other versions
JP2681144B2 (ja
Inventor
Tatsuya Hirai
達也 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1213666A priority Critical patent/JP2681144B2/ja
Publication of JPH0377356A publication Critical patent/JPH0377356A/ja
Application granted granted Critical
Publication of JP2681144B2 publication Critical patent/JP2681144B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置用リードフレームに係り、特に半
導体素子を載置するアイランドを支持するサポートリー
ドの形状に関するものである。
〔従来の技術〕
第５図は従来の半導体装置用リードフレームのアイラン
ド付近の要部側面図であり、第６図はその斜視図を示す
。
第５図、第６図において、１は半導体素子く図示せず）
を載置するアイランド、２はこのアイランド１を支持す
るサポートリード、２ａは前記サポートリード２のデイ
プレス加工により形成された傾斜部である。
〔発明が解決しようとする課題〕
従来の半導体装置用リードフレームは以上のように構成
されているので、サポートリードの傾斜部２ａのデイプ
レス加工深さが１ｒＩＩｍ以上必要な場合には、サポー
トリード２にクラックが入ったり、あるいは切れたりす
る問題があった。
この発明は上記の問題点を解消するためになされたもの
で、サポートリードの傾斜部のデイプレス加工を１ｍ以
上深くすることが可能である半導体装置用リードフレー
ムを得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置用リードフレームは、アイラ
ンドを支持するサポートリードに折返し部を設け、かつ
、その折返し部と折返し部の間の領域をデイプレス加工
により傾斜させたものである。
〔作用〕
この発明における半導体装置用リードフレームは、サポ
ートリードに折返し部を設け、かつ、傾斜部をデイプレ
ス加工により形成しているので、デイプレス加工の深さ
が１１１１１以上必要な場合でも加工可能となる。
〔実施例〕
第１図はこの発明の一実施例を示す半導体装置用リード
フレームの平面図、第２図は第１図に示す半導体装置用
リードフレームのサポートリードの要部斜視図、第３図
は第１図の半導体装置用リードフレームに半導体素子を
設置した状態を示す側面構造図である。
第１図、第２図において、アイランド１を支持するサポ
ートリード２には折返し部２ｂが２か所設けられており
、かつ、折返し部２ｂ間はデイプレス加工によりジグザ
グ状（階段状〉に傾斜部２ｂが設けられている。
第３図は第１図及び第２図に示した半導体装置用リード
フレームに半導体素子３を載置し、金属細線４を介して
リードフレームのインナーリード５に接続している様子
を示す側面図である。
すなわち、第１図〜第３図に示す様に、サポートリード
の傾斜部が３段階に分かれるような構造としているので
、半導体素子３の厚みが厚い場合でも、デイプレス加工
を深くすることが可能で金属細線４の半導体素子３への
エッヂショートを起こさないように組立てることが可能
である。
第４図はこの発明の他の実施例による半導体装置用リー
ドフレームを示す平面図である。第４図の実施例ではサ
ポートリード２の一部を二股に形成し、支持強度を高め
たものである。
また上記実施例においては、サポートリード２の折返し
部２ｂを２か所または３か所にしたものを示したが、こ
れ以上折返し部２ｂを増設しても構わない。
〔発明の効果〕
以上のようにこの発明によれば、サポートリードに折返
し部を設け、かつ、この折返し部と折返し部の間の領域
を傾斜させた構造としているので、この傾斜部をデイプ
レス加工する場合、デイプレス加工深さを全体として深
くとることが可能となり半導体素子（特にセンサー等）
が厚くなっても適用できる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置用リード
フレームを示す平面図、第２図は第１図の要部斜視図、
第３図は第１図の半導体装置用リードフレームに半導体
素子を設置した状態を示す側面図、第４図はこの発明の
他の実施例を示す半導体装置用リードフレームの平面図
、第５図は従来の半導体装置用リードフレームを示す側
面図、第６図は第５図の斜視図である。 図中、１はアイランド、２はサポートリード、２ａは傾
斜部、２ｂは折返し部、３は半導体素子、４は金属細線
、５はインナリードである。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を載置するアイランドと、このアイランドを
    支持するサポートリードとを備えた半導体装置用リード
    フレームにおいて、前記サポートリードの中間に２ヶ所
    以上の折返し部を設け、その折返し部の両側のサポート
    リードに傾斜をもたせたことを特徴とする半導体装置用
    リードフレーム。
JP1213666A 1989-08-19 1989-08-19 半導体装置用リードフレーム Expired - Lifetime JP2681144B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1213666A JP2681144B2 (ja) 1989-08-19 1989-08-19 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213666A JP2681144B2 (ja) 1989-08-19 1989-08-19 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH0377356A true JPH0377356A (ja) 1991-04-02
JP2681144B2 JP2681144B2 (ja) 1997-11-26

Family

ID=16642950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213666A Expired - Lifetime JP2681144B2 (ja) 1989-08-19 1989-08-19 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2681144B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231325A1 (de) * 1991-09-19 1993-04-01 Mitsubishi Electric Corp Zufuehrungsrahmen fuer eine halbleitervorrichtung
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
EP0902473A3 (en) * 1997-09-09 2001-11-21 Texas Instruments Incorporated Improvements in or relating to leadframes
DE10144468A1 (de) * 2001-09-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten
DE102015100262A1 (de) * 2015-01-09 2016-07-14 Osram Opto Semiconductors Gmbh Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2017002268A1 (ja) * 2015-07-02 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142840U (ja) * 1984-08-22 1986-03-19 日本電気株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142840U (ja) * 1984-08-22 1986-03-19 日本電気株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231325A1 (de) * 1991-09-19 1993-04-01 Mitsubishi Electric Corp Zufuehrungsrahmen fuer eine halbleitervorrichtung
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
EP0902473A3 (en) * 1997-09-09 2001-11-21 Texas Instruments Incorporated Improvements in or relating to leadframes
DE10144468A1 (de) * 2001-09-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten
DE102015100262A1 (de) * 2015-01-09 2016-07-14 Osram Opto Semiconductors Gmbh Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
US10297537B2 (en) 2015-01-09 2019-05-21 Osram Opto Semiconductors Gmbh Lead frame and method of producing a chip housing
WO2017002268A1 (ja) * 2015-07-02 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JPWO2017002268A1 (ja) * 2015-07-02 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2681144B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
JPH04306867A (ja) リードフレーム及びその製造方法
JPH0377356A (ja) 半導体装置用リードフレーム
JPH03289149A (ja) ワイヤボンディング方法
JPS62193162A (ja) リードフレームの製造方法
JP2504232B2 (ja) 半導体装置用リ―ドフレ―ム
JP2552354Y2 (ja) 集合基板
JPS61237458A (ja) 樹脂封止型半導体装置
JPH05235244A (ja) リードフレームおよびそれを用いた半導体装置
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH0851267A (ja) 回路基板及びその製造方法
JPH0735403Y2 (ja) リードフレーム
JPS62168615A (ja) 半導体装置のダイパツト成形金型
JPH02285665A (ja) リードフレーム
JPH02253646A (ja) リードフレーム
JPH02302068A (ja) トランスファーモールド型混成集積回路
JPH02308563A (ja) リードフレーム
JPH09223767A (ja) リードフレーム
JPH02263459A (ja) 半導体装置
JPS59220955A (ja) リ−ドフレ−ム
JPH03211867A (ja) 半導体装置用リードフレーム
JPH07142667A (ja) リードフレーム半導体素子搭載部のディンプルの形成方法
JPH029692A (ja) Ｉｃカード用モジュールの製造方法
JPH05326800A (ja) リードフレーム
JPH02240955A (ja) 半導体装置用リードフレーム
JPH03280563A (ja) リードフレームの製造方法