DE102020117766A1 - Gegossenes Halbleitergehäuse mit doppelseitiger Kühlung - Google Patents

Gegossenes Halbleitergehäuse mit doppelseitiger Kühlung Download PDF

Info

Publication number
DE102020117766A1
DE102020117766A1 DE102020117766.6A DE102020117766A DE102020117766A1 DE 102020117766 A1 DE102020117766 A1 DE 102020117766A1 DE 102020117766 A DE102020117766 A DE 102020117766A DE 102020117766 A1 DE102020117766 A1 DE 102020117766A1
Authority
DE
Germany
Prior art keywords
laser
connection
molded
activated
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020117766.6A
Other languages
English (en)
Inventor
Chau Fatt Chiang
Swee Kah Lee
Josef Maerz
Thomas Stoek
Chee Voon Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020117766A1 publication Critical patent/DE102020117766A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung eines gegossenen Halbleitergehäuses beinhaltet: Anbringen eines ersten Lastanschlusses an einer ersten Seite eines Halbleiterchips an einem Leadframe, wobei der Halbleiterchip einen zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einen Steueranschluss an der ersten Seite oder der zweiten Seite aufweist; Einkapseln des Halbleiterchips in eine laseraktivierbare Formverbindung, sodass der Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an einer ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss zumindest teilweise von der laseraktivierbaren Formverbindung an einer zweiten Seite des gegossenen Halbleitergehäuses, gegenüber der ersten Seite, freigelegt ist; und Laseraktivieren eines ersten Bereichs der laseraktivierbaren Formverbindung, um einen ersten laseraktivierten Bereich zu bilden, der einen Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss bildet.

Description

  • HINTERGRUND
  • Thermische Leistung und Skalierbarkeit sind wichtige Faktoren für gegossene Halbleitergehäuse. Viele Arten von gegossenen Halbleitergehäusen verwenden einen Metallclip anstelle von mehreren Bonddrahtverbindungen, wodurch die thermische Leistung verbessert wird. Clip-Abmessungen und Kontaktfläche hängen jedoch von der Größe des Chips (Die) ab, was zu einer höheren Komplexität der Fertigungslinie führt, da eine hohe Anzahl von Clip-Designs für verschiedene Arten von Chips, die von derselben Linie verarbeitet werden, erforderlich ist. Auch die Kosten, die mit der Formung von Metallclips durch Ätzen verbunden sind, sind ein wichtiger Einflussfaktor auf die Gesamtkosten des Gehäuses. Die Umstellung auf gestanzte Metallclips bietet geringere Kosten, erfordert jedoch ein ausreichend hohes Produktionsvolumen, um die Investition in die für das Stanzen der Metallclips erforderlichen Werkzeuge zu rechtfertigen. Bei doppelseitiger Kühlung sind zusätzliche Prozesse erforderlich, um den Metallclip freizulegen, was die Komplexität der Linie und die Gesamtkosten des Gehäuses weiter erhöht.
  • Daher besteht ein Bedarf an einem gegossenen Halbleitergehäuse mit verbesserter thermischer Leistung und Skalierbarkeit sowie an einem Produktionsverfahren zur effizienteren Herstellung eines solchen gegossenen Halbleitergehäuses.
  • KURZFASSUNG
  • Entsprechend einer Ausführungsform eines Verfahrens zur Herstellung eines gegossenen Halbleitergehäuses umfasst das Verfahren das Anbringen eines ersten Lastanschlusses an einer ersten Seite eines Halbleiterchips an einem Leadframe, wobei der Halbleiterchip einen zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einen Steueranschluss an der ersten Seite oder der zweiten Seite aufweist; Einkapseln des Halbleiterchips in eine laseraktivierbare Formverbindung, sodass der Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an einer ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss zumindest teilweise von der laseraktivierbaren Formverbindung an einer zweiten Seite des gegossenen Halbleitergehäuses, gegenüber der ersten Seite, freigelegt ist; und Laseraktivieren eines ersten Bereichs der laseraktivierbaren Formverbindung, um einen ersten laseraktivierten Bereich zu bilden, der Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss bildet.
  • Entsprechend einer Ausführungsform eines gegossenen Halbleitergehäuses umfasst das gegossene Halbleitergehäuse: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite, einem zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einem Steueranschluss an der ersten Seite oder der zweiten Seite; einen an dem ersten Lastanschluss des Halbleiterchips angebrachten Leadframe; und eine laseraktivierbare Formverbindung, die den Halbleiterchip einkapselt, sodass der Leadframe an einer ersten Seite des gegossenen Halbleitergehäuses zumindest teilweise von der laseraktivierbaren Formverbindung freigelegt ist und der zweite Lastanschluss an einer zweiten Seite des gegossenen Halbleitergehäuses, gegenüber der ersten Seite, zumindest teilweise von der laseraktivierbaren Formverbindung freigelegt ist, wobei die laseraktivierbare Formverbindung einen ersten laseraktivierten Bereich umfasst, der Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss bildet.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Referenzziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung detailliert beschrieben.
    • 1A bis 1H veranschaulichen verschiedene Ansichten einer Ausführungsform eines gegossenen Halbleitergehäuses während der verschiedenen Phasen des Produktionsprozesses.
    • 2 zeigt eine Explosionsdarstellung eines gegossenen Halbleitergehäuses, das nach dem in den 1A bis 1H dargestellten Verfahren hergestellt wurde.
    • 3 veranschaulicht verschiedene perspektivische Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann.
    • 4 zeigt verschiedene perspektivische Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann.
    • 5 zeigt eine perspektivische Ansicht einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das mit dem in den 1A bis 1H dargestellten Verfahren vor der Hohlraumfüllung hergestellt werden kann.
    • 6A bis 6C zeigen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das mit dem in den 1A bis 1H dargestellten Verfahren vor dem Füllen des Hohlraums hergestellt werden kann.
    • 7 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterchips, der an einem Leadframe befestigt ist.
    • 8 zeigt eine Querschnittsansicht einer anderen Ausführungsform eines Halbleiterchips, der an einem Leadframe befestigt ist.
    • 9A zeigt eine perspektivische Ansicht einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann, und 9B zeigt eine Querschnittsansicht eines mit Rillen strukturierten Basisbereichs des Leadframes.
    • 10A bis 10C zeigen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann.
    • 11A bis 11C zeigen die jeweiligen Seitenansichten des gegossenen Halbleitergehäuses der 10A bis 10C mit verschiedenen Leiterkonfigurationen.
    • 12A bis 12G zeigen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses während verschiedener Phasen des Produktionsprozesses.
    • 13A bis 13D veranschaulichen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses, das nach dem in den 1A bis 1H oder dem in den 12A bis 12G dargestellten Verfahren hergestellt werden kann.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen bieten ein gegossenes Halbleitergehäuse mit verbesserter thermischer Leistung und Skalierbarkeit sowie ein Produktionsverfahren zur effizienteren Herstellung des gegossenen Halbleitergehäuses. Das gegossene Halbleitergehäuse enthält eine laseraktivierbare Formverbindung, in die mindestens ein Halbleiterchip eingebettet ist. Der Leadframe, an dem der Halbleiterchip befestigt ist, ist an einer ersten Seite des Halbleitergehäuses zumindest teilweise von der Formverbindung freigelegt, und ein Lastanschluss des Halbleiterchips ist an einer zweiten, der ersten Seite gegenüberliegenden Seite des Halbleitergehäuses, zumindest teilweise von der Formverbindung freigelegt. Ein Bereich der laseraktivierbaren Formverbindung ist laseraktiviert, sodass in einem Plattierungsschritt oder während der Abscheidung von leitender Paste das Plattierungsmaterial oder die Paste auf dem laseraktivierten Bereich, aber nicht den nicht aktivierten Teilen der Formverbindung abgeschieden wird, und daher definiert der laseraktivierte Bereich den Bereich, der elektrisch leitfähig ist. Der laseraktivierte Bereich der Formverbindung bildet einen Teil einer elektrischen Verbindung mit dem Lastanschluss des Halbleiterchips, der zumindest teilweise von der Formverbindung an der zweiten Seite des Halbleitergehäuses freigelegt ist. Der laseraktivierte Bereich der Formverbindung wird anstelle eines Metallclips verwendet, um die elektrische Verbindung zum Lastanschluss des Halbleiterchips zu bilden, der zumindest teilweise von der Formverbindung an der zweiten Seite des Halbleitergehäuses freigelegt ist.
  • 1A bis 1H veranschaulichen eine Ausführungsform eines gegossenen Halbleitergehäuses während verschiedener Phasen des Produktionsprozesses. 1A zeigt eine perspektivische Draufsicht auf einen Leadframe 100, und 1B zeigt eine Seitenansicht des Leadframe 100. Der Leadframe 100 umfasst einen Basisbereich (Die-Pad) 102 und einen Leiterbereich 104, der sich von dem Basisbereich 102 weg erstreckt. Der Leadframe 100 kann z.B. durch Stanzen und/oder Ätzen geformt werden.
  • 1C zeigt die gleiche Perspektive aus der Draufsicht wie 1A, nachdem ein Halbleiter(chip) oder -Die 106 an der Basisbereich 102 des Leadframe 100 angebracht wurde. Der Halbleiterchip 106 kann an der Basisbereich 102 des Leadframe 100 mit jedem beliebigen Chipbefestigungsmaterial oder Verfahren wie Löten, Diffusionslöten, Sintern, Kleben usw. befestigt werden. Mehr als ein Halbleiterchip 106 kann an derselben Basisbereich 102 des Leadframe 100 befestigt werden und/oder das Halbleitergehäuse kann mehr als einen Leadframe 100 mit einem oder mehreren Halbleiterchips 106 enthalten, die jeweils an der Basisbereich 102 jedes Leadframe 100 befestigt sind. In einer Ausführungsform ist der Halbleiterchip ein Leistungshalbleiterchip, wie z.B. ein Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), IGBT (Bipolartransistor mit isoliertem Gate), HEMT (Transistor mit hoher Elektronenbeweglichkeit) usw., und hat einen ersten Lastanschluss 108 an der Rückseite des Chips 106, der an der Basisbereich 102 des Leadframe 100 befestigt ist, einen zweiten Lastanschluss 110 an der Vorderseite des Chips 106 und einen Steueranschluss 112 an der Vorderseite des Chips 106.
  • Im Fall eines Leistungs-MOSFET oder HEMT kann der erste Lastanschluss 108 an der Rückseite des Die 106 ein Drain-Anschluss und der zweite Lastanschluss 110 an der Vorderseite des Die 106 ein Source-Anschluss sein. Im Falle eines IGBTs kann der erste Lastanschluss 108 auf der Rückseite des Die 106 ein Kollektoranschluss und der zweite Lastanschluss 110 auf der Vorderseite des Die 106 ein Emitteranschluss sein. In beiden Fällen kann der Steueranschluss 112 ein Gate-Anschluss sein. Der Leiterbereich 104 des Leadframe 100 bringt eine elektrische Verbindung für den ersten Lastanschluss 108 auf der Rückseite des Chips 106 auf dieselbe Seite des Gehäuses wie der zweite Lastanschluss 110 und der Gate-Anschluss 112.
  • In einer Ausführungsform ist der Basisbereich 102 des Leadframes 100 dünner als der Leiterbereich 104. Der Leadframe 100 kann aus einer einzigen, durchgehenden Konstruktion bestehen, und der Basisbereich 102 kann z.B. durch Ätzen dünner als der Bleibereich 104 gemacht werden. Gemäß dieser Ausführungsform ist der erste Lastanschluss 108 auf der Rückseite des Halbleiterchips 106 an einem dünneren Bereich 102 des Leadframes 100 befestigt und der dickere Bereich 104 des Leadframes 100 ist zumindest teilweise von der laseraktivierbaren Formverbindung 114 auf der gegenüberliegenden Seite des gegossenen Halbleitergehäuses freigelegt. Zum Beispiel kann der Halbleiterchip 106 ein Leistungshalbleiterchip sein, der erste Lastanschluss kann ein Drain-Anschluss sein, der zweite Lastanschluss kann ein Source-Anschluss sein, und der Steueranschluss befindet sich auf der gleichen Seite des Halbleiterchips 106 wie der Source-Anschluss. In diesem Beispiel bringt eine vertikale Verlängerung des Leadframes 100, die durch den Leiterbereich 104 bereitgestellt wird, eine elektrische Verbindung für den Drain-Anschluss von einer Seite des gegossenen Halbleitergehäuses auf die gegenüberliegende Seite des Halbleitergehäuses, sodass das Gehäuse eine Source-Down-Montagekonfiguration auf der zweiten Seite des gegossenen Halbleitergehäuses haben kann.
  • 1D zeigt dieselbe Ansicht aus der Draufsicht wie 1C, nachdem der Halbleiterchip 106 in eine laseraktivierbare Formverbindung 114 eingekapselt wurde. 1E zeigt eine entsprechende Querschnittsansicht entlang der mit A-A' bezeichneten Linie in 1D. Der Basisbereich 102 des Leadframes 100 ist zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Unterseite des Halbleitergehäuses freigelegt, und der zweite Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 ist zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Vorderseite des Halbleitergehäuses freigelegt.
  • Jedes typische Formgebungsverfahren wie Spritzgießen, Formpressen, folienunterstütztes Formen (FAM), Reaktionsspritzgießen (RIM), Harztransfergießen (RTM), Map-Molding, Blasformen usw. kann zum Einbetten des Halbleiterchips 106 in die Formverbindung 114 verwendet werden. Gängige Formmassen und Harze umfassen unter anderem duroplastische Harze, Gel-Elastomere, Einkapselungen, Formverbindungn, Verbundwerkstoffe, Materialien optischer Qualität usw.
  • Die Formmasse 114 ist insofern laseraktivierbar, als die Formmasse 114 mindestens ein Additiv enthält, z.B. in Form eines organischen Metallkomplexes, der durch eine durch einen fokussierten Laserstrahl induzierte physio-chemische Reaktion aktivierbar ist. Die Reaktion spaltet die Komplexverbindungen in der Formverbindung 114 auf und bricht Metallatome von den organischen Liganden ab. Die freigesetzten Metallatome fungieren als Kerne für die Beschichtung/Plattierung mit Metallen oder Metalllegierungen (z.B. Cu, Ni, NiP, Au, Cu / Ni / Au-Stapel, usw.) in jedem Bereich der Formverbindung 114, der durch einen Laser aktiviert wird.
  • In einer Ausführungsform wird in der laseraktivierbaren Formverbindung 114 ein erster Hohlraum 116 gebildet, der zumindest einen Teil des zweiten Lastanschlusses 110 an der Vorderseite des Halbleiterchips 106 freilegt. Ein zweiter Hohlraum 118, der mindestens einen Teil des Steueranschlusses 112 an der Vorderseite des Halbleiterchips 106 freilegt, kann ebenfalls in der laseraktivierbaren Formverbindung 114 gebildet werden. Der erste und der zweite Hohlraum 116, 118 sind voneinander durch einen Abschnitt 120 der laseraktivierbaren Formverbindung 114 getrennt, der auf der Vorderseite des Halbleiterchips 106 zwischen dem zweiten Lastanschluss 110 und dem Steueranschluss 112 ausgebildet ist. Der erste und der zweite Hohlraum 116, 118 können in der laseraktivierbaren Formverbindung 114 als Teil des Formprozesses oder nach dem Formen gebildet werden.
  • 1F zeigt dieselbe Perspektive aus der Draufsicht wie 1D, nachdem ein erster Bereich der laseraktivierbaren Formverbindung 114, der an den zweiten Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 angrenzt, mit dem Laser aktiviert wurde, um einen ersten laseraktivierten Bereich 122 zu bilden, der Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss 110 ist. Die Laseraktivierung wird durch nach unten gerichtete Pfeile in 1E angezeigt. Es ist zu beachten, dass in Ausführungsformen der erste und zweite Hohlraum 116,118 gebildet werden können, indem die Formverbindung von den Bereichen im ersten und zweiten Hohlraum 116,118 mit einem Laser entfernt wird. In diesem Fall kann derselbe Laser mit geringerer Intensität oder geringerer Zeit verwendet werden, um die laseraktivierbare Formmasse 114 zu aktivieren.
  • Ein zweiter Bereich der laseraktivierbaren Formverbindung 114, der an den Steueranschluss 112 des Halbleiterchips 106 angrenzt, kann ebenfalls laseraktiviert werden, um einen zweiten laseraktivierten Bereich 124 zu bilden, der Teil einer elektrischen Verbindung mit dem Steueranschluss 112 ist. Der hier verwendete Begriff „laseraktivierter Bereich“ bezeichnet einen Bereich der laseraktivierbaren Formverbindung 114, der bereits durch einen Laserstrahl aktiviert wurde, im Gegensatz zu einem laseraktivierbaren Bereich der Formverbindung 114, der durch Laserlicht aktiviert werden kann, aber noch nicht tatsächlich aktiviert worden ist.
  • Durch die Laseraktivierung wird eine Oberfläche der Formmasse geschaffen, an der Plattierungsmaterial haften kann. So haftet das Plattierungsmaterial während eines Plattierungsschrittes an den laseraktivierten Bereichen 122, 124, aber nicht an anderen Bereichen der Formmasse. Die Plattierung kann z.B. 1 bis 50 µm, in Ausführungsformen 2 bis 20 µm und insbesondere 4 bis 10 µm z.B. Kupfer oder NiPAu aufweisen.
  • Ausführungsformen der Erfindung können eine Metallschicht von bis zu 100 µm, z.B. bis zu 50 µm, aufweisen. Eine solche Schicht kann durch Plattieren erzeugt werden. In alternativen Ausführungsformen kann nach dem Plattieren einer Metallplattierungsschicht, z.B. 4 bis 10 µm Metall, eine leitende Paste abgeschieden werden. Die leitende Paste haftet an der Metallplattierungsschicht in den laseraktivierten Bereichen 122, 124, aber nicht an der Formverbindung außerhalb des laseraktivierten Bereichs. In Ausführungsformen kann leitende Paste verwendet werden, um schneller eine erforderliche Dicke zu erreichen, z.B. bis zu 50 oder sogar bis zu 100 µm, als bei Verwendung einer Plattierung.
  • In einer Ausführungsform werden Kerben 126 in einer Kante 128 des laseraktivierbaren Formmaterials 114 gebildet. Die Kerben 126 können als Teil des Formverfahrens oder nach dem Formen gebildet werden. In beiden Fällen werden die Kerben 126 und der Abschnitt der laseraktivierbaren Formverbindung 114, der zwischen den Kerben 126 und dem zweiten Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 liegt, laseraktiviert, um den ersten laseraktivierten Bereich 122 der Formverbindung 114 zu bilden.
  • 1G zeigt die gleiche Perspektive aus der Draufsicht wie 1F, nachdem der erste laseraktivierte Bereich 122 der Formverbindung 114 mit einem elektrisch leitenden Material 130 beschichtet wurde. Das elektrisch leitende Material 130 beschichtet den ersten laseraktivierten Bereich 122 der Formverbindung sowie die freiliegende obere Oberfläche des zweiten Lastanschlusses 110, um einen Kontakt zu bilden, der eine elektrische Verbindung zum zweiten Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 definiert. Der zweite laseraktivierte Bereich 124 der Formverbindung 114 sowie der Steueranschluss 112 können ebenfalls mit einem elektrisch leitenden Material 132 beschichtet werden, um die elektrische Verbindung zum Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 zu definieren. Die freiliegende Oberseite des Leiterbereichs 104 des Leadframes 100 kann ebenfalls mit einem elektrisch leitenden Material 134 beschichtet werden. Der Fachmann wird es zu schätzen wissen, dass in einem einzigen stromlosen Plattierungsschritt die elektrisch leitenden Materialien 130, 132, 134 gebildet werden können, die sich nur auf Metall oder auf aktivierten Teilen der laseraktivierten Formverbindung abscheiden.
  • 1H zeigt eine Alternative zu dem, was in 1G gezeigt ist. Gemäß der in 1H dargestellten Ausführungsform wird die erste Hohlraum 116 in der laseraktivierbaren Formmasse 114 mit einer elektrisch leitenden Paste 136, wie z.B. Lotpaste gefüllt, die verfestigt wird, um die elektrische Verbindung zum zweiten Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 zu vervollständigen. Die Paste 136 erstreckt sich über den ersten laseraktivierten Bereich 122 der Formverbindung 114, jedoch nicht über die nicht aktivierten Bereiche. In ähnlicher Weise wird auch der zweite Hohlraum 118 in der laseraktivierbaren Formverbindung 114 mit einer elektrisch leitenden Paste 138 wie Lotpaste gefüllt, die verfestigt wird, um die elektrische Verbindung mit dem Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 zu vervollständigen. Die Paste 138 erstreckt sich über den zweiten laseraktivierten Bereich 124 der Formverbindung 114, jedoch nicht über die nicht aktivierten Bereiche. Die elektrisch leitende Paste 136, 138 kann direkt auf den zweiten Lastanschluss 110 und den Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 aufgetragen werden, oder der zweite Lastanschluss 110 und der Steueranschluss 112 können z.B. mit 4 bis 7 oder 5 bis 10 µm (Mikrometer) Metall beschichtet und anschließend mit der elektrisch leitenden Paste 136, 138 gefüllt werden.
  • Das resultierende gegossene Halbleitergehäuse hat eine doppelseitige Kühlung insofern, als der Basisbereich 102 des Leadframe 100 für die Kühlung auf einer Seite des Gehäuses und die metallisierten Teile 130/136, 132/138 der laseraktivierbaren Formverbindung 114 für die Kühlung auf der gegenüberliegenden Seite des Gehäuses sorgen.
  • 2 zeigt eine Explosionsdarstellung eines gegossenen Halbleitergehäuses 200, das nach dem in den 1A bis 1H dargestellten Verfahren hergestellt wurde. Das gegossene Halbleitergehäuse 200 enthält mindestens einen Halbleiterchip 106 mit einem ersten Lastanschluss nicht sichtbar in 2) an der Rückseite des Chips 106, einem zweiten Lastanschluss 110 an der Vorderseite des Chips 106 und einem Steueranschluss 112 an der Vorder- oder Rückseite des Chips 106. Ein Leadframe 100 ist am ersten Lastanschluss auf der Rückseite des Halbleiterchips 106 angebracht. Eine laseraktivierbare Formverbindung 114 kapselt den Halbleiterchip 106 ein, sodass der Leadframe 100 zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Unterseite des gegossenen Halbleitergehäuses 200 freigelegt ist und der zweite Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Vorderseite des gegossenen Halbleitergehäuses 200 freigelegt ist. Die laseraktivierbare Formverbindung 114 umfasst einen ersten laseraktivierten Bereich 122, der einen Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 bildet, und einen zweiten laseraktivierten Bereich 124, der einen Teil einer elektrischen Verbindung mit dem Steueranschluss 112 an der Vorderseite des Chips 106 bildet. Es ist zu beachten, dass, wie in den 1G und 1H dargestellt, das elektrisch leitende Material 130, 132 und/oder die Paste 136, 138 an den jeweiligen Anschlüssen 110, 112 die obere Fläche des fertigen Gehäuses 200 bildet.
  • 3 zeigt eine obere (oberes Diagramm) und eine untere (unteres Diagramm) perspektivische Ansicht einer weiteren Ausführungsform eines gegossenen Halbleitergehäuses 300, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann. Das gegossene Halbleitergehäuse 300 ist dem in 2 dargestellten gegossenen Halbleitergehäuse 200 ähnlich. Anders jedoch enthält das gegossene Halbleitergehäuse 300 weiterhin einen zweiten Halbleiterchip (nicht sichtbar in 3), der an der Basisbereich 102' eines zweiten Leadframes (nicht sichtbar in 3) befestigt ist. Jeder Halbleiterchip ist Teil eines separaten Kanals, der so konfiguriert ist, dass er Strom an eine Last liefert, entsprechend dieser Ausführungsform. Jeder Kanal kann unabhängig vom anderen gesteuert werden, und ein Kanal kann deaktiviert werden, z.B. unter Schwachlastbedingungen.
  • Bei Leistungs-MOSFETs oder HEMTs ist der Drain-Anschluss auf der Rückseite der jeweiligen Halbleiterchips mit dem Basisbereich 102, 102' des entsprechenden Leadframes verbunden. Eine laseraktivierbare Formverbindung 114 kapselt die Halbleiterchips ein, sodass der Basisbereich 102, 102' jedes Leadframes zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Unterseite des gegossenen Halbleitergehäuses 300 freigelegt wird. Der Source-Anschluss (nicht sichtbar in 3) an der Vorderseite jedes Halbleiterchips ist zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Vorderseite des gegossenen Halbleitergehäuses 300 freigelegt. Die laseraktivierbare Formverbindung 114 enthält jeweils erste laseraktivierte Bereiche (nicht sichtbar in 3), die mit einem verfestigten elektrisch leitenden Material 130/136, 130'/136' plattiert und/oder beschichtet sind, um einen Teil einer elektrischen Verbindung mit dem Source-Anschluss an der Vorderseite des entsprechenden Halbleiterchips zu bilden. Der Source-Anschluss für den ersten Kanal ist in 3 mit S1 gekennzeichnet, und der Source-Anschluss für den zweiten Kanal ist in 3 mit S2 gekennzeichnet.
  • Der Leiterbereich 104, 104' jedes Leadframes ist zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Oberseite des gegossenen Halbleitergehäuses 300 freigelegt, um entsprechende Drain-Anschlüsse zu bilden. Der Drain-Anschluss für den ersten Kanal ist in 3 mit D1 und der Drain-Anschluss für den zweiten Kanal ist in 3 mit D2 gekennzeichnet. Die laseraktivierbare Formmasse 114 enthält auch entsprechende zweite laseraktivierte Bereiche (in 3 nicht zu sehen), die mit einem verfestigten elektrisch leitenden Material 132/138, 132'/138' beschichtet und/oder gefüllt sind, um einen Teil einer elektrischen Verbindung zum Gate-Anschluss an der Vorderseite des entsprechenden Halbleiterchips zu bilden. Der Gate-Anschluss für den ersten Kanal ist in 3 mit G1 und der Gate-Anschluss für den zweiten Kanal in 3 mit G2 bezeichnet.
  • 4 zeigt eine obere (oberes Diagramm) und eine untere (unteres Diagramm) perspektivische Ansicht einer weiteren Ausführungsform eines gegossenen Halbleitergehäuses 400, das nach dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann. Das gegossene Halbleitergehäuse 300 ist dem in 2 dargestellten gegossenen Halbleitergehäuse 200 ähnlich. Anders jedoch sind die Halbleiterchips in einer Halbbrückenkonfiguration elektrisch gekoppelt. Zum Beispiel kann der erste laseraktivierte Bereich (nicht sichtbar in 4) der laseraktivierbaren Formverbindung 114, der Teil der elektrischen Verbindung zum Source-Anschluss des ersten Halbleiterchips ist, an den Anschlussbereich 104' des zweiten Leadframes angrenzen. Das elektrisch leitende Material 130/136, das den ersten laseraktivierten Bereich der Formverbindung 114, der einen Teil der elektrischen Verbindung mit dem Source-Anschluss des ersten Halbleiterchips bildet, beschichtet und/oder füllt, grenzt an den Leiterbereich 104' des zweiten Leadframes an der Vorderseite des Gehäuses 400 an, wodurch der Source-Anschluss des ersten Halbleiterchips mit dem Drain-Anschluss des zweiten Halbleiterchips in einer Halbbrückenkonfiguration und ohne Verwendung eines Metallclips elektrisch verbunden wird. Die Gate-Anschlüsse G1, G2 können an gegenüberliegenden Enden des Gehäuses 400 vorgesehen werden, z.B. wie in 4 dargestellt.
  • 5 zeigt eine perspektivische Ansicht einer anderen Ausführungsform eines gegossenen Halbleitergehäuses 500, das nach dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann, bevor die Hohlräume 116, 118 in der laseraktivierbaren Formverbindung 114 mit einem elektrisch leitenden Material beschichtet und/oder gefüllt werden. Die in 5 gezeigte Ausführungsform ist ähnlich der in 2 gezeigten Ausführungsform. Anders jedoch hat der Halbleiterchip eine kleinere Grundfläche (geringere Breite und/oder geringere Länge). Der Halbleiterchip 106 mit der anderen Grundfläche kann leicht untergebracht werden, ohne dass eine andere Metallclip-Konstruktion erforderlich ist. Da laseraktivierte Bereiche 122, 124 der Formverbindung 114 verwendet werden, um elektrische Verbindungen an einer Seite des Gehäuses 500 zu ermöglichen, kann die Laserbearbeitung je nach Bedarf angepasst werden, um unterschiedlich große Chips 106 unterzubringen, oder dieselbe Gehäusefläche kann für unterschiedlich große Chips 106 verwendet werden.
  • Die 6A bis 6C zeigen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses 600, das nach dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann, vor dem Plattieren und/oder Füllen der Hohlräume 116, 118 in der laseraktivierbaren Formverbindung 114 mit einem elektrisch leitenden Material. 6A ist eine perspektivische Draufsicht, 6B ist eine Draufsicht und 6C ist eine Querschnittsansicht entlang der in 6B mit B-B' bezeichneten Linie.
  • Die in den 6A bis 6C gezeigte Ausführungsform ist der in 2 gezeigten Ausführungsform ähnlich. Anders ist jedoch, dass das gegossene Halbleitergehäuse 600 eine Drain-Down-Montagekonfiguration anstelle einer Source-Down-Montagekonfiguration aufweist. Gemäß dieser Ausführungsform wird ein Bereich 122 der laseraktivierbaren Formverbindung 114 durch Laserenergie aktiviert und enthält freigesetzte Metallatome, die als Kerne für die Beschichtung/Plattierung mit Metall oder Metalllegierungen fungieren und dadurch einen Teil der elektrischen Verbindung zum Drain-(D)-Anschluss 108 des Halbleiterchips 106 an der Unterseite des gegossenen Halbleitergehäuses 600 bilden. Die Laseraktivierung der Formverbindung 114 wird durch nach unten gerichtete Pfeile in 6C angezeigt.
  • Die Source- (S) und Steueranschlüsse (G) befinden sich auf gegenüberliegenden Seiten des Halbleiterchips 106, wie es in 2 der Fall ist. Im Gegensatz zu der Ausführungsform in 2, nach der der Leadframe 100 die elektrische Verbindung zum Drain-Anschluss 108 auf dieselbe Seite des Gehäuses 200 wie die Source- und Steueranschlüsse 110, 112 bringt, werden die elektrischen Verbindungen zu den Source- und Steueranschlüssen 110, 112 für das in den 6A bis 6C gezeigte Gehäuse 600 stattdessen auf dieselbe Seite des Die 106 wie der Drain-Anschluss 108 gebracht. Insbesondere ist der Source-Anschluss 110 an der Basisbereich 102 des Leadframes 100 und der Steueranschluss 112 an einem separaten Metallleiter 602 an der Oberseite des gegossenen Halbleitergehäuses 600 befestigt. Die vertikale Verlängerung des separaten Metallleiters 602 bringt den elektrischen Anschluss für den Steueranschluss 112 von der Oberseite des gegossenen Halbleitergehäuses 600 zur Unterseite des Gehäuses 600, wo der Drain-Anschluss vorgesehen ist. Die vertikale Verlängerung des Leadframes 100, die durch den Leiterbereich 104 bereitgestellt wird, bringt in ähnlicher Weise die elektrische Verbindung für den Source-Anschluss 110 von der Oberseite des gegossenen Halbleitergehäuses 600 zur Unterseite des Halbleitergehäuses 600, sodass das Gehäuse 600 eine Drain-Down-Montagekonfiguration aufweist.
  • 7 zeigt eine Querschnittsansicht einer Ausführungsform des Halbleiterchips 106, der am Leadframe 100 befestigt ist. Gemäß dieser Ausführungsform enthält der zweite Lastanschluss 110 eine oder mehrere Cu-Säulen 700, die an einem Bondpad 702 an der Oberseite des Halbleiterchips 106 befestigt sind. Laseraktivierbare Formmasse kann abgeschieden werden, wobei die Oberseiten der Cu-Säulen 700 frei bleiben. Der erste laseraktivierte Bereich 122, der in 7 noch nicht gebildet, aber in den 1 F, 2, 5 und 6A sichtbar ist, wird um jede Cu-Säule 700 herum gebildet, um die elektrische Verbindung zum zweiten Lastanschluss 110 zu vervollständigen. In der in 7 gezeigten Ausführungsform ist die elektrische Verbindung ein einziger Bereich, der sich über alle Cu-Säulen 700 erstreckt.
  • 8 zeigt eine Querschnittsansicht einer anderen Ausführungsform des Halbleiterchips 106, der am Leadframe 100 befestigt ist. Nach dieser Ausführungsform ist der zweite Lastanschluss 110 frei von weiteren Cu-Säulen, und der erste laseraktivierte Bereich 122, der in 8 noch nicht ausgebildet, aber in den 1 F, 2, 5 und 6A sichtbar ist, kontaktiert das Bondpad 702, um die elektrische Verbindung zum zweiten Lastanschluss 110 zu vervollständigen.
  • 9A zeigt eine perspektivische Ansicht von unten auf eine weitere Ausführungsform eines gegossenen Halbleitergehäuses 900, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann. Gemäß dieser Ausführungsform ist der freiliegende Teil des Basisbereichs 102 des Leadframes 100 an der Unterseite des gegossenen Halbleitergehäuses 900 strukturiert, um den thermischen Wirkungsgrad des Leadframes 100 zu erhöhen. Der Basisbereich 102 kann vor oder nach dem Gießen strukturiert werden, z.B. durch Ätzen, Stanzen usw. In einer Ausführungsform werden in dem freiliegenden Teil des Basisbereichs 102 Rillen 902 gebildet. 9B zeigt eine Querschnittsansicht des Basisbereichs 102 des Leadframes 100 mit in die freiliegende (untere) Seite gemusterten Rillen 902.
  • Die 10A bis 10C veranschaulichen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses 1000, das mit dem in den 1A bis 1H dargestellten Verfahren hergestellt werden kann. 10A ist eine perspektivische Ansicht von oben, 10B eine perspektivische Ansicht von unten, und 10C ist eine Querschnittsansicht entlang der in 10B mit C-C' bezeichneten Linie. Gemäß dieser Ausführungsform umfasst der Leadframe 100 erste Leiter 1002, die aus einer ersten Seitenfläche 1004 des gegossenen Halbleitergehäuses 1000 herausragen. Die ersten Leiter 1002 sind so gebogen, dass sie mindestens eine gefaltete Rippe 1006 umfassen. Die gefaltete Rippe 1006 sorgt für eine verbesserte Kühlung, und das Gehäuse ist weiterhin für die Oberflächenmontage konfiguriert. Die ersten Leiter 1002 können vom Knickflügeltyp sein, indem sie sich leicht aus der ersten Seitenfläche 1004 des gegossenen Halbleitergehäuses heraus, nach unten und dann wieder nach außen erstrecken. Das heißt, die ersten Leiter 1002 können eine Knickflügelkonfiguration mit mindestens einer gefalteten Rippe 1006 haben.
  • In einer Ausführungsform sind die ersten Leiter 1002 elektrisch mit dem ersten Lastanschluss 108 an der Rückseite des Halbleiterchips 106 (nicht sichtbar) verbunden und bilden ein Knickflügelpad. Zum Beispiel können die ersten Leiter 1002 integral mit dem Leiterbereich 104 des Leadframes 100 verbunden sein. In einer Ausführungsform sind die ersten Leiter 1002 vom Knickflügeltyp, und der Anschlussbereich 104 des Leadframe 100 bildet ein Land-Grid-Pad auf derselben Seite des Gehäuses 1000 wie die Anschlüsse vom Knickflügeltyp. Der zweite Lastanschluss 110 auf der gegenüberliegenden Seite des Dies 106 (ebenfalls nicht sichtbar) kann über das elektrisch leitende Material 130/136, 130'/136', das Teil der elektrischen Verbindung zur zweiten Lastklemme 110 ist, ein Land-Grid-Pad bilden.
  • Der Leadframe 100 kann auch eine oder mehrere zweite Leiter 1008 enthalten, die von einer zweiten Seitenfläche 1010 des gegossenen Halbleitergehäuses 1000 gegenüber der ersten Seitenfläche 1004 vorstehen. Die zweiten Leiter 1008 können so gebogen sein, dass sie mindestens eine gefaltete Rippe 1012 umfassen. Die zweiten Leiter 1008 können vom Knickflügeltyp sein und elektrisch mit dem zweiten Lastanschluss 110 an der Oberseite des Halbleiterchips 106 über das elektrisch leitende Material 130/136, das Teil der elektrischen Verbindung zum zweiten Lastanschluss 110 ist, verbunden sein.
  • Der Leadframe 100 kann in ähnlicher Weise einen dritten Leiter 1014 enthalten, der aus der zweiten Seitenfläche 1010 des gegossenen Halbleitergehäuses 1000 herausragt. Der dritte Leiter 1014 kann so gebogen sein, dass er mindestens eine gefaltete Rippe 1016 umfasst. Der dritte Leiter 1014 kann vom Knickflügeltyp sein und ist elektrisch mit dem Steueranschluss 112 an der Oberseite des Halbleiterchips 106 (nicht sichtbar) über das elektrisch leitende Material 132/138, das Teil der elektrischen Verbindung zum Steuerlastanschluss 112 ist, verbunden sein.
  • Die 11A bis 11C zeigen jeweilige Seitenansichten des gegossenen Halbleitergehäuses 1000 mit verschiedenen Leiterkonfigurationen. In 11A ragen die Leiter 1002, 1008, 1014 des Leadframes 100 aus den jeweiligen Seitenflächen 1004, 1010 des gegossenen Halbleitergehäuses 1000 an oder nahe der Oberseite 1100 des gegossenen Halbleitergehäuses 1000 heraus. In 11B ragen die Leiter 1002, 1008, 1014 des Leadframes 100 aus den jeweiligen Seitenflächen 1004, 1010 des gegossenen Halbleitergehäuses 1000 an oder nahe der Unterseite 1102 des gegossenen Halbleitergehäuses 1000 heraus. In 11C haben die Leiter 1002 jeweils mindestens zwei gefaltete Rippen 1006, 1006', 1012, 1012'. Der dritte Leiter 1014, der an den Steueranschluss 112 des Halbleiterchips 106 elektrisch angeschlossen ist, ist in den 11A bis 11C nicht zu sehen.
  • Die 12A bis 12G zeigen eine Ausführungsform der Herstellung eines gegossenen Halbleitergehäuses der hier beschriebenen Art, wobei die Leiter aus den gegenüberliegenden Seitenflächen des Gehäuses herausragen. 12A zeigt eine perspektivische Draufsicht auf einen Leadframe 100 und 12B eine Seitenansicht des Leadframes 100. Der Leadframe 100 enthält einen Basisbereich 102 und einen Leiterbereich 104, der sich von dem Basisbereich 102 aus erstreckt und einstückig mit diesem geformt ist.
  • Der Leadframe enthält auch die ersten Leiter 1002, die integral mit dem Leiterbereich 104 des Leadframes 100 verbunden sind. Der Leadframe enthält ferner zweite Leiter 1008 und einen dritten Leiter 1014 am den ersten Leitern 1002 entgegengesetzten Ende des Leadframes 100. Der Leadframe 100 kann z.B. durch Stanzen und/oder Ätzen geformt werden.
  • 12C zeigt dieselbe Perspektive aus der Draufsicht wie 12A, nachdem ein Halbleiterchip 106 an dem Basisbereich 102 des Leadframes 100 angebracht wurde. 12D zeigt die entsprechende Seitenansicht nach dem Anbringen des Chips. Der Halbleiterchip 106 kann an dem Basisbereich 102 des Leadframes 100 unter Verwendung eines beliebigen Chipbefestigungsmaterials oder -verfahrens befestigt werden, wie hier zuvor beschrieben, und mehr als ein Halbleiterchip 106 kann an demselben Basisbereich 102 des Leadframes 100 befestigt werden und/oder das Halbleitergehäuse kann mehr als einen Leadframe 100 mit einem oder mehreren Halbleiterchips 106 enthalten, die jeweils an dem Basisbereich 102 jedes Leadframes 100 befestigt sind. Im Falle eines Leistungstransistors ist ein erster (Drain-/Kollektor-)Lastanschluss 108 auf der Rückseite des Chips 106 an dem Basisbereich 102 des Leadframes 100 angebracht und ein zweiter (Source-/Emitter-)Lastanschluss 110 und ein (Gate-)Steueranschluss 112 sind auf der dem Drain-/Kollektor-Anschluss 108 gegenüberliegenden Seite des Chips 106 angeordnet. Der Leiterbereich 104 des Leadframes 100 bringt eine elektrische Verbindung für den ersten Lastanschluss 108 auf der Rückseite des Chips 106 zur gleichen Seite des Gehäuses wie der zweite Lastanschluss 110 und der Steueranschluss 112, sodass das Gehäuse eine Source-Down-Montagekonfiguration aufweist. Das Gehäuse kann stattdessen eine Drain-Down-Montagekonfiguration haben, z.B. wie hier zuvor in Verbindung mit den 6A bis 6C beschrieben.
  • 12E zeigt dieselbe perspektivische Draufsicht wie 12C, nachdem der Halbleiterchip 106 in einer laseraktivierbaren Formverbindung 114 eingekapselt wurde. Der Basisbereich 102 des Leadframe 100 ist zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Unterseite des Halbleitergehäuses freigelegt, und der zweite Lastanschluss 110 und der Steueranschluss 112 an der gegenüberliegenden Seite des Chips 106 sind zumindest teilweise von der laseraktivierbaren Formverbindung 114 an der Vorderseite des Halbleitergehäuses freigelegt.
  • 12F zeigt dieselbe perspektivische Draufsicht wie 12E, nach der Laseraktivierung erster und zweiter Bereiche (nicht sichtbar) der laseraktivierbaren Formverbindung 114, die an den zweiten Lastanschluss 110 bzw. den Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 angrenzen, und nach dem Plattieren der laseraktivierten Bereiche mit einem elektrisch leitenden Material 130, 132, um die jeweiligen elektrischen Verbindungen zum zweiten Lastanschluss 110 und dem Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 zu vervollständigen.
  • 12G zeigt eine Alternative zu dem in 12F dargestellten Verfahren. Gemäß der in 12G dargestellten Ausführungsform wird ein erster Hohlraum 116 in der laseraktivierbaren Formmasse 114 mit einer elektrisch leitenden Paste 136, wie z.B. Lotpaste gefüllt, die verfestigt wird, um die elektrische Verbindung zum zweiten Lastanschluss 110 an der Vorderseite des Halbleiterchips 106 zu vervollständigen. In ähnlicher Weise wird ein zweiter Hohlraum 118 in der laseraktivierbaren Formmasse 114 ebenfalls mit einer elektrisch leitenden Paste 138, wie Lotpaste gefüllt, die verfestigt wird, um die elektrische Verbindung mit dem Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 zu vervollständigen. Die elektrisch leitende Paste 136, 138 kann direkt auf den zweiten Lastanschluss 110 und den Steueranschluss 112 an der Vorderseite des Halbleiterchips 106 aufgetragen werden, oder der zweite Lastanschluss 110 und der Steueranschluss 112 können z.B. mit 5 bis 10 µm Metall plattiert und anschließend mit der elektrisch leitenden Paste 136, 138 gefüllt werden.
  • Die 13A bis 13D veranschaulichen verschiedene Ansichten einer anderen Ausführungsform eines gegossenen Halbleitergehäuses 1300, das nach dem in den 1A bis 1H oder dem in den 12A bis 12G dargestellten Verfahren hergestellt werden kann. 13A zeigt eine erste perspektivische Ansicht des gegossenen Halbleitergehäuses 1300 von oben, 13B eine zweite perspektivische Ansicht des gegossenen Halbleitergehäuses 1300 von oben, 13C eine Seitenansicht des gegossenen Halbleitergehäuses 1300 und 13D eine perspektivische Ansicht des gegossenen Halbleitergehäuses 1300 von unten. Das gegossene Halbleitergehäuse 1300 enthält sechs Schaltervorrichtungen, die in einer B6-Brückenkonfiguration angeordnet sind, und einen entsprechenden Controller, wobei jeder Schenkel durch zwei Schaltervorrichtungen gebildet wird, die an einem gemeinsamen Schalter-(Phasen-)Knoten in Reihe geschaltet sind. Die drei Schenkel sind zwischen zwei Leistungsknoten gekoppelt, und jeder Schenkel-Schaltknoten bildet einen Ausgang des gegossenen Halbleitergehäuses 1300. Das gegossene Halbleitergehäuse 1300 enthält auch Gruppen verschiedener Leiter, die das Halbleitergehäuse 1300 mit Knickflügelleitern und/oder Land-Grid-Anschlüssen wie den Leitern/Anschlüssen 1302, 1304, 1306, 1308 und Leistungsleitern/- anschlüssen 1310, 1312 versorgen, um entsprechende Steuer-, Ausgangs- und Leistungsanschlüsse für die im Gehäuse 1300 enthaltenen Schaltvorrichtungen bereitzustellen. Einige Leiter/Anschlüsse einer oder mehrerer Gruppen der Leiter/Anschlüsse 1302, 1304, 1306, 1308 können zusammengefügt werden, um ein gemeinsames Kontaktpad 1314 zu bilden. Einige Leiter/Anschlüsse 1302, 1304, 1306, 1308 können so gebogen sein, dass sie mindestens eine gefaltete Rippe 1316 umfassen. Wie bei anderen hier beschriebenen Ausführungsformen können einige Leiter/Anschlüsse 1302, 1304, 1306, 1308 Knickflügel-Pads (in 13D als „Gull Wing“ bezeichnet) bilden und der angrenzende metallisierte Bereich 104 des Leadframes 100 und/oder der laseraktivierte Bereich der Formverbindung 114 können Land-Grid-Pads (in 13D als „Land Grid“ bezeichnet) bilden, sodass sowohl Knickflügel- als auch Land-Grid-artige Verbindungen zu demselben Teil des Gehäuses 1300 entstehen.
  • Obwohl die vorliegende Offenbarung nicht so begrenzt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Ein Verfahren zur Herstellung eines gegossenen Halbleitergehäuses, wobei das Verfahren umfasst: Anbringen eines ersten Lastanschlusses an einer ersten Seite eines Halbleiterchips an einem Leadframe, wobei der Halbleiterchip einen zweiten Lastanschluss an einer zweiten Seite gegenüber der ersten Seite und einen Steueranschluss an der ersten Seite oder der zweiten Seite aufweist; Einkapseln des Halbleiterchips in eine laseraktivierbare Formverbindung, sodass der Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an einer ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss zumindest teilweise von der laseraktivierbaren Formverbindung an einer zweiten Seite des gegossenen Halbleitergehäuses gegenüber der ersten Seite freigelegt ist; und Laseraktivieren eines ersten Bereichs der laseraktivierbaren Formverbindung, um einen ersten laseraktivierten Bereich zu bilden, der Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss bildet.
  • Beispiel 2. Verfahren von Beispiel 1, wobei das Einkapseln des Halbleiterchips in die laseraktivierbare Formverbindung umfasst: Bilden eines ersten Hohlraums in der laseraktivierbaren Formverbindung, der mindestens einen Teil des zweiten Lastanschlusses an der zweiten Seite des gegossenen Halbleitergehäuses freilegt.
  • Beispiel 3. Verfahren von Beispiel 2, ferner umfassend: Füllen des ersten Hohlraums in der laseraktivierbaren Formverbindung mit einer elektrisch leitenden Paste; und Verfestigen der elektrisch leitenden Paste, um die elektrische Verbindung zwischen dem ersten laseraktivierten Bereich und dem zweiten Lastanschluss zu vervollständigen.
  • Beispiel 4. Verfahren von Beispiel 2, ferner umfassend: Plattieren des durch den ersten Hohlraum freigelegten Teils des zweiten Lastanschlusses in der laseraktivierbaren Formverbindung, um die elektrische Verbindung zwischen dem ersten laseraktivierten Bereich und dem zweiten Lastanschluss zu vervollständigen.
  • Beispiel 5. Verfahren von Beispiel 2, bei dem sich der Steueranschluss auf der zweiten Seite des Halbleiterchips befindet und bei dem das Einkapseln des Halbleiterchips in die laseraktivierbare Formverbindung umfasst: Bilden eines zweiten Hohlraums in der laseraktivierbaren Formverbindung, der zumindest einen Teil des Steueranschlusses auf der zweiten Seite des gegossenen Halbleitergehäuses freilegt, wobei der erste und der zweite Hohlraum durch einen Abschnitt der laseraktivierbaren Formverbindung voneinander getrennt sind, der auf der zweiten Seite des Halbleiterchips zwischen dem zweiten Lastanschluss und dem Steueranschluss gebildet ist.
  • Beispiel 6. Verfahren eines der Beispiele 1 bis 5, wobei sich der Steueranschluss auf der zweiten Seite des Halbleiterchips befindet, wobei das Verfahren ferner umfasst: Laseraktivierung eines zweiten Bereichs der laseraktivierbaren Formverbindung, um einen zweiten laseraktivierten Bereich zu bilden, der einen Teil einer elektrischen Verbindung mit dem Steueranschluss bildet.
  • Beispiel 7. Verfahren eines der Beispiele 1 bis 5, wobei sich der Steueranschluss auf der ersten Seite des Halbleiterchips befindet, und das Verfahren ferner umfasst: Anbringen einer Metallleiter an dem Steueranschluss, wobei eine vertikale Verlängerung des Leadframes eine elektrische Verbindung für den ersten Lastanschluss von der ersten Seite des gegossenen Halbleitergehäuses zu der zweiten Seite des gegossenen Halbleitergehäuses bringt, wobei eine vertikale Verlängerung des Metallleiters eine elektrische Verbindung für den Steueranschluss von der ersten Seite des gegossenen Halbleitergehäuses zu der zweiten Seite des gegossenen Halbleitergehäuses bringt.
  • Beispiel 8. Verfahren eines der Beispiele 1 bis 7, wobei die Laseraktivierung des ersten Bereichs der laseraktivierbaren Formverbindung folgendes umfasst: Laseraktivierung einer Vielzahl von Kerben, die in der Kante der laseraktivierbaren Formverbindung gebildet sind; und Laseraktivierung eines Abschnitts der laseraktivierbaren Formverbindung, der zwischen der Vielzahl von Kerben und dem zweiten Lastanschluss angeordnet ist.
  • Beispiel 9. Verfahren eines der Beispiele 1 bis 8, ferner umfassend: Strukturierung des freiliegenden Teils des Leadframes auf der ersten Seite des gegossenen Halbleitergehäuses, um die thermische Effizienz des Leadframes zu erhöhen.
  • Beispiel 10. Verfahren nach einem der Beispiele 1 bis 9, ferner umfassend: Anbringen eines ersten Lastanschlusses an einer ersten Seite eines zusätzlichen Halbleiterchips an einen zusätzlichen Leadframe, wobei der zusätzliche Halbleiterchip einen zweiten Lastanschluss an einer zweiten Seite gegenüber der ersten Seite und einen Steueranschluss an der ersten Seite oder der zweiten Seite aufweist; Einkapseln des zusätzlichen Halbleiterchips in die laseraktivierbare Formverbindung, sodass der zusätzliche Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an der ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss des zusätzlichen Halbleiterchips zumindest teilweise von der laseraktivierbaren Formverbindung an der zweiten Seite des gegossenen Halbleitergehäuses freigelegt ist; Laseraktivierung eines zusätzlichen Bereichs der laseraktivierbaren Formverbindung, um einen zusätzlichen laseraktivierten Bereich zu bilden, der Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss des zusätzlichen Halbleiterchips bildet.
  • Beispiel 11. Gegossenes Halbleitergehäuse, umfassend: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite, einem zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einem Steueranschluss an der ersten Seite oder der zweiten Seite; einen an dem ersten Lastanschluss des Halbleiterchips angebrachten Leadframe; und eine laseraktivierbare Formverbindung, die den Halbleiterchip einkapselt, sodass der Leadframe an einer ersten Seite des gegossenen Halbleitergehäuses zumindest teilweise von der laseraktivierbaren Formverbindung freigelegt ist und der zweite Lastanschluss an einer zweiten Seite des gegossenen Halbleitergehäuses, gegenüber der ersten Seite, zumindest teilweise von der laseraktivierbaren Formverbindung freigelegt ist, wobei die laseraktivierbare Formverbindung einen ersten laseraktivierten Bereich umfasst, der Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss bildet.
  • Beispiel 12. Das gegossene Halbleitergehäuse von Beispiel 11, wobei ein erster Hohlraum in der laseraktivierbaren Formverbindung mindestens einen Teil des zweiten Lastanschlusses an der zweiten Seite des gegossenen Halbleitergehäuses freilegt, und wobei der erste Hohlraum mit einer verfestigten elektrisch leitenden Paste und/oder einem plattierten Metall gefüllt ist, um die elektrische Verbindung zwischen dem ersten laseraktivierten Bereich und dem zweiten Lastanschluss zu vervollständigen.
  • Beispiel 13. Das gegossene Halbleitergehäuse von Beispiel 11, wobei der zweite Lastanschluss eine Cu-Säule umfasst, die an einem Bondpad an der zweiten Seite des Halbleiterchips befestigt ist, und der erste laseraktivierte Bereich die Cu-Säule kontaktiert, um die elektrische Verbindung mit dem zweiten Lastanschluss zu vervollständigen, oder wobei der erste laseraktivierte Bereich das Bondpad kontaktiert, um die elektrische Verbindung mit dem zweiten Lastanschluss zu vervollständigen.
  • Beispiel 14. Das gegossene Halbleitergehäuse eines der Beispiele 11 bis 13, wobei der erste Lastanschluss des Halbleiterchips an einem dünneren Bereich des Leadframes angebracht ist, wobei der Leadframe einen dickeren Bereich aufweist, der an den dünneren Bereich angrenzt, und wobei der Halbleiterchip in der laseraktivierbaren Formverbindung eingekapselt ist, sodass der dickere Bereich des Leadframes zumindest teilweise von der laseraktivierbaren Formverbindung an der zweiten Seite des gegossenen Halbleitergehäuses freigelegt ist.
  • Beispiel 15. Das gegossene Halbleitergehäuse eines der Beispiele 11 bis 14, wobei der Leadframe eine Vielzahl von ersten Leiter aufweist, die von einer ersten Seitenfläche des gegossenen Halbleitergehäuses hervorstehen, und wobei jeder der ersten Leiter so gebogen ist, dass er mindestens eine gefaltete Rippe aufweist.
  • Beispiel 16. Das gegossene Halbleitergehäuse nach Beispiel 15, bei dem die Mehrzahl von ersten Leitern elektrisch mit dem ersten Lastanschluss verbunden ist und ein Knickflügelpad bildet, und bei dem der zweite Lastanschluss ein Land-Grid-Pad bildet.
  • Beispiel 17. Das gegossene Halbleitergehäuse nach Beispiel 15, wobei die Vielzahl von ersten Leitern ein Knickflügelpad bildet und wobei ein metallisierter Bereich des Leadframes und/oder ein laseraktivierter Bereich der Formverbindung, der an die Vielzahl von ersten Leiter angrenzt, ein Land-Grid-Pad bildet, um sowohl Verbindungen vom Knickflügel- als auch vom Land-Grid-Typ zu einem gleichen Teil des gegossenen Halbleitergehäuses bereitzustellen.
  • Beispiel 18. Das gegossene Halbleitergehäuse der Beispiele 15 bis 17, bei dem zumindest einige Leiter der Mehrzahl der ersten Leiter miteinander verbunden sind, um eine gemeinsame Kontaktfläche zu bilden.
  • Beispiel 19. Das gegossene Halbleitergehäuse eines der Beispiele 15 bis 19, ferner umfassend: eine Vielzahl von zweiten Leitern, die in der laseraktivierbaren Formverbindung eingekapselt und elektrisch mit dem ersten laseraktivierten Bereich der laseraktivierbaren Formverbindung verbunden sind, wobei die Vielzahl von zweiten Leitern von einer zweiten Seitenfläche des gegossenen Halbleitergehäuses hervorsteht, wobei jeder der Vielzahl von zweiten Leitern so gebogen ist, dass er mindestens eine gefaltete Rippe umfasst.
  • Beispiel 20. Das gegossene Halbleitergehäuse eines der Beispiele 11 bis 17, ferner umfassend: einen zusätzlichen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite, einem zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einem Steueranschluss an der ersten Seite oder der zweiten Seite; und einen zusätzlichen Leadframe, der an dem ersten Lastanschluss des zusätzlichen Halbleiterchips angebracht ist, wobei der zusätzliche Halbleiterchip in der laseraktivierbaren Formverbindung eingekapselt ist, sodass der zusätzliche Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an der ersten Seite des gegossenen Halbleitergehäuses freigelegt ist, und der zweite Lastanschluss des zusätzlichen Halbleiterchips zumindest teilweise von der laseraktivierbaren Formverbindung an der zweiten Seite des gegossenen Halbleitergehäuses freigelegt ist, wobei die laseraktivierbare Formverbindung einen zusätzlichen laseraktivierten Bereich umfasst, der einen Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss des zusätzlichen Halbleiterchips bildet.
  • Beispiel 21. Das gegossene Halbleitergehäuse von Beispiel 20, wobei der Halbleiterchip und der zusätzliche Halbleiterchip Teil von separaten Kanälen bilden, die so konfiguriert sind, dass sie Strom an eine Last liefern.
  • Beispiel 22. Das gegossene Halbleitergehäuse von Beispiel 20, in dem der Halbleiterchip und der zusätzliche Halbleiterchip in einer Halbbrückenkonfiguration elektrisch gekoppelt sind.
  • Beispiel 23. Das gegossene Halbleitergehäuse nach einem der Beispiele 11 bis 22, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, wobei der erste Lastanschluss ein Drain-Anschluss ist, wobei der zweite Lastanschluss ein Source-Anschluss ist, wobei sich der Steueranschluss auf der zweiten Seite des Halbleiterchips befindet, und wobei eine vertikale Verlängerung des Leadframes eine elektrische Verbindung für den Drain-Anschluss von der ersten Seite des gegossenen Halbleitergehäuses zur zweiten Seite des gegossenen Halbleitergehäuses bringt, sodass das gegossene Halbleitergehäuse eine Source-Down-Montagekonfiguration auf der zweiten Seite des gegossenen Halbleitergehäuses aufweist.
  • Beispiel 24. Das gegossene Halbleitergehäuse eines der Beispiele 11 bis 22, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, wobei der erste Lastanschluss ein Source-Anschluss ist, wobei der zweite Lastanschluss ein Drain-Anschluss ist, wobei der Steueranschluss sich auf der ersten Seite des Halbleiterchips befindet, und wobei eine vertikale Verlängerung des Leadframes eine elektrische Verbindung für den Source-Anschluss von der ersten Seite des gegossenen Halbleitergehäuses zur zweiten Seite des gegossenen Halbleitergehäuses bringt, sodass das gegossene Halbleitergehäuse eine Drain-Down-Montagekonfiguration auf der zweiten Seite des gegossenen Halbleitergehäuses aufweist.
  • Beispiel 25. Das gegossene Halbleitergehäuse eines der Beispiele 11 bis 24, wobei der zweite Lastanschluss eine Metallsäule umfasst, die an einem Bondpad auf der zweiten Seite des Halbleiterchips hergestellt oder an diesem befestigt ist, und der erste laseraktivierte Bereich die Metallsäule kontaktiert, um die elektrische Verbindung mit dem zweiten Lastanschluss zu vervollständigen.
  • Begriffe wie „erste“, „zweite“ und dergleichen werden verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sollen auch nicht einschränkend wirken. Gleichartige Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • In der hier verwendeten Form sind die Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular einschließen, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hier spezifische Ausführungsformen illustriert und beschrieben wurden, wird es der Fachmann zu schätzen wissen, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (20)

  1. Verfahren zur Herstellung eines gegossenen Halbleitergehäuses, wobei das Verfahren umfasst: Anbringen eines ersten Lastanschlusses an einer ersten Seite eines Halbleiterchips an einem Leadframe, wobei der Halbleiterchip einen zweiten Lastanschluss an einer zweiten Seite gegenüber der ersten Seite und einen Steueranschluss an der ersten Seite oder der zweiten Seite aufweist; Einkapseln des Halbleiterchips in eine laseraktivierbare Formverbindung, sodass der Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an einer ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss zumindest teilweise von der laseraktivierbaren Formverbindung an einer zweiten Seite des gegossenen Halbleitergehäuses, gegenüber der ersten Seite, freigelegt ist; und Laseraktivieren eines ersten Bereichs der laseraktivierbaren Formmasse, um einen ersten laseraktivierten Bereich zu bilden, der einen Teil einer elektrischen Verbindung zum zweiten Lastanschluss bildet.
  2. Verfahren nach Anspruch 1, ferner umfassend: Plattieren des durch den ersten Hohlraum in der laseraktivierbaren Formverbindung freigelegten Teils des zweiten Lastanschlusses und des ersten laseraktivierten Bereichs, um eine Verbindung mit dem zweiten Lastanschluss zu bilden.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Einkapseln des Halbleiterchips in die laseraktivierbare Formverbindung umfasst: Ausbilden eines ersten Hohlraums in der laseraktivierbaren Formverbindung, der mindestens einen Teil des zweiten Lastanschlusses an der zweiten Seite des gegossenen Halbleitergehäuses freilegt.
  4. Verfahren nach Anspruch 3, ferner umfassend: Füllen des ersten Hohlraums in der laseraktivierbaren Formverbindung mit einer elektrisch leitenden Paste; und Verfestigen der elektrisch leitenden Paste, um die elektrische Verbindung zwischen dem ersten laseraktivierten Bereich und dem zweiten Lastanschluss zu vervollständigen.
  5. Verfahren nach Anspruch 3 oder 4, wobei sich der Steueranschluss auf der zweiten Seite des Halbleiterchips befindet und wobei das Einkapseln des Halbleiterchips in die laseraktivierbare Formverbindung umfasst: Ausbilden eines zweiten Hohlraums in der laseraktivierbaren Formverbindung, der mindestens einen Teil des Steueranschlusses auf der zweiten Seite des gegossenen Halbleitergehäuses freilegt, wobei der erste und der zweite Hohlraum durch einen Abschnitt der laseraktivierbaren Formverbindung voneinander getrennt sind, der auf der zweiten Seite des Halbleiterchips zwischen dem zweiten Lastanschluss und dem Steueranschluss ausgebildet ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei sich der Steueranschluss auf der zweiten Seite des Halbleiterchips befindet, wobei das Verfahren ferner umfasst: Laseraktivieren eines zweiten Bereichs der laseraktivierbaren Formverbindung, um einen zweiten laseraktivierten Bereich zu bilden, der einen Teil einer elektrischen Verbindung mit dem Steueranschluss bildet.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei sich der Steueranschluss auf der ersten Seite des Halbleiterchips befindet, und das Verfahren ferner umfasst: Anbringen eines Metallleiters an den Steueranschluss, wobei eine vertikale Verlängerung des Leadframes eine elektrische Verbindung für den ersten Lastanschluss von der ersten Seite des gegossenen Halbleitergehäuses zur zweiten Seite des gegossenen Halbleitergehäuses bringt, wobei eine vertikale Verlängerung des Metallleiters eine elektrische Verbindung für den Steueranschluss von der ersten Seite des gegossenen Halbleitergehäuses zur zweiten Seite des gegossenen Halbleitergehäuses bringt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Laseraktivieren des ersten Bereichs der laseraktivierbaren Formverbindung umfasst: Laseraktivieren einer Vielzahl von Kerben, die in der Kante der laseraktivierbaren Formverbindung gebildet sind; und Laseraktivieren eines Abschnitts der laseraktivierbaren Formverbindung, der sich zwischen der Vielzahl von Kerben und dem zweiten Lastanschluss befindet.
  9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Strukturieren des freiliegenden Teils des Leadframes auf der ersten Seite des gegossenen Halbleitergehäuses, um die thermische Effizienz des Leadframes zu erhöhen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Anbringen eines ersten Lastanschlusses an einer ersten Seite eines zusätzlichen Halbleiterchips an einen zusätzlichen Leadframe, wobei der zusätzliche Halbleiterchip einen zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einen Steueranschluss an der ersten Seite oder der zweiten Seite aufweist; Einkapseln des zusätzlichen Halbleiterchips in die laseraktivierbare Formverbindung, sodass der zusätzliche Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an der ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss des zusätzlichen Halbleiterchips zumindest teilweise von der laseraktivierbaren Formverbindung an der zweiten Seite des gegossenen Halbleitergehäuses freigelegt ist; und Laseraktivieren eines zusätzlichen Bereichs der laseraktivierbaren Formmasse, um einen zusätzlichen laseraktivierten Bereich zu bilden, der einen Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss des zusätzlichen Halbleiterchips bildet.
  11. Gegossenes Halbleitergehäuse, umfassend: einen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite, einem zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einem Steueranschluss an der ersten Seite oder der zweiten Seite; einen Leadframe, der an dem ersten Lastanschluss des Halbleiterchips angebracht ist; und eine laseraktivierbare Formverbindung, die den Halbleiterchip einkapselt, sodass der Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an einer ersten Seite des gegossenen Halbleitergehäuses freigelegt ist und der zweite Lastanschluss zumindest teilweise von der laseraktivierbaren Formverbindung an einer zweiten Seite des gegossenen Halbleitergehäuses, gegenüber der ersten Seite, freigelegt ist, wobei die laseraktivierbare Formverbindung einen ersten laseraktivierten Bereich umfasst, der einen Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss bildet.
  12. Gegossenes Halbleitergehäuse nach Anspruch 11, wobei ein erster Hohlraum in der laseraktivierbaren Formverbindung mindestens einen Teil des zweiten Lastanschlusses an der zweiten Seite des gegossenen Halbleitergehäuses freilegt, und wobei der erste Hohlraum mit einer verfestigten elektrisch leitenden Paste und/oder einem plattierten Metall gefüllt ist, um die elektrische Verbindung zwischen dem ersten laseraktivierten Bereich und dem zweiten Lastanschluss zu vervollständigen.
  13. Gegossenes Halbleitergehäuse nach Anspruch 11 oder 12, wobei der zweite Lastanschluss eine Cu-Säule umfasst, die an einem Bondpad an der zweiten Seite des Halbleiterchips befestigt ist, und wobei der erste laseraktivierte Bereich die Cu-Säule kontaktiert, um die elektrische Verbindung mit dem zweiten Lastanschluss zu vervollständigen, oder wobei der erste laseraktivierte Bereich das Bondpad kontaktiert, um die elektrische Verbindung mit dem zweiten Lastanschluss zu vervollständigen.
  14. Gegossenes Halbleitergehäuse nach einem der Ansprüche 11 bis 13, wobei der erste Lastanschluss des Halbleiterchips an einem dünneren Bereich des Leadframes angebracht ist, wobei der Leadframe einen dickeren Bereich aufweist, der an den dünneren Bereich angrenzt, und wobei der Halbleiterchip in der laseraktivierbaren Formverbindung eingekapselt ist, sodass der dickere Bereich des Leadframes zumindest teilweise von der laseraktivierbaren Formverbindung an der zweiten Seite des gegossenen Halbleitergehäuses freigelegt ist.
  15. Gegossenes Halbleitergehäuse nach einem der Ansprüche 11 bis 14, wobei der Leadframe eine Vielzahl von ersten Leitern aufweist, die von einer ersten Seitenfläche des gegossenen Halbleitergehäuses hervorstehen, und wobei jeder der ersten Leiter so gebogen ist, dass sie mindestens eine gefaltete Rippe aufweist.
  16. Gegossenes Halbleitergehäuse nach Anspruch 15, wobei die Vielzahl von ersten Leitern ein Knickflügelpad bildet, und wobei ein metallisierter Bereich des Leadframes und/oder ein laseraktivierter Bereich der Formverbindung, der an die Vielzahl von ersten Leitern angrenzt, ein Land-Grid-Pad bildet, sodass sowohl Verbindungen vom Knickflügel- als auch vom Land-Grid-Typ an ein und demselben Teil des gegossenen Halbleitergehäuses bereitgestellt werden.
  17. Gegossenes Halbleitergehäuse nach Anspruch 15 oder 16, ferner umfassend: eine Vielzahl von zweiten Leitern, die in der laseraktivierbaren Formverbindung eingekapselt und elektrisch mit dem ersten laseraktivierten Bereich der laseraktivierbaren Formverbindung verbunden sind, wobei die Vielzahl der zweiten Leiter von einer zweiten Seitenfläche des gegossenen Halbleitergehäuses hervorsteht, wobei jeder der Vielzahl von zweiten Leitern so gebogen ist, dass er mindestens eine gefaltete Rippe aufweist.
  18. Gegossenes Halbleitergehäuse nach einem der Ansprüche 11 bis 17, ferner umfassend: einen zusätzlichen Halbleiterchip mit einem ersten Lastanschluss an einer ersten Seite, einem zweiten Lastanschluss an einer zweiten Seite, gegenüber der ersten Seite, und einem Steueranschluss an der ersten Seite oder der zweiten Seite; und einem zusätzlichen Leadframe, der am ersten Lastanschluss des zusätzlichen Halbleiterchips angebracht ist, wobei der zusätzliche Halbleiterchip in der laseraktivierbaren Formverbindung eingekapselt ist, sodass der zusätzliche Leadframe zumindest teilweise von der laseraktivierbaren Formverbindung an der ersten Seite des gegossenen Halbleitergehäuses freigelegt ist, und der zweite Lastanschluss des zusätzlichen Halbleiterchips zumindest teilweise von der laseraktivierbaren Formverbindung an der zweiten Seite des gegossenen Halbleitergehäuses freigelegt ist, wobei die laseraktivierbare Formverbindung einen zusätzlichen laseraktivierten Bereich umfasst, der einen Teil einer elektrischen Verbindung mit dem zweiten Lastanschluss des zusätzlichen Halbleiterchips bildet.
  19. Gegossenes Halbleitergehäuse nach Anspruch 18, wobei der Halbleiterchip und der zusätzliche Halbleiterchip Teil von getrennten Kanälen sind, die so konfiguriert sind, dass sie Strom an eine Last liefern, oder in einer Halbbrückenkonfiguration elektrisch gekoppelt sind.
  20. Gegossenes Halbleitergehäuse nach einem der Ansprüche 11 bis 19, wobei der zweite Lastanschluss eine Metallsäule umfasst, die auf der zweiten Seite des Halbleiterchips aufgebaut oder an einem Bondpad befestigt ist, und der erste laseraktivierte Bereich die Metallsäule kontaktiert, um die elektrische Verbindung mit dem zweiten Lastanschluss zu vervollständigen.
DE102020117766.6A 2019-07-17 2020-07-06 Gegossenes Halbleitergehäuse mit doppelseitiger Kühlung Pending DE102020117766A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/514,115 US10886199B1 (en) 2019-07-17 2019-07-17 Molded semiconductor package with double-sided cooling
US16/514,115 2019-07-17

Publications (1)

Publication Number Publication Date
DE102020117766A1 true DE102020117766A1 (de) 2021-01-21

Family

ID=74045298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020117766.6A Pending DE102020117766A1 (de) 2019-07-17 2020-07-06 Gegossenes Halbleitergehäuse mit doppelseitiger Kühlung

Country Status (3)

Country Link
US (1) US10886199B1 (de)
CN (1) CN112242307A (de)
DE (1) DE102020117766A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302613B2 (en) * 2019-07-17 2022-04-12 Infineon Technologies Ag Double-sided cooled molded semiconductor package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307708A (ja) 1998-04-23 1999-11-05 Nec Corp 半導体装置
DE10132092A1 (de) * 2001-07-05 2003-01-23 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und Verfahren zu ihrer Herstellung
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US7291380B2 (en) * 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns
US7576429B2 (en) 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
US20100307799A1 (en) * 2009-06-06 2010-12-09 Chiang Cheng-Feng Carrier Structure for Electronic Components and Fabrication Method of the same
US8642387B2 (en) * 2011-11-01 2014-02-04 Flextronics Ap, Llc Method of fabricating stacked packages using laser direct structuring
US9224664B2 (en) * 2012-06-06 2015-12-29 The Charles Stark Draper Laboratory, Inc. Bio-implantable hermetic integrated ultra high density device
US8952509B1 (en) 2013-09-19 2015-02-10 Alpha & Omega Semiconductor, Inc. Stacked multi-chip bottom source semiconductor device and preparation method thereof
KR101753225B1 (ko) * 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
US9922843B1 (en) * 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
US20180096975A1 (en) * 2016-09-30 2018-04-05 Intel Corporation High density package on package devices created through a self assembly monolayer assisted laser direct structuring process on mold compound
US10549985B2 (en) * 2016-11-25 2020-02-04 Infineon Technologies Ag Semiconductor package with a through port for sensor applications
IT201700055983A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US10741466B2 (en) * 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US20200185293A1 (en) * 2018-12-07 2020-06-11 Infineon Technologies Ag Semiconductor Package Having a Laser-Activatable Mold Compound
IT201800020998A1 (it) * 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Also Published As

Publication number Publication date
CN112242307A (zh) 2021-01-19
US10886199B1 (en) 2021-01-05
US20210020547A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102008023127A1 (de) Halbleiterbauelement
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102008039389A1 (de) Halbleiterbauelement
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102014117523B4 (de) Elektronische Vorrichtung
DE102014116382A1 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern
DE102013100339A1 (de) Elektronisches Bauelement und ein Verfahren zur Herstellung eines elektronischen Bauelements
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102020117766A1 (de) Gegossenes Halbleitergehäuse mit doppelseitiger Kühlung
DE102020122542A1 (de) Verbindungsclip mit abgewinkelter kontaktfläche und erhöhter brücke
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Legal Events

Date Code Title Description
R012 Request for examination validly filed