JP2010245455A5 - 基板 - Google Patents
基板 Download PDFInfo
- Publication number
- JP2010245455A5 JP2010245455A5 JP2009095298A JP2009095298A JP2010245455A5 JP 2010245455 A5 JP2010245455 A5 JP 2010245455A5 JP 2009095298 A JP2009095298 A JP 2009095298A JP 2009095298 A JP2009095298 A JP 2009095298A JP 2010245455 A5 JP2010245455 A5 JP 2010245455A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pads
- base material
- appendix
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 27
- 239000000463 material Substances 0.000 claims description 10
- 230000002093 peripheral Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000875 corresponding Effects 0.000 description 2
- 230000003014 reinforcing Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Description
また、以上の実施の形態では、本発明の構成が、基板100の電子回路基板210と対向する面(外部電極構造)および基板100の半導体素子220と対向する面の両方に適用された構成を示したが、いずれか一方のみこのような構成として、他方は通常のパターンとすることもできる。なお上記した実施形態によれば、以下の発明が開示されている。
(付記1)
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板。
(付記2)
付記1に記載の基板において、
前記基材の一面に形成されるとともに、各前記パッドとそれぞれ連続して形成されるとともに、前記基材中に設けられたコンタクトと接続された複数の配線をさらに含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、前記角部に形成されたパッド以外の少なくとも一のパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記3)
付記2に記載の基板において、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、少なくとも内周部に形成されたパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記4)
付記1から3いずれかに記載の基板において、
前記複数のパッドのうち、前記角部に形成された前記パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、前記第1の周縁部は、前記補強パターンに設けられた基板。
(付記5)
付記1から4いずれかに記載の基板において、
前記複数のパッドは、マトリクス状に配置された基板。
(付記6)
付記1から5いずれかに記載の基板において、
前記複数のパッドは、半田材料を介して、外部の端子と接合される基板。
(付記7)
付記1から6いずれかに記載の基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置。
(付記8)
付記7に記載の半導体装置において、
前記基板の前記一面とは反対側の面に配置された電子回路基板をさらに含み、
前記基板の前記基材の前記一面は、前記電子回路基板と対向するように設けられ、前記複数のパッドは、前記電子回路基板の端子と接続された半導体装置。
(付記9)
付記7に記載の半導体装置において、
前記基板の前記基材の前記一面は、前記半導体素子と対向するように設けられ、前記複数のパッドは、前記半導体素子の端子と接続された半導体装置。
(付記1)
基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板。
(付記2)
付記1に記載の基板において、
前記基材の一面に形成されるとともに、各前記パッドとそれぞれ連続して形成されるとともに、前記基材中に設けられたコンタクトと接続された複数の配線をさらに含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、前記角部に形成されたパッド以外の少なくとも一のパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記3)
付記2に記載の基板において、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、少なくとも内周部に形成されたパッドの当該パッドと対応する前記配線との接続箇所以外の周縁部全体を露出させるように形成された基板。
(付記4)
付記1から3いずれかに記載の基板において、
前記複数のパッドのうち、前記角部に形成された前記パッドは、前記基材の前記中心部から遠い角部側に補強パターンが形成された形状を有し、前記第1の周縁部は、前記補強パターンに設けられた基板。
(付記5)
付記1から4いずれかに記載の基板において、
前記複数のパッドは、マトリクス状に配置された基板。
(付記6)
付記1から5いずれかに記載の基板において、
前記複数のパッドは、半田材料を介して、外部の端子と接合される基板。
(付記7)
付記1から6いずれかに記載の基板と、
前記基板の一面上に搭載された半導体素子と、
を含む半導体装置。
(付記8)
付記7に記載の半導体装置において、
前記基板の前記一面とは反対側の面に配置された電子回路基板をさらに含み、
前記基板の前記基材の前記一面は、前記電子回路基板と対向するように設けられ、前記複数のパッドは、前記電子回路基板の端子と接続された半導体装置。
(付記9)
付記7に記載の半導体装置において、
前記基板の前記基材の前記一面は、前記半導体素子と対向するように設けられ、前記複数のパッドは、前記半導体素子の端子と接続された半導体装置。
Claims (1)
- 基材と、
前記基材の一面に形成された複数のパッドと、
前記基材の一面の前記複数のパッド上に形成されるとともに、各前記パッドをそれぞれ露出させる複数の開口部が形成された絶縁膜と、
を含み、
前記絶縁膜の前記複数の開口部は、前記複数のパッドのうち、角部に形成されたパッドの前記基材の中心部から遠い角部側の第1の周縁部が前記絶縁膜により覆われるとともに、前記第1の周縁部よりも前記基材の中心部に近い側の第2の周縁部が露出されるように形成された基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009095298A JP5107959B2 (ja) | 2009-04-09 | 2009-04-09 | 基板 |
US12/729,548 US8466565B2 (en) | 2009-04-09 | 2010-03-23 | Substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009095298A JP5107959B2 (ja) | 2009-04-09 | 2009-04-09 | 基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012221906A Division JP5372235B2 (ja) | 2012-10-04 | 2012-10-04 | 半導体装置および半導体装置実装体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010245455A JP2010245455A (ja) | 2010-10-28 |
JP2010245455A5 true JP2010245455A5 (ja) | 2012-04-12 |
JP5107959B2 JP5107959B2 (ja) | 2012-12-26 |
Family
ID=42933738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009095298A Active JP5107959B2 (ja) | 2009-04-09 | 2009-04-09 | 基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8466565B2 (ja) |
JP (1) | JP5107959B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5204271B2 (ja) * | 2011-06-16 | 2013-06-05 | 株式会社東芝 | 内視鏡装置および基板 |
WO2012176402A1 (ja) * | 2011-06-21 | 2012-12-27 | 株式会社村田製作所 | 回路モジュール |
JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
US10991669B2 (en) | 2012-07-31 | 2021-04-27 | Mediatek Inc. | Semiconductor package using flip-chip technology |
TWI562295B (en) | 2012-07-31 | 2016-12-11 | Mediatek Inc | Semiconductor package and method for fabricating base for semiconductor package |
JP5970348B2 (ja) | 2012-11-16 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2014208010A1 (ja) | 2013-06-25 | 2014-12-31 | パナソニックIpマネジメント株式会社 | マイクロ波回路 |
JP6362066B2 (ja) * | 2013-12-17 | 2018-07-25 | キヤノン株式会社 | プリント回路板の製造方法及びプリント回路板 |
KR102214512B1 (ko) * | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
US9648729B1 (en) * | 2015-11-20 | 2017-05-09 | Raytheon Company | Stress reduction interposer for ceramic no-lead surface mount electronic device |
KR102481381B1 (ko) * | 2016-01-11 | 2022-12-27 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치 |
JP6750872B2 (ja) * | 2016-09-01 | 2020-09-02 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
JP7080852B2 (ja) | 2019-06-25 | 2022-06-06 | キヤノン株式会社 | 半導体モジュール、電子機器、及びプリント配線板 |
JP2021177515A (ja) * | 2020-05-07 | 2021-11-11 | 富士通株式会社 | 基板ユニット |
CN115881655A (zh) * | 2023-02-16 | 2023-03-31 | 成都频岢微电子有限公司 | 一种射频前端模组封装工艺结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883865A (ja) * | 1994-09-14 | 1996-03-26 | Citizen Watch Co Ltd | 樹脂封止型半導体装置 |
JP3645136B2 (ja) * | 1999-06-22 | 2005-05-11 | 三菱電機株式会社 | 電子回路パッケージ及び実装ボード |
JP2004104102A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3929381B2 (ja) * | 2002-10-04 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100523330B1 (ko) * | 2003-07-29 | 2005-10-24 | 삼성전자주식회사 | Smd 및 nsmd 복합형 솔더볼 랜드 구조를 가지는bga 반도체 패키지 |
JP4609983B2 (ja) * | 2004-04-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 電極パッドを備える素子 |
JP4601365B2 (ja) * | 2004-09-21 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007005452A (ja) | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
-
2009
- 2009-04-09 JP JP2009095298A patent/JP5107959B2/ja active Active
-
2010
- 2010-03-23 US US12/729,548 patent/US8466565B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010245455A5 (ja) | 基板 | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
JP5185885B2 (ja) | 配線基板および半導体装置 | |
KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
JP2008187054A5 (ja) | ||
TWI551198B (zh) | 具散熱功能之印刷電路板結構 | |
JP2008091714A (ja) | 半導体装置 | |
JP2006060128A (ja) | 半導体装置 | |
JP2006093189A5 (ja) | ||
JP2003133518A (ja) | 半導体モジュール | |
JP2004071670A (ja) | Icパッケージ、接続構造、および電子機器 | |
JP2011096903A5 (ja) | 半導体素子実装配線基板及びその製造方法 | |
JP2011198878A5 (ja) | ||
JP2010278133A (ja) | 回路基板 | |
KR101407614B1 (ko) | 인쇄회로기판, 반도체 패키지, 카드 및 시스템 | |
WO2010073497A1 (ja) | 半導体装置 | |
JP2007294488A5 (ja) | ||
JP2010153831A5 (ja) | 配線基板および半導体装置 | |
TWI417970B (zh) | 封裝結構及其製法 | |
JP2009109472A5 (ja) | ||
KR20130101192A (ko) | 다수의 단차가 있는 인쇄회로 기판 (pcb)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법 | |
JP2020004973A5 (ja) | 電子装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP2007134618A5 (ja) | ||
JP3844079B2 (ja) | 半導体装置の製造方法 |