JP2008027996A

JP2008027996A - 積層形半導体装置

Info

Publication number: JP2008027996A
Application number: JP2006196328A
Authority: JP
Inventors: Yasuhiro Sawada; 康宏澤田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-07-19
Filing date: 2006-07-19
Publication date: 2008-02-07
Anticipated expiration: 2026-07-19
Also published as: JP4976767B2

Abstract

【課題】半導体素子やプリント配線板の破損を防ぎ、高密度実装された積層形半導体装置の信頼性を向上させる。
【解決手段】第１のプリント配線板１上には、第１の半導体装置２と第２の半導体装置３とが隙間５をあけて実装されている。第１のプリント配線板１の周辺部および前記隙間５に沿って互いに間隔をおいて複数のはんだ電極４が配設されており、複数のはんだ電極４を介して第２のプリント配線板６が積層されている。そして第２のプリント配線板６上には、第１の半導体装置２と第２の半導体装置３上に両者の間の隙間５に沿って互いに間隔をおいて配設されたはんだ電極４を跨いで、積み重なるように第３の半導体装置７が実装されている。
【選択図】図１

Description

本発明は、半導体装置が実装されたプリント配線板を積み重ねた積層形半導体装置に関する。

電子製品の小型化、薄型化の要請に伴い、実装構造においても高密度化が必須となっている。高密度実装構造の一つとして、半導体装置が実装されたプリント配線板を多段に積み重ねた積層形半導体装置が知られている。

図７は、従来の積層形半導体装置を一部破断して示す模式斜視図である。図８は、図７のＡ−Ａ線に沿う模式断面図である。第１のプリント配線板１０１上に、第１の半導体装置１０２と第２の半導体装置１０３とが隙間１１０をあけて実装されている。第１のプリント配線板１０１の周辺と第１および第２のプリント配線板１０１、１０５の間の隙間１１０に沿って複数のはんだ電極１０４が配設されており、この複数のはんだ電極１０４を介して第２のプリント配線板１０５が電気接続されて積層されている。第２のプリント配線板１０５の上には、第３の半導体装置１０７および第４の半導体装置１０８が第１のプリント配線板１０１上の第１の半導体装置１０２および第２の半導体装置１０３とそれぞれ重なるように実装されている。
特開２００１−１４４２４４号公報

しかしながら、上記従来の積層形半導体装置では、半導体パッケージとプリント配線板の熱膨張差による半導体装置の反りが生じ、第１のプリント配線板上に実装された半導体装置と第２のプリント配線板とが接触してしまう。

図９は変形した状態を示す模式断面図である。以下に図９を参照しつつ、熱膨張差による反りについて説明する。

半導体素子の材料をシリコン、パッケージモールドの材料をエポキシ樹脂、プリント配線板の材料をガラスエポキシ樹脂とする。その場合、シリコンの線膨張係数は、エポキシ樹脂やガラスエポキシ樹脂の線膨張係数に比べて約１桁小さい。また、エポキシ樹脂の線膨張係数とガラスエポキシ樹脂の線膨張係数とは、必ずしも同じではない。このため、半導体素子等の発熱によってパッケージモールドの温度が上昇すると、線膨張係数の小さい半導体素子を含むパッケージモールドの伸びに対し、線膨張係数の大きなプリント配線板の伸びの方が大きくなる。

ところで、第１のプリント配線板１０１と第２のプリント配線板１０５とは、第１のプリント配線板１０１に実装された第１および第２の半導体装置１０２、１０３の周囲および隙間１０５に配設された複数のはんだ電極１０４によって、接続されている。このため、第２のプリント配線板１０５は、周囲を拘束されて自由に変形できず、第１のプリント配線板１０１に実装された、第１および第２の半導体装置１０２、１０３の上面に接近する形態で変形する。電源が切られて半導体装置の発熱がなくなると、第２のプリント配線板１０５および半導体装置は収縮し、第２のプリント配線板１０５の反りもなくなる。

第２のプリント配線板１０５の裏面が、第１のプリント配線板１０１に実装された第１および第２の半導体装置１０２、１０３の上面に、繰り返し接触するようになり、最悪の場合、第２のプリント配線板１０５の配線パターンを切断したり、半導体装置を壊してしまうおそれがある。

また、三次元的に実装する場合、順を追ってリフロープロセス等によって実装するが、このとき、個々の半導体装置に反りが生じていると、はんだ電極相互でブリッジが発生したり、未はんだが発生するおそれがある。

さらに、上記従来の積層形半導体装置の別な実施例では、下段半導体装置と上段半導体装置の間を樹脂で封止することが記載されている。上段のプリント配線板が反ってもフリップチップ形半導体装置と接触しないように構成しているが、樹脂部材が増えること、製造上封止工程が増えること等の問題点があった。

本発明の目的は、積層形半導体装置において、実装された半導体装置やプリント配線板の破損を防ぐとともに、実装時の接合トラブルを防ぎ、信頼性を高める構造にすることにある。

上記目的を達成するために、本発明の積層形半導体装置は、複数の半導体装置が互いに隙間をあけて実装された第１のプリント配線板と、前記第１のプリント配線板上の周辺部および前記隙間に沿って互いに間隔をおいて配設された複数のはんだ電極と、前記第１のプリント配線板上に前記複数のはんだ電極を介して積層された第２のプリント配線板とを有し、前記第２のプリント配線板上には、前記第１のプリント配線板に実装された複数の半導体装置のうちの少なくとも２個以上に、前記隙間に沿って配設されたはんだ電極を跨いで重なるように少なくとも１個の半導体装置が実装されていることを特徴とする。

本発明は、上述のとおり構成されているので、次に記載するような効果を奏する。

実装された半導体装置の破損、プリント配線板の配線切断等のトラブルが生じるおそれがなく、高密度実装された積層形半導体装置の信頼性が向上する。

本発明を実施するための最良の形態を図面に基づいて説明する。

図１は、本発明の実施例１による積層形半導体装置を一部破断して示す模式斜視図である。図２は、図１のＡ−Ａ線に沿う模式断面図である。

図１および図２に示すように、実施例１による積層形半導体装置は、第１のプリント配線板１上に第１の半導体装置２と第２の半導体装置３とが隙間５をあけて実装されている。第１のプリント配線板１上に、複数のはんだ電極４を介して電気接続された第２のプリント配線板６が積層されている。第２のプリント配線板６の上に前記隙間５の部分に沿って互いに間隔をおいて配設された電極４を跨いで第３の半導体装置７が実装されている。

本実施例１において、複数のはんだ電極４は、鉛フリーはんだからなり、第１のプリント配線板１上の周辺部および第１の半導体装置２と第２の半導体装置３の間の隙間５に沿って互いに間隔をおいて配設されている。

第１のプリント配線板１は、ガラスエポキシ樹脂をベースにして配線用の銅パターン（不図示）が設けられたものである。

第１の半導体装置２および第２の半導体装置３はフリップチップ形半導体装置であって、それぞれシリコンからなる半導体素子２ａ、３ａの裏面に複数のはんだ電極からなる接続部２ｂ、３ｂを有し、実装後に樹脂封止されている。

第３の半導体装置７は、パッケージ形であって、半導体素子７ａ、複数のはんだ電極７ｂ、パッケージモールド７ｃから構成されている。パッケージモールド７ｃは、エポキシ樹脂からなり、半導体素子７ａは、シリコンからなる。

複数のはんだ電極７ｂは、第２のプリント配線板６と第３の半導体装置７とを電気的に接続するための電極であって、パッケージモールド７ｃの裏面にアレイ状に配置されている。

本実施例において、第３の半導体装置７は、第１の半導体装置２と第２の半導体装置３の間の隙間５に沿って互いに間隔をおいて配設された複数のはんだ電極４を跨いで、第１および第２の半導体装置２、３上に重なるように、第２のプリント配線板６上に実装されている。

次に、本発明の実施例１に係る積層形半導体装置の熱変形について説明する。

図３は、図１、図２に示した積層形半導体装置において、熱変形が生じた状態を示す模式断面図である。

図３に示すように、第２のプリント配線板６に実装された第３の半導体装置７について考察する。第３の半導体装置７と第２のプリント配線板６との線膨張係数を比較する。

半導体素子７ａの材料をシリコン、パッケージモールド７ｃの材料をエポキシ樹脂、第２のプリント配線板６の材料をガラスエポキシ樹脂とする。

その場合、シリコンの線膨張係数は、エポキシ樹脂やガラスエポキシ樹脂の線膨張係数に比べて約１桁小さい。また、エポキシ樹脂の線膨張係数とガラスエポキシ樹脂の線膨張係数とは、必ずしも同じではない。このため、半導体素子７ａの発熱によってパッケージモールド７ｃの温度が上昇すると、線膨張係数の小さい半導体素子７ａを含むパッケージモールド７ｃの伸びに対し、第２のプリント配線板６の伸びの方が大きくなる。

第１のプリント配線板１および第２のプリント配線板６は、第１のプリント配線板１の周辺部および第１の半導体装置２と第２の半導体装置３の間の隙間５に沿って互いに間隔をおいて配設された複数のはんだ電極４によって電気接続されて積層されている。これにより、第２のプリント配線板６は、周辺部を拘束されて自由に変形できないため、第１のプリント配線板１に実装された第１および第２の半導体装置２、３上面に接近する形態で変形する。

なお、図９に示した従来例と異なる点は、第３の半導体装置７の下面に、第２のプリント配線板６を挟んで、複数のはんだ電極４が配設されていることである。つまり、第３の半導体装置７は、一番反り量が大きくなる第３の半導体装置７の中央部分の裏面が、第２のプリント配線板６を挟んで複数のはんだ電極４によって支持されるため、第２のプリント配線板６の反り量が従来例に比べて低減できる。

その結果、各半導体装置２、３の発熱量が増えても、反り量の増加は抑制され、第２のプリント配線板６の裏面が、第１のプリント配線板１に実装された第１の半導体装置２および第２の半導体装置３の上面に、繰り返し接触することを無くすことができ、信頼性が向上する。

本実施例による形態と、図７に示した従来例による形態で、シミュレーションを行った結果、本実施例では従来例に比べて、約２０％ほど反り量を低減できることを確認した。

さらに、第３の半導体装置７の複数のはんだ電極７ｂにおいて、はんだ電極外周角部分の第２のプリント配線板６を挟んだ反対側に、複数のはんだ電極４が配設されていない。このため、第３の半導体装置７と第２のプリント配線板６とを接続する複数のはんだ電極に作用する熱応力を低減でき、接合信頼性を高めることができる。

図４は、実施例２による積層形半導体装置を一部破断して示す模式斜視図である。

実施例２に係る積層形半導体装置は、図４に示すように、第１のプリント配線板２１の上には、第１の半導体装置２２と第２の半導体装置２３とが隙間２５をあけて実装されている。

第１の半導体装置２２は、フリップチップ形の半導体素子２２ａと接続部２２ｂとを有し、第２の半導体装置２３は、フリップチップ形の半導体素子２３ａと接続部２３ｂとを有しており、第１のプリント配線板２１に実装後、樹脂封止されている。

第１のプリント配線板２１の図示上面には、その周辺部および第１の半導体装置２２と第２の半導体装置２３の間の隙間２５に沿って、複数のはんだ電極２４が互いに間隔をおいて配設されている。そして、第１のプリント配線板２１とその上に積層された第２のプリント配線板２６とが複数のはんだ電極２４を介して電気接続されている。

第２のプリント配線板２６の図示上面には、第３の半導体装置２７と第４の半導体装置２８とが隙間２９をあけて配設されている。この第３の半導体装置２７および第４の半導体装置２８が第１の半導体装置２２と第２の半導体装置２３上に両者の間の隙間２５を跨いで左右均等に積み重なるように実装されている。

なお、半導体装置、プリント配線板、パッケージモールド等の材質等については実施例１と同様であるので、その説明は省略する。

図５は、実施例３に係る積層形半導体装置の模式断面図である。

実施例３に係る積層形半導体装置は、図５に示すように、第１のプリント配線板３１、第１の半導体装置３２、第２の半導体装置３３、複数のはんだ電極３４、第２のプリント配線板３６、第３の半導体装置３７を備えている。

複数のはんだ電極３４は、第１のプリント配線板３１の周辺部および第１と第２の半導体装置３２、３３の間の隙間３５に沿って互いに間隔をおいて配設されている。

第１の半導体装置３２は、パッケージ形半導体装置であり、パッケージモールド３２ｃ、半導体素子３２ａ、複数のはんだ電極３２ｂを備えている。

パッケージモールド３２ｃは、例えばエポキシ樹脂からなり、半導体素子３２ａは、シリコンからなる。パッケージモールド３２ｃ内には、複数のはんだ電極３２ｂに接続される配線が配設されている（不図示）。

複数のはんだ電極３２ｂは、第１のプリント配線板３１と第１の半導体装置３２とを電気的に接続するための電極であって、パッケージモールド３２ｃの裏面に略アレイ状に配設されている。

第２の半導体装置３３は、パッケージ形半導体装置であり、パッケージモールド３３ｃ、半導体素子３３ａ、複数のはんだ電極３３ｂを備えている。

パッケージモールド３３ｃは、例えばエポキシ樹脂からなり、半導体素子３３ａは、シリコンからなる。パッケージモールド３３ｃ内には、複数のはんだ電極３３ｂに接続される配線が配設されている（不図示）。

複数のはんだ電極３３ｂは、第１のプリント配線板３１と第２の半導体装置３３とを電気的に接続するための電極であってパッケージモールド３３ｃの裏面に略アレイ状に配設されている。

第３の半導体装置３７は、パッケージ形半導体装置であり、パッケージモールド３７ｃ、半導体素子３７ａ、複数のはんだ電極３７ｂを備えている。

パッケージモールド３７ｃ内には、複数のはんだ電極３７ｂに接続される配線が配設されている（不図示）。

複数のはんだ電極３７ｂは、第２のプリント配線板３６と第３の半導体装置３７とを電気的に接続するための電極であって、パッケージモールド３７ｃの裏面に略アレイ状に配設されている。

そして、第３の半導体装置３７は、第２のプリント配線板３６を挟んで第１および第２の半導体装置３２、３３上に、両者の間の隙間３５に沿って互いに間隔をおいて配設された複数のはんだ電極３４を跨いで左右均等に積み重なるように配設されている。

第３の半導体装置３７は、一番反り量が大きくなる第３の半導体装置３７の中央部分の裏面が、第２のプリント配線板３６を挟んで、複数のはんだ電極３４に支持されるため、反り量が低減でき、第２のプリント配線板３６の変形量も低減できる。

図６は、本発明の実施例４に係る積層形半導体装置を破断して示す模式斜視図である。

実施例４に係る積層形半導体装置は、第１のプリント配線板４１、第１の半導体装置４２、第２の半導体装置４３、第３の半導体装置４８、第４の半導体装置４９、第５の半導体装置４７、複数のはんだ電極４４、第２のプリント配線板４６を備えている。

第１のプリント配線板４１および第２のプリント配線板４６の材質は、例えばガラスエポキシ樹脂をベースにして、配線用の銅パターンで構成されている。複数のはんだ電極４４の材質は、例えば鉛フリーはんだである。

複数のはんだ電極４４は、第１および第２のプリント配線板４１、４６の周辺部および第１〜第４の半導体装置の間の隙間４５に沿って互いに間隔をおいて配設されている。

第１の半導体装置４２は、フリップチップ形半導体装置であり、半導体装置４２ａ、半導体素子接続部４２ｂを有し、第１のプリント配線板４１に実装後、樹脂封止されている。

半導体素子接続部４２ｂは、第１のプリント配線板４１と第１の半導体装置４２とを電気的に接続するための電極であって、第１の半導体装置４２の裏面に略アレイ状に配設された複数のはんだ電極からなる。

第２の半導体装置４３は、フリップチップ形半導体装置であり、半導体素子４２ａ、半導体素子接続部４３ｂを有し、第１のプリント配線板４１に実装後、樹脂封止されている。

半導体素子接続部４３ｂは、第１のプリント配線板４１と第２の半導体装置４３とを電気的に接続するための電極であって、第２の半導体素子４３ａの裏面に略アレイ状に配設された複数のはんだ電極からなる。

第３および第４の半導体装置４８、４９も第１および第２の半導体装置４２、４３と同様のフリップチップ形半導体装置であり、第１のプリント配線板４１に実装後、樹脂封止されている。

第５の半導体装置４７は、第１、第２、第３、第４の半導体装置の間の隙間４５に沿って互いに間隔をおいて配設された複数のはんだ電極４４の上に、第２のプリント配線板４６を挟んで配置されている。

第５の半導体装置４７の複数のはんだ電極４７ｂの外周角部は、第２のプリン配線板４６を挟んだ反対側に、複数のはんだ電極４４が配設されていない部分に位置している。

また、第５の半導体装置４７は、第１、第２、第３、第４の半導体装置４２、４３、４８、４９上に、それらの間の隙間４５に沿って互いに間隔をおいて配置された複数のはんだ電極４４に跨いで、均等に積み重なるように配設されている。つまり、第５の半導体装置４７は、一番反り量が大きくなる第５の半導体装置４７の直交する中心線に沿った裏面が、複数のはんだ電極４４に支持されるため、反り量が低減でき、第２のプリント配線板４６の変形量も低減できる。

本発明の実施例１に係る積層形半導体装置を説明する模式部分斜視図である。本発明の実施例１に係る積層形半導体装置のＡ−Ａ線に沿う模式断面図である。本発明の積層形半導体装置で熱変形が生じた様子を示す模式断面図である。本発明の実施例２に係る積層形半導体装置を説明する模式部分斜視図である。本発明の実施例３に係る積層形半導体装置を説明する模式断面図である。本発明の実施例４に係る積層形半導体装置を説明する模式部分斜視図である。従来の積層形半導体装置を説明する模式部分斜視図である。図７のＡ−Ａ線に沿う模式断面図である。従来の積層形半導体装置で熱変形が生じた様子を示す模式断面図である。

符号の説明

１、２１、３１、４１第１のプリント配線板
２、２２、３２、４２第１の半導体装置
３、２３、３３、４３第２の半導体装置
４、２４、３４、４４はんだ電極
５、２５、３５、４５隙間
６、２６、３６、４６第２のプリント配線板
７、２７、３７、４８第３の半導体装置

Claims

複数の半導体装置が互いに隙間をあけて実装された第１のプリント配線板と、
前記第１のプリント配線板上の周辺部および前記隙間に沿って互いに間隔をおいて配設された複数のはんだ電極と、
前記第１のプリント配線板上に前記複数のはんだ電極を介して積層された第２のプリント配線板とを有し、
前記第２のプリント配線板上には、前記第１のプリント配線板に実装された複数の半導体装置のうちの少なくとも２個以上に、前記隙間に沿って配設されたはんだ電極を跨いで重なるように少なくとも１個の半導体装置が実装されていることを特徴とする積層形半導体装置。
前記第１のプリント配線板上に、実装された複数の半導体装置は、それぞれフリップチップ形の半導体装置を実装後に樹脂封止されたものであり、前記第２のプリント配線板上に実装された半導体装置は、パッケージ形であること、を特徴とする請求項１記載の積層形半導体装置。