JP4442480B2 - 基板接合構造 - Google Patents

基板接合構造 Download PDF

Info

Publication number
JP4442480B2
JP4442480B2 JP2005074576A JP2005074576A JP4442480B2 JP 4442480 B2 JP4442480 B2 JP 4442480B2 JP 2005074576 A JP2005074576 A JP 2005074576A JP 2005074576 A JP2005074576 A JP 2005074576A JP 4442480 B2 JP4442480 B2 JP 4442480B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
bumps
substrate
waveguide
resin substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005074576A
Other languages
English (en)
Other versions
JP2006261275A (ja
Inventor
和宏 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005074576A priority Critical patent/JP4442480B2/ja
Publication of JP2006261275A publication Critical patent/JP2006261275A/ja
Application granted granted Critical
Publication of JP4442480B2 publication Critical patent/JP4442480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、セラミック基板と樹脂基板をバンプで接続する接合構造に関する。
従来、信号バンプの断面積と同一またはそれよりも大きい断面積を有した補強バンプを、BGA(Ball Grid Array;ボールグリッドアレイ)の四角形頂点付近のコーナ部に配置することで、アンダーフィル補強を行うことなく、パッケージの機械的強度を増加させる技術が知られている。
特開2001−68594号公報(第13〜第14段落)
しかしながら、セラミック基板と樹脂基板をBGA接続する場合は、両者の線膨張差が10PPM以上の差となるので、基板に70〜100℃程度の温度変化が生じた場合に、四角形状に配列された最外縁のバンプを結ぶ4辺に沿って、応力集中が発生する。
この応力集中によって、最外縁のバンプ周辺で、セラミック基板やバンプ自体にクラックを生じる。このクラックは目視では確認のできないミクロサイズの破損であることが多く、クラックの進行によって、長期的にBGAの信号断線を引き起こしてしまう。これによって、機器の長期信頼性が損なわれるという問題があった。
この発明によるセラミック基板と樹脂基板の接合構造は、応力集中によってバンプやセラミック基板にクラックが生じても、機器の長期信頼性を維持する、接合構造を得ることを目的とする。
この発明によるセラミック基板と樹脂基板の接合構造は、複数のランドが配列されたセラミック基板と、複数のランドが配列された樹脂基板と、前記樹脂基板のランドと前記セラミック基板のランドの間に接合されボールグリッドアレイを構成する複数のバンプとを備えて、最外縁部に配列されたそれぞれの前記バンプが、隣接する前記バンプと並列に接続されたものである。
また、複数のランドが配列され、擬似導波管の形成されたセラミック基板と、複数のランドが配列され、擬似導波管の形成された樹脂基板と、前記樹脂基板のランドと前記セラミック基板のランドの間に接合され、ボールグリッドアレイを構成する複数のバンプと、を備え、前記セラミック基板および樹脂基板の擬似導波管は、その周囲に配列されたバンプが接地面に接続されるとともに、外縁部の周辺に配置されたものであっても良い。
この発明によれば、セラミック基板の所定領域に位置するバンプに熱応力が作用しても、接続部のクラックによって故障を起こす期間を延伸することができ、長寿命化することができる。
実施の形態1.
図1は、この発明の実施の形態1によるセラミック基板と樹脂基板の接続構造を示す斜視図である。図2は、図1のA方向矢視図である。図3は各ランドの配置例を示す図である。図3(a)はセラミック基板2の裏面視図である。図3(b)は樹脂基板5の上面視図である。
図1、2において、半導体パッケージ1は、セラミック基板2の上部カバー3の内部に、半導体素子が内蔵されて構成される。セラミック基板2の裏面には、複数のランド6が配列されている。樹脂基板5はガラスエポキシ樹脂やBTレジンなどの樹脂を素材として構成され、樹脂基板5の上面には複数のランド7が配列されている。ランド6、ランド7は複数の導体パッドから構成され、四角形状や丸形、繭形などの形状を成している。
セラミック基板2のランド6は、規則的に配列された複数のバンプ4を介在して、樹脂基板5のランド7に接合され、BGA8を構成するBGA実装構造が成されている。
BGA実装構造は、基板同士の電気的接続を、基板面対基板面で接合する方法であり、基板面には格子状にボールまたはバンプと呼ぶ突起形状の電極を、矩形状に平面的に並べることから、BGAと称されている。BGA実装構造は、半導体素子を内蔵する半導体基板を、マザーボード(基板)に最小面積で実装でき、また全接合点が一括同時接合できる。ボールまたはバンプには、半田、導体膜で覆われた樹脂、メッキ積上げ、金属ボール、等各種有り、用途、目的により使い分けられている。ここでは、これらを総てバンプと称する。
図2に示すように、最外縁に位置する各バンプ4は、隣接する2個以上の他のバンプ4との間を並列に接続している。すなわち、図3(a)に示すように、セラミック基板2の最外縁に位置するランド6は、隣接する2個以上の他のランド6と、導体パターン11で接続され、並列回路を構成している。また、図3(b)に示すように、樹脂基板5の最外縁に位置するランド7は、隣接する2個以上の他のランド7と、内層の導体パターン12で接続され、並列回路を構成している。
セラミック基板2と樹脂基板5をバンプ接合した場合、最外縁のバンプ4の接続部は、使用環境の温度変化による熱応力を受ける。セラミック基板2の線膨張係数は、5〜7PPM程度に対し、樹脂基板5の線膨張係数は16PPM前後と、その差は2倍以上ある。このため、樹脂基板5は大きく伸展し、セラミック基板2は伸びが小さいことから、実装固定後に常温に戻った際には、バンプの各接合部にセラミック基板2の中心方向に向かう引張り力が残留応力として残る。この残留応力は、セラミック基板2の外縁部ほど大きく、中心部ほど小さい。また、セラミック基板2の大きさが大きいほど、外縁部の残留応力は増大する。各基板が晒される実使用環境では、70〜100℃程度の温度変化幅のヒートサイクルが加わる。したがって残留応力が残ったまま、さらに伸び縮みによる繰り返し応力が加わることとなる。
使用環境の温度変化による熱応力を受けると、4隅の位置から除々に接続点の構造劣化が進む。これによって、セラミック基板2の外縁部にあるバンプ4と接合されるランド6を起点とし、図2に示すように、セラミック基板2やバンプ4に対して、それぞれクラック9やクラック10を生じる。
この構造劣化は、最終的には断裂となり、セラミック基板2と樹脂基板5との電気的接続を絶つ故障に至る。また、4隅の位置のバンプ4の接続部に次いで、その隣のボール接続部に応力集中点が移動していく。
セラミック基板1の応力が高い外縁部ほど、またさらに端点(角)に近いほど熱応力が高く、ヒートサイクルに対しての接続信頼性が低いため、少なくとも最外縁部のボール接続点は1回路につき2個以上のボールを並列接続し、1箇所のボール接続が破損しても、回路接続が断たれない冗長接続を形成する。
図2に示す例では、セラミック基板2は、BGA8が形成される面に、導体パターン11を形成し、2個以上のバンプ4を接続している。樹脂基板5も同様にして、BGA8が形成される面に導体パターン12を形成し、2個以上のバンプ4を接続している。セラミック基板2が多層基板であるならば、内層の導体パターンで2個以上のバンプ4が接続されるようになっていれば良い。樹脂基板5の側も全く同様であり、表面で2個以上のランド7を接続しても、樹脂基板5の内層で接続しても良い。
また、外縁部のバンプ4に印加される熱応力は、セラミック基板2の外形寸法が大きいほど大きくなり、熱応力によるバンプ4の接続部の破損箇所は、外縁の端点(角)から辺に沿って除々に進展して行く。このため、セラミック基板2の外形寸法が大きくなるほど、1回路に充てるバンプ4の接続数を増やし、接続信頼性を保つ。また、最外縁のバンプ4同士で冗長接続するのでは無く、最外縁のバンプ4とそれよりセラミック基板2の中央に近い位置にあるバンプ4とで冗長接続してもよい。特に、端点にあるバンプ4は破損し易いため、セラミック基板2の中央に近い位置にあるバンプ4と接続するのが好適である。
以上により、この実施の形態によるセラミック基板と樹脂基板のBGA型実装構造では、セラミック基板2に作用する熱応力で接続を破壊され易い部分は、必ず冗長以上の接続を持つことが出来る。このため、セラミック基板2のクラック9、樹脂基板5のクラック10の発生地点が、除々に増えても、セラミック基板2のBGAが機能する寿命時間を大きく延ばすことが出来る。また、何ら補強や固定を行わないことから、組立て工程は最小限で済み、セラミック基板2の交換も容易なため、半導体パッケージの低コスト化に有効である。
実施の形態2.
図4は実施の形態2によるセラミック基板2と樹脂基板5との接続構造を示す断面図である。
図において、半導体パッケージ1は、セラミック基板20の上部カバー3の内部に、半導体素子が内蔵されて構成される。セラミック基板20は裏面と連通する擬似導波管部13が構成されている。
擬似導波管部13は基板内の接地面(図示せず)に接続されたスルーホール14を、4分のλ(基板内伝播波長)以下の間隔で矩形状に配列して構成される。擬似導波管部13は、さらに同電位に保たれたバンプ16を方形配置した囲いが導波管として機能し、内部空間に電波を伝播させることができる。
樹脂基板50は、ガラスエポキシ樹脂やBTレジンなどの樹脂を素材として構成される。樹脂基板50は擬似導波管部15が構成されている。擬似導波管部15は、樹脂基板50に設けられた開口穴15bで構成される。この開口穴15bの側面は接地導体がメタライズされている。
図5は各基板の接合面を示す図であり、図5(a)はセラミック基板20の裏面視図、図5(b)は樹脂基板50の上面視図である。
図5(a)に示すように、擬似導波管部13の周囲に、一列もしくは複数列のランド6が配列されている。また、図3(b)に示すように、擬似導波管部15の周囲に、少なくとも二列のランド7が配列されている。擬似導波管部15の外縁部では、ランド7は擬似導波管部15を取り囲む導体に接続されている。
図6は、導波管接続部13、15と、バンプ16で構成される導波管接続部13の一部形状例を示す斜視図である。図6(a)に示すように、導波管接続部13、15は矩形状を成す。導波管接続部13と導波管接続部15を接続するバンプ16は、図6(b)に示すように、矩形状に配列されて導波管として機能する。
樹脂基板50の上面には、複数のランド7が配列されている。セラミック基板20の裏面には、複数のランド6が配列されている。ランド6、ランド7は、複数の四角形状や丸形状などの導体パッドから構成される。セラミック基板20のランド6は、擬似導波管部13の周囲に規則的に配列される。樹脂基板50のランド7は、擬似導波管部15の周囲に規則的に配列される。
セラミック基板20は複数のバンプ16を介在して、樹脂基板50のランド7に接合され、BGAを構成するBGA型実装が成されている。すなわち、バンプ16は、擬似導波管部20および擬似導波管部50の周囲に、一列もしくは複数列配列される。特に、擬似導波管部20および擬似導波管部50の周囲では、隣接するバンプ16の間隔が4分のλ(基板内伝播波長)以下となるように配置する。
なお、バンプ16を複数列配置する場合は、各擬似導波管部の周囲に配置された奇数列と偶数列のバンプ16の位置を交互にずらすことによって、各バンプ16を所謂千鳥状に配列しても良い。これにより、各擬似導波管部から漏れて、バンプ16の間隙を通過する漏れ信号をより抑制することができ、より損失の少ない擬似導波管部を得ることができる。
バンプ16の接合部では、セラミック基板20の外縁部に近いほど熱応力が高くなる。このため、バンプ接続部にクラック損傷が起き易い地点をあえて選んで、バンプ16を複数配置しても良い。この際、実施の形態1で説明したような、並列回路を構成する冗長構成のバンプ4、導体パターン11、12を用いても良い。
疑似導波管部13の一部を構成するバンプ16は、導波管を囲うシールドを疑似的に構成する機能を有したものであって、信号接続に用いられるものでは無い。したがって、ごく一部のバンプ16が破損しても、導波管性能は維持することができる。極端なことを言えば、ボール1個が欠落した場合、導波管特性に歪みは生じるものの、全く機能しなくなるということは無い。
また、先述の通り、熱応力により発生するクラックは、ヘアークラックのようなミクロサイズであり、このような微少欠陥では電波漏れは生じないので、シールド効果は維持される。このことからも、導波管性能としてはほとんど影響を受けないと言える。
したがって、疑似導波管部13は、熱応力が高く、バンプ接続の破断が発生し易いセラミック基板20の外縁部に沿って配置するのが好ましい。セラミック基板20の内側領域は、確実に電気的接続しなければらない信号接続領域として空けることにより、耐ヒートサイクル信頼性の高い導波管接続構造を得られる。また、導波管接続構造の性能劣化を抑えることによって、機器の長寿命化を図ることができる。
また、熱応力が高く、信号接続用ボールを配置できないセラミック基板2外縁部の面積を有効に使えることから、セラミック基板20のサイズを最少限度に抑えられ、機器の小型化に有効である。
セラミック基板2と樹脂基板5を接合した場合、最外縁のバンプ4を接合する接続部は、使用環境の温度変化による熱応力を受ける。セラミック基板2の線膨張係数は、5〜7PPM程度に対し、樹脂基板5の線膨張係数は16PPM前後と、その差は2倍以上ある。
このため、樹脂基板5は大きく伸展し、セラミック基板2は伸びが小さいことから、実装固定後に常温に戻った際には、バンプの各接合部にセラミック基板2の中心方向に向かう引張り力が残留応力として残る。
この残留応力は、セラミック基板2の外縁部ほど大きく中心部ほど小さい。また、セラミック基板2の大きさが大きいほど、外縁部の残留応力は増大する。各基板が晒される実使用環境では、70〜100℃程度の温度変化幅のヒートサイクルが加わる。残留応力が残ったまま、さらに伸び縮みによる繰り返し応力が加わることとなる。
以上により、この実施の形態によるセラミック基板と樹脂基板のBGA型実装構造は、セラミック基板20の外周部周辺のように、敢えて応力が高い位置に疑似導波管を配置し、疑似導波管の周囲をバンプで接合することによって、セラミック基板20の全面積を有効に使うことができる。この際、セラミック基板外縁部での熱応力によるクラックが生じても、導波管性能への影響はほとんど無い。
これによって、導波管接続部間の中央部(例えば、図5(a)の一点鎖線領域200)を、断裂が許されない信号接続領域として利用することができる。
また、セラミック基板20を最小化することによって、機器の小型化にも寄与することができる。
さらに、より耐ヒートサイクル信頼性が高いセラミックBGA実装構造を得ることができ、機器の長寿命化に有効である。
なお、セラミック基板における導波管接続部の配置領域外において、セラミック基板20の外周部周辺(例えば、図5(a)の四角破線外側の一点鎖線領域201)を、信号接続領域として利用する場合には、実施の形態1で説明したように、複数のバンプを導体パターン11、12で接続し、冗長構成の並列回路を構成しても良い。
この実施の形態1によるセラミック基板と樹脂基板の接続構造の斜視図である。 この実施の形態1によるセラミック基板と樹脂基板の接続構造の断面図を示す。 この実施の形態1による、(a)セラミック基板の下面図、および(b)樹脂基板の上面図を示す。 この実施の形態2によるセラミック基板と樹脂基板の接続構造の断面図を示す。 この実施の形態2による、(a)セラミック基板の下面図、および(b)樹脂基板の上面図を示す。 この実施の形態2による擬似導波管部の斜視図を示す。
符号の説明
1 半導体パッケージ、2 セラミック基板、4 バンプ、5 樹脂基板、7 ランド、8 BGA、11、12 導体パターン、13 擬似導波管部、15 擬似導波管部。

Claims (1)

  1. 複数のランドが配列されたセラミック基板と、
    複数のランドが配列された樹脂基板と、
    前記樹脂基板のランドと前記セラミック基板のランドの間に接合され、ボールグリッドアレイを構成する複数のバンプと、を備え、
    最外縁部に配列されたそれぞれの前記バンプは、隣接する前記バンプと並列に接続されていることを特徴とする基板接合構造。
JP2005074576A 2005-03-16 2005-03-16 基板接合構造 Active JP4442480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005074576A JP4442480B2 (ja) 2005-03-16 2005-03-16 基板接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005074576A JP4442480B2 (ja) 2005-03-16 2005-03-16 基板接合構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009268841A Division JP4947129B2 (ja) 2009-11-26 2009-11-26 基板接合構造

Publications (2)

Publication Number Publication Date
JP2006261275A JP2006261275A (ja) 2006-09-28
JP4442480B2 true JP4442480B2 (ja) 2010-03-31

Family

ID=37100201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005074576A Active JP4442480B2 (ja) 2005-03-16 2005-03-16 基板接合構造

Country Status (1)

Country Link
JP (1) JP4442480B2 (ja)

Also Published As

Publication number Publication date
JP2006261275A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
JP5729468B2 (ja) 半導体装置
TWI529908B (zh) 半導體裝置
JP5265183B2 (ja) 半導体装置
JP4671814B2 (ja) 半導体装置
KR20070073187A (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP6199601B2 (ja) 半導体装置
JP4738996B2 (ja) 半導体装置
US7659623B2 (en) Semiconductor device having improved wiring
JP2013236039A (ja) 半導体装置
WO2016158744A1 (ja) 電子部品
JP4442480B2 (ja) 基板接合構造
JP4947129B2 (ja) 基板接合構造
JP4889406B2 (ja) フォールデッドチッププレーナスタック型パッケージ
JP5893351B2 (ja) プリント回路板
JP4370513B2 (ja) 半導体装置
JP2000182887A (ja) 積層セラミックコンデンサ
US20170178985A1 (en) Semiconductor device
JP4976767B2 (ja) 積層形半導体装置
WO2020213572A1 (ja) 電子部品モジュール
JP4830609B2 (ja) 半導体装置
JP7459610B2 (ja) 電子装置
JP2014135372A (ja) 半導体素子収納用パッケージ
JP5708489B2 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP5000621B2 (ja) 半導体装置
JP4654971B2 (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R151 Written notification of patent or utility model registration

Ref document number: 4442480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250