CN102668042B - 电子元器件的制造方法 - Google Patents

电子元器件的制造方法 Download PDF

Info

Publication number
CN102668042B
CN102668042B CN201080059367.0A CN201080059367A CN102668042B CN 102668042 B CN102668042 B CN 102668042B CN 201080059367 A CN201080059367 A CN 201080059367A CN 102668042 B CN102668042 B CN 102668042B
Authority
CN
China
Prior art keywords
grinding
rotating blade
coating
substrate
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080059367.0A
Other languages
English (en)
Other versions
CN102668042A (zh
Inventor
河合秀政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102668042A publication Critical patent/CN102668042A/zh
Application granted granted Critical
Publication of CN102668042B publication Critical patent/CN102668042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • B24B19/028—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements for microgrooves or oil spots
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一种即使基板有翘曲、也可高效地对基板上所形成的被覆层进行磨削加工的电子元器件的制造方法。利用旋转刀片(6)，以比旋转刀片(6)的厚度(W)要大的间距，重复进行磨削加工，从而在基板(12)上所形成的被覆层(16)上隔开间隔来形成第1槽(19)。接下来，以与旋转刀片(6)的厚度(W)相同或小于该厚度(W)的间距，重复进行磨削加工，从而至少去除被覆层(16)的沿第1槽(19)的侧面的部分(16q)，以减薄被覆层(16)。

Description

电子元器件的制造方法
技术领域
本发明涉及电子元器件的制造方法，详细而言，涉及在基板上形成有树脂等被覆层的电子元器件的制造方法。
背景技术
以往，提供了在基板上形成有被覆层的电子元器件。这种电子元器件通过例如图14的剖视图所示的工序来制造。
即，在基板130上安装半导体芯片139，利用涂布机151使液态的树脂152滴下并固化，以覆盖半导体芯片139。由于树脂152的表面的高度在中央和周围不同，或有时会无法成为规定高度，因此，利用切割刀片154对树脂152的表面进行磨削，在树脂152的表面高度达到一定之后，利用切割刀片154分割成单片电子元器件。
现有技术文献
专利文献
专利文献1：日本专利特开平11-186301号公报
发明内容
本发明要解决的技术问题
在基板上形成被覆层时，基板有时会翘曲。例如，如图13(a)的剖视图所示，沿基板12的上表面12a的外周配置框状构件15，在由该框状构件15所包围的区域中滴下树脂，之后，使树脂固化，在如图13(b)的剖视图所示的那样形成被覆层16时，在被覆层16中残留有箭头16k所示的方向的内部应力，从而基板12有时会翘曲。
若就在保持基板有翘曲的状态下利用切割刀片对被覆层的表面进行磨削，则在磨削后，被覆层相对于基板的高度(厚度)在基板方向上有偏差，在分割出的电子元器件中产生高度的偏差。在分割后的所有电子元器件中，若为了确保规定的被覆层的厚度而减小磨削深度，则有时在分割后的电子元器件中会包含树脂过厚的不合格品，合格率变差。此外，若加大磨削深度以使分割后的电子元器件在规定厚度内，则会产生树脂内部的安装元器件露出或被磨削的问题。
此外，在利用吸嘴来处理电子元器件的被覆层的情况下，需要使磨削后的被覆层的表面为平面。为此，若以比切割刀片的厚度要小的间距来对被覆层进行磨削，以不形成未被磨削而残留的部分，则切割刀片易于产生不均匀磨损，切割刀片的寿命变短。
即，如图10(a)的俯视图中箭头7a、7b、......、7y、7z所示，使旋转刀片6相对于基板12上所形成的被覆层16进行移动，以规定间距依次进行磨削加工。
此时，如图12的放大侧视图所示，由于对一般的切割刀片6的外周面的端部6a、6b进行倒角以防止缺口(chipping)，因此，若以与切割刀片6的厚度相同的间距来进行磨削加工，则会形成未被磨削而残留的部分16y。
若以比切割刀片6的厚度要小的间距来进行磨削加工，则如沿图10(a)的线A-A观察到的放大侧视图即图10(b)和图10(c)所示，仅仅旋转刀片6的单侧(图中为右侧)的外周面进行磨削加工，旋转刀片6容易产生不均匀磨损。
若利用有不均匀磨损的旋转刀片6继续进行磨削加工，则由于如图1的放大剖视图所示，会在加工面形成磨削残留部分16z，因此，不得不更换切割刀片。因而，切割刀片的寿命变短。
本发明鉴于上述情况，提供一种即使基板有翘曲、也可高效地对基板上所形成的被覆层进行磨削加工的电子元器件的制造方法。
用于解决技术问题的技术手段
本发明为了解决上述问题，提供了具有以下结构的电子元器件的制造方法。
电子元器件的制造方法是对在基板上形成有被覆层的集成基板进行分割，以制造电子元器件。电子元器件的制造方法包括：(a)第1预磨削工序，该第1预磨削工序利用旋转刀片，以比所述旋转刀片的宽度要大的间距，重复进行磨削加工，从而在所述被覆层上在与第1方向成直角的方向上隔开间隔来形成沿所述第1方向延伸的多个第1槽，该磨削加工中，在一面旋转驱动所述旋转刀片、一面使所述旋转刀片嵌入到所述集成基板的所述被覆层中的状态下，在与所述旋转刀片的旋转中心轴成直角的方向上沿所述集成基板使所述旋转刀片相对于所述集成基板进行相对移动，以去除所述被覆层；及(b)主磨削工序，该主磨削工序在所述第1预磨削工序之后，利用所述旋转刀片，以与所述旋转刀片的宽度相同或小于该宽度的间距，在与所述第1方向不同的第2方向上重复所述磨削加工，从而至少去除所述被覆层的沿所述第1槽的侧面的部分，以减薄所述被覆层。
根据上述方法，在第1预磨削工序中，通过在引起基板翘曲的被覆层上形成第1槽，从而可缓和基板的翘曲。由于隔开间隔来形成第1槽，因此，旋转刀片不会产生不均匀磨损。在主磨削工序中，由于可在缓和了集成基板的翘曲的状态下对被覆层进行磨削，因此，可减小被覆层相对于基板的高度(厚度)的偏差。
此外，在主磨削工序中、以比旋转刀片的厚度要小的间距来对被覆层进行磨削加工时，由于在被覆层上形成有第1槽，因此，与从一开始就以比旋转刀片的厚度要小的间距来对被覆层进行磨削加工的情况相比，以比旋转刀片的厚度要小的间距来对被覆层进行磨削加工的加工量变少，旋转刀片的寿命变长，即使进行长时间的加工，也可获得稳定的凹凸较少的平坦磨削面。
优选为，在所述第1预备工序之后且在所述主磨削工序之前，或在所述第1预备工序之前，还包括第2预磨削工序，该第2预磨削工序利用所述旋转刀片，以比所述旋转刀片的宽度要大的间距，在与所述第1方向及所述第2方向不同的第3方向、或所述第2方向上重复所述磨削加工，从而在所述被覆层上在与所述第3方向或所述第2方向成直角的方向上隔开间隔来形成沿所述第3方向或所述第2方向延伸的多个第2槽。
在此情况下，第2槽可以沿第2方向延伸，也可以沿与第1方向及第2方向不同的第3方向延伸。通过第2预磨削工序，可进一步缓和与第1预磨削工序中缓和了的基板的翘曲方向不同的方向的基板翘曲。因此，可进一步减小被覆层相对于主磨削工序后的基板的高度(厚度)的偏差。
优选为，所述旋转刀片在外周端部进行倒角加工。在所述主磨削工序中，利用所述旋转刀片，以与所述旋转刀片的倒角加工后的所述外周端部以外的外周面在所述转轴方向上的长度相同或小于该长度的间距，在所述第2方向上重复所述磨削加工。
在此情况下，在主磨削工序中，由于不会沿旋转刀片的倒角在被覆层上形成磨削残留，因此，可使被覆层的整个加工面成为平面。此外，可抑制旋转刀片的不均匀磨损。
优选为，越是后面的工序，所述磨削加工的所述间距越小。
在此情况下，由于通过使磨削间距缓缓变小，可缓和基板的翘曲，减小被覆层相对于基板的高度(厚度)的偏差，因此，可从集成基板制造出更薄的电子元器件。
优选为，所述基板是将绝缘体和导体交替层叠而形成的层叠体。
由于绝缘体是树脂或陶瓷之类的材料的基板在形成被覆层时容易翘曲，因此，通过本发明而获得的效果较大。
此外，本发明提供具有以下结构的电子元器件。
电子元器件在基板上形成有被覆层。电子元器件在所述被覆层的表面上包括有在第1方向上形成的凹部、及在与所述第1方向不同的第2方向上形成的凹部。
根据上述结构，可缓和在凹部的第1方向上产生的应力和在凹部的第2方向上产生的应力，与仅在一个方向上形成有凹部的情况相比，可有效缓和整个被覆层的应力。
优选为，所述第1方向和所述第2方向正交。
在此情况下，通过使凹部彼此正交，从而可缓和在电子元器件的短边方向和长边方向上产生的应力，可缓和电子元器件的翘曲，因此，安装性提高。此外，在基板上装载有功率放大器等发热元器件的情况下，需要散热，但通过在覆盖该功率放大器的被覆层的表面上形成凹凸，从而可提高其散热性能。
此外，本发明提供一种通过上述制造方法来制作的电子元器件。
此外，本发明提供一种电子元器件的磨削装置，是上述制造方法中使用的磨削装置，包括：(a)旋转刀片保持部，该旋转刀片保持部保持所述旋转刀片；及(b)底座，该底座相对于所述旋转刀片保持部能旋转、且保持所述集成基板。
发明效果
根据本发明，即使基板有翘曲，也可高效地对基板上所形成的被覆层进行磨削加工。此外，由于可进行基板的厚度偏差较小的磨削加工，因此，可减薄电子元器件的厚度。
附图说明
图1是电子元器件的剖视图。(实施例1)
图2是集成基板的(a)俯视图、(b)侧视图。(实施例1)
图3是表示第1预磨削的剖视图。(实施例1)
图4是第1预磨削后的剖视图。(实施例1)
图5是表示第2预磨削的(a)俯视图、(b)侧视图、(c)主视图、(d)放大侧视图。(实施例1)
图6是表示主磨削的(a)俯视图、(b)主视图、(c)放大侧视图。(实施例1)
图7是电子元器件的剖视图。(比较例)
图8是表示预磨削的(a)俯视图、(b)侧视图、(c)主视图、(d)放大侧视图。(实施例2)
图9是表示主磨削的(a)俯视图、(b)主视图、(c)放大侧视图。(实施例2)
图10是表示磨削加工的(a)俯视图、(b)放大侧视图、(c)放大侧视图。
图11是表示旋转刀片的不均匀磨损的放大侧视图。
图12是表示磨削残留部分的放大侧视图。
图13是表示集成基板的制作工序的剖视图。
图14是表示电子元器件的制造工序的剖视图。(现有例)
具体实施方式
以下，参照图1～图9、图13，对本发明的实施方式进行说明。
<实施例1>参照图1～图7、及图13，对实施例1的电子元器件11的制造方法进行说明。
如图1的剖视图所示，电子元器件11中，在基板12的上表面12a上形成有被覆层16。被覆层16的上表面16c被磨削加工成平坦面。在基板12的上表面12a上安装有片型元器件、半导体芯片等元器件14、15，元器件14、15由被覆层16所覆盖。
基板12例如是将绝缘体和导体交替层叠而形成的层叠体。绝缘体为树脂或陶瓷之类的材料的基板12若形成树脂等被覆层16，则容易翘曲。因此，如后述那样，在预磨削之后进行主磨削的效果较大。
电子元器件11通过对集成基板进行分割来制作。即，在公共的基板12上形成成为多个电子元器件11的部分之后，进行分割，以制作单片电子元器件11。
接下来，参照图2～图6、及图13，对电子元器件11的制造方法进行说明。电子元器件11通过以下的(a)～(e)的工序来制造。
(a)制作集成基板
首先，制作如图2所示的集成基板10。图2(a)是集成基板10的俯视图。图2(b)是沿图2(a)的线B-B观察到的侧视图。
如图2所示，在用于制作多个电子元器件的公共的基板12的上表面12a上装载未图示的元器件之后，形成被覆层16，以覆盖元器件。
例如，如图13(a)的剖视图所示，在公共的基板12的上表面12a上安装未图示的元器件之后，在基板12的上表面12a上沿基板12的外周配置利用了树脂等的框状构件15。接下来，在由框状构件15包围的内侧部分，利用涂布机使液态的被覆用树脂滴下。此时，框状构件15防止被覆用树脂泄漏到框状构件15的外侧。接下来，利用烘箱等进行加热，使被覆用树脂热固化，如图13(b)的剖视图所示的那样形成被覆层16。若在被覆层16中，残留有箭头16k所示方向的内部应力，则基板12的上表面12a翘曲成凹状，下表面12b翘曲成凸状。
(b)第1预磨削
接下来，如图3的剖视图所示，在磨削装置的底座2的上表面2a放置集成基板10，通过从底座2的吸引孔3进行抽真空，从而将集成基板10吸附固定于底座2。
特别是，在基板12为陶瓷多层基板等情况下，当基板12的翘曲较大、仅放置在底座2上无法充分吸附基板12时，利用胶带4等来封住基板12的边缘端部，防止空气从外部流入。
此外，虽然未图示，但也可以在基板12的周围配置有框状的保持件，在基板12的下表面12b和保持件的下表面粘贴有切割胶带，以将基板12保持于保持件，在此状态下，使切割胶带吸附于底座2的上表面2a。
然后，在将集成基板10吸附固定于底座2的状态下，进行第1预磨削。
即，利用由磨削装置的旋转刀片保持部7保持并旋转驱动的旋转刀片6，对集成基板10的被覆层16的上表面16a进行磨削加工。磨削加工以比旋转刀片6的厚度要大的间距来进行。由此，如图4的剖视图所示，在被覆层16上隔开间隔来形成第1槽17。
详细而言，在使旋转刀片6旋转、将旋转刀片6的外周面6s嵌入到集成基板10的被覆层16中的状态下，使旋转刀片保持部7在与旋转刀片6的旋转中心轴6c成直角的方向上沿底座2移动，从而形成第1槽17。若将旋转刀片保持部7相对于底座2的位置在旋转刀片6的旋转中心轴6c的方向上以比旋转刀片6的厚度要大的间距进行移动，则重复形成第1槽17。
对磨削装置使用切割装置，对旋转刀片6使用切割刀片。也可以使用专用的磨削装置、旋转刀片。
在第1预磨削前、如图3中箭头19a所示那样翘曲的基板12中，若在被覆层16上形成第1槽17，则被覆层16的内部应力得到缓和。因此，在第1预磨削后，如图4的剖视图中箭头19b所示，基板12的翘曲得到缓和。
由于第1预磨削以比旋转刀片6的厚度要大的间距进行磨削加工，因此，旋转刀片6的整个外周面6s均匀地嵌入到被覆层16中。因而，旋转刀片6不会产生不均匀磨损。
(c)第2预磨削
接下来，在使旋转刀片6退到上方、使底座2相对于旋转刀片6旋转之后，放下旋转刀片6并将其靠近底座2，如图5所示，与第1预磨削同样地进行第2预磨削，在形成有第1槽17的被覆层16上进一步形成第2槽18。旋转刀片6的移动通过旋转刀片保持部7的升降来进行。
图5(a)是示意性表示第2预磨削的俯视图。图5(b)是沿图5(a)的线B-B观察到的侧视图。图5(c)是沿图5(a)的线C-C观察到的主视图。图5(d)是沿图5(a)的线B-B观察到的放大侧视图。
例如在使底座2旋转90度之后，如图5(a)中箭头8a、8b、......、8y、8z所示，利用旋转刀片6，以规定的间距依次进行磨削加工，如图5(b)所示，形成与第1槽17正交的第2槽18。
第2预磨削中，如图5(b)及图5(d)所示，与第1预磨削同样，使磨削加工的间距比旋转刀片6的厚度要大，在被覆层16上隔开间隔S来形成第2槽18。
但是，优选为，使第2预磨削的磨削加工的间距比第1预磨削时要小。即，优选为，使图5(b)所示的第2槽18的间距P2小于图5(c)所示的第1槽17的间距P 1。由于通过减小磨削加工的间距，可缓和基板12的翘曲，减小被覆层16相对于基板12的高度(厚度)的偏差，因此，可从集成基板10制造出更薄的电子元器件。
(d)主磨削
接下来，在使旋转刀片6退到上方、使底座2相对于旋转刀片6旋转之后，放下旋转刀片6并将其靠近底座2，如图6所示，进行主磨削，去除被覆层16的沿第1槽17及第2槽18磨削残留的部分16p，在被覆层16上形成平坦的上表面16c。
图6(a)是表示主磨削的俯视图。图6(b)是沿图6(a)的线B-B观察到的主视图。图6(c)是沿图6(a)的线C-C观察到的侧视图。
例如，将底座2旋转90度之后，如图6(a)中箭头9a、9b、......、9y、9z所示，利用旋转刀片6，以规定的间距依次进行磨削加工。
在主磨削中，磨削加工的间距小于第2预磨削时的间距。即，如图6(c)所示，在主磨削中，与第1预磨削、第2预磨削不同，磨削加工的间距与旋转刀片6的厚度相同或小于旋转刀片6的厚度，使得在主磨削后的被覆层16的上表面16c上没有未磨削加工过的残留部分(磨削残留)
在对旋转刀片6的外周面6s的端部6a、6b进行倒角的情况下，磨削加工的间距与旋转刀片6的倒角加工后的端部6a、6b以外的外周面6s在转轴方向6c上的长度相同，或比其要小。即，如图6(c)所示，若设磨削加工的间距为L，旋转刀片6的厚度为W，旋转刀片6的倒角后的端部6a、6b在旋转中心轴6c的方向上的尺寸为D1、D2，则满足
L≤W-(D1+D2)…(1)。
由此，由于不会形成图12所示的磨削残留16y那样的、未被磨削加工而沿旋转刀片6的倒角部分残留的部分，因此，可使被覆层16的整个上表面16c形成为平面状。
在该主磨削中，考虑到第2预磨削后基板12的翘曲得以缓和，而可对基板12的整个上表面12a进行磨削加工，从而可从集成基板10制造更薄的电子元器件。即，由于不仅可从被覆层16去除沿第1及第2槽17、18的侧面17s、18s(参照图5(c)及图5(d))的部分，还可去除沿第1及第2槽17、18的底面17t、18t(参照图5(c)及图5(d))的部分，因此，能进行磨削加工(主磨削)，使得被覆层16的整个上表面16c成为平面。
由于主磨削是在通过第1预磨削及第2预磨削来缓和基板12的翘曲后进行，因此，与不进行预磨削而仅进行主磨削的情况相比，可减少被覆层16相对于基板12的高度(厚度)的偏差。
(e)分割
接下来，将集成基板10分割成单片电子元器件11。
例如，原样使用在预磨削及主磨削中使用的磨削装置，利用旋转刀片6沿厚度方向将被覆层16及基板12完全切断以进行分割。在此情况下，可对磨削装置使用切割装置，对旋转刀片使用切割刀片。
在基板12是陶瓷多层基板的情况下，也可以在例如对基板12安装元器件之前，通过激光或切割装置，在基板12上预先形成分割(break)槽，在主磨削后，沿基板12的分割槽对集成基板10进行分割。在此情况下，在预磨削及主磨削中，可使用专用的磨削装置、旋转刀片。
在通过以上的(a)～(e)的工序来制作电子元器件时，由于可使被覆层16的上表面16c形成为平面，因此，可使电子元器件11的高度降低。即，如图7的剖视图所示，若被覆层16上有磨削残留部分16x，则电子元器件11的高度Hx在确保元器件15上有规定的被覆层16的厚度T的基础上，额外高出了与磨削残留部分16x的高度P相应的量。与此不同的是，若如图1所示，被覆层16的上表面16c为平面，则可使电子元器件11的高度H比在被覆层16的上表面16c上存在磨削残留部分16x的情况要小。
此外，若在预磨削后进行主磨削，则与不进行预磨削而直接进行主磨削的情况相比，由于容易使旋转刀片6产生不均匀磨损的主磨削的加工量变少，因此，旋转刀片6的寿命变长。
此外，由于通过形成第1槽17和第2槽18，可在主磨削前缓和基板12在不同的两个方向上的翘曲，因此，在主磨削后，可减小被覆层16相对于基板12的高度(厚度)的偏差。
另外，对被覆层16进行磨削加工的方向可以(a)与对第1槽17进行磨削加工的方向相同，也可以(b)与对第2槽18进行磨削加工的方向相同，也可以(c)既不同于对第1槽17进行磨削加工的方向，也不同于对第2槽18进行磨削加工的方向。
此外，也可以进行第1预磨削和第2预磨削，以使得第1槽17和第2槽18斜向交叉。
在对集成基板10形成有第1及第2槽17、18的状态下，也可以不进行主磨削而对电子元器件进行分割。在此情况下，可缓和在第1槽17的方向上产生的应力和在第2槽18的方向上产生的应力，与仅在一个方向上形成有槽的情况相比，可有效缓和整个被覆层16的应力。若使第1及第2槽17、18彼此正交，则由于可缓和在电子元器件的短边方向和长边方向上产生的应力，从而可缓和电子元器件的翘曲，因此，电子元器件的安装性提高。此外，在基板12上装载有功率放大器等发热元器件的情况下，需要进行散热，但通过在覆盖该功率放大器的被覆层16的表面上利用第1及第2槽17、18形成凹凸，从而可提高其散热性能。
<实施例2>参照图8及图9，对实施例2的电子元器件的制造方法进行说明。
实施例2的电子元器件的制造方法与实施例1的电子元器件的制造方法大体相同。在实施例2中，与在实施例1中进行2次预磨削不同，仅进行1次预磨削，除了该不同点以外，其他方面都相同。以下，对与实施例1相同的结构部分使用相同的标号，以与实施例1的不同点为中心进行说明。
实施例2的电子元器件的制造方法中，如图8所示，仅进行1次预磨削。图8(a)是示意性表示预磨削的俯视图。图8(b)是沿图8(a)的线B-B观察到的侧视图。图8(c)是沿图8(a)的线C-C观察到的主视图。图8(d)是沿图8(a)的线B-B观察到的放大侧视图。
如图8所示，预磨削与实施例1的第1预磨削同样地进行磨削加工。即，如箭头8a、8b、......、8y、8z所示，在磨削装置的底座(未图示)所保持的集成基板10的被覆层16上，利用旋转刀片6，以比旋转刀片6的厚度W要大的间距W+S依次进行磨削加工，在被覆层16上隔开间隔来形成槽19。
接下来，在使旋转刀片6退到上方、使底座2相对于旋转刀片6旋转之后，放下旋转刀片6并将其靠近底座2，如图9所示那样进行主磨削。
图9(a)是表示主磨削的俯视图。图9(b)是沿图9(a)的线B-B观察到的主视图。图9(c)是沿图9(a)的线C-C观察到的放大侧视图。
如图9所示，在使底座2旋转90度之后，如箭头9a、9b、......、9y、9z所示，利用旋转刀片6，以规定的间距依次进行磨削加工，去除在预磨削中被覆层16的沿槽19磨削残留的部分16q，在被覆层16上形成平坦的上表面16c。
如图9(c)所示，使磨削加工的间距与旋转刀片6的厚度W相同，或小于旋转刀片6的厚度W，对磨削加工后的被覆层16的整个上表面16c进行磨削加工，以不形成未被磨削加工而残留的部分。
在对旋转刀片6的外周面6s的端部6a、6b进行倒角的情况下，磨削加工的间距与旋转刀片6的倒角加工后的端部6a、6b以外的外周面6s在转轴方向6c上的长度相同，或比其要小。即，若设磨削加工的间距为L，旋转刀片6的厚度为W，旋转刀片6的倒角后的端部6a、6b在旋转中心轴6c的方向上的尺寸为D1、D2，则满足
L≤W-(D1+D2)…(2)。
通过像这样改变底座的角度来进行多次预磨削，考虑到预磨削后基板12的翘曲得以缓和，而可对基板12的整个上表面12c进行磨削加工。
<总结>如上所述，通过在进行预磨削后进行主磨削，从而即使基板12有翘曲，也能高效地对基板12上所形成的被覆层16进行磨削加工。
此外，本发明并不限定于上述实施方式，可进行种种变更来实施。
第1槽、第2槽也可以局部地形成，来代替从被覆层的边缘的一端到另一端连续形成。例如，在基板周围的翘曲较大时，也可以仅在被覆层的中心部以外的部分形成第1槽、第2槽，在被覆层的中心部不形成第1槽、第2槽。即，第1槽(或第2槽)在第1槽(或第2槽)延伸的方向上隔开间隔来形成。在基板周围产生翘曲而使得被覆层的中心部突出时，也可以仅在被覆层的中心部形成第1槽、第2槽，在被覆层的中心部以外的部分不形成第1槽、第2槽。
标号说明
2 底座
6 旋转刀片
6c 旋转中心轴
7 旋转刀片保持部
10 集成基板
11 电子元器件
12 基板
14、15 元器件
16 被覆层
17 第1槽(凹部)
18 第2槽(凹部)
19 槽(第1槽)

Claims (5)

1.一种电子元器件的制造方法，该电子元器件的制造方法是对在基板上形成有被覆层的集成基板进行分割，以制造电子元器件，其特征在于，包括：
第1预磨削工序，该第1预磨削工序利用旋转刀片，以比所述旋转刀片的宽度要大的间距，重复进行磨削加工，从而在所述被覆层上在与第1方向成直角的方向上隔开间隔来形成沿所述第1方向延伸的多个第1槽，该磨削加工中，在一面旋转驱动所述旋转刀片、一面使所述旋转刀片嵌入到所述集成基板的所述被覆层中的状态下，在与所述旋转刀片的旋转中心轴成直角的方向上沿所述集成基板使所述旋转刀片相对于所述集成基板进行相对移动，以去除所述被覆层；及
主磨削工序，该主磨削工序在所述第1预磨削工序之后，利用所述旋转刀片，以与所述旋转刀片的宽度相同或小于该宽度的间距，在与所述第1方向不同的第2方向上重复所述磨削加工，从而至少去除所述被覆层的沿所述第1槽的侧面的部分，以减薄所述被覆层。
2.如权利要求1所述的电子元器件的制造方法，其特征在于，
在所述第1预备工序之后且在所述主磨削工序之前，或在所述第1预备工序之前，
还包括第2预磨削工序，该第2预磨削工序利用所述旋转刀片，以比所述旋转刀片的宽度要大的间距，在与所述第1方向及所述第2方向不同的第3方向、或所述第2方向上重复所述磨削加工，从而在所述被覆层上在与所述第3方向或所述第2方向成直角的方向上隔开间隔来形成沿所述第3方向或所述第2方向延伸的多个第2槽。
3.如权利要求1或2所述的电子元器件的制造方法，其特征在于，
所述旋转刀片在外周端部进行倒角加工，
在所述主磨削工序中，利用所述旋转刀片，以与所述旋转刀片的倒角加工后的所述外周端部以外的外周面在所述旋转中心轴方向上的长度相同或小于该长度的间距，在所述第2方向上重复所述磨削加工。
4.如权利要求1或2所述的电子元器件的制造方法，其特征在于，越是后面的工序，所述磨削加工的所述间距越小。
5.如权利要求1或2所述的电子元器件的制造方法，其特征在于，所述基板是将绝缘体和导体交替层叠而形成的层叠体。
CN201080059367.0A 2009-12-24 2010-12-09 电子元器件的制造方法 Active CN102668042B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-291903 2009-12-24
JP2009291903 2009-12-24
PCT/JP2010/072132 WO2011077962A1 (ja) 2009-12-24 2010-12-09 電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN102668042A CN102668042A (zh) 2012-09-12
CN102668042B true CN102668042B (zh) 2015-06-24

Family

ID=44195496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080059367.0A Active CN102668042B (zh) 2009-12-24 2010-12-09 电子元器件的制造方法

Country Status (4)

Country Link
US (1) US9005736B2 (zh)
JP (1) JP5672242B2 (zh)
CN (1) CN102668042B (zh)
WO (1) WO2011077962A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497862B2 (en) * 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
JP6091879B2 (ja) * 2012-12-18 2017-03-08 株式会社ディスコ サファイアウェーハの加工方法
US9418907B2 (en) 2013-01-22 2016-08-16 Ps5 Luxco S.A.R.L. Method for manufacturing semiconductor device
JP2014165324A (ja) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd パッケージ基板の加工方法
JP6200765B2 (ja) * 2013-10-24 2017-09-20 株式会社ディスコ パッケージ基板の加工方法
CN103612203B (zh) * 2013-11-11 2016-01-20 宁波欣龙机械科技有限公司 一种精磨导条的高效靠模夹具
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
US6498075B1 (en) * 1999-09-14 2002-12-24 Disco Corporation Dicing method

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1652512B2 (de) * 1967-05-29 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen
JPH0610645Y2 (ja) * 1990-01-19 1994-03-16 コーア株式会社 シート状セラミック基板
JPH0583001A (ja) 1991-02-28 1993-04-02 Toshiba Lighting & Technol Corp 高周波集積回路装置
EP0582881B1 (en) * 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
CN1113369C (zh) * 1994-06-09 2003-07-02 雷伊化学公司 包含正温度系数导电聚合物元件的电路保护器件和制造该器件的方法
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JPH0846091A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ボールグリッドアレイ半導体装置
JP3304828B2 (ja) * 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3819574B2 (ja) 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JP2000124161A (ja) 1998-10-14 2000-04-28 Disco Abrasive Syst Ltd 基盤の分割方法
JP4451559B2 (ja) * 2000-10-26 2010-04-14 パナソニック株式会社 半導体装置およびその製造方法
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
JP2002343817A (ja) * 2001-05-11 2002-11-29 Tomoegawa Paper Co Ltd 半導体装置ユニット
JP2003218144A (ja) * 2002-01-24 2003-07-31 Ricoh Co Ltd 半導体装置の製造方法
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2006049969A (ja) 2004-07-30 2006-02-16 Alps Electric Co Ltd 非可逆回路素子を備えた高周波回路モジュール
JP2006269897A (ja) * 2005-03-25 2006-10-05 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP4596032B2 (ja) 2008-04-09 2010-12-08 株式会社村田製作所 フェライト・磁石素子の製造方法、非可逆回路素子の製造方法及び複合電子部品の製造方法
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498075B1 (en) * 1999-09-14 2002-12-24 Disco Corporation Dicing method
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer

Also Published As

Publication number Publication date
US20120251791A1 (en) 2012-10-04
JPWO2011077962A1 (ja) 2013-05-02
US9005736B2 (en) 2015-04-14
WO2011077962A1 (ja) 2011-06-30
CN102668042A (zh) 2012-09-12
JP5672242B2 (ja) 2015-02-18

Similar Documents

Publication Publication Date Title
CN102668042B (zh) 电子元器件的制造方法
KR102311487B1 (ko) 반도체 패키지의 제조 방법
CN108257879B (zh) 半导体封装的制造方法
KR102565133B1 (ko) 기판의 가공 방법
CN101870086A (zh) Cmp修整器及其制造方法
JP2019046873A (ja) マルチブレード、加工方法
JP2014188729A (ja) スクライビングホイール、スクライブ装置及びスクライビングホイールの製造方法
CN1643677A (zh) 用于制造半导体衬底的方法和所得结构
CN103594335B (zh) 一种平板电容的划切方法
JP2009166150A (ja) ウェハの製造方法
US20110101546A1 (en) System and Method for Directional Grinding on Backside of a Semiconductor Wafer
JP5881938B2 (ja) ワークの研削方法
JP2014054713A (ja) ウェーハの加工方法
TWI810261B (zh) 半導體封裝的製造方法
CN107658211A (zh) 一种半导体晶片的制作方法
WO2022029843A1 (ja) 半導体装置モジュールおよびその製造方法
JP2019012714A (ja) 半導体パッケージの製造方法
CN216152750U (zh) 切割装置
CN214588743U (zh) 一种晶圆级层压塑封圆片的裁切平台
KR20060029927A (ko) 복수의 소잉 블레이드를 갖는 반도체 소잉 장치
JP2006059914A (ja) 半導体装置の製造方法及び半導体装置
KR100910916B1 (ko) 실리콘 잉곳의 표면 가공방법
KR20230020789A (ko) 다이싱 블레이드
KR20240030024A (ko) 반도체 제조 장치
US9592584B2 (en) Plate and dual side wafer grinding device including same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant