JPWO2011077962A1 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JPWO2011077962A1
JPWO2011077962A1 JP2011547463A JP2011547463A JPWO2011077962A1 JP WO2011077962 A1 JPWO2011077962 A1 JP WO2011077962A1 JP 2011547463 A JP2011547463 A JP 2011547463A JP 2011547463 A JP2011547463 A JP 2011547463A JP WO2011077962 A1 JPWO2011077962 A1 JP WO2011077962A1
Authority
JP
Japan
Prior art keywords
rotary blade
grinding
substrate
coating layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011547463A
Other languages
English (en)
Other versions
JP5672242B2 (ja
Inventor
秀政 河合
秀政 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011547463A priority Critical patent/JP5672242B2/ja
Publication of JPWO2011077962A1 publication Critical patent/JPWO2011077962A1/ja
Application granted granted Critical
Publication of JP5672242B2 publication Critical patent/JP5672242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • B24B19/028—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements for microgrooves or oil spots
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

基板が反っていても基板上に形成された被覆層を効率よく研削加工することができる電子部品の製造方法を提供する。回転刃６を用い、回転刃６の厚みＷよりも大きいピッチで研削加工を繰り返すことにより、基板１２上に形成された被覆層１６に、間隔を設けて第１の溝１９を形成する。次いで、回転刃６の厚みＷと同じ又は該厚みＷより小さいピッチで研削加工を繰り返すことにより、少なくとも被覆層１６の第１の溝１９の側面に沿う部分１６ｑを除去して、被覆層１６を薄くする。

Description

本発明は、電子部品の製造方法に関し、詳しくは、基板上に樹脂等の被覆層が形成された電子部品の製造方法に関する。
従来、基板上に被覆層が形成された電子部品が提供されている。このような電子部品は、例えば図１４の断面図に示す工程で製造される。
すなわち、基板１３０上に半導体チップ１３９を実装し、半導体チップ１３９を覆うように、ディスペンサー１５１により液状の樹脂１５２を滴下し、硬化させる。樹脂１５２の表面の高さが中央や周囲で異なったり、所定の高さにならないことがあるため、樹脂１５２の表面をダイシングブレード１５４により研削し、樹脂１５２の表面の高さが一定になるようにした後、ダイシングブレード１５４で電子部品の個片に分割する。
特開平１１−１８６３０１号公報
基板に被覆層を形成すると、基板が反ることがある。例えば、図１３（ａ）の断面図に示すように、基板１２の上面１２ａの外周に沿って配置された枠状の部材１５で囲まれた領域に樹脂を滴下した後、樹脂を硬化させて、図１３（ｂ）の断面図に示すように被覆層１６を形成すると、被覆層１６に矢印１６ｋで示す方向の内部応力が残留して、基板１２が反ることがある。
基板が反った状態のまま被覆層の表面をダイシングブレードにより研削すると、研削後には、基板に対する被覆層の高さ（厚み）が基板方向にばらつき、分割された電子部品に、高さのバラツキが発生する。分割後の全ての電子部品において所定の被覆層の厚みを確保するために研削深さを小さくすると、分割後の電子部品に、樹脂が厚くなり過ぎる不良品が含まれ、歩留まりが悪くなることがある。また、分割後の電子部品が所定の厚みにおさまるように研削深さを大きくすると、樹脂内部の実装部品が露出したり、削られるという不良が発生する。
また、電子部品の被覆層を吸着ノズルでハンドリングする場合には、研削後の被覆層の表面を平面にする必要がある。そのために、研削されずに残る部分ができないように、ダイシングブレードの厚みよりも小さいピッチで被覆層を研削すると、ダイシングブレードが偏摩耗しやすく、ダイシングブレードの寿命が短くなる。
すなわち、図１０（ａ）の平面図において矢印７ａ，７ｂ，・・・，７ｙ，７ｚで示すように、基板１２上に形成された被覆層１６に対して回転刃６を移動させ、所定のピッチで、順次、研削加工を行う。
このとき、図１２の拡大側面図に示すように、一般のダイシングブレード６の外周面の端部６ａ，６ｂは、欠け防止のため面取りされているため、ダイシングブレード６の厚みと同じピッチで研削加工を行うと、研削されずに残る部分１６ｙができてしまう。
回転刃６の厚みよりも小さいピッチで研削加工を行うと、図１０（ａ）の線Ａ−Ａに沿って見た拡大側面図である図１０（ｂ）及び（ｃ）に示すように、回転刃６の片側（図において右側）の外周面だけが研削加工を行うことになり、回転刃６は偏摩耗しやすい。
偏摩耗した回転刃６を用いて研削加工を続けると、図１の拡大断面図に示すように、加工面に削り残り部分１６ｚができてしまうので、ダイシングブレードを交換しなければならない。そのため、ダイシングブレードの寿命が短くなる。
本発明は、かかる実情に鑑み、基板が反っていても基板上に形成された被覆層を効率よく研削加工することができる電子部品の製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した電子部品の製造方法を提供する。
電子部品の製造方法は、基板上に被覆層が形成された集合基板を分割して電子部品を製造する電子部品の製造方法である。電子部品の製造方法は、（ａ）回転刃を用いて、前記回転刃の幅よりも大きいピッチで、前記回転刃を回転駆動させながら前記回転刃を前記集合基板の前記被覆層に食い込ませた状態で前記回転刃の回転中心軸に対して直角方向に前記集合基板に沿って前記回転刃を前記集合基板に対して相対移動させて前記被覆層を除去する研削加工を繰り返すことにより、前記被覆層に、第１の方向に延在する複数の第１の溝を前記第１の方向に対して直角方向に間隔を設けて形成する第１の予備研削工程と、（ｂ）前記第１の予備研削工程の後に、前記回転刃を用いて、前記回転刃の幅と同じ又は該幅より小さいピッチで、前記第１の方向と異なる第２の方向に前記研削加工を繰り返すことにより、少なくとも前記被覆層の前記第１の溝の側面に沿う部分を除去して前記被覆層を薄くする本研削工程とを備える。
上記方法によれば、第１の予備研削工程で、基板の反りを引き起こす被覆層に第１の溝を形成することにより、基板の反りを緩和できる。第１の溝は間隔を設けて形成するため、回転刃は偏摩耗しない。本研削工程では、集合基板の反りが緩和された状態で、被覆層を研削できるので、基板に対する被覆層の高さ（厚み）のばらつきを小さくすることができる。
また、本研削工程において回転刃の厚みよりも小さいピッチで被覆層を研削加工するときには被覆層に第１の溝が形成されているため、回転刃の厚みよりも小さいピッチで初めから被覆層を研削加工する場合に比べ、回転刃の厚みよりも小さいピッチで被覆層を研削加工する加工量が少なくなり、回転刃の寿命が長くなり、長時間の加工においても凹凸の少ない平坦な研削面を安定して得ることができる。
好ましくは、前記第１の予備工程の後かつ前記本研削工程の前に、又は前記第１の予備工程の前に、前記回転刃を用いて、前記回転刃の幅よりも大きいピッチで、前記第１の方向及び前記第２の方向とは異なる第３の方向又は前記第２の方向に前記研削加工を繰り返すことにより、前記被覆層に、前記第３の方向又は前記第２の方向に延在する複数の第２の溝を前記第３の方向又は前記第２の方向に対して直角方向に間隔を設けて形成する第２の予備研削工程をさらに備える。
この場合、第２の溝は、第２の方向に延在しても、第１の方向及び第２の方向と異なる第３の方向に延在してもよい。第２の予備研削工程により、第１の予備研削工程で緩和された基板の反り方向とは異なる方向の基板の反りをさらに緩和することができる。そのため、本研削工程後の基板に対する被覆層の高さ（厚み）のばらつきを、より小さくすることができる。
好ましくは、前記回転刃は、外周端部に面取り加工されている。前記本研削工程において、前記回転刃を用いて、前記回転刃の面取り加工された前記外周端部以外の外周面の前記回転軸方向の長さと同じ又は該長さより小さいピッチで、前記第２の方向に前記研削加工を繰り返す。
この場合、本研削工程において、回転刃の面取りに沿って被覆層に削り残りが形成されることがないため、被覆層の加工面全体が平面になるようにすることができる。また、回転刃の偏摩耗を抑えることができる。
好ましくは、前記研削加工の前記ピッチが、後の工程ほど小さくなる。
この場合、研削ピッチを徐々に細かくしていくことで、基板の反りを緩和し、基板に対する被覆層の高さ（厚み）のばらつきを小さくすることができるので、集合基板から、より薄い電子部品を製造することができる。
好ましくは、前記基板は、絶縁体と導体とを交互に積層して形成した積層体である。
絶縁体が樹脂あるいはセラミックのような材料である基板は、被覆層を形成すると反りやすいため、本発明により得られる効果が大きい。
また、本発明は、次のように構成された電子部品を提供する。
電子部品は、基板上に被覆層が形成されている。電子部品は、前記被覆層の表面に第１の方向に形成された凹部と、前記第１の方向とは異なる第２の方向に形成された凹部とを備える。
上記構成によれば、凹部の第１の方向に発生する応力と凹部の第２の方向に発生する応力を緩和することができ、一方向のみに凹部を形成した場合に比べて被覆層全体の応力を効果的に緩和することができる。
好ましくは、前記第１の方向と前記第２の方向とは直交している。
この場合、凹部同士を直交させることで、電子部品の短辺方向と長辺方向に発生する応力を緩和でき、電子部品の反りを緩和できるため実装性が向上する。また、基板上にパワーアンプなど発熱部品を搭載している場合は放熱する必要があるが、そのパワーアンプを覆っている被覆層の表面に凹凸を形成することによりその放熱性能を向上できる。
また、本発明は、上記製造方法により作製された電子部品を提供する。
また、本発明は、上記製造方法に用いる研削装置であって、（ａ）前記回転刃を保持する回転刃保持部と、（ｂ）前記回転刃保持部に対して回転可能である、前記集合基板を保持する台座とを備えた電子部品の研削装置を提供する。
本発明によれば、基板が反っていても基板上に形成された被覆層を効率よく研削加工することができる。また、基板の厚みバラツキの少ない研削加工ができるため、電子部品の厚みを薄くすることができる。
電子部品の断面図である。（実施例１） 集合基板の（ａ）平面図、（ｂ）側面図である。（実施例１） 第１の予備研削を示す断面図である。（実施例１） 第１の予備研削後の断面図である。（実施例１） 第２の予備研削を示す（ａ）平面図、（ｂ）側面図、（ｃ）正面図、（ｄ）拡大側面図である。（実施例１） 本研削を示す（ａ）平面図、（ｂ）正面図、（ｃ）拡大側面図である。（実施例１） 電子部品の断面図である。（比較例） 予備研削を示す（ａ）平面図、（ｂ）側面図、（ｃ）正面図、（ｄ）拡大側面図である。（実施例２） 本研削を示す（ａ）平面図、（ｂ）正面図、（ｃ）拡大側面図である。（実施例２） 研削加工を示す（ａ）平面図、（ｂ）拡大側面図、（ｃ）拡大側面図である 回転刃の偏摩耗を示す拡大側面図である。 削り残した部分を示す拡大側面図である。 集合基板の作製工程を示す断面図である。 電子部品の製造工程を示す断面図である。（従来例）
以下、本発明の実施の形態について、図１〜図９、図１３を参照しながら説明する。
＜実施例１＞ 実施例１の電子部品１１の製造方法について、図１〜図７、及び図１３を参照しながら説明する。
電子部品１１は、図１の断面図に示すように、基板１２の上面１２ａに、被覆層１６が形成されている。被覆層１６の上面１６ｃは、平坦に研削加工されている。基板１２の上面１２ａには、チップ型部品や半導体チップなどの部品１４，１５が実装され、部品１４，１５は、被覆層１６で覆われている。
基板１２は、例えば、絶縁体と導体とを交互に積層して形成した積層体である。絶縁体が樹脂あるいはセラミックのような材料である基板１２は、樹脂等の被覆層１６を形成すると反りやすい。そのため、後述するように予備研削後に本研削を行うことによる効果が大きい。
電子部品１１は、集合基板を分割することにより作製する。すなわち、共通の基板１２に、複数個分の電子部品１１になる部分を形成した後、分割することにより、電子部品１１の個片を作製する。
次に、電子部品１１の製造方法について、図２〜図６、及び図１３を参照しながら説明する。電子部品１１は、以下の（ａ）〜（ｅ）の工程により製造される。
（ａ）集合基板の作製
まず、図２に示す集合基板１０を作製する。図２（ａ）は集合基板１０の平面図である。図２（ｂ）は、図２（ａ）の線Ｂ−Ｂに沿って見た側面図である。
図２に示すように、複数個分の電子部品を作製するための共通の基板１２の上面１２ａに、不図示の部品を搭載した後、部品を覆うように被覆層１６を形成する。
例えば、図１３（ａ）の断面図に示したように、共通の基板１２の上面１２ａに不図示の部品を実装した後、基板１２の上面１２ａに、基板１２の外周に沿って樹脂などを用いた枠状の部材１５を配置する。次いで、枠状の部材１５で囲まれた内側部分に、ディスペンサーで液状の被覆用樹脂を滴下する。このとき、枠状の部材１５は、被覆用樹脂が枠状１５の部材の外側に漏れるのを防ぐ。次いで、オーブンなどで加熱し、被覆用樹脂を熱硬化させ、図１３（ｂ）の断面図に示すように被覆層１６を形成する。被覆層１６に、矢印１６ｋで示す方向の内部応力が残留すると、基板１２は、上面１２ａが凹状、下面１２ｂが凸状に反る。
（ｂ）第１の予備研削
次いで、図３の断面図に示すように、研削装置の台座２の上面２ａに集合基板１０を載置し、台座２の吸引穴３から真空引きすることにより、集合基板１０を台座２に吸着固定する。
特に、基板１２がセラミック多層基板の場合など、基板１２の反りが大きく、台座２上に載置しただけでは十分に基板１２を吸着できない場合には、基板１２の縁端部をテープ４などで封止し、外部からの空気の流入を防ぐ。
また、図示していないが、基板１２の周囲に枠状の保持具を配置し、基板１２の下面１２ｂと保持具の下面とにダイシングテープを貼り付けて基板１２を保持具に保持した状態で、ダイシングテープが台座２の上面２ａに吸着されるようにしてもよい。
そして、台座２に集合基板１０を吸着固定した状態で、第１の予備研削を行う。
すなわち、集合基板１０の被覆層１６の上面１６ａを、研削装置の回転刃保持部７に保持され回転駆動される回転刃６を用いてが研削加工する。研削加工は、回転刃６の厚みよりも大きいピッチで行う。これにより、図４の断面図に示すように、第１の溝１７を、間隔を設けて被覆層１６に形成する。
詳しくは、回転刃６を回転させ、回転刃６の外周面６ｓを集合基板１０の被覆層１６に食い込ませた状態で、回転刃６の回転中心軸６ｃに対して直角方向に、回転刃保持部７を台座２に沿って移動させることにより、第１の溝１７を形成する。台座２に対する回転刃保持部７の位置を、回転刃６の回転中心軸６ｃの方向に、回転刃６の厚みよりも大きいピッチでずらしなら、第１の溝１７の形成を繰り返す。
研削装置にはダイシング装置を用い、回転刃６にはダイシングブレードを用いる。専用の研削装置や回転刃を用いてもよい。
第１の予備研削前には、図３において矢印１９ａで示すように反っていた基板１２は、被覆層１６に第１の溝１７が形成されると、被覆層１６の内部応力が緩和される。そのため、第１の予備研削後には、図４の断面図において矢印１９ｂで示すように、基板１２の反りが緩和される。
第１の予備研削は、回転刃６の厚みよりも大きいピッチで研削加工するため、回転刃６の外周面６ｓ全体が均一に被覆層１６に食い込む。そのため、回転刃６は、偏摩耗しない。
（ｃ）第２の予備研削
次いで、回転刃６を上方に退避させ、回転刃６に対して台座２を回転した後、回転刃６を下ろして台座２に近づけ、図５に示すように、第１の予備研削と同様に、第２の予備研削を行い、第１の溝１７が形成されている被覆層１６に、さらに第２の溝１８を形成する。回転刃６の移動は、回転刃保持部７の昇降により行う。
図５（ａ）は、第２の予備研削を模式的に示す平面図である。図５（ｂ）は、図５（ａ）の線Ｂ−Ｂに沿って見た側面図である。図５（ｃ）は、図５（ａ）の線Ｃ−Ｃに沿って見た正面図である。図５（ｄ）は、図５（ａ）の線Ｂ−Ｂに沿って見た拡大側面図である。
例えば台座２を９０度回転した後、図５（ａ）において矢印８ａ，８ｂ，・・・，８ｙ，８ｚで示すように、回転刃６を用いて、所定のピッチで、順次、研削加工を行い、図５（ｂ）に示すように、第１の溝１７に直交する第２の溝１８を形成する。
第２の予備研削は、図５（ｂ）及び（ｄ）に示すように、第１の予備研削と同様に、研削加工のピッチを回転刃６の厚みよりも大きくして、第２溝１８が間隔Ｓを設けて被覆層１６に成されるようにする。
ただし、第２の予備研削は、第１の予備研削のときよりも、研削加工のピッチを小さくすることが好ましい。すなわち、図５（ｂ）に示す第２の溝１８のピッチＰ２が、図５（ｃ）に示す第１の溝１７のピッチＰ１よりも小さくなるようにすることが好ましい。研削加工のピッチを小さくしていくことで、基板１２の反りを緩和し、基板１２に対する被覆層１６の高さ（厚み）のばらつきを小さくすることができるので、集合基板１０から、より薄い電子部品を製造することができる。
（ｄ）本研削
次いで、回転刃６を上方に退避させ、回転刃６に対して台座２を回転した後、回転刃６を下ろして台座２に近づけ、図６に示すように、本研削を行い、被覆層１６の第１の溝１７及び第２の溝１８に沿って削り残された部分１６ｐを除去し、被覆層１６に平坦な上面１６ｃを形成する。
図６（ａ）は、本研削を示す平面図である。図６（ｂ）は、図６（ａ）の線Ｂ−Ｂに沿って見た正面図である。図６（ｃ）は、図６（ａ）の線Ｃ−Ｃに沿って見た側面図である。
例えば台座２を９０度回転した後、図６（ａ）において矢印９ａ，９ｂ，・・・，９ｙ，９ｚで示すように、回転刃６を用いて、所定のピッチで、順次、研削加工を行う。
本研削において、研削加工のピッチは、第２の予備研削のときよりも小さい。すなわち、図６（ｃ）に示すように、本研削では、第１の予備研削や第２の予備研削とは異なり、研削加工のピッチは、回転刃６の厚みと同じ、又は回転刃６の厚みよりも小さくし、本研削後の被覆層１６の上面１６ｃに、研削加工されずに残る部分（削り残り）がないようにする。
回転刃６の外周面６ｓの端部６ａ，６ｂが面取りされている場合、研削加工のピッチは、回転刃６の面取り加工された端部６ａ，６ｂ以外の外周面６ｓの回転軸方向６ｃの長さと同じが、それよりも小さくする。すなわち、図６（ｃ）に示すように、研削加工のピッチをＬ、回転刃６の厚みをＷ、回転刃６の面取りされた端部６ａ，６ｂの回転中心軸６ｃ方向の寸法をＤ１，Ｄ２とすると、
Ｌ ≦ Ｗ −（Ｄ１＋Ｄ２) ・・・（１）
を満たすようにする。
これによって、図１２に示した削り残り１６ｙのような回転刃６の面取り部分に沿って研削加工されずに残る部分ができないため、被覆層１６の上面１６ｃ全体を平面状に形成することができる。
この本研削では、第２の予備研削後の基板１２の反りの緩和を考慮して、基板１２の上面１２ａ全体を研削加工することができ、集合基板１０からより薄い電子部品を製造することができる。すなわち、被覆層１６から、第１及び第２の溝１７，１８の側面１７ｓ，１８ｓ（図５（ｃ）及び（ｄ）参照）に沿う部分のみならず、第１及び第２の溝１７，１８の底面１７ｔ，１８ｔ（図５（ｃ）及び（ｄ）参照）に沿う部分も除去することができるので、被覆層１６の上面１６ｃ全体が平面になるように、研削加工（本研削）することができる。
本研削は、第１の予備研削及び第２の予備研削により基板１２の反りが緩和された後に行うため、予備研削を行わずに本研削だけを行う場合よりも、基板１２に対する被覆層１６の高さ（厚み）のばらつきを小さくすることができる。
（ｅ）分割
次いで、集合基板１０を、電子部品１１の個片に分割する。
例えば、予備研削及び本研削で使用した研削装置をそのまま使用し、回転刃６で、被覆層１６及び基板１２を厚み方向に完全に切断し、分割する。この場合、研削装置にダイシング装置を用い、回転刃にダイシングブレードを用いることができる。
基板１２がセラミック多層基板の場合、例えば基板１２に部品を実装する前に、レーザやダイシング装置により基板１２に予めブレイク溝を形成しておき、本研削後に基板１２のブレイク溝に沿って集合基板１０を分割してもよい。この場合、予備研削及び本研削に、専用の研削装置や回転刃を用いることができる。
以上の（ａ）〜（ｅ）の工程で電子部品を作製すると、被覆層１６の上面１６ｃを平面にすることができるため、電子部品１１を低背化することができる。すなわち、図７の断面図に示すように、被覆層１６に削り残した部分１６ｘがあると、電子部品１１の高さＨｘは、部品１５の上に所定の被覆層１６の厚みＴを確保した上、削り残した部分１６ｘの高さＰ分だけ、余分に高くなる。これに対し、図１に示すように被覆層１６の上面１６ｃが平面であれば、電子部品１１の高さＨは、被覆層１６の上面１６ｃに削り残した部分１６ｘがある場合よりも小さくすることができる。
また、予備研削後に本研削を行うと、予備研削を行わずに直ちに本研削を行う場合と比べ、回転刃６に偏摩耗が生じやすい本研削の加工量が少なくなるため、回転刃６の寿命が長くなる。
また、第１の溝１７と第２の溝１８を形成することで、本研削の前に異なる２方向の基板１２の反りを緩和できるので、本研削後に、基板１２に対する被覆層１６の高さ（厚み）のばらつきを小さくすることができる。
なお、被覆層１６に対して研削加工を行う方向は、（ａ）第１の溝１７を研削加工する方向と同じであっても、（ｂ）第２の溝１８を研削加工する方向と同じであっても、（ｃ）第１の溝１７を研削加工する方向とも、第２の溝１８を研削加工する方向とも異なってもよい。
また、第１の溝１７と第２の溝１８とが斜めに交差するように、第１の予備研削及び第２の予備研削を行ってもよい。
集合基板１０に第１及び第２の溝１７，１８が形成された状態で、本研削を行わずに電子部品を分割してもよい。この場合、第１の溝１７の方向に発生する応力と第２の溝１８の方向に発生する応力を緩和することができ、一方向のみに溝を形成した場合に比べて被覆層１６全体の応力を効果的に緩和することができる。第１及び第２の溝１７，１８同士を直交させると、電子部品の短辺方向と長辺方向に発生する応力を緩和でき、電子部品の反りを緩和できるため、電子部品の実装性が向上する。また、基板１２上にパワーアンプなど発熱部品を搭載している場合は放熱する必要があるが、そのパワーアンプを覆っている被覆層１６の表面に第１及び第２の溝１７，１８で凹凸を形成することによりその放熱性能を向上できる。
＜実施例２＞ 実施例２の電子部品の製造方法について、図８及び図９を参照しながら説明する。
実施例２の電子部品の製造方法は、実施例１の電子部品の製造方法と略同じである。実施例１では予備研削を２回行うのに対し、実施例２では予備研削が１回だけである点のみが相違し、それ以外は同じである。以下では、実施例１と同じ構成部分に同じ符号を用い、実施例１との相違点を中心に説明する。
実施例２の電子部品の製造方法は、図８に示すように、１回だけ予備研削を行う。図８（ａ）は、予備研削を模式的に示す平面図である。図８（ｂ）は、図８（ａ）の線Ｂ−Ｂに沿って見た側面図である。図８（ｃ）は、図８（ａ）の線Ｃ−Ｃに沿って見た正面図である。図８（ｄ）は、図８（ａ）の線Ｂ−Ｂに沿って見た拡大側面図である。
図８に示すように、予備研削は、実施例１の第１の予備研削と同様に、研削加工を行う。すなわち、矢印８ａ，８ｂ，・・・，８ｙ，８ｚで示すように、研削装置の台座（図示せず）に保持された集合基板１０の被覆層１６に、回転刃６を用いて、回転刃６の厚みＷよりも大きいピッチＷ＋Ｓで、順次、研削加工を行い、被覆層１６に間隔を設けて溝１９を形成する。
次いで、回転刃６を上方に退避させ、回転刃６に対して台座２を回転した後、回転刃６を下ろして台座２に近づけ、図９に示すように本研削を行う。
図９（ａ）は、本研削を示す平面図である。図９（ｂ）は、図９（ａ）の線Ｂ−Ｂに沿って見た正面図である。図９（ｃ）は、図９（ａ）の線Ｃ−Ｃに沿って見た拡大側面図である。
図９に示すように、台座２を９０度回転した後、矢印９ａ，９ｂ，・・・，９ｙ，９ｚで示すように、回転刃６を用いて、所定のピッチで、順次、研削加工を行い、予備研削で被覆層１６の溝１９に沿って削り残された部分１６ｑを除去し、被覆層１６に平坦な上面１６ｃを形成する。
研削加工のピッチは、図９（ｃ）に示すように、回転刃６の厚みＷと同じ、又は回転刃６の厚みＷよりも小さくし、研削加工後の被覆層１６の上面１６ｃ全体を研削加工し、研削加工されずに残る部分ができないようにする。
回転刃６の外周面６ｓの端部６ａ，６ｂが面取りされている場合、研削加工のピッチは、回転刃６の面取り加工された端部６ａ，６ｂ以外の外周面６ｓの回転軸方向６ｃの長さと同じが、それよりも小さくする。すなわち、研削加工のピッチをＬ、回転刃６の厚みをＷ、回転刃６の面取りされた端部６ａ，６ｂの回転中心軸６ｃ方向の寸法をＤ１，Ｄ２とすると、
Ｌ ≦ Ｗ −（Ｄ１＋Ｄ２) ・・・（２）
を満たすようにする。
このように台座の角度を変えて複数回予備研削を行うことにより、予備研削後の基板１２の反りの緩和を考慮して、基板１２の上面１２ｃ全体を研削加工することができる。
＜まとめ＞ 以上のように、予備研削を行った後、本研削を行うことにより、基板１２が反っていても基板１２上に形成された被覆層１６を効率よく研削加工することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
第１の溝や第２の溝は、被覆層の周縁の一端から他端に連続して形成する代わりに、部分的に形成してもよい。例えば、基板の周囲の反りが大きいときに、被覆層の中心部以外にだけ第１の溝や第２の溝を形成し、被覆層の中心部には第１の溝や第２の溝を形成しないようにしてもよい。すなわち、第１の溝（又は第２の溝）は、第１の溝（又は第２の溝）が延在する方向に間隔を設けて形成されてもよい。被覆層の中心部が突出するように基板の周囲が反るときには、被覆層の中心部にのみ第１の溝や第２の溝を形成し、被覆層の中心部以外には第１の溝や第２の溝を形成しないようにしてもよい。
２ 台座
６ 回転刃
６ｃ 回転中心軸
７ 回転刃保持部
１０ 集合基板
１１ 電子部品
１２ 基板
１４，１５ 部品
１６ 被覆層
１７ 第１の溝（凹部）
１８ 第２の溝（凹部）
１９ 溝（第１の溝）

Claims (9)

  1. 基板上に被覆層が形成された集合基板を分割して電子部品を製造する電子部品の製造方法において、
    回転刃を用いて、前記回転刃の幅よりも大きいピッチで、前記回転刃を回転駆動させながら前記回転刃を前記集合基板の前記被覆層に食い込ませた状態で前記回転刃の回転中心軸に対して直角方向に前記集合基板に沿って前記回転刃を前記集合基板に対して相対移動させて前記被覆層を除去する研削加工を繰り返すことにより、前記被覆層に、第１の方向に延在する複数の第１の溝を前記第１の方向に対して直角方向に間隔を設けて形成する第１の予備研削工程と、
    前記第１の予備研削工程の後に、前記回転刃を用いて、前記回転刃の幅と同じ又は該幅より小さいピッチで、前記第１の方向と異なる第２の方向に前記研削加工を繰り返すことにより、少なくとも前記被覆層の前記第１の溝の側面に沿う部分を除去して前記被覆層を薄くする本研削工程と、
    を備えたことを特徴とする、請求項１に記載の電子部品の製造方法。
  2. 前記第１の予備工程の後かつ前記本研削工程の前に、又は前記第１の予備工程の前に、
    前記回転刃を用いて、前記回転刃の幅よりも大きいピッチで、前記第１の方向及び前記第２の方向とは異なる第３の方向又は前記第２の方向に前記研削加工を繰り返すことにより、前記被覆層に、前記第３の方向又は前記第２の方向に延在する複数の第２の溝を前記第３の方向又は前記第２の方向に対して直角方向に間隔を設けて形成する第２の予備研削工程をさらに備えたことを特徴とする、請求項１に記載の電子部品の製造方法。
  3. 前記回転刃は、外周端部に面取り加工されており、
    前記本研削工程において、前記回転刃を用いて、前記回転刃の面取り加工された前記外周端部以外の外周面の前記回転軸方向の長さと同じ又は該長さより小さいピッチで、前記第２の方向に前記研削加工を繰り返すことを特徴とする、請求項１又は２に記載の電子部品の製造方法。
  4. 前記研削加工の前記ピッチが、後の工程ほど小さくなることを特徴とする、請求項１乃至３に記載の電子部品の製造方法。
  5. 前記基板は、絶縁体と導体とを交互に積層して形成した積層体であることを特徴とする、請求項１乃至４のいずれか一つに記載の電子部品の製造方法。
  6. 基板上に被覆層が形成された電子部品において、前記被覆層の表面に第１の方向に形成された凹部と、前記第１の方向とは異なる第２の方向に形成された凹部とを備えた電子部品。
  7. 前記第１の方向と前記第２の方向とは直交している請求項６に記載の電子部品。
  8. 請求項１乃至７の製造方法により作製された電子部品。
  9. 請求項１乃至７の製造方法に用いる研削装置であって、
    前記回転刃を保持する回転刃保持部と、
    前記回転刃保持部に対して回転可能である、前記集合基板を保持する台座と、
    を備えた電子部品の研削装置。
JP2011547463A 2009-12-24 2010-12-09 電子部品の製造方法 Active JP5672242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011547463A JP5672242B2 (ja) 2009-12-24 2010-12-09 電子部品の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009291903 2009-12-24
JP2009291903 2009-12-24
JP2011547463A JP5672242B2 (ja) 2009-12-24 2010-12-09 電子部品の製造方法
PCT/JP2010/072132 WO2011077962A1 (ja) 2009-12-24 2010-12-09 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011077962A1 true JPWO2011077962A1 (ja) 2013-05-02
JP5672242B2 JP5672242B2 (ja) 2015-02-18

Family

ID=44195496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547463A Active JP5672242B2 (ja) 2009-12-24 2010-12-09 電子部品の製造方法

Country Status (4)

Country Link
US (1) US9005736B2 (ja)
JP (1) JP5672242B2 (ja)
CN (1) CN102668042B (ja)
WO (1) WO2011077962A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012100721A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装结构
JP6091879B2 (ja) * 2012-12-18 2017-03-08 株式会社ディスコ サファイアウェーハの加工方法
US9418907B2 (en) 2013-01-22 2016-08-16 Ps5 Luxco S.A.R.L. Method for manufacturing semiconductor device
JP2014165324A (ja) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd パッケージ基板の加工方法
JP6200765B2 (ja) * 2013-10-24 2017-09-20 株式会社ディスコ パッケージ基板の加工方法
CN103612203B (zh) * 2013-11-11 2016-01-20 宁波欣龙机械科技有限公司 一种精磨导条的高效靠模夹具
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1652512B2 (de) * 1967-05-29 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen
JPH0610645Y2 (ja) * 1990-01-19 1994-03-16 コーア株式会社 シート状セラミック基板
JPH0583001A (ja) 1991-02-28 1993-04-02 Toshiba Lighting & Technol Corp 高周波集積回路装置
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
DE69528897T2 (de) * 1994-06-09 2003-10-09 Tyco Electronics Corp Elektrische bauelemente
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JPH0846091A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ボールグリッドアレイ半導体装置
JP3304828B2 (ja) * 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3819574B2 (ja) 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JP2000124161A (ja) 1998-10-14 2000-04-28 Disco Abrasive Syst Ltd 基盤の分割方法
JP4347960B2 (ja) * 1999-09-14 2009-10-21 株式会社ディスコ ダイシング方法
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
JP4451559B2 (ja) * 2000-10-26 2010-04-14 パナソニック株式会社 半導体装置およびその製造方法
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
JP2002343817A (ja) * 2001-05-11 2002-11-29 Tomoegawa Paper Co Ltd 半導体装置ユニット
JP2003218144A (ja) * 2002-01-24 2003-07-31 Ricoh Co Ltd 半導体装置の製造方法
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2006049969A (ja) 2004-07-30 2006-02-16 Alps Electric Co Ltd 非可逆回路素子を備えた高周波回路モジュール
JP2006269897A (ja) * 2005-03-25 2006-10-05 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP4596032B2 (ja) 2008-04-09 2010-12-08 株式会社村田製作所 フェライト・磁石素子の製造方法、非可逆回路素子の製造方法及び複合電子部品の製造方法
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール
JP5213736B2 (ja) 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
CN102668042A (zh) 2012-09-12
US20120251791A1 (en) 2012-10-04
CN102668042B (zh) 2015-06-24
JP5672242B2 (ja) 2015-02-18
WO2011077962A1 (ja) 2011-06-30
US9005736B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
JP5672242B2 (ja) 電子部品の製造方法
WO2014125759A1 (ja) 両面研磨装置用キャリアの製造方法およびウエーハの両面研磨方法
JP2013008915A (ja) 基板加工方法及び基板加工装置
TW201515079A (zh) 半導體元件之製造方法以及晶圓安裝裝置
TWI767022B (zh) 基板處理方法及基板處理系統
JP2016127232A (ja) ウェーハの加工方法
JP2014144500A (ja) サファイアウェハーの片面研磨方法、サファイアウェハーの製造方法
TWI755563B (zh) 多刀切割刀片及工件的加工方法
TW201822307A (zh) 中介載板的製造方法
KR20130132388A (ko) 웨이퍼의 사다리꼴 연삭용 연삭 장치
JP2015225902A (ja) サファイア基板、サファイア基板の製造方法
TWI810261B (zh) 半導體封裝的製造方法
JP2015082627A (ja) パッケージ基板の加工方法
JP6257979B2 (ja) ウェーハの分割方法
JP2014165324A (ja) パッケージ基板の加工方法
JP5726061B2 (ja) ウェハの製造方法および半導体装置の製造方法
JP2021034629A (ja) 圧電性基板、圧電性基板の製造方法、及び複合基板
TW202116693A (zh) 陶瓷晶片製造方法
JP2021072361A (ja) 樹脂基板の加工方法
JP6684603B2 (ja) 再生半導体ウエハの製造方法
JP2015050616A (ja) 水晶ウェハ
WO2017217309A1 (ja) 曝露面積増大石英ガラス部材及びその製造方法並びにマルチ外周刃ブレード
JP2015207605A (ja) パッケージ基板の形成方法
KR101296388B1 (ko) 웨이퍼 가공 장치
KR20130098291A (ko) 반도체 및 태양 전지 웨이퍼

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140919

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5672242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150